KR100558241B1 - 일렉트로 루미네센스 표시 장치 및 그 제조 방법 - Google Patents

일렉트로 루미네센스 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100558241B1
KR100558241B1 KR1020030067750A KR20030067750A KR100558241B1 KR 100558241 B1 KR100558241 B1 KR 100558241B1 KR 1020030067750 A KR1020030067750 A KR 1020030067750A KR 20030067750 A KR20030067750 A KR 20030067750A KR 100558241 B1 KR100558241 B1 KR 100558241B1
Authority
KR
South Korea
Prior art keywords
pixel selection
thin film
transistor
amorphous silicon
film transistor
Prior art date
Application number
KR1020030067750A
Other languages
English (en)
Other versions
KR20040030332A (ko
Inventor
요네다기요시
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20040030332A publication Critical patent/KR20040030332A/ko
Application granted granted Critical
Publication of KR100558241B1 publication Critical patent/KR100558241B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 구동용 TFT의 패턴 사이즈를 작게 하는 것을 과제로 한다. 이를 위해, 화소 선택용 TFT(10)는 폴리실리콘 TFT이며, 유리 기판 등의 투명한 절연성 기판(100) 상에 형성된 폴리실리콘층으로 이루어지는 능동층(15) 상에 게이트 절연층(101)이 형성되며, 그 게이트 절연층(101) 상에, 게이트 신호선(50)으로부터 연장된 2개의 게이트(51, 52)가 형성되어 있다. 한편, 구동용 TFT(85)는 비정질 실리콘 TFT이며, 유리 기판 등의 투명한 절연성 기판(100) 상에 형성된 비정질 실리콘층으로 이루어지는 능동층(103) 상에 게이트 절연층(104)이 형성되고, 그 게이트 절연층(104) 상에 크롬층 혹은 몰리브덴층 등으로 이루어지는 게이트(20)가 형성되어 있다.
화소 선택용 TFT, 게이트, 유기 EL 소자, 절연성 기판, 스테퍼용 마스크

Description

일렉트로 루미네센스 표시 장치 및 그 제조 방법{ELECTRO LUMINESCENCE DISPLAY DEVICE AND MANUFACTURING METHOD THE SAME}
도 1은 본 발명의 실시예에 따른 일렉트로 루미네센스 표시 장치의 평면 패턴도.
도 2는 화소 선택용 TFT(10) 및 구동용 TFT(85)의 구조를 나타내는 단면도.
도 3은 본 발명의 실시예에 따른 일렉트로 루미네센스 표시 장치의 제조 방법을 나타내는 도면.
도 4는 종래예에 따른 일렉트로 루미네센스 표시 장치의 회로도.
〈도면의 주요 부분에 대한 부호의 설명〉
10 : 화소 선택용 TFT
15 : 화소 선택용 TFT의 능동층
20 : 게이트
50 : 게이트선
60 : 드레인선
70 : 유기 EL 소자
85 : 구동용 TFT
85A, 85B : 병렬 트랜지스터
90 : 전원 라인
100 : 절연성 기판
101 : 게이트 절연층
102 : 층간 절연층
103 : 구동용 TFT(85)의 능동층
200 : 스테퍼용 마스크
201 : 개구부
본 발명은 일렉트로 루미네센스 표시 장치 및 그 제조 방법에 관한 것으로, 특히 각 화소마다, 화소 선택용 박막 트랜지스터와, 일렉트로 루미네센스 소자를 전류 구동하기 위한 구동용 박막 트랜지스터를 갖는 일렉트로 루미네센스 표시 장치 및 그 제조 방법에 관한 것이다.
최근, 일렉트로 루미네센스(Electro Luminescence : 이하, 「EL」이라 함) 소자를 이용한 EL 표시 장치는 CRT나 LCD를 대신하는 표시 장치로서 주목받고 있다. 특히, EL 소자를 구동시키는 스위칭 소자로서 박막 트랜지스터(Thin Film Transistor: 이하, 「TFT」라 함)를 구비한 EL 표시 장치가 개발되고 있다.
도 4는 유기 EL 표시 패널 내의 1 화소의 등가 회로도를 나타낸다. 실제의 유기 EL 표시 패널에서는 이 화소가 n행 m열의 매트릭스 형상으로 배치되어 있다.
게이트 신호 Gn을 공급하는 게이트 신호선(50)과, 표시 신호 Dm를 공급하는 드레인 신호선(60)이 상호 교차되어 있다.
이들 양 신호선의 교차점 부근에는 유기 EL 소자(70) 및 이 유기 EL 소자(70)를 구동하는 구동용 TFT(80), 화소를 선택하기 위한 화소 선택용 TFT(10)가 배치되어 있다.
구동용 TFT(80)의 소스에는 전원 라인(90)으로부터 양의 전원 전압 PVdd이 공급되어 있다. 또한, 그 드레인은 유기 EL 소자(70)의 애노드(71)에 접속되어 있다.
화소 선택용 TFT(10)의 게이트에는 게이트 신호선(50)이 접속됨으로써 게이트 신호 Gn가 공급되고, 드레인(10d)에는 드레인 신호선(60)이 접속되며, 표시 신호 Dm가 공급된다. 화소 선택용 TFT(10)의 소스(10s)는 구동용 TFT(80)의 게이트에 접속되어 있다. 여기서, 게이트 신호 Gn는 수직 드라이버 회로(도시 생략)로부터 출력된다. 표시 신호 Dm는 수평 드라이버 회로(도시 생략)로부터 출력된다.
또한, 유기 EL 소자(70)는 애노드(71), 캐소드(72), 이 애노드(71)와 캐소드(72) 사이에 형성된 발광 소자층(도시 생략)으로 이루어진다. 캐소드(72)에는 음의 전원 전압 CV이 공급되어 있다.
또한, 구동용 TFT(80)의 게이트에는 유지 용량 Cs이 접속되어 있다. 유지 용량 Cs은 표시 신호 Dm에 따른 전하를 유지함으로써, 1 필드 기간 동안 표시 화소의 표시 신호를 유지하기 위해 제공되어 있다.
상술한 구성의 EL 표시 장치의 동작을 설명한다. 게이트 신호 Gn이 1 수평 기간 동안 하이 레벨이 되면, 화소 선택용 TFT(10)가 온 상태로 된다. 이와 같이 하면, 드레인 신호선(60)으로부터 표시 신호 Dm이 화소 선택용 TFT(10)를 통해, 구동용 TFT(80)의 게이트에 인가된다.
그리고, 그 게이트에 공급된 표시 신호 Dm에 따라, 구동용 TFT(80)의 컨덕턴스가 변화하며, 그에 따른 구동 전류가 구동용 TFT(80)를 통해 유기 EL 소자(70)에 공급되고, 유기 EL 소자(70)가 점등한다. 그 게이트에 공급된 표시 신호 Dm에 따라, 구동용 TFT(80)가 오프 상태인 경우에는 구동용 TFT(80)에는 전류가 흐르지 않기 때문에, 유기 EL 소자(70)도 소등된다.
여기서, 화소 선택용 TFT(10) 및 구동용 TFT(80)의 능동층은 모두 폴리실리콘층으로 형성되어 있었다.
또, 관련된 선행 기술 문헌에는 예를 들면 이하의 특허 문헌 1이 있다.
[특허 문헌 1]
일본 특허 공개 2002-175029호 공보
그런데, 화소 선택용 TFT(10)는 게이트 신호 Gn에 따라 고속으로 스위칭할 필요가 있으며, 낮은 온 저항을 구할 수 있음에 반해, 구동용 TFT(80)는 유기 EL 소자(70)에 흘리는 전류를 제한하기 위해, 오히려 높은 온 저항인 것이 바람직하다. 따라서, 종래에는 화소 선택용 TFT(10)의 채널폭은 넓게 설계되며, 구동용 TFT(80)의 채널 길이는 길게 설계되어 있었다.
이 때문에, 구동용 TFT(80)의 패턴 사이즈가 커진다는 문제가 있었다.
본 발명의 유기 EL 표시 장치는 상술한 과제를 감안하여 이루어진 것으로, 각 화소의 화소 선택용 트랜지스터를 폴리실리콘 박막 트랜지스터로 구성하고, 구동용 트랜지스터를 비정질 실리콘 박막 트랜지스터로 구성하는 것을 특징으로 하는 것이다.
이것에 의해, 화소 선택용 트랜지스터 및 구동용 트랜지스터에 필요한 특성에 맞추어서 최적의 설계가 가능해진다. 특히, 구동용 트랜지스터의 캐리어 이동도가 보다 작아지기 때문에, 그 채널 길이가 종래에 비해 짧더라도 높은 온 저항을 얻을 수 있도록 되어서, 구동용 TFT의 패턴 사이즈를 작게 하는 것이 가능해진다.
또한, 본 발명의 유기 EL 표시 장치의 제조 방법은 절연성 기판 상의 전면에 비정질 실리콘층을 형성하며, 그 비정질 실리콘층의 상기 화소 선택용 트랜지스터의 능동층 패턴 형성 영역에 상당하는 영역에 레이저 빔을 조사함으로써, 해당 영역의 비정질 실리콘층을 결정 성장시키고, 그 후, 그 비정질 실리콘층을 패터닝함으로써 화소 선택용 트래지스터의 능동층 및 구동용 트랜지스터의 능동층을 형성하도록 하였다.
<발명의 실시예>
다음으로, 본 발명의 실시예에 대하여 도면을 참조하면서 상세히 설명한다. 먼저, 제1 실시예에 대하여 도 1 및 도 2를 참조하면서 설명한다. 도 1은 이 1 화소의 평면 패턴도이다. 또, 도 2는 화소 선택용 TFT(10) 및 구동용 TFT(85)의 구조를 나타내는 단면도이다. 실제의 유기 EL 표시 패널에서는 이 화소가 n행 m열의 매트릭스 형상으로 배치되어 있다. 본 실시예에서는 화소 선택용 TFT(10)를 폴리실리콘 TFT로 구성하며, 구동용 TFT(85)를 비정질 실리콘 TFT(85)로 구성하였다.
이하에서, 이 화소 구조에 대하여 상세히 설명한다. 게이트 신호 Gn를 공급하는 게이트 신호선(50)이 행 방향으로 연장되고, 표시 신호 Dm를 공급하는 드레인 신호선(60)이 행 방향으로 연장되며, 이들 신호선이 상호 입체적으로 교차되어 있다. 게이트 신호선(50)은 크롬층 혹은 몰리브덴층 등으로 이루어지며, 드레인 신호선(60)은 그 상층의 알루미늄층 등으로 이루어진다.
화소 선택용 TFT(10)는 폴리 실리콘 TFT이다. 이 화소 선택용 TFT(10)는 유리 기판 등의 투명한 절연성 기판(100) 상에 형성된 폴리실리콘층으로 이루어지는 능동층(15) 상에 게이트 절연층(101)이 형성되고, 그 게이트 절연층(101) 상에 게이트 신호선(50)으로부터 연장된 2개의 게이트(51, 52)가 형성되며, 더블 게이트 구조를 이루고 있다. 게이트(51, 52) 상에는 층간 절연층(102)이 형성되어 있다(도 2의 (a) 참조).
또한, 이 화소 선택용 TFT(10)의 소스(10d)는 드레인 신호선(60)과 컨택트(16)를 통해 접속되어 있다. 화소 선택용 TFT(10)의 드레인(10s)을 구성하고 있는 폴리실리콘층은 유지 용량 영역으로 연장되고, 그 상층의 유지 용량선(11)과 용량 절연막을 개재하여 오버랩되어 있으며, 이 오버랩 부분에서 유지 용량 Cs이 형성되어 있다.
그리고, 화소 선택용 TFT(10)의 드레인(10s)으로부터 연장된 폴리실리콘층은 구동용 TFT(85)의 게이트(20)에 알루미늄 배선(17)을 통해 접속되어 있다.
구동용 TFT(85)는 비정질 실리콘 TFT이다. 이 구동용 TFT(85)는 유리 기판 등의 투명한 절연성 기판(100) 상에 형성된 비정질 실리콘층으로 이루어지는 능동층(103) 상에 게이트 절연층(104)이 형성되며, 그 게이트 절연층(104) 상에 크롬층 혹은 몰리브덴층 등으로 이루어지는 게이트(20)가 형성되어 있다. 게이트(20) 상에는 층간 절연층(102)이 형성되어 있다. 게이트 절연층(104)은 화소 선택용 TFT(10)의 게이트 절연층(101)과 공통 공정으로 형성할 수 있다(도 2의 (b) 참조).
구동용 TFT(85)는 게이트(20)가 공통으로 입력된, 2개의 병렬 트랜지스터(85A, 85B)로 구성되며, 각 병렬 트랜지스터(85A, 85B)의 공통 소스는 컨택트를 통해, 양의 전원 전압 PVdd이 공급된 전원 라인(90)에 접속되어 있다. 또한, 각 병렬 트랜지스터(85A, 85B)의 공통 드레인은 컨택트를 통해 유기 EL 소자(70)의 애노드(71)에 접속되어 있다.
상술한 바와 같이, 화소 선택용 TFT(10)를 폴리실리콘 TFT로 구성하며, 구동용 TFT(85)를 비정질 실리콘 TFT(85)로 구성하기 위해서는 화소 선택용 TFT(10)의 능동층(15)을 폴리실리콘층으로 형성하며, 구동용 TFT(85)의 능동층(103)을 비정질 실리콘층으로 형성하는 것이 필요해진다. 그 제조 방법에 대하여 이하에 설명한다.
먼저, 절연성 기판(100) 상의 전면에 비정질 실리콘층을 CVD법에 의해 형성하며, 화소 선택용 TFT(10)의 능동층 형성 영역에 국소적으로 레이저 빔을 조사하고, 또한 레이저 빔의 조사 스폿을 해당 능동층 형성 영역을 따라 스캔한다.
이와 같이 하면, 처음의 조사 스폿에 생성된 종(種) 결정이 스캔 방향을 따 라서 성장해가기 때문에, 능동층 형성 영역을 폴리실리콘화하는 것이 가능해진다. 한편, 구동용 TFT(85)의 능동층 형성 영역에 대해서는 레이저 조사가 행해지지 않기 때문에, 해당 영역에 대해서는 비정질 상태가 유지된다. 다음으로, 통상의 포토리소그래피 공정에 의해, 화소 선택용 TFT(10)의 능동층(15) 및 구동용 TFT(85)의 능동층(103)의 패턴 형성을 행한다.
또한, 화소 선택용 TFT(10)의 능동층 형성 영역에만 개구부가 형성된 마스크를 이용하고, 이 마스크를 통해 레이저 빔 조사를 행하여도 된다. 도 3은 그와 같은 유기 EL 표시 장치의 제조 방법을 나타내는 도면이다. 도 3의 (a)는 스테퍼용 마스크(200)의 구성을 나타내고 있다. 이 스테퍼용 마스크(200)는 1개의 유기 EL 표시 패널에 대응한 마스크이며, 복수의 화소마다, 화소 선택용 TFT(10)의 능동층 형성 영역(15a)에 대응하는 개구부(201)를 갖고 있다.
도 3의 (b)은 도 3의 (a)의 1개의 개구부(201)의 주변(도 3의 (a)의 점선으로 둘러싸인 영역)을 나타내는 확대도이다. 도 3의 (c)는 도 3의 (b)의 X-X선을 따른 절취한 단면도이다. 스테퍼용 마스크(200)는, 그 개구부(201)에 화소 선택용 TFT(10)의 능동층 형성 영역(15a)이 포함되도록 그 하측으로 배치된 절연성 기판(10)에 대하여 정렬되어 있다. 절연성 기판(10) 상에는 전면에 비정질 실리콘층(105)이 CVD법에 의해 퇴적되어 있다.
그리고, 스테퍼용 마스크(200)의 상측으로부터 레이저 빔이 절연성 기판(10)을 향해 조사된다. 이와 같이 하면, 스테퍼용 마스크(200)의 개구부(201)를 통해, 절연성 기판(10)의 비정질 실리콘층(105)에 레이저 빔이 소정 시간 조사되며, 이 부분의 비정질 실리콘이 용융되어, 그 후 냉각되는 과정에서 결정화가 발생된다. 이것에 의해, 화소 선택용 TFT(10)의 능동층 형성 영역(15a)의 비정질 실리콘은 그 그레인 사이즈가 커지거나, 혹은 폴리실리콘화된다. 한편, 구동용 TFT(85)의 능동층 형성 영역에 대해서는 스테퍼용 마스크(200)를 통해 레이저 빔이 조사되지 않기 때문에, 비정질 상태가 유지된다.
이와 같이 스테퍼용 마스크(200)를 이용하여 1개의 유기 EL 표시 패널에 대하여 레이저 빔의 일괄 조사가 행해진다. 그런데, 유기 EL 표시 장치를 양산하는 경우에는 복수의 유기 EL 표시 패널이 1개의 절연성 기판(10) 상에 매트릭스 형상으로 배열된다. 따라서, 스테퍼용 마스크(200)를 이용한 레이저 빔의 일괄 조사는 스텝 앤드 리피트에 의해 복수의 유기 EL 표시 패널에 대하여 순차적으로 행할 수 있다. 즉, 임의의 유기 EL 표시 패널에 대하여 스테퍼용 마스크(200)를 이용하여 레이저 빔의 일괄 조사를 행하고, 다음으로 인접하게 배치된 유기 EL 표시 패널에 대하여 마찬가지로 레이저 빔의 일괄 조사를 행한다. 그리고, 이 공정을 반복한다. 그리고, 모든 유기 EL 표시 패널에 레이저 빔 조사를 행한 후에, 통상의 포토리소그래피 공정으로, 화소 선택용 TFT(10)의 능동층(15) 및 구동용 TFT(85)의 능동층(103)의 패턴 형성을 행한다.
이와 같이, 본 실시예에 따르면, 고속 스위칭을 위해, 낮은 온 저항이 필요한 화소 선택용 TFT(10)를 폴리실리콘 TFT로 구성하며, 높은 온 저항이 필요한 구동용 TFT(85)를 비정질 실리콘 TFT로 구성하고 있다. 이것에 의해, 양 TFT를 각각에 필요한 특성에 맞추어서 최적으로 설계하는 것이 가능해진다. 특히, 구동용 TFT(85)의 캐리어 이동도는 화소 선택용 TFT(10)의 캐리어 이동도에 비해 보다 작아지기 때문에, 구동용 TFT(85)의 채널 길이가 짧더라도, 유기 EL 소자(70)에 흘리는 전류를 제한할 수 있도록 된다. 이것에 의해, TFT의 패턴 사이즈를 작게 할 수 있다.
다음으로, 제2 실시예에 대하여 설명한다. 본 실시예에서는 화소 선택용 TFT(10) 및 구동용 TFT(85)를 폴리실리콘 TFT로 구성하며, 구동용 TFT(85)의 그레인 사이즈를 화소 선택용 TFT(10)의 그레인 사이즈보다 작게한 것을 특징으로 한다. 즉, 화소 선택용 TFT(10)의 능동층(15)을 폴리실리콘층으로 형성하며, 구동용 TFT(85)의 능동층(103)에 대해서도 폴리실리콘층으로 형성한다. 그리고, 구동용 TFT(85)의 능동층(103)의 폴리실리콘 그레인 사이즈를 화소 선택용 TFT(10)의 능동층(15)의 폴리실리콘 그레인 사이즈보다 작게 한다. 다른 구성에 대해서는 제1 실시예와 마찬가지이다.
폴리실리콘 TFT의 캐리어 이동도는 폴리실리콘 그레인 사이즈에 비례하여 커진다. 따라서, 본 실시예에 따르면, 구동용 TFT(85)의 캐리어 이동도는 화소 선택용 TFT(10)의 캐리어 이동도에 비해 보다 작아진다. 이것에 의해, 제1 실시예와 마찬가지로, 구동용 TFT(85)의 채널 길이가 짧더라도, 유기 EL 소자(70)에 흘리는 전류를 제한할 수 있도록 되어, TFT의 패턴 사이즈를 작게 할 수 있다.
이러한 그레인 사이즈가 다른 화소 선택용 TFT(10) 및 구동용 TFT(85)를 형성하는 방법으로서는, 절연성 기판(100) 상의 전면에 비정질 실리콘층을 CVD법에 의해 형성하여, 레이저 조사(예를 들면, 엑시머 레이저 조사)에 의해 비정질 실리콘층을 결정화시킬 때에, 레이저의 파워를 바꾸는 방법이나, 파워는 바꾸지 않고 레이저의 조사 방법을 바꾸는 방법이 있다. 여기서, 레이저의 조사 방법을 바꾸는 방법으로서는 예를 들면, 펄스 레이저의 펄스 주기의 설정을 바꾸는 방법, 펄스 레이저를 스캔시킬 때에 해당 펄스 레이저의 오버랩시키는 정도를 바꾸는 방법, 레이저 빔의 형상(스폿 빔, 라인 빔)을 바꾸는 방법이 있으며, 이들 방법 중, 어느 하나를 선택할 수 있다.
또, 상기 실시예에서는 구동용 TFT(85)를 병렬 트랜지스터(85A, 85B)로 구성하고 있지만, 이것은 한쪽의 트랜지스터가 불량하더라도 동작하도록 백업한 것이므로, 반드시 병렬 구성을 채용하지 않아도 된다.
또한, 상기 실시예에서는 화소 선택용 TFT(10)를 더블 게이트 구조로 구성하고 있지만 싱글 게이트 구조이어도 된다.
본 발명에 따르면, 낮은 온 저항이 필요한 화소 선택용 트랜지스터를 폴리실리콘 박막 트랜지스터로 구성하며, 높은 온 저항이 필요한 구동용 트랜지스터를 비정질 실리콘 박막 트랜지스터로 구성하였기 때문에, 구동용 트랜지스터의 캐리어 이동도가 화소 선택용 트랜지스터의 이동도에 비해 보다 작아지기 때문에, 높은 온 저항을 얻기 위해, 그 채널 길이를 보다 짧게 하는 것이 가능하게 되어, 구동용 TFT의 패턴 사이즈를 작게 하는 것이 가능해진다.

Claims (7)

  1. 복수의 화소를 구비하며, 각 화소는 일렉트로 루미네센스 소자와, 게이트 신호에 따라 각 화소를 선택하기 위한 화소 선택용 트랜지스터와, 상기 화소 선택용 트랜지스터를 통해 공급되는 표시 신호에 따라 상기 일렉트로 루미네센스 소자에 전류를 공급하는 구동용 트랜지스터를 포함하며, 상기 화소 선택용 트랜지스터는 폴리실리콘 박막 트랜지스터로 이루어지며, 상기 구동용 트랜지스터는 비정질 실리콘 박막 트랜지스터로 이루어지는 것을 특징으로 하는 일렉트로 루미네센스 표시 장치.
  2. 삭제
  3. 복수의 화소를 구비하며, 각 화소는 일렉트로 루미네센스 소자와, 게이트 신호에 따라 각 화소를 선택하기 위한 화소 선택용 박막 트랜지스터와, 상기 화소 선택용 박막 트랜지스터를 통해 공급되는 표시 신호에 따라 상기 일렉트로 루미네센스 소자에 전류를 공급하는 구동용 박막 트랜지스터를 포함하며, 상기 화소 선택용 박막 트랜지스터 및 상기 구동용 박막 트랜지스터가 폴리실리콘 박막 트랜지스터이며, 상기 구동용 박막 트랜지스터의 그레인 사이즈가 상기 화소 선택용 박막 트랜지스터의 그레인 사이즈보다 작은 것을 특징으로 하는 일렉트로 루미네센스 표시 장치.
  4. 복수의 화소를 구비하며, 각 화소는 일렉트로 루미네센스 소자와, 게이트 신호에 따라 각 화소를 선택하기 위한 화소 선택용 트랜지스터와, 상기 화소 선택용 트랜지스터를 통해 공급되는 표시 신호에 따라 상기 일렉트로 루미네센스 소자에 전류를 공급하는 구동용 트랜지스터를 갖는 일렉트로 루미네센스 표시 장치의 제조 방법으로서,
    절연성 기판 상의 전면에 비정질 실리콘층을 형성하는 공정과,
    상기 비정질 실리콘층의 상기 화소 선택용 트랜지스터의 능동층 패턴 형성 영역에 상당하는 영역에 레이저 빔을 조사함으로써, 상기 영역의 비정질 실리콘층을 결정 성장시키는 공정과,
    그 후, 상기 비정질 실리콘층을 패터닝함으로써, 상기 화소 선택용 트랜지스터의 능동층 및 상기 구동용 트랜지스터의 능동층을 형성하는 공정
    을 포함하는 것을 특징으로 하는 일렉트로 루미네센스 표시 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 비정질 실리콘층의 상기 화소 선택용 트랜지스터의 능동층 패턴 형성 영역에 상당하는 영역에 개구부를 갖는 마스크를 준비하고, 상기 마스크의 개구부 를 통해 레이저 빔을 상기 영역에 일괄 조사하는 것을 특징으로 하는 일렉트로 루미네센스 표시 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 마스크를 이용한 레이저 빔의 일괄 조사를 스텝 앤드 리피트에 의해 반복하여 행하는 것을 특징으로 하는 일렉트로 루미네센스 표시 장치의 제조 방법.
  7. 절연성 기판 상에 일렉트로 루미네센스 소자와, 상기 일렉트로 루미네센스 소자를 구동하기 위한 화소 선택용 박막 트랜지스터 및 구동용 박막 트랜지스터를 갖는 일렉트로 루미네센스 표시 장치의 제조 방법으로서,
    상기 절연성 기판 상의 전면에 비정질 실리콘층을 형성하는 공정과,
    상기 비정질 실리콘층의 상기 화소 선택용 박막 트랜지스터의 능동층 패턴 형성 영역에 상당하는 영역에 개구부를 갖는 마스크를 준비하고, 상기 마스크의 개구부를 통해 레이저 빔을 상기 영역에 스텝 앤드 리피트에 의해 일괄 조사함으로써, 상기 영역의 비정질 실리콘층을 결정 성장시키는 공정과,
    그 후, 상기 비정질 실리콘층을 패터닝함으로써, 상기 화소 선택용 박막 트랜지스터의 능동층 및 상기 구동용 박막 트랜지스터의 능동층을 형성하는 공정
    을 포함하는 것을 특징으로 하는 일렉트로 루미네센스 표시 장치의 제조 방법.
KR1020030067750A 2002-10-01 2003-09-30 일렉트로 루미네센스 표시 장치 및 그 제조 방법 KR100558241B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00288502 2002-10-01
JP2002288502 2002-10-01
JPJP-P-2003-00055334 2003-03-03
JP2003055334A JP2004179138A (ja) 2002-10-01 2003-03-03 エレクトロルミネッセンス表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20040030332A KR20040030332A (ko) 2004-04-09
KR100558241B1 true KR100558241B1 (ko) 2006-03-10

Family

ID=32715607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030067750A KR100558241B1 (ko) 2002-10-01 2003-09-30 일렉트로 루미네센스 표시 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US20050068272A1 (ko)
JP (1) JP2004179138A (ko)
KR (1) KR100558241B1 (ko)
CN (1) CN1494361A (ko)
TW (1) TWI220800B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7385223B2 (en) * 2003-04-24 2008-06-10 Samsung Sdi Co., Ltd. Flat panel display with thin film transistor
JP2005284710A (ja) * 2004-03-30 2005-10-13 Sanyo Electric Co Ltd 駆動回路
US8115206B2 (en) 2005-07-22 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN100353407C (zh) * 2005-11-08 2007-12-05 友达光电股份有限公司 像素的驱动方法
KR101251998B1 (ko) 2006-02-20 2013-04-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101293562B1 (ko) 2006-06-21 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101294260B1 (ko) 2006-08-18 2013-08-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2008233536A (ja) * 2007-03-20 2008-10-02 Sony Corp 表示装置
US8227808B2 (en) * 2007-12-06 2012-07-24 Chimei Innolux Corporation Method for manufacturing thin film transistor (TFT) and OLED display having TFTS manufactured by the same
JP2009224595A (ja) 2008-03-17 2009-10-01 Fujifilm Corp 有機電界発光表示装置及びその製造方法
CN101796562A (zh) * 2008-07-02 2010-08-04 富士电机控股株式会社 面发光显示装置
KR101108330B1 (ko) * 2008-12-24 2012-01-25 권석웅 음식물 고정구
JP5663231B2 (ja) * 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
KR20220001025A (ko) * 2020-06-26 2022-01-05 삼성디스플레이 주식회사 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW441136B (en) * 1997-01-28 2001-06-16 Casio Computer Co Ltd An electroluminescent display device and a driving method thereof
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置

Also Published As

Publication number Publication date
TW200406074A (en) 2004-04-16
JP2004179138A (ja) 2004-06-24
TWI220800B (en) 2004-09-01
CN1494361A (zh) 2004-05-05
US20050068272A1 (en) 2005-03-31
KR20040030332A (ko) 2004-04-09

Similar Documents

Publication Publication Date Title
CN100553007C (zh) 电致发光元件像素矩阵
KR100533455B1 (ko) 발광 장치 및 그 제조 방법
JP5030345B2 (ja) 半導体装置
US7915103B2 (en) Method for fabricating a flat panel display
KR100558241B1 (ko) 일렉트로 루미네센스 표시 장치 및 그 제조 방법
US20050225253A1 (en) Display device and manufacturing method of the same
CN100407252C (zh) 平板显示器及其制造方法
KR100997971B1 (ko) 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
JP2007183656A (ja) アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法
US20040144988A1 (en) Active matric display device including polycrystalline silicon thin film transistor and manufacturing method of the same
US20080090340A1 (en) Method for selective laser crystallization and display panel fabricated by using the same
KR100934842B1 (ko) 유기전계발광표시소자
KR100560777B1 (ko) 유기 발광 소자 구동용 티에프티 화소부
KR20050122694A (ko) 발광 표시장치와 그의 제조방법
KR100611747B1 (ko) 박막 트랜지스터의 제조방법
JP2003209118A6 (ja) アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法
KR100637430B1 (ko) 다결정 실리콘 박막 트랜지스터를 이용한 평판 표시 장치및 그 제조 방법
KR20040039971A (ko) 특성이 우수한 디스플레이 디바이스
JP2004061774A (ja) 有機ｅｌパネル
KR20050012957A (ko) 다결정 실리콘 박막 트랜지스터를 포함하는 평판 표시 소자
CN114678266A (zh) 一种显示面板的制作方法及显示面板
JP2004054260A (ja) 発光表示装置及びその製造方法
KR20050063013A (ko) 결정화용 마스크, 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090225

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee