JP2004179138A - エレクトロルミネッセンス表示装置及びその製造方法 - Google Patents
エレクトロルミネッセンス表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004179138A JP2004179138A JP2003055334A JP2003055334A JP2004179138A JP 2004179138 A JP2004179138 A JP 2004179138A JP 2003055334 A JP2003055334 A JP 2003055334A JP 2003055334 A JP2003055334 A JP 2003055334A JP 2004179138 A JP2004179138 A JP 2004179138A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- transistor
- pixel
- film transistor
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 24
- 239000010409 thin film Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 238000005401 electroluminescence Methods 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 230000007261 regionalization Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 239000011521 glass Substances 0.000 abstract description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 abstract description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 3
- 239000011733 molybdenum Substances 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 62
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Abstract
【課題】駆動用ＴＦＴのパターンサイズを小さくする。
【解決手段】画素選択用ＴＦＴ１０はポリシリコンＴＦＴであり、ガラス基板等の透明な絶縁性基板１００上に形成されたポリシリコン層から成る能動層１５上に、ゲート絶縁層１０１が形成され、そのゲート絶縁層１０１上に、ゲート信号線５０から延びた２つのゲート５１，５２が形成されている。一方、駆動用ＴＦＴ８５はアモルファスシリコンＴＦＴであり、ガラス基板等の透明な絶縁性基板１００上に形成されたアモルファスシリコン層から成る能動層１０３上に、ゲート絶縁層１０４が形成され、そのゲート絶縁層１０４上に、クロム層若しくはモリブデン層等から成るゲート２０が形成されている。
【選択図】 図１
【解決手段】画素選択用ＴＦＴ１０はポリシリコンＴＦＴであり、ガラス基板等の透明な絶縁性基板１００上に形成されたポリシリコン層から成る能動層１５上に、ゲート絶縁層１０１が形成され、そのゲート絶縁層１０１上に、ゲート信号線５０から延びた２つのゲート５１，５２が形成されている。一方、駆動用ＴＦＴ８５はアモルファスシリコンＴＦＴであり、ガラス基板等の透明な絶縁性基板１００上に形成されたアモルファスシリコン層から成る能動層１０３上に、ゲート絶縁層１０４が形成され、そのゲート絶縁層１０４上に、クロム層若しくはモリブデン層等から成るゲート２０が形成されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はエレクトロルミネッセンス表示装置及びその製造方法に関し、特に各画素毎に、画素選択用薄膜トランジスタと、エレクトロルミネッセンス素子を電流駆動するための駆動用薄膜トランジスタと、を有するエレクトロルミネッセンス表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、エレクトロルミネッセンス（Electro Luminescence：以下、「ＥＬ」と略称する）素子を用いたＥＬ表示装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。特に、ＥＬ素子を駆動させるスイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と略称する）を備えたＥＬ表示装置が開発されている。
【０００３】
図４に、有機ＥＬ表示パネル内の一画素の等価回路図を示す。実際の有機ＥＬ表示パネルでは、この画素がｎ行ｍ列のマトリクスに配置されている。
【０００４】
ゲート信号Ｇnを供給するゲート信号線５０と、表示信号Ｄmを供給するドレイン信号線６０とが互いに交差している。
【０００５】
それらの両信号線の交差点付近には、有機ＥＬ素子７０及びこの有機ＥＬ素子７０を駆動する駆動用ＴＦＴ８０、画素を選択するための画素選択用ＴＦＴ１０が配置されている。
【０００６】
駆動用ＴＦＴ８０のソースには、電源ライン９０から正電源電圧ＰＶｄｄが供給されている。また、そのドレインは有機ＥＬ素子７０のアノード７１に接続されている。
【０００７】
画素選択用ＴＦＴ１０のゲートにはゲート信号線５０が接続されることによりゲート信号Ｇnが供給され、ドレイン１０ｄにはドレイン信号線６０が接続され、表示信号Ｄmが供給される。画素選択用ＴＦＴ１０のソース１０ｓは駆動用ＴＦＴ８０のゲートに接続されている。ここで、ゲート信号Ｇnは不図示の垂直ドライバ回路から出力される。表示信号Ｄmは不図示の水平ドライバ回路から出力される。
【０００８】
また、有機ＥＬ素子７０は、アノード７１、カソード７２、このアノード７１とカソード７２の間に形成された発光素子層（不図示）から成る。カソード７２には、負電源電圧ＣＶが供給されている。
【０００９】
また、駆動用ＴＦＴ８０のゲートには保持容量Ｃｓが接続されている。保持容量Ｃｓは表示信号Ｄmに応じた電荷を保持することにより、１フィールド期間、表示画素の表示信号を保持するために設けられている。
【００１０】
上述した構成のＥＬ表示装置の動作を説明する。ゲート信号Ｇnが一水平期間ハイレベルになると、画素選択用ＴＦＴ１０がオンする。すると、ドレイン信号線６０から表示信号Ｄmが画素選択用ＴＦＴ１０を通して、駆動用ＴＦＴ８０のゲートに印加される。
【００１１】
そして、そのゲートに供給された表示信号Ｄmに応じて、駆動用ＴＦＴ８０のコンダクタンスが変化し、それに応じた駆動電流が駆動用ＴＦＴ８０を通して有機ＥＬ素子７０に供給され、有機ＥＬ素子７０が点灯する。そのゲートに供給された表示信号Ｄmに応じて、駆動用ＴＦＴ８０がオフ状態の場合には、駆動用ＴＦＴ８０には電流が流れないため、有機ＥＬ素子７０も消灯する。
【００１２】
ここで、画素選択用ＴＦＴ１０及び駆動用ＴＦＴ８０の能動層は、いずれもポリシリコン層で形成されていた。
【００１３】
なお、関連する先行技術文献には、例えば以下の特許文献１がある。
【００１４】
【特許文献１】
特開２００２−１７５０２９号公報
【００１５】
【発明が解決しようとする課題】
ところで、画素選択用ＴＦＴ１０はゲート信号Ｇｎに応じて高速でスイッチングする必要があり、低オン抵抗であることが求められるのに対して、駆動用ＴＦＴ８０は有機ＥＬ素子７０に流す電流を制限するために、むしろ高オン抵抗であることが好ましい。そこで、従来は、画素選択用ＴＦＴ１０のチャネル幅は広く設計され、駆動用ＴＦＴ８０のチャネル長は長く設計されていた。
【００１６】
このため、駆動用ＴＦＴ８０のパターンサイズが大きくなってしまうという問題があった。
【００１７】
【課題を解決するための手段】
本発明の有機ＥＬ表示装置は、上述した課題に鑑みてなされたものであり、各画素の画素選択用トランジスタをポリシリコン薄膜トランジスタで構成し、駆動用トランジスタをアモルファスシリコン薄膜トランジスタで構成したことを特徴とするものである。
【００１８】
これにより、画素選択用トランジスタ及び駆動用トランジスタに必要な特性に合わせて最適な設計が可能になる。特に、駆動用トランジスタのキャリア移動度がより小さくなるため、そのチャネル長が従来に比して短くても高オン抵抗を得ることができきるようになり、駆動用ＴＦＴのパターンサイズを小さくすることが可能になる。
【００１９】
また、本発明の有機ＥＬ表示装置の製造方法は、絶縁性基板上の全面にアモルファスシリコン層を形成し、そのアモルファスシリコン層の前記画素選択用トランジスタの能動層パターン形成領域に相当する領域にレーザービームを照射することにより、該領域のアモルファスシリコン層を結晶成長させ、その後、そのアモルファスシリコン層をパターニングすることにより、画素選択用トランジスタの能動層及び駆動用トランジスタの能動層を形成するようにした。
【００２０】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照しながら詳細に説明する。まず、第１の実施形態について図１，図２を参照しながら説明する。図１はこの一画素の平面パターン図である。また、図２は、画素選択用ＴＦＴ１０及び駆動用ＴＦＴ８５の構造を示す断面図である。実際の有機ＥＬ表示パネルでは、この画素がｎ行ｍ列のマトリクスに配置されている。本実施形態では、画素選択用ＴＦＴ１０をポリシリコンＴＦＴで構成し、駆動用ＴＦＴ８５をアモルファスシリコンＴＦＴ８５で構成した。
【００２１】
以下で、この画素構造について詳しく説明する。ゲート信号Ｇnを供給するゲート信号線５０が行方向に延在し、表示信号Ｄmを供給するドレイン信号線６０が行方向に延在し、これらの信号線が互いに立体的に交差している。ゲート信号線５０は、クロム層若しくはモリブデン層等から成り、ドレイン信号線６０はその上層のアルミニウム層等から成る。
【００２２】
画素選択用ＴＦＴ１０はポリシリコンＴＦＴである。この画素選択用ＴＦＴ１０は、ガラス基板等の透明な絶縁性基板１００上に形成されたポリシリコン層から成る能動層１５上に、ゲート絶縁層１０１が形成され、そのゲート絶縁層１０１上に、ゲート信号線５０から延びた２つのゲート５１，５２が形成され、ダブルゲート構造を成している。ゲート５１，５２上には層間絶縁層１０２が形成されている（図２（Ａ）参照）。
【００２３】
また、この画素選択用ＴＦＴ１０ソース１０ｄは、ドレイン信号線６０とコンタクト１６を介して接続されている。画素選択用ＴＦＴ１０のドレイン１０ｓを構成しているポリシリコン層は、保持容量領域に延在され、その上層の保持容量線１１と容量絶縁膜を介してオーバーラップしており、このオーバーラップ部分で保持容量Ｃｓが形成されている。
【００２４】
そして、画素選択用ＴＦＴ１０のドレイン１０ｓから延びたポリシリコン層は、駆動用ＴＦＴ８５のゲート２０にアルミニウム配線１７を介して接続されている。
【００２５】
駆動用ＴＦＴ８５はアモルファスシリコンＴＦＴである。この駆動用ＴＦＴ８５は、ガラス基板等の透明な絶縁性基板１００上に形成されたアモルファスシリコン層から成る能動層１０３上に、ゲート絶縁層１０４が形成され、そのゲート絶縁層１０４上に、クロム層若しくはモリブデン層等から成るゲート２０が形成されている。ゲート２０上には層間絶縁層１０２が形成されている。ゲート絶縁層１０４は、画素選択用ＴＦＴ１０のゲート絶縁層１０１と共通工程で形成することができる（図２（Ｂ）参照）。
【００２６】
駆動用ＴＦＴ８５は、ゲート２０が共通に入力された、２つの並列トランジスタ８５Ａ，８５Ｂから構成され、各並列トランジスタ８５Ａ，８５Ｂの共通ソースはコンタクトを介して、正電源電圧ＰＶｄｄが供給された電源ライン９０に接続されている。また、各並列トランジスタ８５Ａ，８５Ｂの共通ドレインはコンタクトを介して有機ＥＬ素子７０のアノード７１に接続されている。
【００２７】
上述のように、画素選択用ＴＦＴ１０をポリシリコンＴＦＴで構成し、駆動用ＴＦＴ８５をアモルファスシリコンＴＦＴ８５で構成するためには、画素選択用ＴＦＴ１０の能動層１５をポリシリコン層で形成し、駆動用ＴＦＴ８５の能動層１０３をアモルファスシリコン層で形成することが必要となる。その製造方法について以下で説明する。
【００２８】
まず絶縁性基板１００上の全面にアモルファスシリコン層をＣＶＤ法により形成し、画素選択用ＴＦＴ１０の能動層形成領域に局所的にレーザービームを照射し、かつレーザービームの照射スポットを当該能動層形成領域に沿ってスキャンする。
【００２９】
すると、最初の照射スポットに生成された種結晶がスキャン方向にそって成長していくので、能動層形成領域をポリシリコン化することが可能になる。一方、駆動用ＴＦＴ８５の能動層形成領域については、レーザー照射が行われないので、当該領域についてはアモルファス状態が維持される。次に、通常のフォトリソグラフィ工程で、画素選択用ＴＦＴ１０の能動層１５及び駆動用ＴＦＴ８５の能動層１０３のパターン形成を行う。
【００３０】
また、画素選択用ＴＦＴ１０の能動層形成領域にのみ、開口部が設けられたマスクを用い、このマスクを通してレーザービーム照射を行っても良い。図３はそのような有機ＥＬ表示装置の製造方法を示す図である。図３（ａ）はステッパー用マスク２００の構成を示している。このステッパー用マスク２００は、１枚の有機ＥＬ表示パネルに対応したマスクであり、複数の画素毎に、画素選択用ＴＦＴ１０の能動層形成領域１５ａに対応する開口部２０１を有している。
【００３１】
図３（ｂ）は図３（ａ）の１つの開口部２０１の周辺（図３（ａ）の点線で囲まれた領域）を示す拡大図である。図３（ｃ）は図３（ｂ）のＸ−Ｘ線に沿った断面図である。ステッパー用マスク２００がは、その開口部２０１に画素選択用ＴＦＴ１０の能動層形成領域１５ａが含まれるように、その下方に配置された絶縁性基板１０に対してアライメントされている。絶縁性基板１０上には全面にアモルファスシリコン層１０５がＣＶＤ法によって堆積されている。
【００３２】
そして、ステッパー用マスク２００の上方からレーザービームが絶縁性基板１０に向けて照射される。すると、ステッパー用マスク２００の開口部２０１を通して、絶縁性基板１０のアモルファスシリコン層１０５にレーザービームが所定時間、照射され、この部分のアモルファスシリコンが溶融され、その後冷却される過程で結晶化が起こる。これにより、画素選択用ＴＦＴ１０の能動層形成領域１５ａのアモルファスシリコンはそのグレインサイズが大きくなり、あるいはポリシリコン化される。一方、駆動用ＴＦＴ８５の能動層形成領域についてはステッパー用マスク２００を通してレーザービームが照射されないため、アモルファス状態が維持される。
【００３３】
このように、ステッパー用マスク２００を用いて１枚の有機ＥＬ表示パネルに対してレーザービームの一括照射が行われる。ところで、有機ＥＬ表示装置を量産する場合には、複数の有機ＥＬ表示パネルが一枚の絶縁性基板１０上にマトリックスに配列される。そこで、ステッパー用マスク２００を用いたレーザービームの一括照射は、ステップ・アンド・リピートにより、複数の有機ＥＬ表示パネルに対して順次に行うことができる。つまり、ある有機ＥＬ表示パネルに対してステッパー用マスク２００を用いてレーザービームの一括照射を行い、次に、隣に配置された有機ＥＬ表示パネルに対して同様にレーザービームの一括照射を行う。そして、この工程を繰り返す。そして、すべての有機ＥＬ表示パネルにレーザービーム照射を行った後に、通常のフォトリソグラフィ工程で、画素選択用ＴＦＴ１０の能動層１５及び駆動用ＴＦＴ８５の能動層１０３のパターン形成を行う。
【００３４】
このように本実施形態によれば、高速スイッチングのために低いオン抵抗が必要な画素選択用ＴＦＴ１０をポリシリコンＴＦＴで構成し、高いオン抵抗が必要な駆動用ＴＦＴ８５をアモルファスシリコンＴＦＴで構成している。これにより、両ＴＦＴをそれぞれに必要な特性に合わせて最適設計することが可能になる。特に、駆動用ＴＦＴ８５のキャリア移動度は画素選択用ＴＦＴ１０のキャリア移動度に比べてより小さくなるので、駆動用ＴＦＴ８５のチャネル長が短くても、有機ＥＬ素子７０に流す電流を制限することができるようになる。これにより、ＴＦＴのパターンサイズを小さくすることができる。
【００３５】
次に、第２の実施形態について説明する。本実施形態では、画素選択用ＴＦＴ１０及び駆動用ＴＦＴ８５をポリシコンＴＦＴで構成し、駆動用ＴＦＴ８５のグレインサイズを画素選択用ＴＦＴ１０のグレインサイズより小さくしたことを特徴とする。すなわち、画素選択用ＴＦＴ１０の能動層１５をポリシリコン層で形成し、駆動用ＴＦＴ８５の能動層１０３についてもポリシリンコン層で形成する。そして、駆動用ＴＦＴ８５の能動層１０３のポリシリコン・グレインサイズを画素選択用ＴＦＴ１０の能動層１５のポリシリコン・グレインサイズより小さくする。他の構成については第１の実施形態と同様である。
【００３６】
ポリシリコンＴＦＴのキャリア移動度は、ポリシリコン・グレインサイズに比例して大きくなる。したがって、本実施形態によれば、駆動用ＴＦＴ８５のキャリア移動度は画素選択用ＴＦＴ１０のキャリア移動度に比べてより小さくなる。これにより、第１の実施形態と同様に、駆動用ＴＦＴ８５のチャネル長が短くても、有機ＥＬ素子７０に流す電流を制限することができるようになり、ＴＦＴのパターンサイズを小さくすることができる。
【００３７】
このようなグレインサイズの異なる画素選択用ＴＦＴ１０及び駆動用ＴＦＴ８５を形成する方法としては、絶縁性基板１００上の全面にアモルファスシリコン層をＣＶＤ法により形成し、レーザー照射（例えばエキシマレーザー照射）によりアモルファスシリコン層を結晶化させる際に、レーザーのパワーを変える方法や、パワーは変えずに、レーザーの照射方法を変える方法がある。ここで、レーザーの照射方法を変える方法としては、例えば、パルスレーザーのパルス周期の設定を変える方法、パルスレーザーをスキャンさせる際に当該パルスレーザーのオーバーラップさせる程度を変える方法、レーザービームの形状（スポットビーム、ラインビーム）を変える方法があり、これらの方法のうち、いずれかを選択することができる。
【００３８】
なお上記の実施形態では、駆動用ＴＦＴ８５を並列トランジスタ８５Ａ，８５Ｂから構成しているが、これは一方のトランジスタが不良でも動作するようにバックアップしたものであり、必ずしも並列構成を採用しなくても良い。
【００３９】
また、上記実施形態では、画素選択用ＴＦＴ１０をダブルゲート構造で構成しているがシングルゲート構造であってもよい。
【００４０】
【発明の効果】
本発明によれば、低いオン抵抗が必要な画素選択用トランジスタをポリシリコン薄膜トランジスタで構成し、高いオン抵抗が必要な駆動用トランジスタをアモルファスシリコン薄膜トランジスタで構成したので、駆動用トランジスタのキャリア移動度が画素選択用トランジスタの移動度に比してより小さくなるため、高いオン抵抗を得るために、そのチャネル長をより短くすることが可能になり、駆動用ＴＦＴのパターンサイズを小さくすることが可能になる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るエレクトロルミネッセンス表示装置の平面パターン図である。
【図２】画素選択用ＴＦＴ１０及び駆動用ＴＦＴ８５の構造を示す断面図である。
【図３】本発明の実施形態に係るエレクトロルミネッセンス表示装置の製造方法を示す図である。
【図４】従来例に係るエレクトロルミネッセンス表示装置の回路図である。
【符号の説明】
１０ 画素選択用ＴＦＴ １５ 画素選択用ＴＦＴ１０の能動層
２０ ゲート ５０ ゲート線
６０ ドレイン線 ８５ 駆動用ＴＦＴ
８５Ａ，８５Ｂ 並列トランジスタ ７０ 有機ＥＬ素子
９０ 電源ライン １００ 絶縁性基板
１０１ ゲート絶縁層 １０２ 層間絶縁層
１０３ 駆動用ＴＦＴ８５の能動層 ２００ ステッパー用マスク
２０１ 開口部
【発明の属する技術分野】
本発明はエレクトロルミネッセンス表示装置及びその製造方法に関し、特に各画素毎に、画素選択用薄膜トランジスタと、エレクトロルミネッセンス素子を電流駆動するための駆動用薄膜トランジスタと、を有するエレクトロルミネッセンス表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、エレクトロルミネッセンス（Electro Luminescence：以下、「ＥＬ」と略称する）素子を用いたＥＬ表示装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されている。特に、ＥＬ素子を駆動させるスイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と略称する）を備えたＥＬ表示装置が開発されている。
【０００３】
図４に、有機ＥＬ表示パネル内の一画素の等価回路図を示す。実際の有機ＥＬ表示パネルでは、この画素がｎ行ｍ列のマトリクスに配置されている。
【０００４】
ゲート信号Ｇnを供給するゲート信号線５０と、表示信号Ｄmを供給するドレイン信号線６０とが互いに交差している。
【０００５】
それらの両信号線の交差点付近には、有機ＥＬ素子７０及びこの有機ＥＬ素子７０を駆動する駆動用ＴＦＴ８０、画素を選択するための画素選択用ＴＦＴ１０が配置されている。
【０００６】
駆動用ＴＦＴ８０のソースには、電源ライン９０から正電源電圧ＰＶｄｄが供給されている。また、そのドレインは有機ＥＬ素子７０のアノード７１に接続されている。
【０００７】
画素選択用ＴＦＴ１０のゲートにはゲート信号線５０が接続されることによりゲート信号Ｇnが供給され、ドレイン１０ｄにはドレイン信号線６０が接続され、表示信号Ｄmが供給される。画素選択用ＴＦＴ１０のソース１０ｓは駆動用ＴＦＴ８０のゲートに接続されている。ここで、ゲート信号Ｇnは不図示の垂直ドライバ回路から出力される。表示信号Ｄmは不図示の水平ドライバ回路から出力される。
【０００８】
また、有機ＥＬ素子７０は、アノード７１、カソード７２、このアノード７１とカソード７２の間に形成された発光素子層（不図示）から成る。カソード７２には、負電源電圧ＣＶが供給されている。
【０００９】
また、駆動用ＴＦＴ８０のゲートには保持容量Ｃｓが接続されている。保持容量Ｃｓは表示信号Ｄmに応じた電荷を保持することにより、１フィールド期間、表示画素の表示信号を保持するために設けられている。
【００１０】
上述した構成のＥＬ表示装置の動作を説明する。ゲート信号Ｇnが一水平期間ハイレベルになると、画素選択用ＴＦＴ１０がオンする。すると、ドレイン信号線６０から表示信号Ｄmが画素選択用ＴＦＴ１０を通して、駆動用ＴＦＴ８０のゲートに印加される。
【００１１】
そして、そのゲートに供給された表示信号Ｄmに応じて、駆動用ＴＦＴ８０のコンダクタンスが変化し、それに応じた駆動電流が駆動用ＴＦＴ８０を通して有機ＥＬ素子７０に供給され、有機ＥＬ素子７０が点灯する。そのゲートに供給された表示信号Ｄmに応じて、駆動用ＴＦＴ８０がオフ状態の場合には、駆動用ＴＦＴ８０には電流が流れないため、有機ＥＬ素子７０も消灯する。
【００１２】
ここで、画素選択用ＴＦＴ１０及び駆動用ＴＦＴ８０の能動層は、いずれもポリシリコン層で形成されていた。
【００１３】
なお、関連する先行技術文献には、例えば以下の特許文献１がある。
【００１４】
【特許文献１】
特開２００２−１７５０２９号公報
【００１５】
【発明が解決しようとする課題】
ところで、画素選択用ＴＦＴ１０はゲート信号Ｇｎに応じて高速でスイッチングする必要があり、低オン抵抗であることが求められるのに対して、駆動用ＴＦＴ８０は有機ＥＬ素子７０に流す電流を制限するために、むしろ高オン抵抗であることが好ましい。そこで、従来は、画素選択用ＴＦＴ１０のチャネル幅は広く設計され、駆動用ＴＦＴ８０のチャネル長は長く設計されていた。
【００１６】
このため、駆動用ＴＦＴ８０のパターンサイズが大きくなってしまうという問題があった。
【００１７】
【課題を解決するための手段】
本発明の有機ＥＬ表示装置は、上述した課題に鑑みてなされたものであり、各画素の画素選択用トランジスタをポリシリコン薄膜トランジスタで構成し、駆動用トランジスタをアモルファスシリコン薄膜トランジスタで構成したことを特徴とするものである。
【００１８】
これにより、画素選択用トランジスタ及び駆動用トランジスタに必要な特性に合わせて最適な設計が可能になる。特に、駆動用トランジスタのキャリア移動度がより小さくなるため、そのチャネル長が従来に比して短くても高オン抵抗を得ることができきるようになり、駆動用ＴＦＴのパターンサイズを小さくすることが可能になる。
【００１９】
また、本発明の有機ＥＬ表示装置の製造方法は、絶縁性基板上の全面にアモルファスシリコン層を形成し、そのアモルファスシリコン層の前記画素選択用トランジスタの能動層パターン形成領域に相当する領域にレーザービームを照射することにより、該領域のアモルファスシリコン層を結晶成長させ、その後、そのアモルファスシリコン層をパターニングすることにより、画素選択用トランジスタの能動層及び駆動用トランジスタの能動層を形成するようにした。
【００２０】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照しながら詳細に説明する。まず、第１の実施形態について図１，図２を参照しながら説明する。図１はこの一画素の平面パターン図である。また、図２は、画素選択用ＴＦＴ１０及び駆動用ＴＦＴ８５の構造を示す断面図である。実際の有機ＥＬ表示パネルでは、この画素がｎ行ｍ列のマトリクスに配置されている。本実施形態では、画素選択用ＴＦＴ１０をポリシリコンＴＦＴで構成し、駆動用ＴＦＴ８５をアモルファスシリコンＴＦＴ８５で構成した。
【００２１】
以下で、この画素構造について詳しく説明する。ゲート信号Ｇnを供給するゲート信号線５０が行方向に延在し、表示信号Ｄmを供給するドレイン信号線６０が行方向に延在し、これらの信号線が互いに立体的に交差している。ゲート信号線５０は、クロム層若しくはモリブデン層等から成り、ドレイン信号線６０はその上層のアルミニウム層等から成る。
【００２２】
画素選択用ＴＦＴ１０はポリシリコンＴＦＴである。この画素選択用ＴＦＴ１０は、ガラス基板等の透明な絶縁性基板１００上に形成されたポリシリコン層から成る能動層１５上に、ゲート絶縁層１０１が形成され、そのゲート絶縁層１０１上に、ゲート信号線５０から延びた２つのゲート５１，５２が形成され、ダブルゲート構造を成している。ゲート５１，５２上には層間絶縁層１０２が形成されている（図２（Ａ）参照）。
【００２３】
また、この画素選択用ＴＦＴ１０ソース１０ｄは、ドレイン信号線６０とコンタクト１６を介して接続されている。画素選択用ＴＦＴ１０のドレイン１０ｓを構成しているポリシリコン層は、保持容量領域に延在され、その上層の保持容量線１１と容量絶縁膜を介してオーバーラップしており、このオーバーラップ部分で保持容量Ｃｓが形成されている。
【００２４】
そして、画素選択用ＴＦＴ１０のドレイン１０ｓから延びたポリシリコン層は、駆動用ＴＦＴ８５のゲート２０にアルミニウム配線１７を介して接続されている。
【００２５】
駆動用ＴＦＴ８５はアモルファスシリコンＴＦＴである。この駆動用ＴＦＴ８５は、ガラス基板等の透明な絶縁性基板１００上に形成されたアモルファスシリコン層から成る能動層１０３上に、ゲート絶縁層１０４が形成され、そのゲート絶縁層１０４上に、クロム層若しくはモリブデン層等から成るゲート２０が形成されている。ゲート２０上には層間絶縁層１０２が形成されている。ゲート絶縁層１０４は、画素選択用ＴＦＴ１０のゲート絶縁層１０１と共通工程で形成することができる（図２（Ｂ）参照）。
【００２６】
駆動用ＴＦＴ８５は、ゲート２０が共通に入力された、２つの並列トランジスタ８５Ａ，８５Ｂから構成され、各並列トランジスタ８５Ａ，８５Ｂの共通ソースはコンタクトを介して、正電源電圧ＰＶｄｄが供給された電源ライン９０に接続されている。また、各並列トランジスタ８５Ａ，８５Ｂの共通ドレインはコンタクトを介して有機ＥＬ素子７０のアノード７１に接続されている。
【００２７】
上述のように、画素選択用ＴＦＴ１０をポリシリコンＴＦＴで構成し、駆動用ＴＦＴ８５をアモルファスシリコンＴＦＴ８５で構成するためには、画素選択用ＴＦＴ１０の能動層１５をポリシリコン層で形成し、駆動用ＴＦＴ８５の能動層１０３をアモルファスシリコン層で形成することが必要となる。その製造方法について以下で説明する。
【００２８】
まず絶縁性基板１００上の全面にアモルファスシリコン層をＣＶＤ法により形成し、画素選択用ＴＦＴ１０の能動層形成領域に局所的にレーザービームを照射し、かつレーザービームの照射スポットを当該能動層形成領域に沿ってスキャンする。
【００２９】
すると、最初の照射スポットに生成された種結晶がスキャン方向にそって成長していくので、能動層形成領域をポリシリコン化することが可能になる。一方、駆動用ＴＦＴ８５の能動層形成領域については、レーザー照射が行われないので、当該領域についてはアモルファス状態が維持される。次に、通常のフォトリソグラフィ工程で、画素選択用ＴＦＴ１０の能動層１５及び駆動用ＴＦＴ８５の能動層１０３のパターン形成を行う。
【００３０】
また、画素選択用ＴＦＴ１０の能動層形成領域にのみ、開口部が設けられたマスクを用い、このマスクを通してレーザービーム照射を行っても良い。図３はそのような有機ＥＬ表示装置の製造方法を示す図である。図３（ａ）はステッパー用マスク２００の構成を示している。このステッパー用マスク２００は、１枚の有機ＥＬ表示パネルに対応したマスクであり、複数の画素毎に、画素選択用ＴＦＴ１０の能動層形成領域１５ａに対応する開口部２０１を有している。
【００３１】
図３（ｂ）は図３（ａ）の１つの開口部２０１の周辺（図３（ａ）の点線で囲まれた領域）を示す拡大図である。図３（ｃ）は図３（ｂ）のＸ−Ｘ線に沿った断面図である。ステッパー用マスク２００がは、その開口部２０１に画素選択用ＴＦＴ１０の能動層形成領域１５ａが含まれるように、その下方に配置された絶縁性基板１０に対してアライメントされている。絶縁性基板１０上には全面にアモルファスシリコン層１０５がＣＶＤ法によって堆積されている。
【００３２】
そして、ステッパー用マスク２００の上方からレーザービームが絶縁性基板１０に向けて照射される。すると、ステッパー用マスク２００の開口部２０１を通して、絶縁性基板１０のアモルファスシリコン層１０５にレーザービームが所定時間、照射され、この部分のアモルファスシリコンが溶融され、その後冷却される過程で結晶化が起こる。これにより、画素選択用ＴＦＴ１０の能動層形成領域１５ａのアモルファスシリコンはそのグレインサイズが大きくなり、あるいはポリシリコン化される。一方、駆動用ＴＦＴ８５の能動層形成領域についてはステッパー用マスク２００を通してレーザービームが照射されないため、アモルファス状態が維持される。
【００３３】
このように、ステッパー用マスク２００を用いて１枚の有機ＥＬ表示パネルに対してレーザービームの一括照射が行われる。ところで、有機ＥＬ表示装置を量産する場合には、複数の有機ＥＬ表示パネルが一枚の絶縁性基板１０上にマトリックスに配列される。そこで、ステッパー用マスク２００を用いたレーザービームの一括照射は、ステップ・アンド・リピートにより、複数の有機ＥＬ表示パネルに対して順次に行うことができる。つまり、ある有機ＥＬ表示パネルに対してステッパー用マスク２００を用いてレーザービームの一括照射を行い、次に、隣に配置された有機ＥＬ表示パネルに対して同様にレーザービームの一括照射を行う。そして、この工程を繰り返す。そして、すべての有機ＥＬ表示パネルにレーザービーム照射を行った後に、通常のフォトリソグラフィ工程で、画素選択用ＴＦＴ１０の能動層１５及び駆動用ＴＦＴ８５の能動層１０３のパターン形成を行う。
【００３４】
このように本実施形態によれば、高速スイッチングのために低いオン抵抗が必要な画素選択用ＴＦＴ１０をポリシリコンＴＦＴで構成し、高いオン抵抗が必要な駆動用ＴＦＴ８５をアモルファスシリコンＴＦＴで構成している。これにより、両ＴＦＴをそれぞれに必要な特性に合わせて最適設計することが可能になる。特に、駆動用ＴＦＴ８５のキャリア移動度は画素選択用ＴＦＴ１０のキャリア移動度に比べてより小さくなるので、駆動用ＴＦＴ８５のチャネル長が短くても、有機ＥＬ素子７０に流す電流を制限することができるようになる。これにより、ＴＦＴのパターンサイズを小さくすることができる。
【００３５】
次に、第２の実施形態について説明する。本実施形態では、画素選択用ＴＦＴ１０及び駆動用ＴＦＴ８５をポリシコンＴＦＴで構成し、駆動用ＴＦＴ８５のグレインサイズを画素選択用ＴＦＴ１０のグレインサイズより小さくしたことを特徴とする。すなわち、画素選択用ＴＦＴ１０の能動層１５をポリシリコン層で形成し、駆動用ＴＦＴ８５の能動層１０３についてもポリシリンコン層で形成する。そして、駆動用ＴＦＴ８５の能動層１０３のポリシリコン・グレインサイズを画素選択用ＴＦＴ１０の能動層１５のポリシリコン・グレインサイズより小さくする。他の構成については第１の実施形態と同様である。
【００３６】
ポリシリコンＴＦＴのキャリア移動度は、ポリシリコン・グレインサイズに比例して大きくなる。したがって、本実施形態によれば、駆動用ＴＦＴ８５のキャリア移動度は画素選択用ＴＦＴ１０のキャリア移動度に比べてより小さくなる。これにより、第１の実施形態と同様に、駆動用ＴＦＴ８５のチャネル長が短くても、有機ＥＬ素子７０に流す電流を制限することができるようになり、ＴＦＴのパターンサイズを小さくすることができる。
【００３７】
このようなグレインサイズの異なる画素選択用ＴＦＴ１０及び駆動用ＴＦＴ８５を形成する方法としては、絶縁性基板１００上の全面にアモルファスシリコン層をＣＶＤ法により形成し、レーザー照射（例えばエキシマレーザー照射）によりアモルファスシリコン層を結晶化させる際に、レーザーのパワーを変える方法や、パワーは変えずに、レーザーの照射方法を変える方法がある。ここで、レーザーの照射方法を変える方法としては、例えば、パルスレーザーのパルス周期の設定を変える方法、パルスレーザーをスキャンさせる際に当該パルスレーザーのオーバーラップさせる程度を変える方法、レーザービームの形状（スポットビーム、ラインビーム）を変える方法があり、これらの方法のうち、いずれかを選択することができる。
【００３８】
なお上記の実施形態では、駆動用ＴＦＴ８５を並列トランジスタ８５Ａ，８５Ｂから構成しているが、これは一方のトランジスタが不良でも動作するようにバックアップしたものであり、必ずしも並列構成を採用しなくても良い。
【００３９】
また、上記実施形態では、画素選択用ＴＦＴ１０をダブルゲート構造で構成しているがシングルゲート構造であってもよい。
【００４０】
【発明の効果】
本発明によれば、低いオン抵抗が必要な画素選択用トランジスタをポリシリコン薄膜トランジスタで構成し、高いオン抵抗が必要な駆動用トランジスタをアモルファスシリコン薄膜トランジスタで構成したので、駆動用トランジスタのキャリア移動度が画素選択用トランジスタの移動度に比してより小さくなるため、高いオン抵抗を得るために、そのチャネル長をより短くすることが可能になり、駆動用ＴＦＴのパターンサイズを小さくすることが可能になる。
【図面の簡単な説明】
【図１】本発明の実施形態に係るエレクトロルミネッセンス表示装置の平面パターン図である。
【図２】画素選択用ＴＦＴ１０及び駆動用ＴＦＴ８５の構造を示す断面図である。
【図３】本発明の実施形態に係るエレクトロルミネッセンス表示装置の製造方法を示す図である。
【図４】従来例に係るエレクトロルミネッセンス表示装置の回路図である。
【符号の説明】
１０ 画素選択用ＴＦＴ １５ 画素選択用ＴＦＴ１０の能動層
２０ ゲート ５０ ゲート線
６０ ドレイン線 ８５ 駆動用ＴＦＴ
８５Ａ，８５Ｂ 並列トランジスタ ７０ 有機ＥＬ素子
９０ 電源ライン １００ 絶縁性基板
１０１ ゲート絶縁層 １０２ 層間絶縁層
１０３ 駆動用ＴＦＴ８５の能動層 ２００ ステッパー用マスク
２０１ 開口部
Claims (7)
- 複数の画素を備え、各画素は、エレクトロルミネッセンス素子と、ゲート信号に応じて各画素を選択するための画素選択用トランジスタと、前記画素選択用トランジスタを通して供給される表示信号に応じて前記エレクトロルミネッセンス素子に電流を供給する駆動用トランジスタとを有し、前記画素選択用トランジスタはポリシリコン薄膜トランジスタから成り、前記駆動用トランジスタはアモルファスシリコン薄膜トランジスタから成ることを特徴とするエレクトロルミネッセンス表示装置。
- 複数の画素を備え、各画素は、エレクトロルミネッセンス素子と、ゲート信号に応じて各画素を選択するための画素選択用薄膜トランジスタと、前記画素選択用薄膜トランジスタを通して供給される表示信号に応じて前記エレクトロルミネッセンス素子に電流を供給する駆動用薄膜トランジスタとを有し、前記駆動用薄膜トランジスタのキャリア移動度が前記画素選択用薄膜トランジスタのキャリア移動度より小さいことを特徴とするエレクトロルミネッセンス表示装置。
- 前記画素選択用薄膜トランジスタ及び前記駆動用薄膜トランジスタがポリシコン薄膜トランジスタであり、前記駆動用薄膜トランジスタのグレインサイズが前記画素選択用薄膜トランジスタのグレインサイズより小さいことを特徴とする請求項２記載のエレクトロルミネッセンス表示装置。
- 複数の画素を備え、各画素は、エレクトロルミネッセンス素子と、ゲート信号に応じて各画素を選択するための画素選択用トランジスタと、前記画素選択用トランジスタを通して供給される表示信号に応じて前記エレクトロルミネッセンス素子に電流を供給する駆動用トランジスタとを有するエレクトロルミネッセンス表示装置の製造方法であって、
絶縁性基板上の全面にアモルファスシリコン層を形成する工程と、
前記アモルファスシリコン層の前記画素選択用トランジスタの能動層パターン形成領域に相当する領域にレーザービームを照射することにより、該領域のアモルファスシリコン層を結晶成長させる工程と、
その後前記アモルファスシリコン層をパターニングすることにより、前記画素選択用トランジスタの能動層及び前記駆動用トランジスタの能動層を形成する工程とを有することを特徴とするエレクトロルミネッセンス表示装置の製造方法。 - 前記アモルファスシリコン層の前記画素選択用トランジスタの能動層パターン形成領域に相当する領域に開口部を有したマスクを用意し、該マスクの開口部を通してレーザービームを該領域に一括照射することを特徴とする請求項４記載のエレクトロルミネッセンス表示装置の製造方法。
- 前記マスクを用いたレーザービームの一括照射をステップ・アンド・リピートにより繰り返し行うことを特徴とする請求項５記載のエレクトロルミネッセンス表示装置の製造方法。
- 絶縁性基板上に、エレクトロルミネッセンス素子と、該エレクトロルミネッセンス素子を駆動するための第１の薄膜トランジスタ及び第２の薄膜トランジスタと、を有するエレクトロルミネッセンス表示装置の製造方法であって、
前記絶縁性基板上の全面にアモルファスシリコン層を形成する工程と、
前記アモルファスシリコン層の前記第１の薄膜トランジスタの能動層パターン形成領域に相当する領域に開口部を有するマスクを用意し、該マスクの開口部を通してレーザービームを該領域にステップ・アンド・リピートにより一括照射することにより、該領域のアモルファスシリコン層を結晶成長させる工程と、
その後前記アモルファスシリコン層をパターニングすることにより、前記第１の薄膜用トランジスタの能動層及び前記第２のトランジスタの能動層を形成する工程と、を有することを特徴とするエレクトロルミネッセンス表示装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003055334A JP2004179138A (ja) | 2002-10-01 | 2003-03-03 | エレクトロルミネッセンス表示装置及びその製造方法 |
| TW092124966A TWI220800B (en) | 2002-10-01 | 2003-09-10 | Electroluminescence display device and method for making the same |
| CNA031600778A CN1494361A (zh) | 2002-10-01 | 2003-09-26 | 电致发光显示装置及其制造方法 |
| KR1020030067750A KR100558241B1 (ko) | 2002-10-01 | 2003-09-30 | 일렉트로 루미네센스 표시 장치 및 그 제조 방법 |
| US10/674,827 US20050068272A1 (en) | 2002-10-01 | 2003-10-01 | Electroluminescent display device and manufacturing method of the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002288502 | 2002-10-01 | ||
| JP2003055334A JP2004179138A (ja) | 2002-10-01 | 2003-03-03 | エレクトロルミネッセンス表示装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004179138A true JP2004179138A (ja) | 2004-06-24 |
Family
ID=32715607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003055334A Withdrawn JP2004179138A (ja) | 2002-10-01 | 2003-03-03 | エレクトロルミネッセンス表示装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050068272A1 (ja) |
| JP (1) | JP2004179138A (ja) |
| KR (1) | KR100558241B1 (ja) |
| CN (1) | CN1494361A (ja) |
| TW (1) | TWI220800B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009152584A (ja) * | 2007-12-06 | 2009-07-09 | Tpo Displays Corp | 薄膜トランジスタの製造方法及びその製造方法により得られた薄膜トランジスタを有する有機発光素子表示装置 |
| JP2009224595A (ja) * | 2008-03-17 | 2009-10-01 | Fujifilm Corp | 有機電界発光表示装置及びその製造方法 |
| US7842944B2 (en) | 2006-06-21 | 2010-11-30 | Samsung Electronics Co., Ltd. | Organic light emitting diode display |
| US7884370B2 (en) | 2006-08-18 | 2011-02-08 | Samsung Electronics Co., Ltd. | Organic light emitting diode display and method for manufacturing the same |
| JP5153015B2 (ja) * | 2008-07-02 | 2013-02-27 | シャープ株式会社 | 面発光表示装置 |
| JP2017083890A (ja) * | 2009-08-07 | 2017-05-18 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
| JP2017085123A (ja) * | 2005-07-22 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 発光装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385223B2 (en) * | 2003-04-24 | 2008-06-10 | Samsung Sdi Co., Ltd. | Flat panel display with thin film transistor |
| JP2005284710A (ja) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | 駆動回路 |
| CN100353407C (zh) * | 2005-11-08 | 2007-12-05 | 友达光电股份有限公司 | 像素的驱动方法 |
| KR101251998B1 (ko) | 2006-02-20 | 2013-04-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| JP2008233536A (ja) * | 2007-03-20 | 2008-10-02 | Sony Corp | 表示装置 |
| KR101108330B1 (ko) * | 2008-12-24 | 2012-01-25 | 권석웅 | 음식물 고정구 |
| KR20220001025A (ko) * | 2020-06-26 | 2022-01-05 | 삼성디스플레이 주식회사 | 표시 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW441136B (en) * | 1997-01-28 | 2001-06-16 | Casio Computer Co Ltd | An electroluminescent display device and a driving method thereof |
| JP4925528B2 (ja) * | 2000-09-29 | 2012-04-25 | 三洋電機株式会社 | 表示装置 |
-
2003
- 2003-03-03 JP JP2003055334A patent/JP2004179138A/ja not_active Withdrawn
- 2003-09-10 TW TW092124966A patent/TWI220800B/zh not_active IP Right Cessation
- 2003-09-26 CN CNA031600778A patent/CN1494361A/zh active Pending
- 2003-09-30 KR KR1020030067750A patent/KR100558241B1/ko not_active IP Right Cessation
- 2003-10-01 US US10/674,827 patent/US20050068272A1/en not_active Abandoned
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017085123A (ja) * | 2005-07-22 | 2017-05-18 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US9917201B2 (en) | 2005-07-22 | 2018-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10103270B2 (en) | 2005-07-22 | 2018-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2019091697A (ja) * | 2005-07-22 | 2019-06-13 | 株式会社半導体エネルギー研究所 | 発光装置 |
| US7842944B2 (en) | 2006-06-21 | 2010-11-30 | Samsung Electronics Co., Ltd. | Organic light emitting diode display |
| US7884370B2 (en) | 2006-08-18 | 2011-02-08 | Samsung Electronics Co., Ltd. | Organic light emitting diode display and method for manufacturing the same |
| JP2009152584A (ja) * | 2007-12-06 | 2009-07-09 | Tpo Displays Corp | 薄膜トランジスタの製造方法及びその製造方法により得られた薄膜トランジスタを有する有機発光素子表示装置 |
| JP2009224595A (ja) * | 2008-03-17 | 2009-10-01 | Fujifilm Corp | 有機電界発光表示装置及びその製造方法 |
| US8728838B2 (en) | 2008-03-17 | 2014-05-20 | Fujifilm Corporation | Organic electroluminescent display device and method of producing the same |
| JP5153015B2 (ja) * | 2008-07-02 | 2013-02-27 | シャープ株式会社 | 面発光表示装置 |
| JP2017083890A (ja) * | 2009-08-07 | 2017-05-18 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100558241B1 (ko) | 2006-03-10 |
| TWI220800B (en) | 2004-09-01 |
| KR20040030332A (ko) | 2004-04-09 |
| US20050068272A1 (en) | 2005-03-31 |
| TW200406074A (en) | 2004-04-16 |
| CN1494361A (zh) | 2004-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100553007C (zh) | 电致发光元件像素矩阵 | |
| JP5030345B2 (ja) | 半導体装置 | |
| US7915103B2 (en) | Method for fabricating a flat panel display | |
| US7691545B2 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
| US20050225253A1 (en) | Display device and manufacturing method of the same | |
| CN100407252C (zh) | 平板显示器及其制造方法 | |
| KR100558241B1 (ko) | 일렉트로 루미네센스 표시 장치 및 그 제조 방법 | |
| KR20040000393A (ko) | 발광 표시 장치 및 그 제조 방법 | |
| JP2007183656A (ja) | アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法 | |
| WO2017158843A1 (ja) | 表示パネル及び表示パネルの製造方法 | |
| US7608529B2 (en) | Method for selective laser crystallization and display panel fabricated by using the same | |
| JP2006330719A (ja) | 有機発光ディスプレイ及びその製造方法 | |
| TW583890B (en) | Manufacturing method of active type organic electroluminescent display | |
| JP2005164741A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| JP2010160200A (ja) | 表示装置及びその駆動方法 | |
| KR100934842B1 (ko) | 유기전계발광표시소자 | |
| JP2002108251A (ja) | エレクトロルミネッセンス表示装置 | |
| KR20070095043A (ko) | 표시 장치의 제조 방법 | |
| JP2003209118A6 (ja) | アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法 | |
| KR100553744B1 (ko) | 박막 트랜지스터를 구비한 평판표시장치 | |
| TWI274304B (en) | Flat panel display and fabrication method thereof | |
| KR100637430B1 (ko) | 다결정 실리콘 박막 트랜지스터를 이용한 평판 표시 장치및 그 제조 방법 | |
| JP2004126121A (ja) | 有機ｅｌ表示装置 | |
| TW200807380A (en) | System for displaying image | |
| KR20050099339A (ko) | 박막 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090611 |