DE69434450T2 - Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren - Google Patents

Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren Download PDF

Info

Publication number
DE69434450T2
DE69434450T2 DE69434450T DE69434450T DE69434450T2 DE 69434450 T2 DE69434450 T2 DE 69434450T2 DE 69434450 T DE69434450 T DE 69434450T DE 69434450 T DE69434450 T DE 69434450T DE 69434450 T2 DE69434450 T2 DE 69434450T2
Authority
DE
Germany
Prior art keywords
thin
layer
film
impurity layer
glass substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69434450T
Other languages
English (en)
Other versions
DE69434450D1 (de
Inventor
Yuko Shinagawa-ku Inoue
Yukio Shinagawa-ku Kinoshita
Hisao Shinagawa-ku Hayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE69434450D1 publication Critical patent/DE69434450D1/de
Application granted granted Critical
Publication of DE69434450T2 publication Critical patent/DE69434450T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

  • Hintergrund der Erfindung
  • Diese Erfindung betrifft ein Dünnfilm-Halbleiterbauelement für die Sichtanzeige und ein Verfahren zu dessen Herstellung, und insbesondere ein Dünnfilm-Halbleiterbauelement zur Sichtanzeige in einem großen Flüssigkristalldisplay mit einer aktiven Matrix, das eine eingebaute Peripherietreiberschaltung aufweist, sowie ein Verfahren zu dessen Herstellung.
  • Zunächst wird ein allgemeiner Aufbau einer Flüssigkristallanzeigevorrichtung mit einer aktiven Matrix kurz unter Bezugnahme auf 1 erläutert. Wie in 1 dargestellt ist, besitzt diese Flüssigkristallvorrichtung mit aktiver Matrix eine flache Panelstruktur mit einem Hauptsubstrat (101), einem gegenüberliegenden Substrat (102) und einem Abstandselement (103), über welches das Hauptsubstrat (101) am gegenüberliegenden Substrat (102) befestigt ist, und der Flüssigkristall wird zwischen den beiden Substraten gehalten. Auf der Oberfläche des Hauptsubstrats sind ein Anzeigeelement (106), das aus Pixelelektroden (104) und Schaltvorrichtungen (105) zum Antreiben der Pixelelektroden (104), die in einer Matrix angeordnet sind, besteht, sowie Peripherietreiberteile (107), die mit dem Anzeigeelement (106) verbunden sind, ausgebildet. Die Schaltvorrichtungen (105) bestehen aus Dünnfilmtransistoren. Dünnfilmtransistoren sind auch in den Peripherietreiberteilen (107) als Schaltungselemente ausgebildet. Das Hauptsubstrat (101) mit dem oben beschriebenen Aufbau wird im Folgenden "Dünnfilm-Halbleiterbauelement für die Sichtanzeige" genannt.
  • Im Bereich von Dünnfilmtransistoren (TFTs), die integriert in Dünnfilm-Halbleiterbauelementen zur Sichtanzeige ausgebildet sind, werden nun Strukturen unter Verwendung von Halbleiterfilmen aus Polysilizium intensiv entwickelt, und sie wurden auf Flüssigkristallanzeigevorrichtungen mit einer relativ kleinen aktiven Matrix (einige Zentimeter groß) angewandt. Weil TFTs aus Polysilizium durch Hochtemperaturverfahren hergestellt werden, wurden hierfür Quarzsubstrate verwendet, die eine ausgezeichnete Hitzebeständigkeit besitzen. Andererseits sind für vergleichsweise große Flüssigkristallanzeigepanels mit aktiver Matrix (25 cm oder dergleichen bis zu einem Vielfachen hiervon) Quarzsubstrate aufgrund ihrer hohen Kosten nicht geeignet, und folglich werden Glassubstrate verwendet. Wenn ein Glassubstrat verwendet wurde, dessen Hitzebeständigkeit geringer ist, wurden TFTs aus amorphem Silizium verwendet, die mit Verfahren bei relativ niedrigen Temperaturen hergestellt werden können. TFTs mit amorphem Silizium besitzen jedoch eine geringe Mobilität, und TFTs mit p-dotiertem Silizium können nicht hergestellt werden. Somit ist es unmöglich, eine Peripherietreiberschaltung auf dem Glassubstrat auszubilden und eine extern befestigte Treibervorrichtung wird verwendet und mittels des TAB-Verfahrens oder dergleichen befestigt. Folglich ist die Anzahl von Pixeln durch die Größe des Bildschirms und die Grenzen bei der Montage beschränkt. Deshalb existiert eine Grenze, mit welch hoher Dichte Dünnfilm-Halbleiterbauelemente zur Sichtanzeige unter Verwendung von TFTs aus amorphem Silizium hergestellt werden können. Da ein TFT mit amorphem Silizium außerdem eine geringe Mobilität besitzt, wird die Transistorgröße zwangsläufig groß, um einen ausreichenden "An"-Strom zu erhalten. Folglich wird der Bereich des Anzeigeelements, der durch die TFTs aus amorphem Silizium zum Schalten besetzt ist, groß, und dies behindert die Realisierung eines großen Öffnungsverhältnisses.
  • In jüngerer Zeit können Polysilizium-TFTs mit hohen Mobilitäten aufgrund der intensiven Entwicklung von Niedrigtemperaturverfahren hergestellt werden. Diese Technologie beinhaltet die Umwandlung eines amorphen Siliziumfilms in einen Polysiliziumfilm durch lokales Erhitzen des amorphen Siliziumfilms mittels Annealing unter Verwendung eines Excimerlasers. Es ist jedoch schwierig, abgesehen vom Ausbilden der Halbleiterfilme die Verfahren im Niedrigtemperaturbereich und mit großen Substraten durchzuführen, und folglich hat diese Technologie noch nicht die praktische Anwendung erfahren. Ein Prozess, der problematisch wird, ist der Prozess des Ausbildens der Gate-Isolierschicht. Die Gate-Isolierschichten von derzeitigen Polysilizium-TFTs werden durch thermisches Oxidieren von Polysilizium bei etwa 1000 °C hergestellt. Wenn die oben erwähnte thermische Oxidation durch ein anderes Verfahren ersetzt wird, bei dem der Film bildende Prozess bei einer niedrigen Temperatur durchgeführt wird, fehlt dem Gate-Isolierfilm eine ausreichende Spannungsfestigkeit. Um Peripherietreibervorrichtungen darin auszubilden, wird zum gleichzeitigen Ausbilden von n-Kanal-TFTs und p-Kanal-TFTs eine Ionenimplantierung einer Störstelle durchgeführt, aber ein Ionenimplantiergerät, das große Substrate handhaben kann, wurde bislang nicht realisiert, und dabei treten große Probleme auf. Ein Plasmadampfdiffusionsgerät zur Verwendung anstelle des Ionenimplantiergeräts ist ebenfalls in Entwicklung, aber die Störstellensteuerung ist schwierig, und ihre praktische Verwendung für die Massenproduktion wurde bislang nicht realisiert. Zusätzlich hierzu liegt das größte Problem darin, dass es bislang nicht möglich ist, TFTs mit einer LDD-Struktur (im Folgenden als LDD-TFTs bezeichnet) mittels Niedrigtemperaturverfahren und ohne Verwendung von Ionenimplantation herzustellen. LDD-TFTs sind als Dünnfilmtransistoren zum Schalten unabkömmlich und werden in kleinen Flüssigkristallanzeigevorrichtungen mit einer aktiven Matrix verwendet, um ein Verlaufen von Pixeln zu vermeiden. Es ist jedoch zur Zeit extrem schwierig, LDD-TFTs durch Niedrigtemperaturverfahren und ohne Verwendung von Ionenimplantation herzustellen.
  • Die Patentzusammenfassung der JP-A-60-105275 beschreibt einen Dünnfilmtransistor des MIS-Typs, bei dem ein Gate auf einem transparenten Substrat ausgebildet ist, ein Gate-Isolierfilm auf das Gate beschichtet ist und ein nicht-dotierter a-Si Film, ein n–-dotierter a-Si Film und ein weiterer nicht-dotierter a-Si Film in dieser Reihenfolge auf dem Gate-Isolierfilm ausgebildet sind. Eine Source-Elektrode und eine Drain-Elektrode werden durch ein Metall gebildet, um eine elektrische Verbindung zum obersten a-Si Film durch n+-dotierte a-Si Bereiche zu erhalten.
  • Die Veröffentlichung von A. Chiang et al. in Mat. Res. Soc. Symp. Vol. 106, 01.12.87, S. 305–310, ist auf die Auswirkungen der Siliziumimplantation und der Arbeitstemperatur auf die Leistungsfähigkeit von polykristallinen Silizium-Dünnfilmtransistoren gerichtet und offenbart auch die Vorteile von Polysilizium gegenüber a-Si hinsichtlich Dünnfilmtransistoren.
  • In der Patentzusammenfassung der JP-A-5-173179 ist ein Aktivmatrixsubstrat, etwa zur Verwendung in einer Flüssigkristallanzeigevorrichtung des Aktivmatrix-Typs, beschrieben, bei dem ein Bildelementeteil, der einen Dünnfilmtransistor als Schalter enthält, und Peripherieschaltungen, die einen Dünnfilmtransistor enthalten, auf dem Substrat ausgebildet sind und der Dünnfilmtransistor des Bildelementeteils aus einer Offset-Struktur oder einer LDD-Struktur besteht und der Dünnfilm der Peripherieschaltungsteile aus einer regulären Struktur besteht, d.h. einer Struktur, bei der die Gate-Elektrode und die Source- und Drain-Bereiche zueinander ausgerichtet oder überlagert sind.
  • EP-A-O 341 003 beschreibt eine besondere Struktur einer Dünnfilm-Halbleitervorrichtung und ihre Verwendung für ein Flüssigkristallanzeigegerät. In der Dünnfilm-Halbleitervorrichtung kann verhindert werden, dass Licht die Halbleiterschicht erreicht, weil das auf die Dünnfilm-Halbleitervorrichtung abgestrahlte Licht durch eine leitende Schicht abgeschnitten wird. Deshalb tritt keine Erzeugung von Ladungsträgern aufgrund optischer Erregung auf und der entsprechende Strom kann reduziert werden.
  • In der US-A-5,183,780 ist ein Verfahren zum Herstellen einer Halbleitervorrichtung beschrieben, wobei ein Verfahrensschritt die Bestrahlung eines mit Störstellen dotierten Bereichs eines amorphen Halbleiters mit einem Hochenergiestrahl beinhaltet, um den amorphen Halbleiter zu kristallisieren und die Störstellen zu aktivieren und somit einen polykristallinen elektrischen Kontaktbereich zu schaffen.
  • EP-A-O 510 380 offenbart einen Polysilizium-TFT mit unten angeordnetem Gate und mit einer seitlichen LDD-Konfiguration.
  • Zusammenfassung der Erfindung
  • Im Hinblick auf die mit der oben beschriebenen Technologie verknüpften Probleme ist es eine Aufgabe der vorliegenden Erfindung, eine LDD-TFT-Struktur sowie ein Herstellungsverfahren zu schaffen, mit dem große Dünnfilm-Halbleitervorrichtungen für die Sichtanzeige mittels Niedrigtemperaturverfahren hergestellt werden können. Eine zweite Aufgabe liegt darin, bei der Herstellung größerer Displays Verbesserungen in der Leistungsfähigkeit von Polysilizium-TFTs zu erzielen, die in Peripherietreiberteilen enthalten sind, während die LDD-TFT-Struktur von Displayteilen aufrechterhalten wird, um die Integration von Peripherietreiberteilen zu ermöglichen. Eine dritte Aufgabe der vorliegenden Erfindung liegt darin, beim Herstellen von größeren Displays ein Verfahren zu schaffen, mittels dem es möglich ist, eine Schwarzmaske und einen Farbfilter eines auf dem Chip befindlichen Auf baus herzustellen, um eine höhere Pixeldichte und ein größeres Öffnungsverhältnis zu erhalten.
  • Um die mit der oben diskutierten Technologie verknüpften Probleme und Aufgaben der Erfindung zu lösen, wurden folgende Mittel erfunden:
    Als Basisstruktur der Dünnfilm-Halbleitervorrichtung für die Sichtanzeige gemäß der vorliegenden Erfindung sind ein Anzeigeelement und ein Peripherietreiberteil vorgesehen, die integral auf einem Glassubstrat ausgebildet sind. Pixelelektroden und Dünnfilmtransistoren zum Schalten sind in einer Matrix im Anzeigeelement angeordnet. Dünnfilmtransistoren, die Schaltungselemente bilden, sind im Peripherietreiberteil ausgebildet. Jeder Dünnfilmtransistor ist vom Boden-Gate-Typ mit einer Gate-Elektrode, einer polykristallinen Halbleiterschicht, die auf einer Isolierschicht auf der Gate-Elektrode ausgebildet ist, und einem Störstellenfilm hoher Konzentration, der eine Source-Elektrode und eine Drain-Elektrode bildet, die auf der polykristallinen Halbleiterschicht ausgebildet sind. Die Dünnfilmtransistoren zum Schalten sind dadurch gekennzeichnet, dass sie eine LDD-Struktur aufweisen, wobei ein Störstellenfilm niedriger Konzentration zwischen der polykristallinen Halbleiterschicht und dem Störstellenfilm hoher Konzentration angeordnet ist, wobei der Störstellenfilm hoher Konzentration direkt auf dem Störstellenfilm geringer Konzentration ausgebildet ist.
  • Vorzugsweise weist das Anzeigeelement einen oberen Seitenbereich mit Pixelelektroden auf, einen unteren Seitenbereich mit den Dünnfilmtransistoren zum Schalten, und eine Farbfilterschicht, eine Schwarzmaskenschicht und eine Planarisierungsschicht, die zwischen den beiden angeordnet ist. In diesem Fall enthält die Schwarzmaskenschicht ein Metallleitungsmuster, das elektrisch mit der Störstellenschicht hoher Konzentration für die Source-Elektrode und die Drain-Elektrode verbunden ist. Die Pixelelektroden sind auch elektrisch über das Metallleitungsmuster mit dem Störstellenfilm hoher Konzentration für die Drain-Elektrode verbunden.
  • Eine Filmhalbleitervorrichtung zur Sichtanzeige mit dem oben beschriebenen Aufbau kann durch die folgenden Niedrigtemperaturprozesse hergestellt werden: Zunächst werden Gate-Elektroden auf einem Glassubstrat ausgebildet. Als nächstes wird ein Halbleiterdünnfilm auf einem Isolierfilm auf den Gate-Elektroden ausgebildet und anschließend durch Laser-Annealing in eine polykristalline Schicht umgewandelt. Eine Störstellenschicht geringer Konzentration wird anschließend selektiv lediglich auf der polykristallinen Halbleiterschicht, die im Anzeigeelement beinhaltet ist, ausgebildet. Außerdem wird eine Störstellenschicht hoher Konzentration für Source-Elektroden und Drain-Elektroden auf dem Störstellenfilm geringer Konzentration ausgebildet, und somit werden Dünnfilmtransistoren zum Schalten mit einer gestapelten LDD-Struktur ausgebildet. Gleichzeitig werden Dünnfilmtransistoren als Schaltungselemente durch direktes Ausbilden einer Störstellenschicht hoher Konzentration für Source-Elektroden und Drain-Elektroden auf der polykristallinen Halbleiterschicht, die im Peripherietreiberteil beinhaltet ist, ausgebildet. Vorzugsweise wird selektiv ein zusätzliches Laser-Annealing auf den Störstellenschichten hoher Konzentration, die im Peripherietreiberteil beinhaltet sind, durchgeführt, um den Widerstand der polykristallinen Halbleiterschicht zu verringern.
  • Nachdem die Gate-Elektroden auf einem Glassubstrat ausgebildet wurden, wird erfindungsgemäß ein Halbleiterfilm bei niedriger Temperatur auf einem Gate-Isolierfilm auf den Gate-Elektroden ausgebildet. Anschließend wird der Halbleiterdünnfilm durch Laser-Annealing in eine polykristalline Halbleiterschicht umgewandelt. Auf diese Weise ist es möglich, durch Niedrigtemperaturprozesse einen polykristallinen Dünnfilmtransistor herzustellen. Weil er von einem Boden-Gate-Typ ist, lässt sich diese Struktur nicht leicht negativ von Störstellen, wie beispielsweise Natrium, das im Glassubstrat enthalten ist, beeinflussen. Weil eine polykristalline Halbleiterschicht als Gerätebereich verwendet wird, ist es auch möglich, den TFT klein zu machen. Insbesondere kann bei den Dünnfilmtransistoren zum Pixelschalten eine LDD-Struktur realisiert werden, indem eine Störstellenschicht geringer Konzentration und eine Störstellenschicht hoher Konzentration auf der polykristallinen Halbleiterschicht durch Niedrigtemperaturprozesse ausgebildet werden. Auf diese Weise können ein Verlaufen von Pixeln und dergleichen, was fatale Fehler bei einer Anzeigevorrichtung sind, effektiv verhindert werden. In den Dünnfilmtransistoren, die Schaltungselemente des Peripherietreiberteils bilden, können andererseits n-Kanal-TFTs und p-Kanal-TFTs gleichzeitig ausgebildet werden, indem eine Störstellenschicht hoher Konzentration durch Niedrigtemperaturprozesse auf der polykristallinen Halbleiterschicht ausgebildet wird, und eine Integration des Treibers wird realisiert. Zu diesem Zeitpunkt wird ein zusätzliches Laser-Annealing selektiv auf den Dünnfilmtransistoren durchgeführt, die im Peripherietreiberteil enthalten sind, um die Geschwindigkeit dieser TFTs zu erhöhen. Zusätzlich trägt die Erfindung durch Übernehmen einer auf dem Chip befindlichen Struktur einer Farbfil terschicht, einer Schwarzmaskenschicht und einer Planarisierungsschicht zu höherer Pixeldichte und größeren Öffnungsverhältnissen bei.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Perspektivansicht einer allgemeinen Struktur einer konventionellen Flüssigkristallanzeigevorrichtung mit aktiver Matrix;
  • 2 ist eine Schnittansicht einer ersten bevorzugten Ausführungsform der Erfindung;
  • 3(A) bis 3(F) sind Schnittansichten, die Verfahrensschritte beim Herstellen der ersten bevorzugten Ausführungsform der Erfindung zeigen;
  • 4 ist eine Schnittansicht einer zweiten bevorzugten Ausführungsform der Erfindung;
  • 5(A) bis 5(G) sind Schnittansichten, die Verfahrensschritte beim Herstellen der zweiten bevorzugten Ausführungsform der Erfindung zeigen;
  • 6 ist eine Schnittansicht einer dritten bevorzugten Ausführungsform der Erfindung; und
  • 7(A) bis 7(H) sind Schnittansichten, die Verfahrensschritte beim Herstellen der dritten bevorzugten Ausführungsform der Erfindung zeigen.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Bevorzugte Ausführungsformen der Erfindung werden nun unter Bezugnahme auf die begleitenden Zeichnungen beschrieben. 2 ist eine schematische, teilweise Schnittansicht einer ersten bevorzugten Ausführungsform des Dünnfilm-Halbleiterbauelements zur Sichtanzeige gemäß dieser Erfindung. Dieses Bauelement ist mit einem Anzeigeelement und einem Peripherietreiberteil ausgestattet, die integral auf einem Glassubstrat (0) ausgebildet sind. Im Anzeigeelement sind Pixelelektroden (9) und Dünnfilmtransistoren zum Schalten in einer Matrix angeordnet. In dieser Ausführungsform sind diese Dünnfilmtransistoren (TFTs) Dünnfilmtransistoren des n-Kanal-Typs mit LDD-Struktur (im Folgenden n-Kanal-LDD-TFTs genannt). Im Peri pherietreiberteil sind andererseits Dünnfilmtransistoren ausgebildet, die Schaltungselemente darstellen. In dieser Ausführungsform ist zur Vereinfachung der Zeichnungen ein Paar von Transistoren dargestellt, das aus einem Dünnfilmtransistor des n-Kanal-Typs (n-Kanal-TFT) und einem Dünnfilmtransistor des p-Kanal-Typs (p-Kanal-TFT) besteht.
  • Eine Gate-Elektrode (1) ist in einem vorbestimmten Muster auf dem Glassubstrat (0) für jeden der TFTs ausgebildet. Diese Gate-Elektrode besteht aus einem Metall, wie beispielsweise Ta, Ti, Cr, Mo/Ta, Al ooder Cu. Ein Gate-Isolierfilm (2) aus einem Metalloxid ist auf der Gate-Elektrode (1) ausgebildet. Beim p-Kanal-TFT und n-Kanal-TFT des Peripherietreiberteils ist eine polykristalline Halbleiterschicht (3) aus reinem Polysilizium auf dem Gate-Isolierfilm (2) ausgebildet. Im Falle des p-Kanal-TFTs ist außerdem eine p+-Störstellenschicht (4) hoher Konzentration auf der polykristallinen Halbleiterschicht (3) ausgebildet. Im Falle des n-Kanal-TFTs ist eine n+-Störstellenschicht (7) hoher Konzentration auf der polykristallinen Halbleiterschicht (3) ausgebildet. In beiden Fällen ist die Störstellenschicht hoher Konzentration durch eine Ätzstoppschicht (5) aus SiO2 in zwei Teile geteilt, und die beiden Teile werden zu Source-Elektrode und Drain-Elektrode. Leitungsschichten (6) sind mit diesen Source- und Drain-Elektroden verbunden.
  • Der n-Kanal-LDD-TFT, der im Anzeigeelement ausgebildet ist, besitzt dieselbe Struktur wie der n-Kanal-TFT des Peripherietreiberteils insofern, als eine polykristalline Halbleiterschicht (3) aus reinem Polysilizium auf einem Gate-Isolierfilm (2) auf einer Gate-Elektrode (1) ausgebildet ist. Im n-Kanal-LDD-TFT des Anzeigeelements ist eine n-dotierte Störstellenschicht (8) geringer Konzentration aus n-dotiertem Silizium auf der polykristallinen Halbleiterschicht (3) abgeschieden, und eine n+-dotierte Störstellenschicht (7) hoher Konzen tration aus n+-dotiertem Silizium ist auf der n-dotierten Störstellenschicht (8) geringer Konzentration abgeschieden. Diese beiden Siliziumschichten bilden, wenn sie in der Reihenfolge n, n+ übereinander angeordnet sind, eine LDD-Struktur und unterdrücken den "Aus"-Strom des n-Kanal-LDD-TFTs. Schließlich ist eine Leitungsschicht (6) aus Aluminium oder dergleichen mit der Source-Seite des n-Kanal-LDD-TFTs verbunden, und eine Pixelelektrode (9) aus einem transparenten leitenden Film wie Indiumzinnoxid (ITO) ist mit der Drain-Seite verbunden.
  • Ein Verfahren zum Herstellen des Dünnfilm-Halbleiterbauelements aus 2 wird nun detailliert unter Bezugnahme auf 3 erläutert. In dieser be vorzugten Ausführungsform werden die n-Kanal-LDD-TFTs des Anzeigeelements und die n-Kanal-TFTs des Peripherietreiberteils gleichzeitig auf dem Glassubstrat mittels Niedrigtemperatur-Verfahren und ohne Verwendung von Innenimplantation ausgebildet. Zunächst werden in Schritt (A) Gate-Elektroden (1) in Mustern auf einem Glassubstrat ausgebildet. Hierfür wird Mo/Ta als Gate-Elektrodenmaterial verwendet. Als nächstes wird in Schritt (B) Ta2O5 mittels anodischer Oxidation zu einem Gate-Isolierfilm (2) ausgebildet. Solche Oxidfilme, die mittels anodischer Oxidation hergestellt werden, besitzen gute Schnittstelleneigenschaften und Gleichmäßigkeit und sind deshalb ausgezeichnet als Gate-Isolierfilme einsetzbar. Als nächstes werden in Schritt (C) ein amorpher Siliziumfilm (11) und ein SiO2-Film (12) in dieser Reihenfolge ausgebildet. Die gesamte Oberfläche wird anschließend durch Annealing mit einem Excimerlaser gehärtet, wodurch das amorphe Silizium (11) zu Polysilizium umgewandelt wird. Als nächstes werden in Schritt (D) der SiO2-Film (12) und der zu Polysilizium umgewandelte Halbleiterdünnfilm mit einem Muster versehen und zu Ätzstoppelementen (5) bzw. polykristallinen Halbleiterschichten (3) verarbeitet. Außerdem wird eine n-dotierte Silizium-Störstellenschicht (8) geringer Konzentration mittels des P-CVD-Verfahrens auf dem TFT ausgebildet, der zum Anzeigeelement gehört. Im nächsten Schritt (E) wird eine n+-dotierte Silizium-Störstellenschicht (7) hoher Konzentration mittels des P-CVD-Verfahrens ausgebildet. Der n-Kanal-TFT der Peripherietreiberseite und der n-Kanal-LDD-TFT der Anzeigeelementseite können gleichzeitig durch diese Schritte ausgebildet werden. Wenn die p-Kanal-TFTs auf der Peripherietreiberseite ausgebildet werden, wird eine p+-dotierte Störstellenschicht (4) hoher Konzentration an Stelle der n+-dotierten Störstellenschicht (7) hoher Konzentration ausgebildet. Im letzten Verfahrensschritt (F) werden Leitungsschichten (6) und Pixelelektroden (9) ausgebildet. Durch diese Schritte können drei Arten von Transistoren, nämlich p-Kanal-TFTs, n-Kanal-TFTs und n-Kanal-LDD-TFTs auf demselben Glassubstrat bei geringer Temperatur und ohne Verwendung von Innenimplantation ausgebildet werden. Deshalb ist es möglich, ein Dünnfilm-Halbleiterbauelement für die Sichtanzeige mit einem integrierten Treiber herzustellen, bei dem der Dünnfilmtransistor für das Pixelschalten eine LDD-Struktur aufweist.
  • Eine zweite bevorzugte Ausführungsform des Filmhalbleiter-Bauelements für die Sichtanzeige gemäß dieser Erfindung wird unter Bezugnahme auf 4 beschrieben. Vor dieser Beschreibung wird zum besseren Verständnis dieser bevorzugten Ausführungsform der Hintergrund kurz erläutert. Im Hinblick auf Herstellungskosten wurden Flüssigkristall-Displayvorrichtungen mit aktiver Matrix mit integriertem Treiber bisher lediglich als kleine Displays verkauft, etwa diese, die für Bildsucher verwendet werden. Folglich beträgt die Anzahl von Pixeln höchstens 300.000. Wie in der ersten bevorzugten Ausführungsform dargestellt ist, ist es jedoch möglich, eine Dünnfilm-Halbleitervorrichtung für die Sichtanzeige mit integriertem Treiber unter Verwendung eines großen Glassubstrats herzustellen. Aktivmatrix-Flüssigkristall-Displays für VGA (480 × 640 × 3 Pixel) sind die hauptsächlich verwendeten relativ großen Matrix-Flüssigkristall-Displaypanels, die derzeit bei tragbaren PCs und Textverarbeitungsgeräten etc. zum Einsatz kommen. Wenn dieses Aktivmatrix-Flüssigkristall-Anzeigepanel eine Struktur mit dem Treiber auf dem Chip erhält, wäre einfach gedacht die dreifache Geschwindigkeit im Vergleich zu einem horizontalen Treiber notwendig, der in einem kleinen Display (300.000 Pixel) beinhaltet ist. Daher besteht die Möglichkeit, dass die Dünnfilmtransistoren der ersten bevorzugten Ausführungsform aus 2 nicht schnell genug gemacht werden können. Die Leistungsfähigkeit eines Dünnfilmtransistors wird im Allgemeinen durch Aktivieren von Störstellen mittels Annealing bei hohen Temperaturen verbessert. Wenn ein Glassubstrat verwendet wird, ist es jedoch nicht möglich, ein solches Annealing bei hoher Temperatur durchzuführen. Wenn die Aktivierungsbehandlung mittels Laser-Annealing von allen TFTs ausgeführt werden soll, besteht die Gefahr, dass die LDD-Struktur der TFTs, die als Pixelschaltvorrichtungen ausgebildet sind, auf Grund von Diffusion verschwindet. Angesichts dieses Problems besitzt diese bevorzugte Ausführungsform die Aufgabe, hochleistungsfähige Dünnfilmtransistoren im Peripherietreiberteil auszubilden, während gleichzeitig die LDD-Struktur der Dünnfilmtransistoren für das Pixelschalten aufrechterhalten wird.
  • Wie in 4 dargestellt besitzt diese zweite bevorzugte Ausführungsform im Wesentlichen dieselbe Struktur wie die erste bevorzugte Ausführungsform aus 2. Dementsprechend wurden zum besseren Verständnis sich entsprechende Teile mit denselben Bezugsziffern bezeichnet. Ein unterschiedlicher Punkt ist der Aufbau der polykristallinen Halbleiterschicht des p-Kanal-TFTs und des n-Kanal-TFTs, die im Peripherietreiberteil ausgebildet sind. In der ersten bevorzugten Ausführungsform besteht die polykristalline Halbleiterschicht (3) aus reinem Polysilizium. In dieser zweiten bevorzugten Ausführungsform besteht die polykristalline Halbleiterschicht (13) des p-Kanal-TFTs aus Polysilizium des p+-Typs. Folglich besitzt die polykristalline Halbleiterschicht der zweiten bevorzugten Ausführungsform einen geringeren spezifischen Widerstand als die der ersten bevorzugten Ausführungsform, und somit ist ein Betrieb mit höherer Geschwindigkeit möglich. Das reine Polysilizium ist lediglich zwischen dem Gate-Isolierfilm (2) und dem Ätzstoppelement (5) noch vorhanden. Auf ähnliche Weise besteht die polykristalline Halbleiterschicht (14) des n-Kanal-TFTs aus Polysilizium des n+-Typs, um einen geringen spezifischen Widerstand zu besitzen. Wiederum verbleibt das reine Polysilizium lediglich zwischen dem Gate-Isolierfilm (2) und dem Ätzstoppelement (5).
  • Ein Verfahren zum Herstellen der zweiten bevorzugten Ausführungsform aus 4 wird nun unter Bezugnahme auf 5 beschrieben. Wie durch Vergleich mit dem Herstellungsverfahren der ersten bevorzugten Ausführungsform, das in 3 dargestellt ist, ersichtlich wird, sind die Schritte (A) bis (E) exakt identisch. In dieser bevorzugten Ausführungsform wird jedoch nach Schritt (E) ein selektives Laser-Annealing in Schritt (F) durchgeführt. D.h., die n-Kanal-LDD-TFTs der Pixelschaltvorrichtung werden mit einem Resist (15) bedeckt und die n-Kanal-TFTs, die im Peripherietreiberteil enthalten sind, werden mit einem Excimerlaser durch Annealing gehärtet. Als ein Ergebnis hiervon werden die polykristalline Halbleiterschicht (3) aus reinem Polysilizium und die Störstellenschicht (7) hoher Konzentration aus dem Polysilizium des n+-Typs, die darauf ausgebildet ist, miteinander verschmolzen und in allen Teilen außer den Kanalbereichen zu einem n-Typ gemacht. Folglich ist reines Polysilizium in den Kanalbereichen übrig, und alle anderen Teile werden in eine polykristalline Halbleiterschicht (14) mit Polysilizium des n+-Typs umgewandelt, was ihren spezifischen Widerstand senkt. Der "An"-Strom des n-Kanal-TFTs steigt folglich, und der n-Kanal-TFT kann einen Betrieb mit hoher Geschwindigkeit aushalten. Außerdem wird durch selektives Laser-Annealing von lediglich den Dünnfilmtransistoren des Peripherietreiberteils die LDD-Struktur des n-Kanal-LDD-TFTs zum Pixelschalten, bestehend aus der Störstellenschicht (8) geringer Konzentration und der Störstellenschicht (7) hoher Konzentration, aufrechterhalten. Anschließend werden in Schritt (G) Leitungsschichten (6) und Pixelelektroden (9) auf den Störstellenschichten (7) hoher Konzentration ausgebildet, und die Filmhalbleitervorrichtung für die Sichtanzeige aus 4 wird erhalten. Das zusätzliche Laser-Annealing, das in Schritt (F) dargestellt ist, wird auch auf die p-Kanal-TFTs angewandt.
  • Eine dritte bevorzugte Ausführungsform des Filmhalbleiter-Bauelements zur Sichtanzeige gemäß dieser Erfindung wird nun detailliert unter Bezugnahme auf 6 beschrieben. Zuerst wird der Hintergrund der dritten bevorzugten Ausführungsform kurz erläutert. In der ersten und zweiten bevorzugten Ausführungsform, die in 2 bzw. 4 dargestellt sind, werden die Oberflächen der Filmhalbleiter-Bauelemente zur Sichtanzeige durch die TFTs und die Leitungsschichten sehr uneben. Wenn das Filmhalbleiter-Bauelement zur Sichtanzeige in ein Flüssigkristallpanel eingebaut wird, kann es demnach schwierig sein, die Ausrichtung des Flüssigkristalls zu steuern, und eine gleichmäßige Ausrichtung und die "An/Aus"-Steuerung der Pixel kann problematisch sein. Eine denkbare Gegenmaßnahme hierzu liegt darin, die Dünnfilmtransistoren und die Leitungsschichten (und auch ergänzende Kapazitäten) mit Schwarzmasken abzuschirmen, die auf der gegenüberliegenden Substratseite angeordnet sind, um zu verhindern, dass die Displayqualität abnimmt. Dieses Verfahren ist jedoch extrem nachteilig im Hinblick auf steigende Pixeldichte, denn die Breite der Schwarzmaske kann nicht verringert werden. Mit diesem Verfahren werden außerdem zur Erhöhung des Öffnungsverhältnisses ergänzende Kapazitäten unter den Leitungsschichten aus Aluminium oder dergleichen geformt. Im Falle der Boden-Gate-Struktur schließen jedoch die Leitungsschicht und die polykristalline Halbleiterschicht einander kurz, und diese Struktur kann nicht ohne einen Isolierfilm verwendet werden. Wenn Schwarzmasken auf der gegenüberliegenden Substratseite angeordnet werden, ist es auch notwendig, einen Spielraum unter Berücksichtigung von Ausrichtungsfehlern vorzusehen, und folglich wird das Öffnungsverhältnis gesenkt. Um die oben erwähnten Probleme zu lösen, ist es eine Aufgabe dieser dritten bevorzugten Ausführungsform, eine Farbfilterschicht, eine Schwarzmaskenschicht und eine Planarisierungsschicht auf dem Chip auszubilden, zusätzlich zu den Strukturen, die in der ersten und zweiten bevorzugten Ausführungsform dargestellt sind.
  • 6 ist eine teilweise Schnittansicht von zwei Pixeln einer Struktur, bei der das Dünnfilmhalbleiter-Bauelement für die Sichtanzeige gemäß der dritten bevorzugten Ausführungsform in ein Aktivmatrix-Flüssigkristall-Displaypanel eingebaut ist. Eine Gate-Elektrode (1) ist auf einem Glassubstrat (Hauptsubstrat) (0) ausgebildet und bildet ein Dünnfilmhalbleiter-Bauelement zur Sichtanzeige. Diese Gate-Elektrode besteht aus Metall, beispielsweise Ta, Ti, Cr, Mo/Ta, Al oder Cu. Ein Gate-Isolierfilm (2) wird erzeugt, indem ein Metalloxid auf der Gate-Elektrode ausgebildet wird. Eine polykristalline Halbleiterschicht (3) aus reinem Polysilizium wird auf dem Gate-Isolierfilm (2) ausgebildet. Außerdem wird eine Störstellenschicht (8) geringer Konzentration mit Silizium des n-Typs auf der polykristallinen Halbleiterschicht (3) ausgebildet, und eine Störstellenschicht (7) hoher Konznetration aus Polysilizium des n+-Typs wird auf der Schicht (8) des n-Typs als eine Drain-Elektrode und eine Source-Elektrode ausgebildet. Diese Zweischicht-Struktur, bestehend aus Polysilizium des n-Typs und Polysilizium des n+-Typs, bildet eine LDD-Struktur und unterdrückt den "Aus"-Strom des n-Kanal-LDD-TFTs. Der oben beschriebene n-Kanal-LDD-TFT ist in einem unteren Seitenbereich angeordnet. Andererseits ist eine Pixelelektrode (9) in einem oberen Seitenbereich angeordnet. Eine Farbfilterschicht, eine Schwarzmaskenschicht und eine Planarisierungsschicht sind zwischen dem unteren Seitenbereich und dem oberen Seitenbereich angeordnet. Die Farbfilterschicht (21) weist Segmente (22), (23) und (24) auf, die den drei Primärfarben RGB in Übereinstimmung mit den Pixeln zugeordnet sind. Eine Metallleitungsschicht (6), die Signalleitungen bildet, ist auf der Farbfilterschicht (21) ausgebildet. Die Metallleitungsschicht (6) und die Gate-Leitungen, die die Gate-Elektroden (1) umfassen, bilden eine Schwarzmaskenschicht. Somit ist die Metallleitungsschicht (6) auch im Kontaktloch auf der Seite der Pixelelektrode (9) vorgesehen. Somit bestehen Unterschiede in der Höhe auf der Oberfläche des Glassubstrats, und eine Planarisierungsschicht (25) wird ausgebildet. Die oben erwähnte Pixelelektrode (9) wird auf der Planarisierungsschicht (25) ausgebildet und elektrisch mit der Drain-Elektrode des n-Kanal-LDD-TFTs über die Metallleitungsschicht (6) verbunden. In dieser dritten bevorzugten Ausführungsform werden die Farbfilterschicht (21) und die Schwarzmaskenschicht auf der Seite des Hauptsubstrats (Glassubstrats) (0) auf dem Chip ausgebildet, und lediglich eine gegenüberliegende Elektrode (27), die aus einem transparenten leitenden Film besteht, wird auf dem gegenüberliegenden Substrat (26) ausgebildet. Ausrichtungsfilme (28) werden auf der inneren Fläche des Hauptsubstrats (0) und des gegenüberliegenden Substrats (26) ausgebildet. Nachdem diese Ausrichtungsfilme (28) durch Reiben bearbeitet wurden, werden die beiden Substrate (0) und (26) aneinander befestigt, der Flüssigkristall (29) wird aufgeladen und in einen Zwischenraum zwischen den beiden eingeschlossen, und somit wird ein großes Aktivmatrix-Flüssigkristall-Displaypanel erhalten.
  • Wie oben erwähnt, wird die Unebenheit des Hauptsubstrats (0) durch Ausbildung der Planarisierungsschicht (25) auf ihm reduziert, Umkehrneigungsbereiche werden eliminiert und die Breite der Schwarzmasken kann minimiert werden. Außerdem ist es möglich, eine Veränderung in der Dicke der Ausrichtungsfilme (28) und Ausrichtungsfehler während der Reibebehandlung zu unterdrücken. Durch Verwendung der Farbfilterschicht (21) als Iso lierschicht und durch Ausbilden von Leitungen aus beispielsweise Aluminium darauf ist es möglich, darunter eine ergänzende Kapazität auszubilden. Die Ausrichtungspräzision bezüglich der gegenüberliegenden Substratseite (26) kann deutlich erleichtert werden, indem die Farbfilterschicht und die Schwarzmaskenschicht auf dem Hauptsubstrat (0) ausgebildet werden. Da der n-Kanal-LDD-TFT die polykristalline Halbleiterschicht (3) aus Polysilizium als Vorrichtungsbereich verwendet, kann außerdem die Größe des Transistors reduziert werden. Das Öffnungsverhältnis des Aktivmatrix-Flüssigkristall-Displaypanels wird aus den oben genannten Gründen verbessert. Dadurch wird der Stromverbrauch des gesamten Displays einschließlich Hintergrundlicht gesenkt.
  • Ein Verfahren zum Herstellen der in 6 dargestellten dritten bevorzugten Ausführungsform wird nun unter Bezugnahme auf 7 erläutert. Zunächst werden Gate-Elektroden (1) in einem Muster auf einem Glassubstrat in Schritt (A) ausgebildet. Hier wird Mo/Ta als das Metallmaterial der Gate-Elektroden (1) verwendet. Als nächstes wird in Schritt (B) Ta2O5 durch anodische Oxidation gebildet, um einen Gate-Isolierfilm (2) zu bilden. Ein solches durch anodische Oxidation gebildetes Oxid besitzt gute Schnittstelleneigenschaften und Gleichmäßigkeit und ist exzellent als Gate-Isolierfilm (2). Im nächsten Schritt (C) wird ein Siliziumfilm (11) und ein SiO2-Film (12) in dieser Reihenfolge ausgebildet, und anschließend wird der Siliziumfilm (11) durch Annealing mit einem Excimerlaser in einem Polysiliziumfilm umgewandelt. In Schritt (D) werden der SiO2-Film (12) und der Polysiliziumfilm in vorbestimmte Formen geformt, um ein Ätzstoppelement (5) bzw. polykristalline Halbleiterschichten (3) zu bilden. Außerdem wird eine Störstellenschicht (8) geringer Konzentration mit Silizium des n-Typs auf der polykristallinen Halbleiterschicht (3) mittels des CVD-Verfahrens abgeschieden. Anschließend wird in Schritt (E) eine Störstellenschicht (7) hoher Konzentration mit Silizium des n+-Typs ausgebildet.
  • Als nächstes werden in Schritt (F) Segmente (22), (23), (24) des Farbfilterfilms (21), die in den drei Primärfarben RGB gefärbt sind, entsprechend geformt. Außerdem werden Kontaktlöcher, die durch die Source- und Drain-Elektroden der n-Kanal-LDD-TFTs hindurchdringen, ausgebildet. In Schritt (G) werden Leitungsschichten (6) in Metall geformt, um eine Schwarzmaske zu bilden. Schließlich werden in Schritt (H) Planarisierungsschichten (25) ausgebildet. Pixelelektroden (9) werden auf den Planarisierungsschichten (25) in Mustern geformt. Ausrichtungsfilme (28) werden aufgebracht, um die Pixelelektroden (9) zu bedecken, und durch den oben genannten Prozess ist es möglich, einen Dünnfilmtransistor, eine Farbfilterschicht, eine Schwarzmaskenschicht und eine Planarisierungsschicht auf den Glassubstrat mit Niedrigtemperaturverfahren und ohne Verwendung von Innenimplantation auszubilden. Wenn Polysilizium-TFTs auf einem großen Glassubstrat hergestellt werden können, ist es möglich, integrierte Treiber herzustellen. Da die Dünnfilmtransistoren für das Pixelschalten klein gemacht werden können, steigt das Öffnungsverhältnis. Außerdem wird das Öffnungsverhältnis weiter erhöht, indem Farbfilm- und Schwarzmaskenschichten integriert werden. Die Verbesserung des Öffnungsverhältnisses trägt zur Verringerung des Stromverbrauchs des gesamten Displays einschließlich des Hintergrundlichts bei. Dieser Verdienst ist besonders hilfreich für die Verlängerung der Batterielebensdauer, wenn die Vorrichtung in tragbaren Informationsgeräten wie tragbaren Datenstationen verwendet wird.
  • Als Ergänzung werden spezielle Beispiele bezüglich der Zusammensetzung, der Filmdicke und der Herstellungsverfahren der Komponenten bezüglich Schritt (H) in 7 gegeben. Die Gate-Elektrode (1) wird beispielsweise durch Aufdampfung einer Mo/Ta-Legierung in einer Dicke von etwa 200 nm ausgebildet. Der Gate-Isolierfilm (2) wird beispielsweise aus anodisch oxidiertem Ta2O5 mit einer Dicke von etwa 230 nm hergestellt. Die polykristalline Halbleiterschicht (3) wird durch Laser-Annealing eines Films aus amorphem Silizium mit einer Dicke von beispielsweise 100 nm, gebildet durch Plasma-CVD, erhalten. Die Störstellenschicht (8) geringer Konzentration wird hergestellt, indem ein amorpher Siliziumfilm des n-Typs mit einer Dicke von etwa 50 nm durch Plasma-CVD ausgebildet wird. Die Störstellenschicht (7) hoher Konzentration wird beispielsweise hergestellt, indem ein amorphes Silizium des n+-Typs durch das Plasma-CVD-Verfahren auf 100 nm Dicke angehäuft wird. Das Ätzstoppelement (5) wird beispielsweise durch Anhäufung von SiO2 auf 200 nm Dicke durch das Plasma-CVD-Verfahren und dessen Formung in das vorbestimmte Muster erhalten. Die Segmente (22), (23) und (24) der Farbfilterschicht werden durch Pigmentdispersion auf 1500 nm Dicke ausgebildet. Die Metallleitungsschicht (6) ist beispielsweise aus Mo und durch Aufdampfung auf 240 nm Dicke ausgebildet und in ein vorbestimmtes Muster geformt. Die Planarisierungsschicht (25) wird beispielsweise hergestellt, indem ein transparenter Resist auf 1000 nm Dicke aufbeschichtet wird. Die Pixelelektrode (9) wird beispielsweise aus Indiumzinnoxid (ITO) von 50 nm Dicke durch Aufdampfung und durch Formung in ein vorbestimmtes Muster hergestellt. Die Ausrichtungsfilme (28) werden herge stellt, indem Polyimid bis zu einer Dicke von 80 nm mittels Walzenbeschichtung aufbeschichtet wird.
  • Wie oben erwähnt ist es erfindungsgemäß möglich, amorphes Silizium durch Laser-Annealing in polykristalline Form umzuwandeln und n-Kanal-Transistoren, p-Kanal-Transistoren und Transistoren mit einer LDD-Struktur mittels Niedrigtemperaturverfahren und ohne Verwendung von Ionenimplantation herzustellen. Als ein Resultat davon ist es möglich, ein Filmhalbleiter-Bauelement zur Sichtanzeige mit einem integrierten Treiber unter Verwendung eines großen Glassubstrats herzustellen, und ein Anstieg der Pixeldichte sowie ein Anstieg in der Effizienz der Aktivmatrix-Flüssigkristalldisplaypanels können realisiert werden. Außerdem kann durch selektives Annealing lediglich des Dünnfilmtransistors im Peripherietreiberteil ein Transistor höherer Leistungsfähigkeit im Peripherietreiberteil hergestellt werden, und die Geschwindigkeit des Treibers kann deswegen erhöht werden, während gleichzeitig die LDD-Struktur der Transistoren, die als Schaltvorrichtungen verwendet werden, aufrechterhalten wird. Folglich ist es möglich, die Anzahl von Pixeln in einem großen Flüssigkristalldisplaypanel mit eingebautem Treiber zu erhöhen. Außerdem wird durch die Ausbildung von Farbfiltern und Schwarzmasken zusätzlich zu den Polysiliziumtransistoren auf dem Glassubstrat das Öffnungsverhältnis des Flüssigkristalldisplaypanels verbessert und der Stromverbrauch der Displayeinheit einschließlich des Hintergrundlichts reduziert.

Claims (11)

  1. Dünnfilm-Halbleiterbauelement mit: einem Glassubstrat (0); einem Anzeigeelement, das auf dem Glassubstrat (0) ausgebildet ist, einer Mehrzahl von Pixelelektroden (9) und ersten Dünnfilmtransistoren zum Schalten, die in einer Matrix im Anzeigeelement ausgebildet sind; einer Peripherietreiberschaltung, die auf dem Glassubstrat (0) ausgebildet ist, wobei zweite Dünnfilmtransistoren Schaltungselemente bilden, die in der Peripherietreiberschaltung ausgebildet sind, wobei alle ersten und zweiten Dünnfilmtransistoren eine Gate-Elektrode (1) und eine polykristalline Halbleiterschicht (3) aufweisen, die auf einem Isolierfilm (2) auf der Gate-Elektrode (1) ausgebildet ist, wobei eine Störstellenschicht (4, 7) hoher Konzentration, die einen Source-Bereich und einen Drain-Bereich der zweiten Dünnfilmtransistoren bildet, auf der polykristallinen Halbleiterschicht (3) ausgebildet ist, wobei die ersten Dünnfilmtransistoren aus einer LDD-Struktur bestehen, wobei eine Störstellenschicht (8) geringer Konzentration zwischen der polykristallinen Halbleiterschicht (3) und einer Störstellenschicht (7) hoher Konzentration angeordnet ist, wobei die Störstellenschicht (7) hoher Konzentration direkt auf der Störstellenschicht (8) geringer Konzentration ausgebildet ist.
  2. Dünnfilm-Halbleiterbauelement nach Anspruch 1, wobei das Anzeigeelement einen oberen Bereich mit den Pixelelektroden (9) aufweist, einen unteren Bereich mit den ersten Dünnfilmtransistoren sowie eine Planarisierungsschicht (25), die zwischen dem oberen und unteren Bereich angeordnet ist.
  3. Dünnfilm-Halbleiterbauelement nach Anspruch 2, desweiteren mit einer Farbfilterschicht und einer Schwarzmaskenschicht (21) zwischen dem oberen und unteren Bereich.
  4. Dünnfilm-Halbleiterbauelement nach Anspruch 3, wobei die Schwarzmaskenschicht ein Metallleitungsmuster (6) aufweist, das elektrisch mit der Störstellenschicht (7) hoher Konzentration verbunden ist.
  5. Dünnfilm-Halbleiterbauelement nach Anspruch 4, wobei die Pixelelektroden (9) elektrisch über das Metallleitungsmuster (6) mit der Störstellenschicht (7) hoher Konzentration verbunden sind.
  6. Flüssigkristallanzeigevorrichtung mit: einem Glassubstrat (0); einem Anzeigeelement, das auf dem Glassubstrat (0) ausgebildet ist, einer Mehrzahl von Pixelelektroden (9) und ersten Dünnfilmtransistoren zum Schalten, die in einer Matrix im Anzeigelement ausgebildet sind; einer Peripherietreiberschaltung, die auf dem Glassubstrat (0) ausgebildet ist, zweiten Dünnfilmtransistoren, die Schaltungselemente bilden, die in der Peripherietreiberschaltung ausgebildet sind, wobei jeder der ersten und zweiten Dünnfilmtransistoren eine Gate-Elektrode (1) und eine polykristalline Halbleiterschicht (3) aufweist, die auf einem Isolierfilm (2) auf der Gate-Elektrode (1) ausgebildet ist, wobei eine Störstellenschicht (4, 7) hoher Konzentration, die den Source-Bereich und den Drain-Bereich der zweiten Dünnfilmtransistoren bildet, auf der polykristallinen Halbleiterschicht (3) ausgebildet ist, wobei die ersten Dünnfilmtransistoren aus einer LDD-Struktur bestehen, wobei eine Störstellenschicht (8) geringer Konzentration zwischen der polykristallinen Halbleiterschicht (3) und einer Störstellenschicht (7) hoher Konzentration angeordnet ist, wobei die Störstellenschicht (7) hoher Konzentration direkt auf der Störstellenschicht (8) geringer Konzentration ausgebildet ist, einem gegenüberliegenden Substrat (26), das dem Glassubstrat (0) zugewandt ist; und einer Flüssigkristallschicht (29), die zwischen dem Glassubstrat (0) und dem gegenüberliegenden Substrat (26) gehalten wird.
  7. Flüssigkristallanzeigevorrichtung nach Anspruch 6, wobei das Anzeigeelement einen oberen Bereich mit den Pixelelektroden (9) aufweist, einen unteren Bereich mit den ersten Dünnfilmtransistoren sowie eine Planarisierungsschicht (25), die zwischen dem oberen und unteren Bereich angeordnet ist.
  8. Flüssigkristallanzeigevorrichtung nach Anspruch 7, desweiteren mit einer Farbfilterschicht (21) und einer Schwarzmaskenschicht zwischen dem oberen und unteren Bereich.
  9. Verfahren zum Herstellen eines Dünnfilm-Halbleiterbauelements mit einem Anzeigeelement und einer Peripherietreiberschaltung, die integral auf dem Glassubstrat (0) ausgebildet ist, mit folgenden Schritten: Ausbilden einer Gate-Elektrode (1) auf einem Glassubstrat (0); Ausbilden eines dünnen Halbleiterfilms auf einem Isolierfilm (2) auf der Gate-Elektrode (1); Durchführen von Laser-Annealing des dünnen Halbleiterfilms, um den dünnen Halbleiterfilm in eine polykristalline Halbleiterschicht (3) umzuwandeln; selektives Ausbilden einer Störstellenschicht (8) geringer Konzentration auf der polykristallinen Halbleiterschicht (3) im Anzeigeelement; und Ausbilden einer Störstellenschicht (7) hoher Konzentration, um einen Source-Bereich und einen Drain-Bereich auf der Störstellenschicht (8) geringer Konzentration zu bilden, wodurch ein zum Schalten vorgesehener Dünnfilmtransistor mit einer LDD-Struktur ausgebildet wird, und Ausbilden einer Störstellenschicht (4) hoher Konzentration, um einen Source-Bereich und einen Drain-Bereich auf der polykristallinen Halbleiterschicht in der Peripherietreiberschaltung zu bilden, wodurch ein Dünnfilmtransistor gebildet wird, der ein Schaltungselement bildet.
  10. Verfahren zum Herstellen eines Dünnfilm-Halbleiterbauelements nach Anspruch 9, desweiteren mit dem Schritt, selektiv ein zusätzliches Laser-Annealing der Störstellenschicht (4) hoher Konzentration in der Peripherietreiberschaltung durchzuführen, um den Widerstand der polykristallinen Halbleiterschicht zu reduzieren.
  11. Dünnfilmtransistor des Typs mit gestapelter LDD-Struktur und unten angeordneter Gate-Elektrode mit: einem Glassubstrat (0); einer Gate-Elektrode (1), die auf dem Glassubstrat (0) ausgebildet ist; einer polykristallinen Halbleiterschicht (3), die auf einer Isolierschicht (2) auf der Gate-Elektrode (1) ausgebildet ist; einer Störstellenschicht (8) geringer Konzentration, die auf der polykristallinen Halbleiterschicht (3) ausgebildet ist; und einer Störstellenschicht (7) hoher Konzentration, die einen Source-Bereich und einen Drain-Bereich bildet, die direkt auf der Störstellenschicht (8) geringer Konzentration ausgebildet sind.
DE69434450T 1993-11-05 1994-11-03 Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren Expired - Lifetime DE69434450T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP30133793 1993-11-05
JP30133793A JPH07131030A (ja) 1993-11-05 1993-11-05 表示用薄膜半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE69434450D1 DE69434450D1 (de) 2005-09-15
DE69434450T2 true DE69434450T2 (de) 2006-05-24

Family

ID=17895652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69434450T Expired - Lifetime DE69434450T2 (de) 1993-11-05 1994-11-03 Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren

Country Status (6)

Country Link
US (2) US6153893A (de)
EP (1) EP0652595B1 (de)
JP (1) JPH07131030A (de)
KR (1) KR100317729B1 (de)
CN (1) CN1050939C (de)
DE (1) DE69434450T2 (de)

Families Citing this family (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128050A (en) * 1994-11-08 2000-10-03 Citizen Watch Co., Ltd. Liquid crystal display device with separated anode oxide electrode
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5994721A (en) * 1995-06-06 1999-11-30 Ois Optical Imaging Systems, Inc. High aperture LCD with insulating color filters overlapping bus lines on active substrate
JPH1010583A (ja) * 1996-04-22 1998-01-16 Sharp Corp アクティブマトリクス基板の製造方法、およびそのアクティブマトリクス基板
US6288764B1 (en) * 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
JP3499381B2 (ja) * 1996-09-21 2004-02-23 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置およびその作製方法
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3856889B2 (ja) * 1997-02-06 2006-12-13 株式会社半導体エネルギー研究所 反射型表示装置および電子デバイス
JP3716580B2 (ja) 1997-02-27 2005-11-16 セイコーエプソン株式会社 液晶装置及びその製造方法、並びに投写型表示装置
JP3570410B2 (ja) * 1997-02-27 2004-09-29 セイコーエプソン株式会社 液晶装置用基板、液晶装置及び投写型表示装置
KR100540131B1 (ko) * 1997-07-19 2006-03-22 엘지.필립스 엘시디 주식회사 액정표시장치제조방법
US6667494B1 (en) * 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JP3980159B2 (ja) * 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
GB9806609D0 (en) * 1998-03-28 1998-05-27 Philips Electronics Nv Electronic devices comprising thin-film transistors
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same
KR100276225B1 (ko) * 1998-06-01 2000-12-15 구본준 액정표시장치의 패드 단락 방지구조 및 그 방법
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
US6351010B1 (en) * 1998-09-22 2002-02-26 Sony Corporation Electrooptical device, substrate for driving electrooptical device and methods for making the same
JP2000111952A (ja) 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US7235810B1 (en) 1998-12-03 2007-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4493744B2 (ja) * 1998-12-28 2010-06-30 シャープ株式会社 液晶表示装置用基板及びその製造方法
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US7145536B1 (en) 1999-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6952194B1 (en) * 1999-03-31 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US6541294B1 (en) 1999-07-22 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100660813B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 엑스레이 디텍터용 어레이기판 제조방법
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4769997B2 (ja) * 2000-04-06 2011-09-07 ソニー株式会社 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6900084B1 (en) * 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
GB0021030D0 (en) * 2000-08-26 2000-10-11 Koninkl Philips Electronics Nv A method of forming a bottom-gate thin film transistor
JP2002083691A (ja) * 2000-09-06 2002-03-22 Sharp Corp アクティブマトリックス駆動型有機ｌｅｄ表示装置及びその製造方法
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
KR100496420B1 (ko) * 2001-03-02 2005-06-17 삼성에스디아이 주식회사 2층구조의 소오스/드레인 전극을 갖는 박막 트랜지스터 및그의 제조방법과 이를 이용한 액티브 매트릭스형 표시소자및 그의 제조방법
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN1316634C (zh) * 2001-10-03 2007-05-16 株式会社东芝 X光平面检测器
US7483001B2 (en) * 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
US6933520B2 (en) * 2002-02-13 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100482162B1 (ko) * 2002-08-28 2005-04-14 엘지.필립스 엘시디 주식회사 구동회로부 일체형 액정표시장치용 박막트랜지스터의제조방법
KR100916606B1 (ko) * 2003-03-07 2009-09-14 엘지디스플레이 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
US7307317B2 (en) * 2003-04-04 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device
JP4112527B2 (ja) * 2003-07-14 2008-07-02 株式会社半導体エネルギー研究所 システムオンパネル型の発光装置の作製方法
TWI368774B (en) * 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
JP4906106B2 (ja) * 2003-07-14 2012-03-28 株式会社半導体エネルギー研究所 発光装置
KR100595453B1 (ko) * 2003-11-29 2006-06-30 엘지.필립스 엘시디 주식회사 수평전계방식 액정표시소자
EP1709688A4 (de) 2004-01-30 2014-12-31 Semiconductor Energy Lab Halbleiterbauelement
JP4578826B2 (ja) * 2004-02-26 2010-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4480442B2 (ja) * 2004-03-31 2010-06-16 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
KR100970194B1 (ko) 2004-06-02 2010-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
KR101126396B1 (ko) * 2004-06-25 2012-03-28 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
US7591863B2 (en) * 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
KR101123094B1 (ko) 2004-10-13 2012-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 에칭 방법 및 반도체장치의 제조방법
US20070042536A1 (en) * 2005-08-17 2007-02-22 Chi-Wen Chen Thin film transistor and method for manufacturing the same
JP4200458B2 (ja) * 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
US20100158875A1 (en) * 2006-12-18 2010-06-24 University Of Pittsburgh - Of The Commonwealth System Of Higher Education Muscle derived cells for the treatment of gastro-esophageal pathologies and methods of making and using the same
US7777224B2 (en) * 2007-01-30 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8218211B2 (en) 2007-05-16 2012-07-10 Seereal Technologies S.A. Holographic display with a variable beam deflection
GB0718640D0 (en) 2007-05-16 2007-11-07 Seereal Technologies Sa Holograms
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
KR101536101B1 (ko) * 2007-08-02 2015-07-13 어플라이드 머티어리얼스, 인코포레이티드 박막 반도체 물질들을 이용하는 박막 트랜지스터들
US7786485B2 (en) * 2008-02-29 2010-08-31 Semicondutor Energy Laboratory Co., Ltd. Thin-film transistor and display device
US7812348B2 (en) 2008-02-29 2010-10-12 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and display device
US7968880B2 (en) 2008-03-01 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US7821012B2 (en) 2008-03-18 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP5411528B2 (ja) 2008-03-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタ及び表示装置
US8143093B2 (en) 2008-03-20 2012-03-27 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
JP5416460B2 (ja) 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
CN102007586B (zh) * 2008-04-18 2013-09-25 株式会社半导体能源研究所 薄膜晶体管及其制造方法
WO2009128553A1 (en) * 2008-04-18 2009-10-22 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same
US8053294B2 (en) 2008-04-21 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor by controlling generation of crystal nuclei of microcrystalline semiconductor film
US7998801B2 (en) 2008-04-25 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor having altered semiconductor layer
JP5436017B2 (ja) 2008-04-25 2014-03-05 株式会社半導体エネルギー研究所 半導体装置
US8049215B2 (en) 2008-04-25 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US8039842B2 (en) 2008-05-22 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and display device including thin film transistor
CN102077331B (zh) 2008-06-27 2014-05-07 株式会社半导体能源研究所 薄膜晶体管
WO2009157573A1 (en) 2008-06-27 2009-12-30 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, semiconductor device and electronic device
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
KR102040563B1 (ko) 2008-07-10 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US8283667B2 (en) 2008-09-05 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP2010113253A (ja) * 2008-11-07 2010-05-20 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
JP5498762B2 (ja) 2008-11-17 2014-05-21 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2010135384A (ja) * 2008-12-02 2010-06-17 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法及び液晶表示装置
CN103730515B (zh) 2009-03-09 2016-08-17 株式会社半导体能源研究所 半导体器件
US9018109B2 (en) * 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
JP5888802B2 (ja) 2009-05-28 2016-03-22 株式会社半導体エネルギー研究所 トランジスタを有する装置
WO2011010544A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5889791B2 (ja) 2009-09-24 2016-03-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法
US8840763B2 (en) 2009-09-28 2014-09-23 Applied Materials, Inc. Methods for stable process in a reactive sputtering process using zinc or doped zinc target
WO2011052368A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device including the driver circuit, and electronic device including the display device
KR101836067B1 (ko) 2009-12-21 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터와 그 제작 방법
US8598586B2 (en) 2009-12-21 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
TWI535028B (zh) 2009-12-21 2016-05-21 半導體能源研究所股份有限公司 薄膜電晶體
US8476744B2 (en) 2009-12-28 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel including microcrystalline and amorphous semiconductor regions
US8383434B2 (en) 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP5709579B2 (ja) * 2010-03-02 2015-04-30 株式会社半導体エネルギー研究所 微結晶半導体膜の作製方法
JP5752446B2 (ja) 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
JP5752447B2 (ja) 2010-03-15 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
JP5785770B2 (ja) 2010-05-14 2015-09-30 株式会社半導体エネルギー研究所 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5933188B2 (ja) * 2010-05-14 2016-06-08 株式会社半導体エネルギー研究所 微結晶シリコン膜及びその作製方法、並びに半導体装置
US8778745B2 (en) 2010-06-29 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20120003374A (ko) 2010-07-02 2012-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101830193B1 (ko) 2010-07-02 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8916425B2 (en) 2010-07-26 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
CN102386072B (zh) 2010-08-25 2016-05-04 株式会社半导体能源研究所 微晶半导体膜的制造方法及半导体装置的制造方法
US8704230B2 (en) 2010-08-26 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9230826B2 (en) 2010-08-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Etching method using mixed gas and method for manufacturing semiconductor device
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
TWI538218B (zh) 2010-09-14 2016-06-11 半導體能源研究所股份有限公司 薄膜電晶體
US8338240B2 (en) 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
JP2012089708A (ja) 2010-10-20 2012-05-10 Semiconductor Energy Lab Co Ltd 微結晶シリコン膜の作製方法、半導体装置の作製方法
US8450158B2 (en) 2010-11-04 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8394685B2 (en) 2010-12-06 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Etching method and manufacturing method of thin film transistor
US9048327B2 (en) 2011-01-25 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device
KR101765731B1 (ko) * 2011-03-09 2017-08-08 삼성디스플레이 주식회사 금속 패턴의 형성 방법 및 이를 포함한 표시 기판의 제조 방법
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
US9401396B2 (en) 2011-04-19 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device and plasma oxidation treatment method
JP5832780B2 (ja) 2011-05-24 2015-12-16 株式会社半導体エネルギー研究所 半導体装置の製造方法
WO2014109827A1 (en) * 2013-01-08 2014-07-17 Applied Materials, Inc. High mobility film through quantum confinement using metal oxynitrides and oxides
KR102235443B1 (ko) * 2014-01-10 2021-04-02 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101875695B1 (ko) * 2015-11-30 2018-07-06 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
CN107390440B (zh) * 2017-07-18 2020-12-01 昆山龙腾光电股份有限公司 显示装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60105275A (ja) * 1983-11-11 1985-06-10 Seiko Instr & Electronics Ltd Ｍｉｓ型薄膜トランジスタ
US5153702A (en) * 1987-06-10 1992-10-06 Hitachi, Ltd. Thin film semiconductor device and method for fabricating the same
US5032883A (en) * 1987-09-09 1991-07-16 Casio Computer Co., Ltd. Thin film transistor and method of manufacturing the same
JPH0828513B2 (ja) * 1987-11-13 1996-03-21 日本電信電話株式会社 薄膜トランジスタ
US5051800A (en) * 1988-04-30 1991-09-24 Hajime Shoji Thin film semiconductor device and liquid crystal display apparatus using thereof
JPH02109341A (ja) * 1988-10-19 1990-04-23 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JPH03167524A (ja) * 1989-11-27 1991-07-19 Sharp Corp カラー液晶表示装置
JP2798769B2 (ja) * 1990-02-22 1998-09-17 三洋電機株式会社 薄膜トランジスタの製造方法
JP2622183B2 (ja) * 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JPH04322469A (ja) * 1991-04-23 1992-11-12 Mitsubishi Electric Corp 薄膜電界効果素子およびその製造方法
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
EP0569601B1 (de) * 1991-11-29 1999-10-13 Seiko Epson Corporation Flüssigkristall-anzeigevorrichtung und verfahren zu ihrer herstellung
JP3072637B2 (ja) * 1991-12-25 2000-07-31 セイコーエプソン株式会社 アクティブマトリクス基板
JP2543286B2 (ja) * 1992-04-22 1996-10-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置
JPH05335580A (ja) * 1992-06-03 1993-12-17 Casio Comput Co Ltd 薄膜トランジスタ
US5589406A (en) * 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
JPH07318978A (ja) * 1994-05-20 1995-12-08 Sony Corp 表示素子用薄膜トランジスタアレイ
KR100306527B1 (ko) * 1994-06-15 2002-06-26 구사마 사부로 박막반도체장치의제조방법,박막반도체장치
JPH09153458A (ja) * 1995-09-26 1997-06-10 Fujitsu Ltd 薄膜半導体装置およびその製造方法
US5837568A (en) * 1995-12-12 1998-11-17 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor devices

Also Published As

Publication number Publication date
EP0652595A2 (de) 1995-05-10
DE69434450D1 (de) 2005-09-15
US6468839B2 (en) 2002-10-22
EP0652595A3 (de) 1997-10-01
JPH07131030A (ja) 1995-05-19
EP0652595B1 (de) 2005-08-10
CN1050939C (zh) 2000-03-29
KR950015819A (ko) 1995-06-17
KR100317729B1 (ko) 2002-08-27
US6153893A (en) 2000-11-28
US20010014493A1 (en) 2001-08-16
CN1112730A (zh) 1995-11-29

Similar Documents

Publication Publication Date Title
DE69434450T2 (de) Dünnfilm-Halbleiterbauelement zur Sichtanzeige und dessen Herstellungsverfahren
DE19605669B4 (de) Aktivmatrix-Anzeigevorrichtung
DE19605670B4 (de) Aktivmatrixanzeigegerät
DE10150432B4 (de) Arraysubstrat für eine Flüssigkristallanzeige und Verfahren zu dessen Herstellung
DE69534667T2 (de) Farbanzeigevorrichtung
DE19500380C2 (de) Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
DE19712233C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE69435045T2 (de) Halbleiter-Anordnung und Herstellungsverfahren dafür
DE3348083C2 (de)
DE69733057T2 (de) Verfahren zur herstellung einer matrixanzeigevorrichtung
DE69633378T2 (de) Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung
DE102015116281B4 (de) Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür
DE102006026226B4 (de) Arraysubstrat für ein Flüssigkristalldisplay sowie Herstellverfahren für dieses
DE19906815A1 (de) Flüssigkristallanzeige und Verfahren zur Herstellung derselben
DE60029907T2 (de) Selbstjustierter Polysilizium-Dünnfilmtransistor (TFT) mit obenliegendem Gate und dessen Herstellungsverfahren
DE112012006888B4 (de) Verfahren zur Herstellung eines Flüssigkristallanzeige-Panels
DE3714164A1 (de) Fluessigkristallanzeige
DE10331826A1 (de) Transflektives Flüssigkristalldisplay und Verfahren zur Herstellung desselben
DE102006060734B4 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE10228518B4 (de) Verfahren zum Kristallisieren von Polysilicium, Verfahren zum Herstellen eines Dünnschichttransistors unter Verwendung desselben sowie Verfahren zum Herstellen eines zugehörigen Flüssigkristalldisplays
DE3448122C2 (de)
DE112016004099T5 (de) Dünnschichttransistorsubstrat und Verfahren zum Produzieren desselben
DE19650787A1 (de) Flüssigkristall-Anzeigevorrichtung mit Dünnfilmtransistor und Verfahren zum Herstellen derselben
DE112017004423T5 (de) Aktivmatrixsubstrat und Verfahren zu dessen Herstellung
DE69635218T2 (de) Schaltung mit Gitterzeilen, die an zwei oder mehr Kanalbereichen eine Halbleiterlinie kreuzt

Legal Events

Date Code Title Description
8364 No opposition during term of opposition