KR101875695B1 - 액정표시장치용 어레이 기판 및 그 제조 방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101875695B1
KR101875695B1 KR1020150169493A KR20150169493A KR101875695B1 KR 101875695 B1 KR101875695 B1 KR 101875695B1 KR 1020150169493 A KR1020150169493 A KR 1020150169493A KR 20150169493 A KR20150169493 A KR 20150169493A KR 101875695 B1 KR101875695 B1 KR 101875695B1
Authority
KR
South Korea
Prior art keywords
color filter
layer
substrate
pixel region
pixel
Prior art date
Application number
KR1020150169493A
Other languages
English (en)
Other versions
KR20170063287A (ko
Inventor
지승훈
김창수
강규태
권지희
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150169493A priority Critical patent/KR101875695B1/ko
Publication of KR20170063287A publication Critical patent/KR20170063287A/ko
Application granted granted Critical
Publication of KR101875695B1 publication Critical patent/KR101875695B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 액정표시장치용 어레이 기판은, 제1, 제2, 제3 화소영역이 정의된 기판을 포함하고, 제1, 제2, 제3 화소영역의 각각에는 박막 트랜지스터가 위치하며, 박막 트랜지스터 상부에는 제1, 제2, 제3 화소영역에 각각 대응하여 제1, 제2, 제3 컬러필터를 포함하는 컬러필터층이 위치하고, 제1, 제2, 제3 화소영역 각각의 컬러필터층 상부에는 화소전극과 공통전극이 위치하며, 박막 트랜지스터와 컬러필터층 사이에 보호층이 위치하는데, 보호층은 제2 화소영역에서 제거된다. 이때, 보호층은 제1 및 제3 컬러필터를 식각마스크로 이용하여 건식식각을 통해 제거될 수 있으며, 제2 화소영역의 게이트 절연막 또한 제거될 수 있다.

Description

액정표시장치용 어레이 기판 및 그 제조 방법{Array Substrate For Liquid Crystal Display Device And Method Of Fabricating The Same}
본 발명은 액정표시장치용 어레이 기판에 관한 것으로, 특히 컬러필터를 포함하는 어레이 기판 및 그 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정표시장치(liquid crystal display device: LCD) 및 유기발광다이오드 표시장치(organic light emitting diode display device: OLED)와 같은 평판표시장치(flat panel display device: FPD)가 개발되어 다양한 분야에 적용되고 있다.
이들 평판표시장치 중에서, 액정표시장치는 소형화, 경량화, 박형화, 저전력 구동 등의 장점을 가지고 있어 널리 사용되고 있다.
액정표시장치는 액정의 광학적 이방성과 유전율 이방성을 이용하는 것으로, 두 기판과 두 기판 사이의 액정층, 그리고 액정층의 액정분자를 구동하기 위한 제1 및 제2 전극을 포함한다. 따라서, 액정표시장치는, 제1 및 제2 전극에 전압을 인가하여 생성되는 전기장에 의해 액정분자의 배열을 조절하고, 이에 따라 달라지는 빛의 투과율에 의해 영상을 표시한다. 이러한 액정표시장치는 휴대폰이나 멀티미디어장치와 같은 휴대용 기기부터 노트북 또는 컴퓨터의 모니터, 그리고 대형 텔레비전에 이르기까지 다양하게 적용된다.
일반적으로 액정표시장치의 하부 기판에는 각 화소영역의 화소전극에 신호를 인가하기 위한 박막 트랜지스터가 형성되고, 상부 기판에는 각 화소영역에 대응하여 컬러필터가 형성된다. 박막 트랜지스터를 포함하는 하부 기판은 어레이 기판이라 일컬어지고, 컬러필터를 포함하는 상부 기판은 컬러필터 기판이라 일컬어진다.
이러한 액정표시장치는 두 기판을 각각 형성하고 하부 기판의 화소전극과 상부 기판의 컬러필터가 일대일 대응되도록 배치하는 공정을 통해 형성되는데, 두 기판을 배치하는 과정에서 오정렬(misalign)이 발생하여 불량이 생길 수 있다. 이를 방지하기 위해, 상부 및 하부 기판 사이의 합착 마진을 고려하여 상부 기판에 폭이 넓은 블랙 매트릭스를 형성할 수 있는데, 이러한 경우 액정표시장치의 개구율이 낮아지게 된다.
특히, 액정표시장치가 고해상도를 가짐에 따라 동일 면적 내에서 화소영역의 크기가 줄어들게 되므로, 적은 개구율의 차이에도 영상의 화질은 큰 영향을 받게 된다.
본 발명은, 상기한 문제점을 해결하기 위하여 제시된 것으로, 액정표시장치의 낮은 개구율 문제를 해결하고자 한다.
상기의 목적을 달성하기 위하여, 본 발명의 액정표시장치용 어레이 기판은, 제1, 제2, 제3 화소영역이 정의된 기판을 포함하고, 제1, 제2, 제3 화소영역의 각각에는 박막 트랜지스터가 위치하며, 박막 트랜지스터 상부에는 제1, 제2, 제3 화소영역에 각각 대응하여 제1, 제2, 제3 컬러필터를 포함하는 컬러필터층이 위치하고, 제1, 제2, 제3 화소영역 각각의 컬러필터층 상부에는 화소전극과 공통전극이 위치하며, 박막 트랜지스터와 컬러필터층 사이에 보호층이 위치하는데, 보호층은 제2 화소영역에서 제거된다.
또한, 박막 트랜지스터의 게이트 전극과 소스 및 드레인 전극 사이에는 게이트 절연막이 위치하고, 게이트 절연막은 제2 화소영역에서 제거될 수 있다.
제2 화소영역의 보호층과 게이트 절연막은 제1 및 제3 컬러필터를 식각마스크로 이용하여 건식식각을 통해 제거될 수 있다.
본 발명에서는, 컬러필터를 어레이 기판에 형성하여 액정표시장치의 개구율을 높일 수 있다.
또한, 특정 컬러필터를 포함하는 화소영역에 대응하여 보호층 또는 보호층과 게이트 절연막을 제거함으로써, 광 경로를 보상하여 색 좌표의 변동을 막을 수 있다.
이때, 다른 컬러필터를 식각마스크로 이용함으로써, 마스크를 이용한 사진식각공정의 추가 없이 보호층 또는 보호층과 게이트 절연막을 제거할 수 있다.
한편, 특정 컬러필터의 두께를 다른 컬러필터보다 두껍게 함으로써, 고색재현율을 구현할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 액정표시장치용 어레이 기판의 개략적인 평면도이다.
도 2는 본 발명의 제1 실시예에 따른 액정표시장치용 어레이 기판의 개략적인 단면도로, 도 1의 II-II선에 대응하는 단면을 도시한다.
도 3은 본 발명의 제1 실시예에 따른 액정표시장치용 어레이 기판의 개략적인 단면도로, 도 1의 III-III선에 대응하는 단면을 도시한다.
도 4a 내지 도 4g는 본 발명의 제1 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정 중 각 단계에서 어레이 기판을 개략적으로 도시한 단면도로, 도 1의 II-II선에 대응하는 단면을 도시한다.
도 5a 내지 도 5g는 본 발명의 제1 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정 중 각 단계에서 어레이 기판을 개략적으로 도시한 단면도로, 도 1의 III-III선에 대응하는 단면을 도시한다.
도 6은 본 발명의 제2 실시예에 따른 액정표시장치용 어레이 기판의 개략적인 단면도이다.
도 7a 내지 도 7h는 본 발명의 제2 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정 중 각 단계에서 어레이 기판을 개략적으로 도시한 단면도이다.
본 발명의 액정표시장치용 어레이 기판은, 제1, 제2, 제3 화소영역이 정의된 기판과, 상기 제1, 제2, 제3 화소영역의 각각에 위치하는 박막 트랜지스터와, 상기 박막 트랜지스터 상부에 위치하고, 상기 제1, 제2, 제3 화소영역에 각각 대응하여 제1, 제2, 제3 컬러필터를 포함하는 컬러필터층과, 상기 제1, 제2, 제3 화소영역 각각의 상기 컬러필터층 상부에 위치하고 상기 박막 트랜지스터와 연결되는 화소전극과, 상기 제1, 제2, 제3 화소영역 각각의 상기 컬러필터층 상부에 위치하고 상기 화소전극과 이격되는 공통전극을 포함하고, 상기 제1 및 제3 화소영역에서 상기 기판과 상기 제1 및 제3 컬러필터 사이에 적어도 하나의 절연막을 더 포함하며, 상기 제2 화소영역에서 상기 제2 컬러필터는 상기 기판과 접촉한다.
상기 제1 화소영역에서 상기 기판과 상기 제1 컬러필터 사이에는 게이트 절연막과 보호층이 순차적으로 위치한다.
상기 제2 컬러필터의 두께는 상기 제1 및 제3 컬러필터보다 두꺼울 수 있다.
상기 제3 화소영역에서 상기 기판과 상기 제3 컬러필터 사이에는 게이트 절연막이 위치한다.
상기 제3 컬러필터의 두께는 상기 제1 컬러필터보다 두껍고 상기 제2 컬러필터보다 얇을 수 있다.
상기 제2 화소영역에서 상기 기판과 상기 제2 컬러필터 사이의 절연막의 두께는 제로일 수 있다.
상기 제1 및 제3 화소영역에서 상기 기판과 상기 제1 및 제3 컬러필터 사이의 상기 절연막의 두께는 상기 제2 화소영역에서 상기 기판과 상기 제2 컬러필터 사이의 절연막의 두께와 다를 수 있다.
또한, 상기 제1 화소영역에서 상기 기판과 상기 제1 컬러필터 사이의 상기 절연막의 두께는 상기 제3 화소영역에서 상기 기판과 상기 제3 컬러필터 사이의 상기 절연막의 두께와 다를 수 있다.
한편, 본 발명의 액정표시장치용 어레이 기판의 제조 방법은, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상부에 반도체층을 형성하는 단계와, 상기 반도체층 상부에 소스 및 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극 상부에 보호층을 형성하는 단계와, 상기 보호층 상부에, 제1, 제2, 제3 화소영역에 각각 대응하여 제1, 제2, 제3 컬러필터를 포함하는 컬러필터층을 형성하는 단계와, 상기 컬러필터층 상부에 오버코트층을 형성하는 단계와, 상기 오버코트층 상부에 화소전극과 공통전극을 형성하는 단계를 포함하고, 상기 컬러필터층을 형성하는 단계는, 상기 제1 컬러필터를 식각마스크로 이용하여 상기 제2 화소영역의 상기 보호층을 제거하는 단계를 포함한다.
상기 제2 화소영역의 상기 보호층을 제거하는 단계는 상기 제3 컬러필터를 식각마스크로 이용할 수 있다.
상기 컬러필터층을 형성하는 단계는, 상기 제1 및 제3 컬러필터를 식각마스크로 이용하여 상기 제2 화소영역의 상기 게이트 절연막을 제거하는 단계를 더 포함할 수 있다.
상기 컬러필터층을 형성하는 단계는, 상기 제1 컬러필터를 식각마스크로 이용하여 상기 제3 화소영역의 상기 보호층을 제거하는 단계를 더 포함할 수 있다.
상기 컬러필터층을 형성하는 단계는, 상기 제1 및 제3 컬러필터를 식각마스크로 상기 제2 화소영역의 게이트 절연막을 제거하는 단계를 더 포함할 수 있다.
상기 제1 컬러필터는 적 컬러필터이고, 상기 제2 컬러필터는 녹 컬러필터이며, 상기 제3 컬러필터는 청 컬러필터일 수 있다.
이하, 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치용 어레이 기판에 대하여 상세히 설명한다.
본 발명에서는 컬러필터를 어레이 기판에 형성함으로써, 오정렬을 방지하고 액정표시장치의 개구율을 높일 수 있다. 이때, 컬러필터는 박막 트랜지스터의 상부에 형성될 수 있으며, 이러한 구조는 컬러필터 온 박막 트랜지스터(color filter on thin film transistor: COT) 구조라고 일컬어진다.
그런데, 이러한 COT 구조의 액정표시장치에서는 컬러필터 하부에 다수의 절연막이 형성되어, 상부 기판에 컬러필터가 형성된 종래의 액정표시장치와 광 경로(optical path)가 다르기 때문에, 종래의 액정표시장치에 비해 색 좌표가 변동된다. 특히, 눈에 민감한 녹색 좌표의 변동이 크게 발생하는데, 녹색 좌표의 x값은 커지고 y값은 줄어듦에 따라 색재현율이 낮아지고 원하는 백색을 구현할 수 없다.
따라서, 본 발명의 실시예에서는 녹 컬러필터 하부의 절연막을 제거하여 녹색 좌표의 변동을 막을 수 있다. 이때, 녹 컬러필터 하부의 절연막은 완전히 제거될 수 있으며, 부분적으로 제거될 수도 있다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 액정표시장치용 어레이 기판의 개략적인 평면도이고, 도 2와 도 3은 본 발명의 제1 실시예에 따른 액정표시장치용 어레이 기판의 개략적인 단면도이다. 여기서, 도 2는 도 1의 II-II선에 대응하는 단면을 도시하고, 도 3은 도 1의 III-III선에 대응하는 단면을 도시한다. 도 1과 도 2 및 도 3의 어레이 기판은 컬러필터를 포함하는데, 도시의 편의를 위해, 도 1에서 컬러필터는 생략한다.
도 1과 도 2 및 도 3에 도시한 바와 같이, 제1 내지 제3 화소영역(P1, P2, P3)이 정의된 투명한 절연 기판(110) 위에 도전성 물질로 이루어진 게이트 배선(112)과 공통 배선(116)이 형성된다. 게이트 배선(112)과 공통 배선(116)은 제1 방향을 따라 연장되고, 공통 배선(116)은 게이트 배선(112)과 이격되어 위치한다.
또한, 기판(110) 상의 각 화소영역(P1, P2, P3)에는 게이트 배선(112) 및 공통 배선(116)과 동일 물질로 이루어진 게이트 전극(114) 및 보조 공통 배선(118)이 형성된다. 게이트 전극(114)은 게이트 배선(112)과 연결되고, 보조 공통 배선(118)은 공통 배선(116)과 연결된다.
게이트 전극(114)은 게이트 배선(112)으로부터 연장된다. 이와 달리, 게이트 전극(114)은 게이트 배선(112)의 일부로 이루어질 수 있으며, 이때 게이트 전극(114)은 게이트 배선(112)의 다른 부분보다 넓은 폭을 가질 수 있다.
한편, 보조 공통 배선(118)은 실질적으로 제1 방향과 교차하는 제2 방향을 따라 공통 배선(116)으로부터 연장되며, 각 화소영역(P1, P2, P3)의 좌우측에 각각 위치하고 서로 평행한 제1 및 제2 보조 패턴(118a, 118b)을 포함한다. 제1 및 제2 보조 패턴(118a, 118b)은 각 화소영역(P1, P2, P3)의 중앙에 대응하여 꺾어진 부분을 가질 수 있다.
여기서, 기판(110)은 유리나 플라스틱으로 이루어질 수 있다. 또한, 게이트 배선(112)과 게이트 전극(114), 공통 배선(116), 그리고 보조 공통 배선(118)은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금으로 이루어질 수 있으며, 단일층 또는 다중층 구조일 수 있다.
이어, 게이트 배선(112)과 게이트 전극(114), 공통 배선(116), 그리고 보조 공통 배선(118) 상부에는 게이트 절연막(120)이 형성된다. 게이트 절연막(120)은 게이트 배선(112)과 게이트 전극(114), 그리고 공통 배선(116)을 덮는다. 또한, 게이트 절연막(120)은 제1 및 제3 화소영역(P1, P3)의 보조 공통 배선(118)을 덮으며, 제2 화소영역(P2)에서는 제거되어 제2 화소영역(P2)의 보조 공통 배선(118) 및 기판(110)의 상면을 노출한다. 게이트 절연막(120)은 질화 실리콘(SiNx)이나 산화 실리콘(SiO2)의 무기절연물질로 형성될 수 있으며, 일례로, 질화 실리콘으로 이루어질 수 있다.
각 화소영역(P1, P2, P2)의 게이트 전극(114) 상부의 게이트 절연막(120) 위에는 반도체층(122)이 형성된다. 반도체층(122)은 진성 비정질 실리콘의 액티브층(122a)과 불순물 도핑된 비정질 실리콘의 오믹 콘택층(122b)을 포함한다. 이와 달리, 반도체층(122)은 산화물 반도체로 이루어질 수 있다. 이 경우, 오믹 콘택층(122b)은 생략되고, 반도체층(122)의 상부에는 게이트 전극(114)에 대응하여 식각 방지막이 형성될 수 있다.
또한, 인접한 화소영역(P1, P2, P3) 사이의 게이트 절연막(120) 위에는 반도체 패턴(124)이 형성된다. 반도체 패턴(124)은 일 화소영역(P1, P2, P3)의 제1 보조 패턴(118a)과 인접한 화소영역(P1, P2, P3)의 제2 보조 패턴(118b) 사이에 위치한다. 반도체 패턴(124)은 제1 반도체 패턴(124a)과 제2 반도체 패턴(124b)을 포함한다. 제1 반도체 패턴(124a)은 액티브층(122a)과 동일 물질로 이루어지고, 제2 반도체 패턴(124b)은 오믹 콘택층(122b)과 동일 물질로 이루어진다.
다음, 각 화소영역(P1, P2, P3)의 반도체층(122) 상부에는 소스 및 드레인 전극(134, 136)이 형성된다. 소스 및 드레인 전극(134, 136)은 반도체층(122) 상부에서 게이트 전극(114)을 중심으로 이격되어 위치하고, 오믹 콘택층(122b)은 소스 및 드레인 전극(134, 136)과 동일한 모양을 가진다. 소스 및 드레인 전극(134, 136) 사이에는 액티브층(122a)이 노출된다.
드레인 전극(136)의 일부는 공통 배선(116)과 중첩하여 스토리지 커패시터(storage capacitor)를 형성한다. 드레인 전극(136)의 중첩 부분은 제1 커패시터 전극을 이루고, 공통 배선(116)의 중첩 부분은 제2 커패시터 전극을 이룬다. 이때, 공통 배선(116)의 중첩 부분은 다른 부분에 비해 넓은 폭을 가질 수 있다.
게이트 전극(114)과 반도체층(122), 소스 전극(134), 그리고 드레인 전극(136)은 박막 트랜지스터를 이루며, 소스 및 드레인 전극(134, 136) 사이에 노출된 액티브층(122a)은 박막 트랜지스터의 채널이 된다. 여기서, 박막 트랜지스터의 채널은 U자 형일 수 있으며, 박막 트랜지스터의 채널 형상은 달라질 수 있다.
또한, 인접한 화소영역(P1, P2, P3) 사이의 반도체 패턴(124) 상부에는 데이터 배선(132)이 형성된다. 데이터 배선(132)은 실질적으로 제2 방향을 따라 연장되고, 게이트 배선(112)과 교차하여 화소영역(P1, P2, P3)을 정의한다. 데이터 배선(132)은 각 화소영역(P1, P2, P3)의 중앙을 기준으로 꺾어진 구조를 가진다. 데이터 배선(132)은 소스 전극(134)과 연결되며, 소스 전극(134)은 데이터 배선(132)에서 연장될 수 있다. 이와 달리, 소스 전극(134)은 데이터 배선(132)의 일부로 이루어질 수도 있다.
데이터 배선(132)은 일 화소영역(P1, P2, P3)의 제1 보조 패턴(118a)과 인접한 화소영역(P1, P2, P3)의 제2 보조 패턴(118b) 사이에 위치하며, 인접한 제1 보조 패턴(118a) 및 제2 보조 패턴(118b)과 평행하고 이격된다. 이와 달리, 데이터 배선(132)은 인접한 제1 보조 패턴(118a) 및 제2 보조 패턴(118b)과 중첩할 수도 있다.
소스 및 드레인 전극(134, 136)과 데이터 배선(132)은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금으로 이루어질 수 있으며, 단일층 또는 다중층 구조일 수 있다.
여기서, 반도체층(122)과 반도체 패턴(124), 소스 및 드레인 전극(134, 136), 그리고 데이터 배선(132)은 하나의 마스크를 이용한 사진식각공정을 통해 형성된다. 이때, 소스 및 드레인 전극(134, 136)과 데이터 배선(132)은 각각 반도체층(122)의 액티브층(122a) 및 반도체 패턴(124)의 제1 반도체 패턴(124a)보다 좁은 폭을 가져, 액티브층(122a) 및 제1 반도체 패턴(124a)의 가장자리 상면은 소스 및 드레인 전극(134, 136)과 데이터 배선(132)에 의해 각각 노출될 수 있다.
이와 달리, 반도체층(122)과 소스 및 드레인 전극(134, 136)은 서로 다른 마스크를 이용한 각각의 사진식각공정을 통해 형성될 수도 있는데, 이 경우, 반도체층(122)의 측면은 소스 및 드레인 전극(134, 136)으로 덮이며, 데이터 배선(132) 하부의 반도체 패턴(124)은 생략될 수 있다.
다음, 소스 및 드레인 전극(134, 136)과 데이터 배선(132) 상부에는 보호층(140)이 형성된다. 보호층(140)은 산화 실리콘(SiO2)나 질화 실리콘(SiNx)의 무기절연물질로 형성될 수 있으며, 일례로, 질화 실리콘으로 이루어질 수 있다. 이때, 보호층(140)은 게이트 절연막(120)보다 얇은 두께를 가질 수 있다. 일례로, 게이트 절연막(120)은 약 0.4 마이크로미터의 두께를 가지며, 보호층(140)은 약 0.1 마이크로미터의 두께를 가질 수 있다.
이와 달리, 보호층(140)은 게이트 절연막(120)과 동일한 두께를 가질 수도 있으며, 게이트 절연막(120)보다 두꺼운 두께를 가질 수도 있다.
보호층(140)은 제1 및 제3 화소영역(P1, P3)에서 게이트 절연막(120)과 접촉하며, 제2 화소영역(P2)에서는 제거되어 제2 화소영역(P2)의 보조 공통 배선(118) 및 기판(110)의 상면을 노출한다.
보호층(140) 상부의 각 화소영역(P1, P2, P3)에는 컬러필터층(152)이 형성된다. 컬러필터층(152)은 제1, 제2, 제3 화소영역(P1, P2, P3)에 각각 대응하는 제1, 제2, 제3 컬러필터(152a, 152b, 152c)를 포함한다. 일례로, 제1 컬러필터(152a)는 적(R) 컬러필터이고, 제2 컬러필터(152b)는 녹(G) 컬러필터이며, 제3 컬러필터(152c)는 청(B) 컬러필터일 수 있다.
여기서, 제1 및 제3 화소영역(P1, P3)의 적 및 청 컬러필터(152a, 152c)는 보호층(140)과 접촉하고, 제2 화소영역(P2)의 녹 컬러필터(152b)는 보조 공통 배선(118) 및 기판(110)과 접촉한다.
녹 컬러필터(152b)는 적 및 청 컬러필터(152a, 152c)보다 두꺼운 두께를 가질 수 있다. 이때, 녹 컬러필터(152b)의 두께는 적 및 청 컬러필터(152a, 152c) 보다 약 0.5 마이크로미터 이상 클 수 있으며, 녹 컬러필터(152b)의 두께는 약 2.5 내지 3.5 마이크로미터일 수 있고, 적 및 청 컬러필터(152a, 152c)의 두께는 약 2.0 내지 2.8 마이크로미터 일 수 있다.
이와 달리, 녹 컬러필터(152b)의 두께는 적 및 청 컬러필터(152a, 152c)의 두께와 동일할 수 있다.
또한, 보호층(140) 상부에는 차광층(156)이 형성되며, 차광층(156)은 박막 트랜지스터에 대응하여 위치한다. 차광층(156)은 외부광이 박막 트랜지스터로 입사하는 것을 방지하며, 외부광이 박막 트랜지스터에서 반사되어 출력되는 것을 차단하거나 감소시킨다.
차광층(156)은 제1 컬러패턴(156a)과 제1 컬러패턴(156a) 상부의 제2 컬러패턴(156b)을 포함한다. 제1 컬러패턴(156a) 및 제2 컬러패턴(156b)은 적, 녹, 청 컬러필터(152a, 152b, 152c) 중 선택된 두 컬러필터와 동일 물질로 형성될 수 있는데, 적 컬러필터(152a) 및 청 컬러필터(152c)와 동일 물질로 형성하는 것이 차광 효과를 높이는데 바람직하다.
이와 달리, 차광층(156)은 단일 컬러패턴으로 이루어질 수도 있다. 이때, 차광층(154)은 투과율이 가장 낮은 청 컬러필터(152c)와 동일 물질로 이루어지는 것이 반사광의 출력을 최소화할 수 있어 바람직하다.
한편, 도시하지 않았지만, 게이트 배선(112)과 공통 배선(116) 및 데이터 배선(132) 상부에도 차광층이 형성될 수 있으며, 차광층은 단일 컬러패턴 또는 이중 컬러패턴을 포함할 수 있다.
컬러필터층(152)과 차광층(156) 상부에는 오버코트층(160)이 형성된다. 오버코트층(160)은 각 화소영역(P1, P2, P3)에서 실질적으로 평탄한 표면을 가진다. 오버코트층(160)은 포토아크릴(photo acryl)이나 에폭시계 물질로 이루어질 수 있다.
오버코트층(160)은 컬러필터층(152) 및 보호층(140)과 함께 드레인 전극(136)을 노출하는 드레인 콘택홀(160a)을 가진다. 또한, 오버코트층(160)은 보호층(140) 및 게이트 절연막(120)과 함께 공통 배선(116)을 노출하는 공통 콘택홀(160b)을 가진다. 공통 콘택홀(160b)은 컬러필터층(152) 내에도 형성될 수 있다.
오버코트층(160) 상부의 각 화소영역(P1, P2, P3)에는 화소전극(172)과 공통전극(174)이 형성된다. 화소전극(172)과 공통전극(174) 각각은 실질적으로 제2 방향을 따라 연장되고, 제1 방향을 따라 서로 이격되어 있는 다수의 패턴들을 포함한다. 공통전극(174)의 패턴들은 화소전극(172)의 패턴들과 제1 방향을 따라 이격되어 번갈아 배치된다. 화소전극(172)과 공통전극(174)의 각 패턴은 화소영역(P1, P2, P3)의 중앙을 기준으로 꺾어져 있어 제2 방향에 대해 일정 각도를 가지며, 제1 방향으로 화소영역(P1, P2, P3)의 중앙을 지나는 가상의 선에 대해 실질적으로 대칭인 구조를 가진다. 여기서, 화소전극(172)과 공통전극(174)은 제2 방향에 대해 45도 또는 이보다 작은 각도를 가지고 꺾어질 수 있다.
화소전극(172) 및 공통전극(174)은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 형성될 수 있다.
또한, 화소전극 연결부(173)와 공통전극 연결부(175), 그리고 보조 공통전극(176)이 화소전극(172) 및 공통전극(174)과 동일층 상에 동일 물질로 형성된다.
공통전극 연결부(175)와 화소전극 연결부(173)는 제1 방향을 따라 연장되고, 각 화소영역(P1, P2, P3)의 상하측에 각각 위치한다. 화소전극 연결부(173)는 화소전극(172)의 패턴들 일단과 연결되어 있고, 드레인 전극(136)과 중첩하며, 드레인 콘택홀(160a)을 통해 드레인 전극(136)과 접촉한다.
또한, 공통전극 연결부(175)는 공통전극(174)의 패턴들 일단과 연결되며, 전단의 게이트 배선(112)과 부분적으로 중첩한다. 이와 달리, 공통전극 연결부(175)는 전단의 게이트 배선(112)과 이격되어 있을 수도 있다.
도시한 것처럼, 한 화소영역(P1, P2, P3)에 대응하는 공통전극 연결부(175)는 인접한 화소영역(P1, P2, P3)에 대응하는 공통전극 연결부(175) 및 보조 공통전극(176)과 연결된다. 이와 달리, 공통전극 연결부(175)는 각 화소영역(P1, P2, P3)별로 분리되어, 한 화소영역(P1, P2, P3)에 대응하는 공통전극 연결부(175)는 인접한 화소영역(P1, P2, P3)에 대응하는 공통전극 연결부(175) 및 보조 공통전극(176)과 분리되어 있을 수도 있다.
한편, 보조 공통전극(176)은 제2 방향을 따라 연장되고 화소영역(P1, P2, P3)의 중앙을 기준으로 꺾어져 있어 제2 방향에 대해 일정 각도를 가진다. 보조 공통전극(176)은 일단이 공통전극 연결부(175)와 연결되며, 데이터 배선(132) 그리고 인접한 화소영역(P1, P2, P3)의 제1 보조 패턴(118a) 및 제2 보조 패턴(118b)과 중첩한다. 보조 공통전극(176)의 타단은 연장되어 공통 배선(116)과 중첩하며, 공통 콘택홀(160b)을 통해 공통 배선(116)과 접촉한다.
이와 달리, 공통 콘택홀은 보조 공통 배선(118)을 노출할 수도 있으며, 이 경우 보조 공통전극(176)이 공통 콘택홀을 통해 보조 공통 배선(118)과 접촉할 수도 있다. 또는, 보조 공통 배선(118)이 연장되어 공통전극 연결부(175)와 중첩하고 공통 콘택홀은 연장된 보조 공통 배선(118)을 노출할 수도 있으며, 이 경우 공통전극 연결부(175)가 공통 콘택홀을 통해 보조 공통 배선(118)과 접촉할 수도 있다.
이러한 본 발명의 제1 실시예에 따른 액정표시장치용 어레이 기판에서는, 박막 트랜지스터 상부에 컬러필터층(152)을 형성하고, 어레이 기판에 대향하는 상부 기판(도시하지 않음)의 블랙 매트릭스를 생략함으로써, 합착 마진을 줄여 액정표시장치의 개구율을 높일 수 있다.
또한, 녹 컬러필터(152b)가 위치하는 제2 화소영역(P2)에 대응하여 보호층(140) 및 게이트 절연막(120)을 제거함으로써, 광 경로를 보상하여 녹색 좌표의 변동을 막을 수 있다.
앞선 제1 실시예에서는 제2 화소영역(P2)에 대응하는 게이트 절연막(120)이 완전히 제거된 것으로 설명하였으나, 게이트 절연막(120)은 제거되지 않을 수도 있다. 이와 달리, 게이트 절연막(120)은 부분적으로 제거될 수 있으며, 제1 및 제3 화소영역(P1, P3)의 게이트 절연막(120)에 비해 얇은 두께를 갖는 게이트 절연막(120)이 제2 화소영역(P2)에 형성될 수도 있다.
또한, 녹 컬러필터(152b)의 두께를 적 및 청 컬러필터(152a, 152c)보다 두껍게 할 수 있으며, 이에 따라 녹색 좌표의 x값을 감소시키고 y값을 증가시켜 고색재현율을 구현할 수 있다.
일례로, 적 및 청 컬러필터(152a, 152b)의 두께는 약 2.6 마이크로미터 일 수 있으며, 녹 컬러필터(152b)의 두께는 약 3.1 마이크로미터일 수 있다. 이때, 적색 좌표는 (Rx, Ry)=(0.705, 0.228)이고, 녹색 좌표는 (Gx, Gy)=(0.166, 0.765)이며, 청색 좌표는 (Bx, By)=(0.156, 0.038)일 수 있다. 이 경우의 색재현율은 국제조명위원회(Commission Internationale de L'eclairage: CIE)가 1931년에 제정한 CIE 1931 xy 좌표계 상에서 국가 텔레비전 시스템 위원회(National Television System Committee: NTSC)가 1953년 컬러 TV 기준으로 만든 NTSC 색 규격 대비 약 125.4%의 면적비를 가지며, 국제조명위원회가 1976년에 제정한 CIE 1976 u'v' 좌표계 상에서 초고선명 화질(ultra high definition: UHD) 관련 추천 규격인 BT.2020 색 규격 대비 약 91.8%의 중첩비를 가질 수 있다. 여기서, BT.2020 색 규격은 1996년 마이크로소프트와 휴렛 팩커드가 협력하여 만든 sRGB 색 공간에서 HDTV(high definition television) 규격인 ITU-R BT.709 색 규격 대비 적, 녹, 청색을 확장한 것으로, DCI(digital cinema initiative) 색 규격을 초월하는 초광색역을 나타낸다. 여기서, BT.709 색 규격은 BT.2020 색 규격 대비 약 58%의 면적비를 가지며, DCI 색 규격은 BT.2020 색 규격 대비 약 73%의 면적비를 가진다.
도 4a 내지 도 4g와 도 5a 내지 도 5g는 본 발명의 제1 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정 중 각 단계에서 어레이 기판을 개략적으로 도시한 단면도로, 도 4a 내지 도 4g는 도 1의 II-II선에 대응하는 단면을 도시하고, 도 5a 내지 도 5g은 도 1의 III-III선에 대응하는 단면을 도시한다.
도 4a와 도 5a에 도시한 바와 같이, 제1 내지 제3 화소영역(P1, P2, P3)이 정의된 투명한 절연 기판(110) 위에 스퍼터링(sputtering) 등의 방법으로 제1 도전성 물질을 증착하여 제1 도전물질층(도시하지 않음)을 형성하고, 마스크를 이용한 사진식각공정을 통해 제1 도전물질층을 선택적으로 패터닝함으로써, 게이트 배선(도 1의 112)과 게이트 전극(114), 공통 배선(116) 및 보조 공통 배선(118)을 형성한다. 각 화소영역(P1, P2, P3)에서 보조 공통 배선(118)은 제1 및 제2 보조 패턴(118a, 118b)을 포함한다.
기판(110)은 유리나 플라스틱으로 이루어질 수 있으며, 제1 도전물질층은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금을 포함할 수 있고, 단일 층 또는 다중층 구조일 수 있다.
다음, 도 4b와 도 5b에 도시한 바와 같이, 게이트 배선(도 1의 112)과 게이트 전극(114), 공통 배선(116) 및 보조 공통 배선(118) 상부에 게이트 절연막(120)을 형성한다. 게이트 절연막(120)은 실질적으로 기판(110) 전면에 플라즈마를 이용한 화학기상증착(chemical vapor deposition: CVD) 방법으로 제1 절연물질을 증착함으로써 형성될 수 있다. 이때, 게이트 절연막(120)은 약 0.4 마이크로미터의 두께를 가질 수 있다.
제1 절연물질은 질화 실리콘(SiNx)이나 산화 실리콘(SiO2)의 무기절연물질일 수 있으며, 일례로, 질화 실리콘일 수 있다.
이어, 게이트 절연막(120) 상부에 제1 반도체물질층(도시하지 않음)과 제2 반도체물질층(도시하지 않음)을 차례로 형성하고, 제2 반도체물질층 상부에 제2 도전물질층(도시하지 않음)을 형성한 후, 마스크를 이용한 사진식각공정을 통해 제2 도전물질층과 제1 및 제2 반도체물질층을 선택적으로 패터닝하여 반도체층(122)과, 반도체 패턴(124), 소스 전극(134), 드레인 전극(136), 그리고 데이터 배선(132)을 형성한다. 여기서, 마스크는 광차단부와 광투과부 및 광반투과부를 포함할 수 있다.
제1 반도체물질층과 제2 반도체물질층은 플라즈마를 이용한 CVD 방법으로 진성 비정질 실리콘과 불순물을 포함하는 비정질 실리콘을 각각 증착함으로써 형성될 수 있고, 제2 도전물질층은 금속과 같은 도전성 물질을 스퍼터링 방법으로 증착함으로써 형성될 수 있다. 제2 도전물질층은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 다중층 구조일 수 있다.
반도체층(122)은 액티브층(122a)과 오믹 콘택층(122b)을 포함하며, 반도체 패턴(124)은 제1 및 제2 반도체 패턴(124a, 124b)을 포함한다. 제1 반도체 패턴(124a)은 액티브층(122a)과 동일 물질로 이루어지고, 제2 반도체 패턴(124b)은 오믹 콘택층(122b)과 동일 물질로 이루어진다.
액티브층(122a)과 제1 반도체 패턴(124a)의 가장자리 상면은 소스 및 드레인 전극(134, 136)과 데이터 배선(132)에 의해 각각 노출되어 있을 수 있다.
다음, 도 4c와 도 5c에 도시한 바와 같이, 소스 및 드레인 전극(134, 136)과 데이터 배선(132) 상부에 보호층(140)을 형성한다. 보호층(140)은 실질적으로 기판(110) 전면에 플라즈마를 이용한 CVD 방법으로 제2 절연물질을 증착함으로써 형성될 수 있다. 이때, 보호층(140)은 게이트 절연막(120)보다 얇은 두께를 가질 수 있으며, 보호층(140)은 약 0.1 마이크로미터의 두께를 가질 수 있다.
제2 절연물질은 질화 실리콘(SiNx)이나 산화 실리콘(SiO2)의 무기절연물질일 수 있으며, 일례로, 질화 실리콘일 수 있다.
이어, 보호층(140) 상부의 실질적으로 기판(110) 전면에 적색 레지스트를 도포하고 마스크를 이용한 사진식각공정을 통해 패터닝함으로써, 제1 화소영역(P1)에 적 컬러필터(152a)를 형성한다. 또한, 소스 및 드레인 전극(134, 136) 상부에는 제1 컬러패턴(156a)을 형성한다.
다음, 도 4d와 도 5d에 도시한 바와 같이, 적 컬러필터(152a)를 포함하는 실질적으로 기판(110) 전면에 청색 레지스트를 도포하고 마스크를 이용한 사진식각공정을 통해 패터닝함으로써, 제3 화소영역(P3)에 청 컬러필터(152c)를 형성한다. 이때, 제1 컬러패턴(156c) 상부에는 제2 컬러패턴(156b)이 형성되며, 제1 및 제2 컬러패턴(156a, 156b)은 차광층(156)을 이룬다.
이어, 도 4e와 도 5e에 도시한 바와 같이, 적 컬러필터(152a)와 청 컬러필터(152c)를 식각마스크로 건식식각(dry etching)을 진행하여 제2 화소영역(P2)의 보호층(140)과 게이트 절연막(120)을 제거한다. 이때, 제2 화소영역(P2)의 보호층(140)과 게이트 절연막(120)이 완전히 제거되어 보조 공통 배선(118)과 기판(110)의 상면을 노출할 수 있다. 이와 달리, 게이트 절연막(120)은 제거되지 않을 수도 있으며, 부분적으로 제거되어 제2 화소영역(P2)의 게이트 절연막(120)은 제1 및 제3 화소영역(P1, P3)의 게이트 절연막(120)에 비해 얇은 두께를 가질 수도 있다.
다음, 도 4f와 도 5f에 도시한 바와 같이, 제2 화소영역(P2)의 보호층(140)과 게이트 절연막(120)이 제거된 실질적으로 기판(110) 전면에 녹색 레지스트를 도포하고 마스크를 이용한 사진식각공정을 통해 패터닝함으로써, 제2 화소영역(P2)에 녹 컬러필터(152b)를 형성한다. 적, 녹, 청 컬러필터(152a, 152b, 152c)는 컬러필터층(152)을 이룬다.
이때, 녹 컬러필터(152b)의 두께는 적 및 청 컬러필터(152a, 152c) 보다 약 0.5 마이크로미터 이상 클 수 있다. 일례로, 녹 컬러필터(152b)의 두께는 약 2.5 내지 3.5 마이크로미터일 수 있고, 적 및 청 컬러필터(152a, 152c)의 두께는 약 2.0 내지 2.8 마이크로미터 일 수 있다. 따라서, 녹색 좌표의 x값을 감소시키고 y값을 증가시켜 고색재현율을 구현할 수 있다. 또한, 녹 레지스트의 용매를 증가시킬 수 있어 용액 대비 안료 함량이 줄어들게 되므로, 도포의 용이 등과 같은 재료 공정성을 향상시킬 수 있다.
이와 달리, 녹 컬러필터(152b)의 두께는 적 및 청 컬러필터(152a, 152c)의 두께와 동일할 수도 있다.
다음, 도 4g와 도 5g에 도시한 바와 같이, 컬러필터층(152)과 차광층(156) 상부에 오버코트층(160)을 형성하고, 마스크를 이용한 사진식각공정을 통해 패터닝함으로써 드레인 전극(136)을 노출하는 드레인 콘택홀(160a)을 형성한다. 이때, 컬러필터층(152)과 보호층(140)도 함께 패터닝된다.
또한, 오버코트층(160)과 함께 컬러필터층(152)과 보호층(140) 및 게이트 절연막(120)을 선택적으로 패터닝함으로써, 공통 배선(116)을 노출하는 공통 콘택홀(도 1의 160b)을 형성한다.
오버코트층(160)은 실질적으로 기판(110) 전면에 제3 절연물질을 도포함으로써 형성될 수 있으며, 제3 절연물질은 포토아크릴(photo acryl)이나 에폭시계 물질일 수 있다.
이어, 오버코트층(160) 상부에 스퍼터링 등의 방법으로 제3 도전성 물질을 증착하여 제3 도전물질층(도시하지 않음)을 형성하고, 마스크를 이용한 사진식각공정을 통해 제3 도전물질층을 선택적으로 패터닝함으로써, 화소전극(172)과 화소전극 연결부(173), 공통전극(174), 공통전극 연결부(도 1의 175), 그리고 보조 공통전극(176)을 형성한다.
각 화소영역(P1, P2, P3)에서 화소전극(172)의 패턴들은 공통전극(174)의 패턴들과 이격되어 번갈아 배치된다. 도시하지 않았지만, 화소전극(172)의 패턴들은 화소전극 연결부(173)와 연결되고, 공통전극(174)의 패턴들은 공통전극 연결부(도 1의 175)와 연결된다. 화소전극 연결부(173)는 드레인 콘택홀(160a)을 통해 드레인 전극(136)과 접촉한다. 보조 공통전극(176)은 데이터 배선(132) 상부에 위치하며 공통전극 연결부(도 1의 175)와 연결된다.
여기서, 제3 도전물질층은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 형성될 수 있다.
이러한 본 발명의 제1 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법에 따르면, 적 컬러필터(152a) 및 청 컬러필터(152c)를 식각마스크로 이용하여 건식식각을 진행함으로써, 마스크를 이용한 사진식각공정의 추가 없이 제2 화소영역(P2)의 보호층(140)과 게이트 절연막(120) 또는 보호층(140)을 제거할 수 있다.
제2 실시예
도 6은 본 발명의 제2 실시예에 따른 액정표시장치용 어레이 기판의 개략적인 단면도이다. 본 발명의 제2 실시예에 따른 액정표시장치용 어레이 기판은 제3 화소영역을 제외하고 제1 실시예와 실질적으로 동일한 구조를 가지며, 동일 부분에 대한 설명은 간략히 하거나 생략한다.
도 6에 도시한 바와 같이, 제1 내지 제3 화소영역(P1, P2, P3)이 정의된 투명한 절연 기판(210) 위에 도전성 물질로 이루어진 게이트 배선(도시하지 않음)과 게이트 전극(도시하지 않음), 공통 배선(도시하지 않음), 그리고 보조 공통 배선(218)이 형성된다.
게이트 배선과 공통 배선은 제1 방향을 따라 연장되고, 공통 배선은 게이트 배선과 이격되어 위치한다. 게이트 전극은 게이트 배선과 연결되고, 보조 공통 배선(218)은 공통 배선과 연결된다.
보조 공통 배선(218)은 실질적으로 제1 방향과 교차하는 제2 방향을 따라 공통 배선으로부터 연장되며, 각 화소영역(P1, P2, P3)의 좌우측에 각각 위치하고 서로 평행한 제1 및 제2 보조 패턴(218a, 218b)을 포함한다.
이어, 게이트 배선과 게이트 전극, 공통 배선, 그리고 보조 공통 배선(218) 상부에는 게이트 절연막(220)이 형성된다. 게이트 절연막(220)은 게이트 배선과 게이트 전극, 그리고 공통 배선을 덮는다. 또한, 게이트 절연막(220)은 제1 및 제3 화소영역(P1, P3)의 보조 공통 배선(218)을 덮으며, 제2 화소영역(P2)에서는 제거되어 제2 화소영역(P2)의 보조 공통 배선(218) 및 기판(210)의 상면을 노출한다.
각 화소영역(P1, P2, P2)의 게이트 전극 상부의 게이트 절연막(220) 위에는 반도체층(도시하지 않음)이 형성된다. 반도체층은 진성 비정질 실리콘의 액티브층(도시하지 않음)과 불순물 도핑된 비정질 실리콘의 오믹 콘택층(도시하지 않음)을 포함할 수 있다.
또한, 인접한 화소영역(P1, P2, P3) 사이의 게이트 절연막(220) 위에는 반도체 패턴(224)이 형성된다. 반도체 패턴(224)은 일 화소영역(P1, P2, P3)의 제1 보조 패턴(218a)과 인접한 화소영역(P1, P2, P3)의 제2 보조 패턴(218b) 사이에 위치한다. 반도체 패턴(224)은 제1 반도체 패턴(224a)과 제2 반도체 패턴(224b)을 포함한다. 제1 반도체 패턴(224a)은 액티브층과 동일 물질로 이루어지고, 제2 반도체 패턴(224b)은 오믹 콘택층과 동일 물질로 이루어진다.
다음, 각 화소영역(P1, P2, P3)의 반도체층 상부에는 소스 및 드레인 전극(도시하지 않음)이 형성된다. 소스 및 드레인 전극은 반도체층 상부에서 게이트 전극을 중심으로 이격되어 위치하고, 오믹 콘택층은 소스 및 드레인 전극과 동일한 모양을 가진다. 소스 및 드레인 전극 사이에는 액티브층이 노출된다.
게이트 전극과 반도체층, 소스 전극, 그리고 드레인 전극은 박막 트랜지스터를 이룬다.
또한, 인접한 화소영역(P1, P2, P3) 사이의 반도체 패턴(224) 상부에는 데이터 배선(232)이 형성된다. 데이터 배선(232)은 실질적으로 제2 방향을 따라 연장되고, 게이트 배선과 교차하여 화소영역(P1, P2, P3)을 정의한다. 데이터 배선(232)은 각 화소영역(P1, P2, P3)의 중앙을 기준으로 꺾어진 구조를 가진다. 데이터 배선(232)은 소스 전극과 연결되며, 소스 전극은 데이터 배선(232)에서 연장될 수 있다. 이와 달리, 소스 전극은 데이터 배선(232)의 일부로 이루어질 수도 있다.
데이터 배선(232)은 일 화소영역(P1, P2, P3)의 제1 보조 패턴(218a)과 인접한 화소영역(P1, P2, P3)의 제2 보조 패턴(218b) 사이에 위치하며, 인접한 제1 보조 패턴(218a) 및 제2 보조 패턴(218b)과 평행하고 이격된다. 이와 달리, 데이터 배선(232)은 인접한 제1 보조 패턴(218a) 및 제2 보조 패턴(218b)과 중첩할 수도 있다.
여기서, 반도체층과 반도체 패턴(224), 소스 및 드레인 전극, 그리고 데이터 배선(232)은 하나의 마스크를 이용한 사진식각공정을 통해 형성된다. 이때, 소스 및 드레인 전극과 데이터 배선(232)은 각각 반도체층의 액티브층 및 반도체 패턴(224)의 제1 반도체 패턴(224a)보다 좁은 폭을 가져, 액티브층 및 제1 반도체 패턴(224a)의 가장자리 상면은 소스 및 드레인 전극과 데이터 배선(232)에 의해 각각 노출될 수 있다.
다음, 소스 및 드레인 전극과 데이터 배선(232) 상부에는 보호층(240)이 형성된다. 보호층(240)은 제1 화소영역(P1)에서 게이트 절연막(220)과 접촉하며, 제2 및 제3 화소영역(P2, P3)에서는 제거되어 제2 화소영역(P2)의 보조 공통 배선(218) 및 기판(210)의 상면을 노출하고, 제3 화소영역(P3)의 게이트 절연막(220)의 상면을 노출한다.
이때, 보호층(240)은 게이트 절연막(220)보다 얇은 두께를 가질 수 있다. 일례로, 게이트 절연막(220)은 약 0.4 마이크로미터의 두께를 가지며, 보호층(240)은 약 0.1 마이크로미터의 두께를 가질 수 있다.
이와 달리, 보호층(240)은 게이트 절연막(220)과 동일한 두께를 가질 수도 있으며, 게이트 절연막(220)보다 두꺼운 두께를 가질 수도 있다.
보호층(240) 상부의 각 화소영역(P1, P2, P3)에는 컬러필터층(252)이 형성된다. 컬러필터층(252)은 제1, 제2, 제3 화소영역(P1, P2, P3)에 각각 대응하는 제1, 제2, 제3 컬러필터(252a, 252b, 252c)를 포함한다. 일례로, 제1 컬러필터(252a)는 적(R) 컬러필터이고, 제2 컬러필터(252b)는 녹(G) 컬러필터이며, 제3 컬러필터(252c)는 청(B) 컬러필터일 수 있다.
여기서, 제1 화소영역(P1)의 적 컬러필터(252a)는 보호층(240)과 접촉하고, 제2 화소영역(P2)의 녹 컬러필터(252b)는 보조 공통 배선(218) 및 기판(210)과 접촉하며, 제3 화소영역(P3)의 청 컬러필터(252c)는 게이트 절연막(220)과 접촉한다.
녹 컬러필터(252b)는 적 및 청 컬러필터(252a, 252c)보다 두꺼운 두께를 가질 수 있다. 이때, 녹 컬러필터(252b)의 두께는 적 및 청 컬러필터(252a, 252c) 보다 약 0.5 마이크로미터 이상 클 수 있으며, 녹 컬러필터(252b)의 두께는 약 2.5 내지 3.5 마이크로미터일 수 있고, 적 및 청 컬러필터(252a, 252c)의 두께는 약 2.0 내지 2.8 마이크로미터 일 수 있다. 또한, 청 컬러필터(252c)의 두께는 적 컬러필터(252a)의 두께보다 두꺼울 수 있다.
이와 달리, 적, 녹, 청 컬러필터(252a, 252b, 252c)의 두께는 동일할 수 있다.
컬러필터층(252) 상부에는 오버코트층(260)이 형성된다. 오버코트층(260)은 각 화소영역(P1, P2, P3)에서 실질적으로 평탄한 표면을 가진다. 오버코트층(260)은 컬러필터층(252) 및 보호층(240)과 함께 드레인 전극을 노출하는 드레인 콘택홀(도시하지 않음)을 가진다. 또한, 오버코트층(260)은 보호층(240) 및 게이트 절연막(220)과 함께 공통 배선을 노출하는 공통 콘택홀(도시하지 않음)을 가지며, 공통 콘택홀은 컬러필터층(252) 내에도 형성될 수 있다.
오버코트층(260) 상부의 각 화소영역(P1, P2, P3)에는 화소전극(272)과 공통전극(274)이 형성된다. 화소전극(272)과 공통전극(274) 각각은 실질적으로 제2 방향을 따라 연장되고, 제1 방향을 따라 서로 이격되어 있는 다수의 패턴들을 포함한다. 공통전극(274)의 패턴들은 화소전극(272)의 패턴들과 제1 방향을 따라 이격되어 번갈아 배치된다.
또한, 화소전극 연결부(도시하지 않음)와 공통전극 연결부(도시하지 않음), 그리고 보조 공통전극(276)이 화소전극(272) 및 공통전극(274)과 동일층 상에 동일 물질로 형성된다.
화소전극 연결부는 화소전극(272)의 패턴들 일단과 연결되어 있고, 드레인 전극과 중첩하며, 드레인 콘택홀을 통해 드레인 전극과 접촉한다. 또한, 공통전극 연결부는 공통전극(274)의 패턴들 일단과 연결된다.
한편, 보조 공통전극(276)은 실질적으로 제2 방향을 따라 연장되고, 일단이 공통전극 연결부와 연결되며, 데이터 배선(232) 그리고 인접한 화소영역(P1, P2, P3)의 제1 보조 패턴(218a) 및 제2 보조 패턴(218b)과 중첩한다. 보조 공통전극(276)의 타단은 연장되어 공통 배선과 중첩하며, 공통 콘택홀을 통해 공통 배선과 접촉할 수 있다.
이러한 본 발명의 제2 실시예에 따른 액정표시장치용 어레이 기판에서는, 박막 트랜지스터 상부에 컬러필터층(252)을 형성하고, 어레이 기판에 대향하는 상부 기판(도시하지 않음)의 블랙 매트릭스를 생략함으로써, 합착 마진을 줄여 액정표시장치의 개구율을 높일 수 있다.
또한, 녹 컬러필터(252b)가 위치하는 제2 화소영역(P2)에 대응하여 보호층(240) 및 게이트 절연막(220)을 제거함으로써, 광 경로를 보상하여 녹색 좌표의 변동을 막을 수 있다.
앞선 제2 실시예에서는 제2 화소영역(P2)에 대응하는 게이트 절연막(220)이 완전히 제거된 것으로 설명하였으나, 게이트 절연막(220)은 제거되지 않을 수도 있다. 이와 달리, 게이트 절연막(220)은 부분적으로 제거될 수 있으며, 제1 및 제3 화소영역(P1, P3)의 게이트 절연막(220)에 비해 얇은 두께를 갖는 게이트 절연막(220)이 제2 화소영역(P2)에 형성될 수도 있다.
또한, 녹 컬러필터(252b)의 두께를 적 및 청 컬러필터(252a, 252c)보다 두껍게 할 수 있으며, 이에 따라 녹색 좌표의 x값을 감소시키고 y값을 증가시켜 고색재현율을 구현할 수 있다.
한편, 본 발명의 제2 실시예에서는, 청 컬러필터(252c)가 위치하는 제3 화소영역(P3)에 대응하여 보호층(240)을 제거함으로써 제1 실시예에 비해 광 경로를 더 보상할 수 있으며, 청 컬러필터(252c)의 두께를 적 컬러필터(252a)보다 두껍게 함으로써, 청색 좌표의 x값을 감소시키고 y값을 감소시켜 제1 실시예에 비해 더욱 큰 고색재현율을 구현할 수 있다.
이때, 제3 화소영역(P3)의 게이트 절연막(220)은 부분적으로 제거될 수 있으며, 제1 화소영역(P1)의 게이트 절연막(220) 보다 얇은 두께를 가질 수 있다.
이러한 본 발명의 제2 실시예에서는 청 컬러필터(252c)가 위치하는 제3 화소영역(P3)에 대응하여 보호층(240)이 제거된 구조를 설명하였으나, 적 컬러필터(252a)가 위치하는 제1 화소영역(P1)에 대응하여 보호층(240)이 제거될 수도 있다.
도 7a 내지 도 7h는 본 발명의 제2 실시예에 따른 액정표시장치용 어레이 기판의 제조 공정 중 각 단계에서 어레이 기판을 개략적으로 도시한 단면도이다.
도 7a에 도시한 바와 같이, 제1 내지 제3 화소영역(P1, P2, P3)이 정의된 투명한 절연 기판(210) 위에 스퍼터링(sputtering) 등의 방법으로 제1 도전성 물질을 증착하여 제1 도전물질층(도시하지 않음)을 형성하고, 마스크를 이용한 사진식각공정을 통해 제1 도전물질층을 선택적으로 패터닝함으로써, 게이트 배선(도시하지 않음)과 게이트 전극(도시하지 않음), 공통 배선(도시하지 않음) 및 보조 공통 배선(218)을 형성한다. 각 화소영역(P1, P2, P3)에서 보조 공통 배선(218)은 제1 및 제2 보조 패턴(218a, 218b)을 포함한다.
기판(210)은 유리나 플라스틱으로 이루어질 수 있으며, 제1 도전물질층은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금을 포함할 수 있고, 단일 층 또는 다중층 구조일 수 있다.
다음, 도 7b에 도시한 바와 같이, 게이트 배선과 게이트 전극, 공통 배선 및 보조 공통 배선(218) 상부에 게이트 절연막(220)을 형성한다. 게이트 절연막(220)은 실질적으로 기판(210) 전면에 플라즈마를 이용한 화학기상증착(chemical vapor deposition: CVD) 방법으로 제1 절연물질을 증착함으로써 형성될 수 있다. 이때, 게이트 절연막(220)은 약 0.4 마이크로미터의 두께를 가질 수 있다.
제1 절연물질은 질화 실리콘(SiNx)이나 산화 실리콘(SiO2)의 무기절연물질일 수 있으며, 일례로, 질화 실리콘일 수 있다.
이어, 게이트 절연막(220) 상부에 제1 반도체물질층(도시하지 않음)과 제2 반도체물질층(도시하지 않음)을 차례로 형성하고, 제2 반도체물질층 상부에 제2 도전물질층(도시하지 않음)을 형성한 후, 마스크를 이용한 사진식각공정을 통해 제2 도전물질층과 제1 및 제2 반도체물질층을 선택적으로 패터닝하여 반도체층(도시하지 않음)과, 반도체 패턴(224), 소스 전극(도시하지 않음), 드레인 전극(도시하지 않음), 그리고 데이터 배선(232)을 형성한다. 여기서, 마스크는 광차단부와 광투과부 및 광반투과부를 포함할 수 있다.
제1 반도체물질층과 제2 반도체물질층은 플라즈마를 이용한 CVD 방법으로 진성 비정질 실리콘과 불순물을 포함하는 비정질 실리콘을 각각 증착함으로써 형성될 수 있고, 제2 도전물질층은 금속과 같은 도전성 물질을 스퍼터링 방법으로 증착함으로써 형성될 수 있다. 제2 도전물질층은 알루미늄(aluminum)이나 몰리브덴(molybdenum), 니켈(nickel), 크롬(chromium), 구리(copper) 또는 이들의 합금을 포함할 수 있으며, 단일층 또는 다중층 구조일 수 있다.
반도체층은 액티브층(도시하지 않음)과 오믹 콘택층(도시하지 않음)을 포함하며, 반도체 패턴(224)은 제1 및 제2 반도체 패턴(224a, 224b)을 포함한다. 제1 반도체 패턴(224a)은 액티브층과 동일 물질로 이루어지고, 제2 반도체 패턴(224b)은 오믹 콘택층과 동일 물질로 이루어진다.
액티브층과 제1 반도체 패턴(224a)의 가장자리 상면은 소스 및 드레인 전극과 데이터 배선(232)에 의해 각각 노출되어 있을 수 있다.
다음, 도 7c에 도시한 바와 같이, 소스 및 드레인 전극과 데이터 배선(232) 상부에 보호층(240)을 형성한다. 보호층(240)은 실질적으로 기판(210) 전면에 플라즈마를 이용한 CVD 방법으로 제2 절연물질을 증착함으로써 형성될 수 있다. 이때, 보호층(240)은 게이트 절연막(220)보다 얇은 두께를 가질 수 있으며, 보호층(240)은 약 0.1 마이크로미터의 두께를 가질 수 있다.
제2 절연물질은 질화 실리콘(SiNx)이나 산화 실리콘(SiO2)의 무기절연물질일 수 있으며, 일례로, 질화 실리콘일 수 있다.
이어, 보호층(240) 상부의 실질적으로 기판(210) 전면에 적색 레지스트를 도포하고 마스크를 이용한 사진식각공정을 통해 패터닝함으로써, 제1 화소영역(P1)에 적 컬러필터(252a)를 형성한다. 또한, 소스 및 드레인 전극 상부에는 제1 컬러패턴(도시하지 않음)을 형성한다.
다음, 도 7d에 도시한 바와 같이, 적 컬러필터(252a)를 식각마스크로 건식식각(dry etching)을 진행하여 제2 및 제3 화소영역(P2, P3)의 보호층(240)을 제거하고, 게이트 절연막(220)을 노출한다. 이때, 제2 및 제3 화소영역(P2, P3)의 게이트 절연막(220)도 부분적으로 제거될 수 있다.
다음, 도 7e에 도시한 바와 같이, 게이트 절연막(220)이 노출된 실질적으로 기판(210) 전면에 청색 레지스트를 도포하고 마스크를 이용한 사진식각공정을 통해 패터닝함으로써, 제3 화소영역(P3)에 청 컬러필터(252c)를 형성한다. 이때, 제1 컬러패턴 상부에는 제2 컬러패턴(도시하지 않음)이 형성되며, 제1 및 제2 컬러패턴은 차광층(도시하지 않음)을 이룬다.
이어, 도 7f에 도시한 바와 같이, 적 컬러필터(252a)와 청 컬러필터(252c)를 식각마스크로 건식식각을 진행하여 제2 화소영역(P2)의 게이트 절연막(220)을 제거한다. 이때, 제2 화소영역(P2)의 게이트 절연막(220)이 완전히 제거되어 보조 공통 배선(218)과 기판(210)의 상면을 노출할 수 있다. 이와 달리, 게이트 절연막(220)은 부분적으로 제거되어 제2 화소영역(P2)의 게이트 절연막(220)은 제1 및 제3 화소영역(P1, P3)의 게이트 절연막(220)에 비해 얇은 두께를 가질 수도 있다.
다음, 도 7g에 도시한 바와 같이, 제2 화소영역(P2)의 게이트 절연막(220)이 제거된 실질적으로 기판(210) 전면에 녹색 레지스트를 도포하고 마스크를 이용한 사진식각공정을 통해 패터닝함으로써, 제2 화소영역(P2)에 녹 컬러필터(252b)를 형성한다. 적, 녹, 청 컬러필터(252a, 252b, 252c)는 컬러필터층(252)을 이룬다.
이때, 녹 컬러필터(252b)의 두께는 적 및 청 컬러필터(252a, 252c) 보다 크고, 청 컬러필터(252c)의 두께는 적 컬러필터(252a) 보다 클 수 있다. 일례로, 녹 컬러필터(252b)의 두께는 적 및 청 컬러필터(252a, 252c) 보다 약 0.5 마이크로미터 이상 클 수 있으며, 녹 컬러필터(252b)의 두께는 약 2.5 내지 3.5 마이크로미터일 수 있고, 적 및 청 컬러필터(252a, 252c)의 두께는 약 2.0 내지 2.8 마이크로미터 일 수 있다. 따라서, 녹색 좌표의 x값을 감소시키고 y값을 증가시키며, 청색 좌표의 x값을 감소시키고 y값을 감소시켜 제1 실시예에 비해 큰 고색재현율을 구현할 수 있다. 또한, 녹색 및 청색 레지스트의 용매를 증가시킬 수 있어 용액 대비 안료 함량이 줄어들게 되므로, 도포의 용이 등과 같은 재료 공정성을 향상시킬 수 있다.
이와 달리, 적, 녹, 청 컬러필터(252a, 252b, 252c)의 두께는 동일할 수도 있다.
이러한 본 발명의 제2 실시예에서는 청 컬러필터(252c)가 위치하는 제3 화소영역(P3)에 대응하여 보호층(240)이 제거된 구조를 설명하였으나, 적 컬러필터(252a)가 위치하는 제1 화소영역(P1)에 대응하여 보호층(240)이 제거될 수도 있다.
다음, 도 7h에 도시한 바와 같이, 컬러필터층(252)과 차광층 상부에 오버코트층(260)을 형성하고, 마스크를 이용한 사진식각공정을 통해 패터닝함으로써 드레인 전극을 노출하는 드레인 콘택홀(도시하지 않음)을 형성한다. 이때, 컬러필터층(252)과 보호층(240)도 함께 패터닝다.
또한, 오버코트층(260)과 함께 컬러필터층(252)과 보호층(240) 및 게이트 절연막(220)을 선택적으로 패터닝함으로써, 공통 배선을 노출하는 공통 콘택홀(도시하지 않음)을 형성한다.
오버코트층(260)은 실질적으로 기판(210) 전면에 제3 절연물질을 도포함으로써 형성될 수 있으며, 제3 절연물질은 포토아크릴(photo acryl)이나 에폭시계 물질일 수 있다.
이어, 오버코트층(260) 상부에 스퍼터링 등의 방법으로 제3 도전성 물질을 증착하여 제3 도전물질층(도시하지 않음)을 형성하고, 마스크를 이용한 사진식각공정을 통해 제3 도전물질층을 선택적으로 패터닝함으로써, 화소전극(272)과 화소전극 연결부(도시하지 않음), 공통전극(274), 공통전극 연결부(도시하지 않음), 그리고 보조 공통전극(276)을 형성한다.
각 화소영역(P1, P2, P3)에서 화소전극(272)의 패턴들은 공통전극(274)의 패턴들과 이격되어 번갈아 배치된다. 도시하지 않았지만, 화소전극(272)의 패턴들은 화소전극 연결부와 연결되고, 공통전극(274)의 패턴들은 공통전극 연결부와 연결된다. 또한, 화소전극 연결부는 드레인 콘택홀을 통해 드레인 전극과 접촉한다. 보조 공통전극(276)은 데이터 배선(232) 상부에 위치하며 공통전극 연결부와 연결된다.
여기서, 제3 도전물질층은 인듐-틴-옥사이드(indium tin oxide)나 인듐-징크-옥사이드(indium zinc oxide)와 같은 투명도전물질로 형성될 수 있다.
이러한 본 발명의 제2 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법에 따르면, 적 컬러필터(252a)를 식각마스크로 이용하여 건식식각을 진행하고, 적 컬러필터(252a) 및 청 컬러필터(252c)를 식각마스크로 이용하여 건식식각을 진행함으로써, 마스크를 이용한 사진식각공정의 추가 없이 제2 화소영역(P2)의 보호층(240)과 게이트 절연막(220) 및 제3 화소영역(P3)의 보호층(240)을 제거할 수 있다.
한편, 본 발명의 제1 및 제2 실시예에서는 적, 녹, 청 컬러필터가 순차적으로 형성되는 것으로 설명하였으나, 적, 녹, 청 컬러필터를 구성하는 안료 성분에 따라 적, 녹, 청 컬러필터의 형성 순서는 달라질 수 있으며, 보호층 및/또는 게이트 절연막이 제거되는 화소영역도 달라질 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 기판 112: 게이트 배선
114: 게이트 전극 116: 공통 배선
118: 보조 공통 배선 120: 게이트 절연막
122: 반도체층 132: 데이터 배선
134: 소스 전극 136: 드레인 전극
140: 보호층 152: 컬러필터층
156: 차광층 160: 오버코트층
160a: 드레인 콘택홀 160b: 공통 콘택홀
172: 화소전극 173: 화소전극 연결부
174: 공통전극 175: 공통전극 연결부

Claims (17)

  1. 제1, 제2, 제3 화소영역이 정의된 기판과;
    상기 제1, 제2, 제3 화소영역의 각각에 위치하는 박막 트랜지스터와;
    상기 박막 트랜지스터 상부에 위치하고, 상기 제1, 제2, 제3 화소영역에 각각 대응하여 제1, 제2, 제3 컬러필터를 포함하는 컬러필터층과;
    상기 제1, 제2, 제3 화소영역 각각의 상기 컬러필터층 상부에 위치하고 상기 박막 트랜지스터와 연결되는 화소전극과;
    상기 제1, 제2, 제3 화소영역 각각의 상기 컬러필터층 상부에 위치하고 상기 화소전극과 이격되는 공통전극
    을 포함하고,
    상기 제1 및 제3 화소영역에서 상기 기판과 상기 제1 및 제3 컬러필터 사이에 적어도 하나의 절연막을 더 포함하며,
    상기 제2 화소영역에서 상기 제2 컬러필터는 상기 기판과 접촉하는 액정표시장치용 어레이 기판.
  2. 제1항에 있어서,
    상기 제1 화소영역에서 상기 기판과 상기 제1 컬러필터 사이에는 게이트 절연막과 보호층이 순차적으로 위치하는 액정표시장치용 어레이 기판.
  3. 제2항에 있어서,
    상기 제2 컬러필터의 두께는 상기 제1 및 제3 컬러필터보다 두꺼운 액정표시장치용 어레이 기판.
  4. 제2항에 있어서,
    상기 제3 화소영역에서 상기 기판과 상기 제3 컬러필터 사이에는 게이트 절연막이 위치하는 액정표시장치용 어레이 기판.
  5. 제4항에 있어서,
    상기 제3 컬러필터의 두께는 상기 제1 컬러필터보다 두껍고 상기 제2 컬러필터보다 얇은 액정표시장치용 어레이 기판.
  6. 제1항에 있어서,
    상기 제2 화소영역에서 상기 기판과 상기 제2 컬러필터 사이의 절연막의 두께는 제로인 액정표시장치용 어레이 기판.
  7. 제1항에 있어서,
    상기 제1 및 제3 화소영역에서 상기 기판과 상기 제1 및 제3 컬러필터 사이의 상기 절연막의 두께는 상기 제2 화소영역에서 상기 기판과 상기 제2 컬러필터 사이의 절연막의 두께와 다른 액정표시장치용 어레이 기판.
  8. 제7항에 있어서,
    상기 제1 화소영역에서 상기 기판과 상기 제1 컬러필터 사이의 상기 절연막의 두께는 상기 제3 화소영역에서 상기 기판과 상기 제3 컬러필터 사이의 상기 절연막의 두께와 다른 액정표시장치용 어레이 기판.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 제1 컬러필터는 적 컬러필터이고, 상기 제2 컬러필터는 녹 컬러필터이며, 상기 제3 컬러필터는 청 컬러필터인 액정표시장치용 어레이 기판.
  10. 기판 상에 게이트 전극을 형성하는 단계와;
    상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상부에 반도체층을 형성하는 단계와;
    상기 반도체층 상부에 소스 및 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극 상부에 보호층을 형성하는 단계와;
    상기 보호층 상부에, 제1, 제2, 제3 화소영역에 각각 대응하여 제1, 제2, 제3 컬러필터를 포함하는 컬러필터층을 형성하는 단계와;
    상기 컬러필터층 상부에 오버코트층을 형성하는 단계와;
    상기 오버코트층 상부에 화소전극과 공통전극을 형성하는 단계
    를 포함하고,
    상기 컬러필터층을 형성하는 단계는, 상기 제1 컬러필터를 식각마스크로 이용하여 상기 제2 화소영역의 상기 보호층을 제거하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  11. 제10항에 있어서,
    상기 제2 화소영역의 상기 보호층을 제거하는 단계는 상기 제3 컬러필터를 식각마스크로 이용하는 액정표시장치용 어레이 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 컬러필터층을 형성하는 단계는, 상기 제1 및 제3 컬러필터를 식각마스크로 이용하여 상기 제2 화소영역의 상기 게이트 절연막을 제거하는 단계를 더 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  13. 제10항에 있어서,
    상기 컬러필터층을 형성하는 단계는, 상기 제1 컬러필터를 식각마스크로 이용하여 상기 제3 화소영역의 상기 보호층을 제거하는 단계를 더 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  14. 제13항에 있어서,
    상기 컬러필터층을 형성하는 단계는, 상기 제1 및 제3 컬러필터를 식각마스크로 상기 제2 화소영역의 게이트 절연막을 제거하는 단계를 더 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  15. 제10항 내지 제14항 중 어느 한 항에 있어서,
    상기 제1 컬러필터는 적 컬러필터이고, 상기 제2 컬러필터는 녹 컬러필터이며, 상기 제3 컬러필터는 청 컬러필터인 액정표시장치용 어레이 기판의 제조 방법.
  16. 제10항에 있어서,
    상기 제2 컬러필터는 경사진 측면을 가지며, 상기 기판으로부터 멀어질수록 넓어지는 폭을 갖는 액정표시장치용 어레이 기판의 제조 방법.
  17. 제1항에 있어서,
    상기 제2 컬러필터는 경사진 측면을 가지며, 상기 기판으로부터 멀어질수록 넓어지는 폭을 갖는 액정표시장치용 어레이 기판.
KR1020150169493A 2015-11-30 2015-11-30 액정표시장치용 어레이 기판 및 그 제조 방법 KR101875695B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150169493A KR101875695B1 (ko) 2015-11-30 2015-11-30 액정표시장치용 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150169493A KR101875695B1 (ko) 2015-11-30 2015-11-30 액정표시장치용 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170063287A KR20170063287A (ko) 2017-06-08
KR101875695B1 true KR101875695B1 (ko) 2018-07-06

Family

ID=59221571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150169493A KR101875695B1 (ko) 2015-11-30 2015-11-30 액정표시장치용 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101875695B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
KR20040077161A (ko) * 2003-02-28 2004-09-04 엘지.필립스 엘시디 주식회사 씨오티 구조 반투과형 액정표시장치
KR20050001948A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR20080089713A (ko) * 2007-04-02 2008-10-08 엘지디스플레이 주식회사 씨오에이 구조 횡전계 방식 액정표시장치용 어레이기판
KR20130061969A (ko) * 2011-12-02 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법
KR20140086395A (ko) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 액정 디스플레이 장치 및 그 제조방법
KR20140097782A (ko) * 2013-01-30 2014-08-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131030A (ja) * 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
KR20040077161A (ko) * 2003-02-28 2004-09-04 엘지.필립스 엘시디 주식회사 씨오티 구조 반투과형 액정표시장치
KR20050001948A (ko) * 2003-06-28 2005-01-07 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR20080089713A (ko) * 2007-04-02 2008-10-08 엘지디스플레이 주식회사 씨오에이 구조 횡전계 방식 액정표시장치용 어레이기판
KR20130061969A (ko) * 2011-12-02 2013-06-12 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법
KR20140086395A (ko) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 액정 디스플레이 장치 및 그 제조방법
KR20140097782A (ko) * 2013-01-30 2014-08-07 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20170063287A (ko) 2017-06-08

Similar Documents

Publication Publication Date Title
US9874795B2 (en) Array substrate, manufacturing method, and display device thereof
KR100470890B1 (ko) 박막 트랜지스터, 액티브 매트릭스 기판 및 그 제조방법과 표시장치
KR101720524B1 (ko) 액정표시장치 및 그 제조방법
US20220367581A1 (en) Display substrate and preparation method therefor, and display apparatus
US9804463B2 (en) Array substrate and fabrication method thereof and display device
US7923274B2 (en) Method for fabricating thin film transistor array substrate and thin film transistor array substrate
KR20120107269A (ko) 액정 표시 장치 및 이의 제조 방법
KR20180003662A (ko) 표시 장치
KR20080110347A (ko) 전기 영동 표시 장치 및 그 제조 방법
US20220293704A1 (en) Display substrate and manufacturing method therefor, and display device
US20240045275A1 (en) Electronic device and a substrate assembly
CN111090196B (zh) 像素阵列基板
CN111415963A (zh) 显示面板及其制备方法
CN113611714A (zh) 显示面板
WO2023273402A1 (zh) 阵列基板、显示装置
KR101881119B1 (ko) 액정표시장치용 어레이 기판
KR101875695B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20160083177A (ko) 컬러필터를 포함하는 어레이 기판
KR20170080231A (ko) 어레이 기판과 그 제조 방법 및 이를 포함하는 액정표시장치
KR102449135B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR20070035270A (ko) 액정표시장치 및 그 제조방법
US20240188334A1 (en) Display panel
US20230375889A1 (en) Active matrix substrate, liquid crystal display device, and method for manufacturing active matrix substrate
US20240036423A1 (en) Array substrate and manufacturing method thereof
US12032257B2 (en) Array substrate and display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant