CN109417034A - 激光照射装置、薄膜晶体管及薄膜晶体管的制造方法 - Google Patents

激光照射装置、薄膜晶体管及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN109417034A
CN109417034A CN201780039956.4A CN201780039956A CN109417034A CN 109417034 A CN109417034 A CN 109417034A CN 201780039956 A CN201780039956 A CN 201780039956A CN 109417034 A CN109417034 A CN 109417034A
Authority
CN
China
Prior art keywords
tft
thin film
film transistor
laser beam
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201780039956.4A
Other languages
English (en)
Inventor
水村通伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
V Science And Technology Co Ltd
Original Assignee
V Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by V Science And Technology Co Ltd filed Critical V Science And Technology Co Ltd
Publication of CN109417034A publication Critical patent/CN109417034A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/0007—Applications not otherwise provided for

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Combustion & Propulsion (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

依赖于激光束的能量密度的偏差而玻璃基板包含的多个薄膜晶体管的特性产生偏差，在将玻璃基板使用于液晶显示装置的液晶的情况下，存在产生显示不均的问题。本发明的一实施方式的激光照射装置的特征在于，具备：光源，其产生激光束；投影透镜，其向被覆于薄膜晶体管的非晶硅薄膜的互不相同的多个区域照射所述激光束，所述投影透镜以所述薄膜晶体管的源电极与漏电极之间通过多个沟道区域并联连接的方式向所述非晶硅薄膜的所述互不相同的多个区域照射所述激光束。

Description

激光照射装置、薄膜晶体管及薄膜晶体管的制造方法
技术领域
本发明涉及薄膜晶体管的形成，特别是涉及向薄膜晶体管上的非晶硅薄膜照射激光束而用于形成多晶硅薄膜的激光照射装置、薄膜晶体管及薄膜晶体管的制造方法。
背景技术
作为反参差结构的薄膜晶体管，存在有将非晶硅薄膜使用于沟道区域的结构。不过，非晶硅薄膜由于电子迁移率小，因此如果将该非晶硅薄膜使用于沟道区域，则存在薄膜晶体管中的电荷的迁移率变小这样的难点。
因此，存在有如下的技术：将非晶硅薄膜的规定区域通过利用激光束瞬间地加热而进行多晶体化，形成电子迁移率高的多晶硅薄膜，将该多晶硅薄膜使用于沟道区域。
例如，专利文献1公开了如下技术：在沟道区域进行非晶硅薄膜形成，然后，向该非晶硅薄膜照射受激准分子激光等的激光束来进行激光退火，由此，通过短时间内的熔融凝固，来进行使多晶硅薄膜晶体化的处理。专利文献1记载了如下内容：通过进行该处理，能够使薄膜晶体管的源极与漏极间的沟道区域成为电子迁移率高的多晶硅薄膜，从而能够实现晶体管动作的高速化。
在先技术文献
专利文献
专利文献1：日本特开2016-100537号公报
发明内容
发明的概要
发明要解决的课题
在专利文献1记载的薄膜晶体管中，源极与漏极间的沟道区域通过一处(一个)多晶硅薄膜形成。因此，薄膜晶体管的特性依赖于一处(一个)多晶硅薄膜。
在此，受激准分子激光等的激光束的能量密度在其每次照射(发射)时都产生偏差，因此使用该激光束而形成的多晶硅薄膜的电子迁移率也会产生偏差。因此，使用该多晶硅薄膜形成的薄膜晶体管的特性也依赖于激光束的能量密度的偏差。
其结果是，玻璃基板包含的多个薄膜晶体管的特性可能会产生偏差。
本发明的目的是，鉴于上述问题点而作出本申请发明，提供一种能够抑制玻璃基板包含的多个薄膜晶体管的特性的偏差的激光照射装置、薄膜晶体管及薄膜晶体管的制造方法。
用于解决课题的方案
本发明的一实施方式的激光照射装置的特征在于，具备：光源，其产生激光束；及投影透镜，其向被覆于薄膜晶体管的非晶硅薄膜的互不相同的多个区域照射该激光束，该投影透镜以该薄膜晶体管的源电极与漏电极之间通过多个沟道区域并联连接的方式向该非晶硅薄膜的该互不相同的多个区域照射该激光束。
在本发明的一实施方式的激光照射装置中，其特征在于，该投影透镜向该非晶硅薄膜的该互不相同的多个区域照射该激光束，对该非晶硅薄膜进行激光退火而形成多晶硅薄膜。
在本发明的一实施方式的激光照射装置中，其特征在于，该投影透镜对于该互不相同的多个区域分别照射规定次数的该激光束。
在本发明的一实施方式的激光照射装置中，其特征在于，该投影透镜为多个微透镜。
本发明的一实施方式的激光照射装置的特征在于，激光照射装置还具备多个投影掩模，该多个投影掩模配置在微透镜上并设有与该互不相同的多个区域对应的激光束的透射区域，该微透镜一边依次切换该多个投影掩模的各个投影掩模，一边向该非晶硅薄膜的互不相同的多个区域照射该激光束，形成该多晶硅薄膜。
本发明的一实施方式的薄膜晶体管的特征在于，包括：形成在玻璃基板上的源电极及漏电极；及形成在该源电极与该漏电极之间的多个沟道区域，该多个沟道区域是分别由对非晶硅薄膜进行激光退火而成的多晶硅薄膜形成的，该源电极与该漏电极通过该多个沟道区域而并联连接。
本发明的一实施方式的薄膜晶体管的特征在于，该多个沟道区域分别为相互相同的宽度。
本发明的一实施方式的薄膜晶体管的制造方法的特征在于，包括：向非晶硅薄膜的第一区域照射激光束，形成多晶硅薄膜的第一步骤，其中的非晶硅薄膜被覆于薄膜晶体管所包含的源电极与漏电极之间；以及向该第一区域照射了该激光束之后，向该非晶硅薄膜的第二区域照射该激光束，形成该多晶硅薄膜的第二步骤，在该第二步骤中，以该源电极与该漏电极之间通过多个该多晶硅薄膜并联连接的方式，向该非晶硅薄膜中的与该第一区域不同的该第二区域照射该激光束。
本发明的一实施方式的薄膜晶体管的制造方法的特征在于，在该第一步骤及该第二步骤中，向该非晶硅薄膜照射该激光束，对该非晶硅薄膜进行激光退火，由此形成该多晶硅薄膜。
本发明的一实施方式的薄膜晶体管的制造方法的特征在于，在该第一步骤中，对于该第一区域使用第一微透镜照射所述激光束，在该第二步骤中，对于所述第二区域使用第二微透镜照射所述激光束。
本发明的一实施方式的薄膜晶体管的制造方法的特征在于，在该第一步骤中，经由设有与该第一区域对应的透射区域的第一投影掩模，将该激光束向该非晶硅薄膜照射，在该第二步骤中，经由设有与该第二区域对应的透射区域的第二投影掩模，将该激光束向该非晶硅薄膜照射。
发明效果
根据本发明，提供能够抑制玻璃基板包含的多个薄膜晶体管的特性的偏差的激光照射装置、薄膜晶体管及薄膜晶体管的制造方法。
附图说明
图1是表示本发明的第一实施方式的激光照射装置10的结构例的图。
图2是表示规定区域被退火化的薄膜晶体管20的例子的示意图。
图3是表示激光照射装置10照射激光束14的玻璃基板30的例子的示意图。
图4是表示本发明的一实施方式的使用了激光照射装置10的激光退火的例子的图。
图5是表示设置于微透镜阵列13的投影掩模图案15的结构例的示意图。
图6是表示设置于微透镜阵列13的投影掩模图案15的另一结构例的示意图。
图7是表示本发明的一实施方式的微透镜阵列13的结构例的图。
图8是表示形成于薄膜晶体管20的多晶硅薄膜22的例子的示意图。
图9是表示本发明的第二实施方式的激光照射装置10的结构例的图。
图10是表示本发明的第二实施方式的掩模30与薄膜晶体管20的关系的图。
具体实施方式
以下，关于本发明的实施方式，参照附图进行具体说明。
(第一实施方式)
图1是表示本发明的第一实施方式的激光照射装置10的结构例的图。
在本发明的第一实施方式中，激光照射装置10是在薄膜晶体管(TFT)20那样的半导体装置的制造工序中，例如仅向沟道区域形成预定区域照射激光束进行退火，用于对该沟道区域形成预定区域进行多晶体化的装置。
激光照射装置10例如在形成液晶显示装置的周边电路等的像素的薄膜晶体管时使用。在形成这样的薄膜晶体管的情况下，首先，在玻璃基板30上将由Al等的金属膜构成的栅电极通过溅射进行图案形成。然后，通过低温等离子体CVD法，在玻璃基板30上的整面形成由SiN膜构成的栅极绝缘膜。之后，在栅极绝缘膜上，例如通过等离子体CVD法形成非晶硅薄膜21。然后，通过图1例示的激光照射装置10，向非晶硅薄膜21的栅电极上的规定区域照射激光束14进行退火，对该规定的区域进行多晶体化而进行多晶硅化。
如图1所示，在激光照射装置10中，从激光束光源11射出的激光束通过耦合光学系统12将射束系扩张，实现亮度分布的均匀化。
激光束光源11例如是将波长为308nm或248nm等的激光束以规定的反复周期放射的受激准分子激光器。
然后，激光束通过设置在微透镜阵列13上的投影掩模图案15(未图示)的多个开口(透射区域)而分离成多个激光束14，向非晶硅薄膜21的规定区域照射。在微透镜阵列13设有投影掩模图案15，通过该投影掩模图案15向规定区域照射激光束14。并且，非晶硅薄膜21的规定区域被瞬间加热而熔融，从而非晶硅薄膜21的一部分成为多晶硅薄膜22。
多晶硅薄膜22与非晶硅薄膜21相比电子迁移率高，在薄膜晶体管20中，使用于使源极23与漏极24电连接的沟道区域。需要说明的是，在图1的例子中，示出使用了微透镜阵列13的例子，但是未必非要使用微透镜阵列13，也可以使用1个投影透镜来照射激光束14。需要说明的是，在实施方式1中，以使用微透镜阵列13形成多晶硅薄膜22的情况为例进行说明。
图2是表示规定区域被退火化的薄膜晶体管20的例子的示意图。需要说明的是，首先形成多晶硅薄膜22，然后，在形成的多晶硅薄膜22的两端形成源极23和漏极24，由此做成薄膜晶体管20。
图2(a)所示的薄膜晶体管在源极23与漏极24之间形成一个多晶硅薄膜22。需要说明的是，激光照射装置10对于1个薄膜晶体管20，使用微透镜阵列13的一列(或一行)所包含的例如20个微透镜17，照射激光束14。即，激光照射装置10对于1个薄膜晶体管20照射20发(shot)的激光束14。其结果是，在薄膜晶体管20中，非晶硅薄膜21的规定区域被瞬间加热而熔融，成为多晶硅薄膜22。激光照射装置10中，需要说明的是，微透镜阵列13的一列(或一行)所包含的微透镜17的个数并不局限于20，只要为多个即可，可以为若干个。
在此，在受激准分子激光中，脉冲间的稳定性为0.5％左右。即，激光照射装置10每进行1发射(1shot)，其激光束14的能量密度会产生0.5％左右的偏差。因此，通过激光照射装置10形成的多晶硅薄膜22的电子迁移率也可能会产生偏差。
具体而言，通过照射激光束14而形成的多晶硅薄膜22的电子迁移率依赖于向该多晶硅薄膜22最后照射的激光束14的能量密度、即最后的发射的能量密度。如上所述，激光束14的能量密度在每1发射都存在偏差。即，多晶硅薄膜22由能量密度存在偏差的激光束14来决定其电子迁移率，因此玻璃基板30上的多个薄膜晶体管20所包含的多晶硅薄膜22各自的电子迁移率可能会产生偏差。多晶硅薄膜22的电子迁移率决定薄膜晶体管20的特性，因此多个薄膜晶体管20各自的特性有时会产生偏差。例如，玻璃基板30包含的相邻的薄膜晶体管20相互的特性可能会产生偏差。并且，将包含这样特性存在偏差的多个薄膜晶体管20在内的玻璃基板30用于液晶显示装置的液晶的情况下，可能会产生显示不均。
因此，如图2(b)所示，在本发明的第一实施方式中，形成多个多晶硅薄膜22，然后，在该多个多晶硅薄膜22的两端形成源极23和漏极24。由于激光束14的能量密度在每1发射都存在偏差，因此多个多晶硅薄膜22各自的电子迁移率可能会产生偏差。这是因为，如前所述，多晶硅薄膜22的电子迁移率依赖于向该多晶硅薄膜22最后照射的激光束14的能量密度、即最后的发射的能量密度。
但是，薄膜晶体管20的源极23与漏极24通过该多个多晶硅薄膜22而并联连接，因此在多个多晶硅薄膜22间将电子迁移率的偏差进行平均化。在源极23与漏极24之间设有例如4个多晶硅薄膜22的情况下，4个多晶硅薄膜22的各自的电子移动性产生偏差，但是源极23与漏极24之间的电子移动性成为将该4个多晶硅薄膜22各自的电子移动性的偏差进行了平均化之后的值。
即，在玻璃基板30所包含的多个薄膜晶体管20的各个薄膜晶体管20中，源极23与漏极24之间的电子迁移率相应于在该源极23与该漏极24之间形成的多晶硅薄膜22的个数量而其偏差被平均化。
如上所述，在薄膜晶体管20的源极23与漏极24之间的多晶硅薄膜22为1个的情况下，各薄膜晶体管20间的特性的偏差依赖于激光束14的每进行1发射的能量密度的0.5％左右的偏差。另一方面，薄膜晶体管20的源极23与漏极24之间的多晶硅薄膜22为多个的情况下，该多个多晶硅薄膜22的各自的电子移动性依赖于激光束14的每进行1发射的能量密度的0.5％左右的偏差，但是源极23与漏极24之间的电子移动性的偏差成为将该多个多晶硅薄膜22的各自的偏差进行了平均化之后的值。因此，与源极23和漏极24之间的多晶硅薄膜22为1个的情况相比，在多个的情况下，各薄膜晶体管20间的特性的偏差减少。其结果是，在本发明的第一实施方式中，能减少多个薄膜晶体管20的各自的特性的偏差，能够抑制液晶显示装置的液晶的显示不均的产生。
在图2(b)中，薄膜晶体管20在源极23与漏极24之间形成有多个多晶硅薄膜22。在图2(b)的例子中，在源极23与漏极24之间形成有4个多晶硅薄膜22。需要说明的是，在本发明的第一实施方式中，源极23与漏极24之间的多晶硅薄膜22并不局限于4个，只要为多个即可。
各多晶硅薄膜22例如其宽度为4μm。需要说明的是，各多晶硅薄膜22的宽度并不局限于4μm，可以为例如7μm等。考虑电子移动性或截止电流来决定各多晶硅薄膜22的宽度。例如，当多晶硅薄膜22的宽度变长时，电子迁移率增大，但是截止电流的大小无法忽视，因此考虑所要求的薄膜晶体管20的特性来决定各多晶硅薄膜22的宽度。而且，多晶硅薄膜22的宽度也可以考虑形成于薄膜晶体管20的该多晶硅薄膜22的个数来决定。另外，多晶硅薄膜22的宽度或个数也可以基于薄膜晶体管20的大小来决定。需要说明的是，在图2(b)的例子中，各多晶硅薄膜22的宽度可以相互相同，也可以相互不同。
另外，各多晶硅薄膜22间的宽度只要为规定的宽度即可，优选为各多晶硅薄膜22间不会造成相互的影响那样的宽度。还可以基于在薄膜晶体管20形成的多晶硅薄膜22的个数或宽度，或者该薄膜晶体管20的大小等来决定各多晶硅薄膜22间的宽度。
通过使用激光照射装置10包含的微透镜阵列13所包含的微透镜17，照射例如5发射量的激光束14而形成各多晶硅薄膜22。并且，如上所述，各多晶硅薄膜22的电子迁移率依赖于激光束14的最后的发射。因此，4个多晶硅薄膜22的各自的电子迁移率相互依赖于激光束14的每进行1发射的能量密度的0.5％左右的偏差。
但是，如图2(b)所示，源极23与漏极24之间通过多个多晶硅薄膜22而并列形成，因此发射间的偏差被平均化。因此，薄膜晶体管20的特性的偏差也被平均化。由此，能够抑制液晶显示装置的液晶的显示不均的产生。
需要说明的是，薄膜晶体管20整体的大小可以根据在该薄膜晶体管20形成的多个多晶硅薄膜22的个数来变更。例如，形成的多晶硅薄膜22的个数越多，则对应于此，可以越增大薄膜晶体管20的大小。
图3是表示激光照射装置10照射激光束14的玻璃基板30的例子的示意图。如图3所示，玻璃基板30包含多个像素31，该像素31分别具备薄膜晶体管20。薄膜晶体管20是通过电气性地进行ON/OFF来执行多个像素31各自的光的透射控制的结构。
如图3所示，在玻璃基板30以规定间隔“H”设有非晶硅薄膜21。该非晶硅薄膜21的部分是成为薄膜晶体管20的部分。
激光照射装置10向非晶硅薄膜21的规定区域照射激光束14。在此，激光照射装置10以规定的周期照射激光束14，在未照射激光束14的时间使玻璃基板30移动，向下一非晶硅薄膜21的部位照射该激光束14。如图3所示，玻璃基板30相对于移动方向，以规定间隔“H”配置非晶硅薄膜21。并且，激光照射装置10以规定的周期，向配置在玻璃基板30上的非晶硅薄膜21的部分照射激光束14。
激光照射装置10首先对图3的处于区域A的多个非晶硅薄膜21，使用微透镜阵列13所包含的第一微透镜17a来照射激光束14。然后，使玻璃基板30移动规定间隔“H”。在玻璃基板30移动的期间，激光照射装置10停止激光束14的照射。并且，在玻璃基板30移动了“H”之后，激光照射装置10使用微透镜阵列13所包含的第二微透镜17b，对图2的处于区域B的多个非晶硅薄膜21照射激光束14。这种情况下，图2的处于区域A的多个非晶硅薄膜21通过在微透镜阵列13中与第一微透镜17a相邻的第二微透镜17b照射激光束14。这样，通过相当于微透镜阵列13的一列(或一行)的多个微透镜17，向玻璃基板30所包含的非晶硅薄膜21照射激光束14。
需要说明的是，激光照射装置10可以在玻璃基板30移动了“H”之后对于暂时停止的该玻璃基板30照射激光束14，也可以对于持续移动的该玻璃基板30照射激光束14。
图4是表示本发明的第一实施方式的使用了激光照射装置10的激光退火的例子的图。在图4的例子中，微透镜阵列13在一列(或一行)包含4个微透镜17。需要说明的是，微透镜阵列14的一列(或一行)所包含的微透镜17的个数并不局限于4个，可以为若干个。
首先，激光照射装置10使用微透镜阵列13包含的微透镜17a，向第一薄膜晶体管20a的第一区域25a1照射激光束14。其结果是，在第一区域25a1中，非晶硅薄膜21被瞬间加热而熔融，成为多晶硅薄膜22。需要说明的是，非晶硅薄膜21可以形成于薄膜晶体管30的整体，也可以形成于玻璃基板30上的整面。
接下来，在激光照射装置10停止激光束14的照射的期间，玻璃基板30移动规定间隔，在图2的例子中移动量为“H”。然后，激光照射装置10使用微透镜阵列13包含的微透镜17b，向第一薄膜晶体管20a的第二区域25a2照射激光束14，成为多晶硅薄膜22。同时，激光照射装置10使用微透镜阵列13包含的微透镜17a，向第二薄膜晶体管20b的第一区域25b1照射激光束14，成为多晶硅薄膜22。这种情况下，如上所述，玻璃基板30可以持续移动，也可以仅在照射激光束14时暂时静止。
接下来，激光照射装置10在停止激光束14的照射的期间，玻璃基板30移动规定的间隔。然后，激光照射装置10使用微透镜17c，向第一薄膜晶体管20a的第三区域25a3照射激光束14，成为多晶硅薄膜22。同时，激光照射装置10使用微透镜17b向第二薄膜晶体管20b的第二区域25b2照射激光束14，使用微透镜17a向第三薄膜晶体管20c的第一区域25c1照射激光束14，成为多晶硅薄膜22。
此外，激光照射装置10在玻璃基板30移动了“H”之后，使用微透镜17d向第一薄膜晶体管20a的第四区域25a4照射激光束14，使用微透镜17c向第二薄膜晶体管20b的第三区域25b3照射激光14，使用微透镜17b向第三薄膜晶体管20c的第二区域25c2照射激光束14，使用微透镜17a向第四薄膜晶体管20d的第一区域25d1照射激光束14，成为多晶硅薄膜22。
如上所述，激光照射装置10依次使用微透镜阵列13所包含的多个微透镜17，向薄膜晶体管20的规定区域照射激光束14，将该规定区域形成为多晶硅薄膜22。并且，由于通过多个微透镜17分别照射的区域不同，因此能够将薄膜晶体管20的多个区域形成为多晶硅薄膜22。
需要说明的是，在图4的例子中，微透镜阵列13的一列(或一行)所包含的微透镜17的个数为4个，但是并不局限于4个，例如可以为20个等。在微透镜阵列13的一列(或一行)所包含的微透镜17的个数为20个的情况下，通过最初的5个(第1～5个)向第一区域(例如，25a1等)照射激光束14，通过接下来的5个(第6～10个)向第二区域(例如，25a2)照射激光束14，通过接下来的5个(第11～15个)向第三区域(例如，25a3)照射激光束14，通过最后的5个(第16～20个)向第四区域(例如，25a4)照射激光束14。其结果是，对于1个区域(分别对于第一～第四区域)，照射5发的激光束14。
图5是表示在微透镜阵列13设置的投影掩模图案15的结构例的示意图。如图5所示，在本发明的第一实施方式中，使用多个投影掩模图案15，在薄膜晶体管20形成多个多晶硅薄膜22。
向多个投影掩模图案15分配至少1个微透镜17。
激光照射装置10使用向1个投影掩模图案15分配的微透镜17，照射激光束14。在如图5的例子那样使用4个投影掩模图案15的情况下，例如，向各投影掩模图案15分配5个微透镜17。需要说明的是，向1个投影掩模图案15分配的微透镜17的个数可以为若干个。而且，向不同的投影掩模图案分别分配的微透镜17的个数可以为相同的个数，也可以为不同的个数。
图5例示的多个投影掩模图案15包含透射区域16。激光束14在该透射区域16中透射，投射向薄膜晶体管20上的非晶硅薄膜21。多个投影掩模图案15分别对应于在薄膜晶体管20上形成的多晶硅薄膜22，各投影掩模图案15的透射区域16的宽度例如为4μm。需要说明的是，各投影掩模图案15的透射区域的宽度16可以相互相同，也可以相互不同。
激光照射装置10使用多个微透镜17向1个薄膜晶体管20照射激光束14的情况下，将多个投影掩模图案15分别向该多个微透镜17的至少一个分配。在使用4个投影掩模图案15的情况下，激光照射装置10只要使用20个微透镜17对于1个薄膜晶体管20照射激光束14，就能向1个投影掩模图案15分配5个微透镜17。其结果是，激光照射装置10使用1个投影掩模图案15，将5发射量的激光束14向薄膜晶体管20照射。其结果是，薄膜晶体管20上的非晶硅薄膜21的规定区域使用1个投影掩模图案15，照射5发射量的激光束14。其结果是，在薄膜晶体管20上形成4处(4个)多晶硅薄膜22。
在图5的例子中，以相对于玻璃基板30的移动方向(扫描方向)正交的方式设置投影掩模图案15的透射区域16。需要说明的是，投影掩模图案15的透射区域16相对于玻璃基板30的移动方向(扫描方向)未必非要正交，也可以相对于该移动方向(扫描方向)平行(大致平行)地设置。
图6是表示在微透镜阵列13设置的投影掩模图案15的另一结构例的示意图。如图6所示，投影掩模图案15的透射区域16相对于玻璃基板30的移动方向(扫描方向)可以平行(大致平行)地设置。
图7是表示本发明的第一实施方式的微透镜阵列13的结构例的图。如图7所示，微透镜阵列13的扫描方向的列(或行)包含20个微透镜17。需要说明的是，微透镜阵列13所包含的微透镜17的个数可以为若干个。
如图7例示那样，多个微透镜17分别被分配图6例示的投影掩模图案的任一个。在图7的例子中，向从扫描方向开始的最初的第1～5个微透镜17分配包含透射区域16a的投影掩模图案15a。而且，向接下来的第6～10个微透镜17分配包含透射区域16b的投影掩模图案15b。进而，向第11～15个微透镜17分配包含透射区域16c的投影掩模图案15c。最后，向第16～20个微透镜分配包含透射区域16d的投影掩模图案15d。
需要说明的是，向1个投影掩模图案15分配的微透镜17的个数可以为若干个。向不同的投影掩模图案15分别可以分配同数的微透镜17，也可以分配不同数的微透镜17。而且，可以不是如图7的例子那样从扫描方向依次将投影掩模图案15向微透镜17分配，而例如可以随机分配。例如，向投影掩模图案15a可以从扫描方向如第1个、第6个、第8个、第10个及第15个那样随机分配微透镜17。
本发明的第一实施方式的激光照射装置10如图7例示那样，使用被分配有不同的投影掩模图案15的多个微透镜17，利用激光束14照射薄膜晶体管20的多个区域，形成多晶硅薄膜22。
图8是表示在薄膜晶体管20形成的多晶硅薄膜22的例子的示意图。如图8所示，在薄膜晶体管20中，使用图6所示的多个投影掩模图案15依次形成多个多晶硅薄膜22。
首先，使用分配给图5(a)的投影掩模图案15的微透镜17，形成图8(a)的多晶硅薄膜22a。激光照射装置10例如使用被分配有投影掩模图案15a的5个微透镜17，照射5发射量的激光束14。然后，使用分配给图5(b)的投影掩模图案15b的5个微透镜17，照射5发射量的激光束14，形成图8(b)的多晶硅薄膜22b。同样，使用被分配有图5(c)的投影掩模图案15c的微透镜17，形成图8(c)的多晶硅薄膜22c，使用被分配有图5(d)的投影掩模图案15d的微透镜17，形成图8(d)的多晶硅薄膜22d。
如上所述，在激光照射装置10中，通过向多个投影掩模图案15分别分配至少1个以上的微透镜17，能够在薄膜晶体管20的多个区域形成多晶硅薄膜22。
这样，在本发明的第一实施方式中，通过向多个投影掩模图案15分别分配微透镜17，能够在薄膜晶体管20的源极23与漏极24之间形成多个多晶硅薄膜22。并且，多个多晶硅薄膜22分别使用于电连接的沟道区域。
接下来，说明使用激光照射装置10，制作图2例示的本发明的第一实施方式的薄膜晶体管20的方法。
首先，激光照射装置10在第一工序中，使用向图5(a)的投影掩模图案15a分配的微透镜17，将激光束14向薄膜晶体管20的第一区域照射。其结果是，薄膜晶体管20的第一区域的非晶硅薄膜21被瞬间加热而熔融，成为图8(a)的多晶硅薄膜22a。激光照射装置10例如使用向投影掩模图案15a分配的5个微透镜17，向第一区域照射5发射量的激光束14。
接下来，激光照射装置10在第二工序中，使用向图5(b)的投影掩模图案15b分配的微透镜17，将激光束14向薄膜晶体管20的第二区域照射。其结果是，薄膜晶体管20的第二区域的非晶硅薄膜21被瞬间加热而熔融，成为图8(b)的多晶硅薄膜22b。激光照射装置10例如使用向投影掩模图案15b分配的5个微透镜17，向第二区域照射5发射量的激光14。
同样，激光照射装置10在第三工序中，使用向图5(c)的投影掩模图案15c分配的微透镜17，将激光束14向薄膜晶体管20的第一规定区域照射。其结果是，薄膜晶体管20的第三区域的非晶硅薄膜21被瞬间加热而熔融，成为图8(c)的多晶硅薄膜22c。激光照射装置10例如使用向投影掩模图案15c分配的5个微透镜17，向第三区域照射5发的激光束14。
接下来，激光照射装置10在第四工序中，使用向图5(d)的投影掩模图案15d分配的微透镜17，将激光束14向薄膜晶体管20的第四区域照射。其结果是，薄膜晶体管20的第四区域的非晶硅薄膜21被瞬间加热而熔融，成为图8(d)的多晶硅薄膜22d。激光照射装置10例如使用向投影掩模图案15d分配的5个微透镜17，照射5发射量的激光束14。
每当通过1个微透镜17照射激光束14时，玻璃基板30移动规定的距离。如图2例示那样，规定的距离是玻璃基板30的多个薄膜晶体管20间的距离“H”。在使玻璃基板30移动该规定的距离的期间，激光照射装置10停止激光束14的照射。
在玻璃基板30移动了规定的距离“H”之后，激光照射装置10使用微透镜阵列13包含的微透镜17，照射激光束14。
在玻璃基板30的薄膜晶体管20的规定区域使用激光退火形成了多晶硅薄膜22之后，在另外的工序中，在该薄膜晶体管20形成源极23和漏极24。
这样，在本发明的第一实施方式中，使用多个投影掩模图案15，在薄膜晶体管20上设置多个多晶硅薄膜22。其结果是，在玻璃基板30所包含的多个薄膜晶体管20的各个薄膜晶体管20中，源极23与漏极24之间的电子迁移率成为其偏差被平均化了的值。因此，在本发明的第一实施方式中，能减少多个薄膜晶体管20的各自的特性的偏差，因此能够抑制液晶显示装置的液晶的显示不均的产生。
(第二实施方式)
本发明的第二实施方式是取代微透镜阵列13而使用1个投影透镜18进行激光退火时的实施方式。
图9是表示本发明的第二实施方式的激光照射装置10的结构例的图。如图9所示，本发明的第二实施方式的激光照射装置10包括激光束光源11、耦合光学系统12、投影掩模图案15、投影透镜18。需要说明的是，激光束光源11、耦合光学系统12是与图1所示的本发明的第一实施方式的激光束光源11、耦合光学系统12同样的结构，因此省略详细的说明。
激光束在投影掩模图案15(未图示)的多个开口(透射区域)透射，通过投影透镜18，向非晶硅薄膜21的规定区域照射。
其结果是，非晶硅薄膜21的规定区域被瞬间加热而熔融，非晶硅薄膜21的一部分成为多晶硅薄膜22。
在此，即使如第二实施方式那样使用了投影透镜18的情况下，由于激光束14的能量密度在每1发都存在偏差，因此多个多晶硅薄膜22各自的电子迁移率也产生偏差。也如第一实施方式所述那样，多晶硅薄膜22的电子迁移率依赖于向该多晶硅薄膜22最后照射的激光束14的能量密度，即最后的发射的能量密度。
但是，在薄膜晶体管20设置多个多晶硅薄膜22，因此在该多个多晶硅薄膜22间，电子迁移率的偏差被平均化。其结果是，在薄膜晶体管20中，源极23与漏极24之间的电子移动性成为将4个多晶硅薄膜22的各自的电子移动性的偏差进行了平均化之后的值。因此，在本发明的第二实施方式中，也能减少多个薄膜晶体管20各自的特性的偏差，能够抑制液晶显示装置的液晶的显示不均的产生。
在本发明的第二实施方式中，激光照射装置10也以规定的周期照射激光束14，在未照射激光束14的时间使玻璃基板30移动，向接下来的非晶硅薄膜21的部位照射该激光束14。在第二实施方式中，也如图3所示，玻璃基板30相对于移动方向，以规定间隔“H”配置非晶硅薄膜21。并且，激光照射装置10以规定的周期，向配置在玻璃基板30上的非晶硅薄膜21的部分照射激光束14。
在此，在使用投影透镜18的情况下，激光束14以该投影透镜18的光学系统的倍率被换算。即，投影掩模图案15的图案以投影透镜18的光学系统的倍率被换算，对玻璃基板30上的规定区域进行激光退火。
图10是表示本发明的第二实施方式的投影掩模图案15与薄膜晶体管20的关系的图。需要说明的是，图10例示的投影掩模图案15是图示其一部分的图。
如图10所示，在投影掩模图案15以规定图案设置透射区域16。如图10所示，在投影掩模图案15设置例如4个种类的透射区域16(16a至16d)。激光束14在投影掩模图案15上的透射区域16通过，向投影透镜18入射。即，在本发明的第二实施方式中，激光照射装置10通过1次的激光束14的照射，对多个薄膜晶体管20的规定区域进行激光退火。需要说明的是，在图10的例子中，在投影掩模图案15设有4个种类的透射区域16，但是透射区域16并不局限于4个种类，可根据在玻璃基板30上的薄膜晶体管20上形成的多晶硅薄膜22的数量(个数)而设置多个种类。
另外，在图10的例子中，虽然不同种类的透射区域16(例如，透射区域16a与透射区域b)相邻，但也可以是相同种类的透射区域16相邻。在图10的例子中，4个种类的透射区域16在投影掩模图案15的一列(或一行)中包含各1个，但是4个种类的透射区域16在该一列(或一行)也可以包含多个。例如，在投影掩模图案15的一列(一行)，分别各包含4个透射区域16a至16d。
在此，如图10例示那样，投影掩模图案15的掩模图案以投影透镜18的光学系统的倍率被换算，对玻璃基板30上的规定区域进行激光退火。在图10的例子中，投影透镜18的光学系统的倍率为约2倍，因此投影掩模图案15的掩模图案为约1/2(0.5)倍，玻璃基板30的规定区域被激光退火。需要说明的是，投影透镜18的光学系统的倍率并不局限于约2倍，可以为任意的倍率。投影掩模图案15的掩模图案根据投影透镜18的光学系统的倍率而对玻璃基板30上的规定区域进行激光退火。例如，如果投影透镜18的光学系统的倍率为4倍，则投影掩模图案15的掩模图案为约1/4(0.25)倍，玻璃基板30的规定区域被激光退火。
如图10所示，以相对于玻璃基板30的移动方向(扫描方向)正交的方式设置投影掩模图案15的透射区域16。但是，投影掩模图案15的透射区域16相对于玻璃基板30的移动方向(扫描方向)未必非要正交，也可以相对于该移动方向(扫描方向)平行(大致平行)设置。
需要说明的是，在投影透镜18形成倒立像的情况下，向玻璃基板30照射的投影掩模图案15的缩小像成为以投影透镜18的透镜的光轴为中心旋转了180度的图案。另一方面，在投影透镜18形成正立像的情况下，向玻璃基板30照射的投影掩模图案15的缩小像成为该投影掩模图案15原样。
在图10的例子中，使用形成正立像的投影透镜18，因此投影掩模图案15的图案就那么缩小在玻璃基板30上。
接下来，说明使用激光照射装置10制作本发明的第二实施方式的薄膜晶体管20的方法。
首先，激光照射装置10在第一工序中，使用投影掩模图案15的掩模图案16a及投影透镜18，将激光束14向薄膜晶体管20的第一区域照射。其结果是，薄膜晶体管20的第一区域的非晶硅薄膜21被瞬间加热而熔融，成为图8(a)的多晶硅薄膜22a。
然后，在激光照射装置10的激光束14的照射停止的期间，使玻璃基板30移动规定的距离“H”。
接下来，激光照射装置10在第二工序中，使用投影掩模图案15的掩模图案16b及投影透镜18，将激光束14向薄膜晶体管20的第二区域照射。其结果是，薄膜晶体管20的第二区域的非晶硅薄膜21被瞬间加热而熔融，成为图8(b)的多晶硅薄膜22b。然后，在激光照射装置10的激光束14的照射停止期间，使玻璃基板30移动规定的距离“H”。
同样，激光照射装置10在第三工序中，使用投影掩模图案15的掩模图案16c及投影透镜18，将激光束14向薄膜晶体管20的第三区域照射。其结果是，薄膜晶体管20的第三区域的非晶硅薄膜21被瞬间加热而熔融，成为图8(c)的多晶硅薄膜22c。然后，在激光照射装置10的激光束14的照射停止的期间，使玻璃基板30移动规定的距离“H”。
接下来，激光照射装置10在第四工序中，使用投影掩模图案15的掩模图案16d及投影透镜18，将激光束14向薄膜晶体管20的第三区域照射。其结果是，薄膜晶体管20的第四区域的非晶硅薄膜21被瞬间加热而熔融，成为图8(d)的多晶硅薄膜22d。
如上所述，在本发明的第二实施方式中，使用投影透镜18，在薄膜晶体管20上设置多个多晶硅薄膜22。其结果是，在玻璃基板30所包含的多个薄膜晶体管20的各个薄膜晶体管20中，源极23与漏极24之间的电子迁移率成为其偏差被平均化了的值。因此，在本发明的第二实施方式中，由于多个薄膜晶体管20的各自的特性的偏差减少，因此能够抑制液晶显示装置的液晶的显示不均的产生。
需要说明的是，在以上的说明中，在“垂直”、“平行”、“平面”、“正交”等记载存在的情况下，这些记载不是严格的意思。即，“垂直”、“平行”、“平面”、“正交”是容许设计上或制造上等的公差或误差而“实质上垂直”、“实质上平行”、“实质上平面”、“实质上正交”这样的意思。需要说明的是，在此的公差或误差是指不脱离本发明的结构、作用、效果的范围内的单位的情况。
另外，在以上的说明中，外观上的尺寸或大小有“相同”、“相等”、“不同”等的记载的情况下，这些记载不是严格的意思。即，“相同”、“相等”、“不同”是容许设计上或制造上等的公差或误差而“实质上相同”、“实质上相等”、“实质上不同”这样的意思。需要说明的是，在此的公差或误差是指不脱离本发明的结构、作用、效果的范围内的单位的情况。
虽然基于各附图或实施方式而说明了本发明，但是应留意的是如果是本领域技术人员则基于本公开容易进行各种变形或修正的情况。因此，应留意的是这些变形或修正包含于本发明的范围。例如，各手段、各步骤等所包含的功能等能够在逻辑上不矛盾地再配置，可以将多个手段或步骤等组合成1个或者分割。而且，可以将上述实施方式所示的结构适当组合。
符号说明
10 激光照射装置
11 激光束光源
12 耦合光学系统
13 微透镜阵列
14 激光束
15 投影掩模图案
16 透射区域
17 微透镜
18 投影透镜
20 薄膜晶体管
21 非晶硅薄膜
22 多晶硅薄膜
23 源极
24 漏极
25 区域
30 玻璃基板

Claims (11)

1.一种激光照射装置，其中，具备：
光源，其产生激光束；及
投影透镜，其向被覆于薄膜晶体管的非晶硅薄膜的互不相同的多个区域照射所述激光束，
所述投影透镜以所述薄膜晶体管的源电极与漏电极之间通过多个沟道区域并联连接的方式向所述非晶硅薄膜的所述互不相同的多个区域照射所述激光束。
2.根据权利要求1所述的激光照射装置，其特征在于，
所述投影透镜向所述非晶硅薄膜的所述互不相同的多个区域照射所述激光束，对该非晶硅薄膜进行激光退火而形成多晶硅薄膜。
3.根据权利要求1或2所述的激光照射装置，其特征在于，
所述投影透镜对所述互不相同的多个区域分别照射规定次数的所述激光束。
4.根据权利要求1～3中任一项所述的激光照射装置，其特征在于，
所述投影透镜为多个微透镜。
5.根据权利要求4所述的激光照射装置，其特征在于，
所述激光照射装置还具备多个投影掩模，该多个投影掩模配置在所述多个微透镜上，并设有与所述互不相同的多个区域对应的激光束的透射区域，
所述多个投影掩模分别被分配给至少一个微透镜。
6.一种薄膜晶体管，其中，包括：
形成在玻璃基板上的源电极及漏电极；及
形成在所述源电极与所述漏电极之间的多个沟道区域，
所述多个沟道区域是分别由对非晶硅薄膜进行激光退火而成的多晶硅薄膜形成的，
所述源电极与所述漏电极通过所述多个沟道区域而并联连接。
7.根据权利要求6所述的薄膜晶体管，其特征在于，
所述多个沟道区域分别为相互相同的宽度。
8.一种薄膜晶体管的制造方法，其中，包括：
第一步骤，在该第一步骤中，向非晶硅薄膜的第一区域照射激光束，从而形成多晶硅薄膜，其中，非晶硅薄膜被覆于薄膜晶体管所包含的源电极与漏电极之间；及
第二步骤，在该第二步骤中，向所述第一区域照射了所述激光束之后，向所述非晶硅薄膜的第二区域照射所述激光束，从而形成所述多晶硅薄膜，
在所述第二步骤中，以所述源电极与所述漏电极之间通过多个所述多晶硅薄膜并联连接的方式，向所述非晶硅薄膜中的与所述第一区域不同的所述第二区域照射所述激光束。
9.根据权利要求8所述的薄膜晶体管的制造方法，其特征在于，
在所述第一步骤及所述第二步骤中，向所述非晶硅薄膜照射所述激光束，对该非晶硅薄膜进行激光退火，由此形成所述多晶硅薄膜。
10.根据权利要求8或9所述的薄膜晶体管的制造方法，其特征在于，
在所述第一步骤中，对于所述第一区域使用第一微透镜照射所述激光束，
在所述第二步骤中，对于所述第二区域使用第二微透镜照射所述激光束。
11.根据权利要求8～10中任一项所述的薄膜晶体管的制造方法，其特征在于，
在所述第一步骤中，经由设有与所述第一区域对应的透射区域的第一投影掩模，将所述激光束向所述非晶硅薄膜照射，
在所述第二步骤中，经由设有与所述第二区域对应的透射区域的第二投影掩模，将所述激光束向所述非晶硅薄膜照射。
CN201780039956.4A 2016-07-20 2017-04-20 激光照射装置、薄膜晶体管及薄膜晶体管的制造方法 Withdrawn CN109417034A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-142773 2016-07-20
JP2016142773A JP6781872B2 (ja) 2016-07-20 2016-07-20 レーザ照射装置および薄膜トランジスタの製造方法
PCT/JP2017/015885 WO2018016146A1 (ja) 2016-07-20 2017-04-20 レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
CN109417034A true CN109417034A (zh) 2019-03-01

Family

ID=60993188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780039956.4A Withdrawn CN109417034A (zh) 2016-07-20 2017-04-20 激光照射装置、薄膜晶体管及薄膜晶体管的制造方法

Country Status (6)

Country Link
US (1) US10608115B2 (zh)
JP (1) JP6781872B2 (zh)
KR (1) KR20190029602A (zh)
CN (1) CN109417034A (zh)
TW (1) TW201812924A (zh)
WO (1) WO2018016146A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11004682B2 (en) * 2016-12-15 2021-05-11 Sakai Display Products Corporation Laser annealing apparatus, laser annealing method, and mask
US20200402823A1 (en) * 2018-03-07 2020-12-24 Sakai Display Products Corporation Laser annealing device, laser annealing method, and active matrix substrate production method
CN110137261A (zh) * 2018-10-29 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN109742024B (zh) * 2019-01-02 2021-01-26 京东方科技集团股份有限公司 激光退火方法和阵列基板
CN109801837A (zh) * 2019-02-02 2019-05-24 京东方科技集团股份有限公司 驱动背板的激光退火工艺及掩膜版
WO2024122922A1 (ko) * 2022-12-06 2024-06-13 (주)알엔알랩 기판 구조체에 대한 스캐닝 방식에 따른 레이저 열처리 방법 및 이를 적용한 전자 소자의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297751A (ja) * 2002-01-28 2003-10-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN1514469A (zh) * 2002-12-30 2004-07-21 Lg.������Lcd��ʽ���� 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
CN1630027A (zh) * 2003-11-19 2005-06-22 三星电子株式会社 结晶用掩模、结晶方法及包括该结晶方法的制造薄膜晶体管阵列面板的方法
US20120220140A1 (en) * 2009-11-05 2012-08-30 Koichi Kajiyama Device and method for forming low-temperature polysilicon film
JP2016100537A (ja) * 2014-11-25 2016-05-30 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100492152B1 (ko) * 2002-12-31 2005-06-01 엘지.필립스 엘시디 주식회사 실리콘 결정화방법
TW200541079A (en) * 2004-06-04 2005-12-16 Adv Lcd Tech Dev Ct Co Ltd Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297751A (ja) * 2002-01-28 2003-10-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN1514469A (zh) * 2002-12-30 2004-07-21 Lg.������Lcd��ʽ���� 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
CN1630027A (zh) * 2003-11-19 2005-06-22 三星电子株式会社 结晶用掩模、结晶方法及包括该结晶方法的制造薄膜晶体管阵列面板的方法
US20120220140A1 (en) * 2009-11-05 2012-08-30 Koichi Kajiyama Device and method for forming low-temperature polysilicon film
JP2016100537A (ja) * 2014-11-25 2016-05-30 株式会社ブイ・テクノロジー 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置

Also Published As

Publication number Publication date
WO2018016146A1 (ja) 2018-01-25
US20190157462A1 (en) 2019-05-23
US10608115B2 (en) 2020-03-31
TW201812924A (zh) 2018-04-01
JP2018014401A (ja) 2018-01-25
JP6781872B2 (ja) 2020-11-11
KR20190029602A (ko) 2019-03-20

Similar Documents

Publication Publication Date Title
CN109417034A (zh) 激光照射装置、薄膜晶体管及薄膜晶体管的制造方法
JP6471379B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及びレーザアニール装置
WO2016186043A1 (ja) レーザアニール方法、レーザアニール装置及び薄膜トランジスタの製造方法
US20200176284A1 (en) Laser irradiation device, method of manufacturing thin film transistor, and projection mask
US20190287790A1 (en) Laser irradiation apparatus and method of manufacturing thin film transistor
US10896817B2 (en) Laser irradiation apparatus, thin film transistor, and method of manufacturing thin film transistor
US10840095B2 (en) Laser irradiation device, thin-film transistor and thin-film transistor manufacturing method
US20200020530A1 (en) Laser irradiation device, method of manufacturing thin film transistor, program, and projection mask
WO2019146354A1 (ja) レーザ照射装置、投影マスク及びレーザ照射方法
CN105185694A (zh) 多晶硅薄膜形成方法、掩膜版、多晶硅薄膜和薄膜晶体管
US20200171601A1 (en) Laser irradiation device, method of manufacturing thin film transistor, program, and projection mask
US20200168642A1 (en) Laser irradiation device, projection mask, laser irradiation method, and program
US20200194260A1 (en) Laser irradiation device, laser irradiation method and projection mask
WO2019111362A1 (ja) レーザ照射装置、レーザ照射方法、および、投影マスク
WO2019107108A1 (ja) レーザ照射装置、レーザ照射方法及び投影マスク

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Kanagawa, Japan

Applicant after: V Technology Co., Ltd.

Address before: Kanagawa, Japan

Applicant before: V Science and Technology Co., Ltd.

WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20190301