JP2003297751A - 半導体装置及び半導体装置の作製方法 - Google Patents

半導体装置及び半導体装置の作製方法

Info

Publication number
JP2003297751A
JP2003297751A JP2003018377A JP2003018377A JP2003297751A JP 2003297751 A JP2003297751 A JP 2003297751A JP 2003018377 A JP2003018377 A JP 2003018377A JP 2003018377 A JP2003018377 A JP 2003018377A JP 2003297751 A JP2003297751 A JP 2003297751A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
island
laser
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003018377A
Other languages
English (en)
Other versions
JP2003297751A5 (ja
JP4312466B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Atsuo Isobe
敦生 磯部
Hidekazu Miyairi
秀和 宮入
Koichiro Tanaka
幸一郎 田中
Mai Akiba
麻衣 秋葉
Chiho Kokubo
千穂 小久保
Akihisa Shimomura
明久 下村
Tatsuya Arao
達也 荒尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003018377A priority Critical patent/JP4312466B2/ja
Publication of JP2003297751A publication Critical patent/JP2003297751A/ja
Publication of JP2003297751A5 publication Critical patent/JP2003297751A5/ja
Application granted granted Critical
Publication of JP4312466B2 publication Critical patent/JP4312466B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 TFTのチャネル形成領域に粒界が形成され
るのを防ぎ、粒界によってTFTの移動度が著しく低下
したり、オン電流が低減したり、オフ電流が増加したり
するのを防ぐことができるレーザー結晶化法を用いた、
半導体装置の作製方法及び該作製方法を用いて作製され
た半導体装置の提供を課題とする。 【解決手段】 ストライプ状(縞状)または矩形の凹凸
を設ける。そして、該絶縁膜上に形成された半導体膜に
対し、絶縁膜のストライプの凹凸に沿って、または矩形
の長軸か短軸の方向に沿って、連続発振のレーザー光を
照射する。なおこのとき、連続発振のレーザー光を用い
るのが最も好ましいが、パルス発振のレーザー光を用い
ても良い。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、結晶構造を有する
半導体膜を用いて形成される半導体装置及びその作製方
法に係り、絶縁表面上に形成された結晶性半導体膜でチ
ャネル形成領域を含む島状の半導体領域を形成した電界
効果型トランジスタ、特に薄膜トランジスタを含む半導
体装置及びその作製方法に関する。
【0002】
【従来の技術】近年、基板上にTFTを形成する技術が
大幅に進歩し、アクティブマトリクス型の半導体表示装
置への応用開発が進められている。特に、多結晶半導体
膜を用いたTFTは、従来の非晶質半導体膜を用いたT
FTよりも電界効果移動度(モビリティともいう)が高
いので、高速動作が可能である。そのため、従来基板の
外に設けられた駆動回路で行っていた画素の制御を、画
素と同一の基板上に形成した駆動回路で行うことが可能
である。
【0003】ところで半導体装置に用いる基板は、コス
トの面から単結晶シリコン基板よりも、ガラス基板が有
望視されている。そしてガラス等による絶縁基板上に非
晶質珪素膜を形成し、レーザ処理により結晶化させる技
術が知られている。ガラス基板は耐熱性に劣り、熱変形
しやすい。そのため、ガラス基板上にポリシリコンTF
Tを形成する場合において、半導体膜の結晶化にレーザ
アニールを用いることは、ガラス基板の熱変形を避ける
のに非常に有効である。その結晶性珪素膜を用いて作製
される薄膜トランジスタ(以下、TFTと記す)は、例
えば、液晶表示装置等に応用されている。
【0004】レーザアニールの特徴は、輻射加熱或いは
伝導加熱を利用するアニール法と比較して処理時間を大
幅に短縮できることや、半導体又は半導体膜を選択的、
局所的に加熱して、基板に殆ど熱的損傷を与えないこと
などが上げられている。
【0005】なお、ここでいうレーザアニール法とは、
半導体基板又は半導体膜に形成された損傷層を再結晶化
する技術や、基板上に形成された半導体膜を結晶化させ
る技術、結晶構造を有する半導体膜(結晶性半導体膜)
の結晶性を向上させる技術等を指している。また、半導
体基板又は半導体膜の平坦化や表面改質に適用される技
術も含んでいる。適用されるレーザ発振装置は、エキシ
マレーザに代表される気体レーザ発振装置、YAGレー
ザに代表される固体レーザ発振装置であり、レーザ光の
照射によって半導体の表面層を数十ナノ〜数十マイクロ
秒程度のごく短時間加熱して結晶化させるものとして知
られている。
【0006】レーザ光の照射による非晶質半導体膜の結
晶化の一例は、下記特許文献1で開示されているよう
に、レーザ光の走査速度をビームスポット径×5000
/秒以上として高速走査により非晶質半導体膜を完全な
溶融状態に至らしめることなく多結晶化するものや、下
記特許文献2には島状に形成された半導体領域に、引き
延ばされたレーザ光を照射して実質に単結晶領域を形成
する技術が開示されている。或いは下記特許文献3に開
示のレーザ処理装置のように光学系にて線状にビームを
加工して照射する方法が知られている。
【0007】さらに、下記特許文献4に開示されている
ようにNd:YVO4レーザなど固体レーザ発振装置を
用いて、その第2高調波であるレーザ光を非晶質半導体
膜に照射して、従来に比べ結晶粒径の大きい結晶性半導
体膜を形成し、TFTを作製する技術が開示されてい
る。
【0008】
【特許文献1】特開昭62−104117号公報(第9
2頁)
【0009】
【特許文献2】米国特許4,330,363号明細書(Fig.
4)
【0010】
【特許文献3】特開平8−195357号公報(第3−
4頁、第1−5図)
【0011】
【特許文献4】特開2001−144027号公報(第
4頁)
【0012】絶縁表面上に単結晶半導体膜を形成する試
みは古くから成され、より積極的な試みとしてグラフォ
エピタキシー(graphoepitaxy)という技術が考案され
ている。グラフォエピタキシーは石英基板の表面に段差
を形成し、この上に非晶質半導体膜又は多結晶半導体膜
を形成してから、レーザービームやヒーターで加熱さ
せ、石英基板上に形成された段差形状を核として、エピ
タキシャル的な成長層を形成するという技術である。こ
の技術は例えば非特許文献1等に開示されている。
【0013】
【非特許文献1】J. Vac. Sci. Technol.,"Grapho-epit
axy of silicon on fused silica using surface micro
patterns and laser crystallization", 16(6),1979,pp
1640-1643.
【0014】また、例えば非特許文献2にも、グラフォ
エピタキシーと呼ばれる半導体膜の結晶化技術について
開示されている。これは人為的に作られた非晶質基板表
面のレリーフ格子(surface relief grating)の誘導に
よって半導体膜のエピ成長を試みるものであった。上記
非特許文献3には、グラフォエピタキシーの技術とは、
絶縁膜の表面に段差を設け、該絶縁膜上に形成された半
導体膜に加熱又はレーザー光の照射等の処理を施すこと
で、該半導体膜の結晶をエピタキシャル成長させること
が開示されている。
【0015】
【非特許文献2】M. W. Geis, et al.,"CRYSTALLINE SI
LICON ON INSULATORS BY GRAPHOEPITAXY"Technical Dig
est of International Electron Devices Meeting, 197
9, pp.210.
【0016】
【発明が解決しようとする課題】レーザはその発振方法
により、パルス発振と連続発振の2種類に大別される。
パルス発振のレーザは出力エネルギーが比較的高いた
め、レーザビームの大きさを数cm2以上として量産性
を上げることができる。特に、レーザビームの形状を光
学系を用いて加工し、長さ10cm以上の線状にする
と、基板へのレーザ光の照射を効率的に行うことがで
き、量産性をさらに高めることができる。そのため、半
導体膜の結晶化には、パルス発振のレーザを用いるのが
主流となりつつあった。
【0017】しかし近年では、半導体膜の結晶化におい
てパルス発振のレーザよりも連続発振のレーザを用いる
方が、半導体膜内に形成される結晶の粒径が大きくなる
ことが見出された。半導体膜内の結晶粒径が大きくなる
と、該半導体膜を用いて形成されるTFTの移動度が高
くなる。そのため、連続発振のレーザはにわかに脚光を
浴び始めている。
【0018】パルス発振と連続発振とに大別されるレー
ザアニール法を用いて作製される結晶性半導体膜は、一
般的に複数の結晶粒が集合して形成される。その結晶粒
の位置と大きさはランダムなものであり、結晶粒の位置
や大きさを指定して結晶性半導体膜を形成する事は難し
い。そのため前記結晶性半導体膜を島状にパターニング
することで形成された活性層中には、結晶粒の界面(粒
界)が存在することがある。
【0019】結晶粒内と異なり、粒界には非晶質構造や
結晶欠陥などに起因する再結合中心や捕獲中心が無数に
存在している。この捕獲中心にキャリアがトラップされ
ると、粒界のポテンシャルが上昇し、キャリアに対して
障壁となるため、キャリアの電流輸送特性が低下するこ
とが知られている。よって、TFTの活性層、特にチャ
ネル形成領域中に粒界が存在すると、TFTの移動度が
著しく低下したり、オン電流が低減したり、また粒界に
おいて電流が流れるためにオフ電流が増加したりと、T
FTの特性に重大な影響を及ぼす。また同じ特性が得ら
れることを前提に作製された複数のTFTにおいて、活
性層中の粒界の有無によって特性がばらついたりする。
【0020】半導体膜にレーザ光を照射したときに、得
られる結晶粒の位置と大きさがランダムになるのは、以
下の理由による。レーザ光の照射によって完全溶融した
液体半導体膜中に固相核生成が発生するまでには、ある
程度の時間が掛かる。そして時間の経過と共に、完全溶
融領域において無数の結晶核が発生し、該結晶核からそ
れぞれ結晶が成長する。この結晶核の発生する位置は無
作為であるため、不均一に結晶核が分布する。そして、
互いの結晶粒がぶつかり合ったところで結晶成長が終了
するため、結晶粒の位置と大きさはランダムなものとな
る。
【0021】よって、TFTの特性に重大な影響を及ぼ
すチャネル形成領域を、粒界の影響を排除して単一の結
晶粒で形成することが理想的であるが、粒界の存在しな
い結晶質珪素膜をレーザアニール法で形成するのは殆ど
不可能であった。そのためレーザアニール法を用いて結
晶化された結晶質珪素膜を活性層とするTFTで、単結
晶シリコン基板に作製されるMOSトランジスタの特性
と同等なものは、今日まで得られていない。
【0022】欠陥や結晶粒界又は結晶亜粒界が少なく、
且つ、配向の揃った高品質の結晶性半導体膜を絶縁表面
上に形成するためには、帯域溶融法などとして知られて
いるように単結晶基板上の半導体膜を高温に加熱して溶
融状態としてから再結晶化する方法が主流であった。
【0023】公知のグラフォエピタキシー技術のように
下地の段差を利用しているので、その段差に沿って結晶
が成長し、形成された単結晶半導体膜の表面にその段差
が残ることが問題であると考えられている。さらに、歪
み点が比較的低いガラス基板上にグラフォエピタキシー
を用いて単結晶半導体膜を形成することは出来なかっ
た。
【0024】いずれにしても、結晶化によって起こる半
導体の体積収縮、下地との熱応力や格子不整合などによ
る欠陥、結晶粒界又は亜粒界の存在しない結晶性半導体
膜を形成することは出来なかった。よって、張り合わせ
SOI(Silicon on Insulator)を省いては、絶縁表面上
に形成され、結晶化又は再結晶化された結晶性半導体膜
をもって、単結晶基板に形成されるMOSトランジスタ
と同等の品質を得ることはできなかった。
【0025】本発明は上記問題点に鑑みなされたもので
あり、絶縁表面上に、少なくともチャネル長方向と交差
する結晶粒界又は結晶亜粒界が可能な限り存在しない結
晶性半導体膜を形成し、高速で電流駆動能力の高い半導
体素子により構成される半導体装置の提供を課題とす
る。
【0026】またTFTのチャネル形成領域に粒界が形
成されるのを防ぎ、粒界によってTFTの移動度が著し
く低下したり、オン電流が低減したり、オフ電流が増加
したりするのを防ぐことができるレーザ結晶化法を用い
た、半導体装置の作製方法及び該作製方法を用いて作製
された半導体装置の提供を課題とする。
【0027】
【課題を解決するための手段】本発明者らは、凹凸を有
する絶縁膜上に半導体膜を形成し、該半導体膜にレーザ
光を照射すると、結晶化された半導体膜の、絶縁膜の凸
部上に位置する部分において選択的に粒界が形成される
ことを見出した。
【0028】図19に、凹凸を有する絶縁膜上に形成さ
れた200nmの非単結晶半導体膜に、連続発振のレー
ザ光を走査速度が5cm/secとなるように照射した
ときの、レーザ光の走査方向と垂直な方向におけるTE
Mの断面像を示す。図19(A)において、8001及
び8002は絶縁膜に形成された凸部である。そして結
晶化された半導体膜8004は、凸部8001、800
2の上部において粒界8003を有している。
【0029】図19(B)に、図19(A)に示したT
EMの断面像を模式的に図示する。図19(B)に示す
とおり、凸部8001、8002の上部において粒界8
003が形成されている。本発明者らは、これはレーザ
光の照射により一次的に半導体膜が溶融することで、絶
縁膜の上部に位置していた半導体膜が凹部の底部方向に
向かって体積移動し、そのため凸部の上に位置する半導
体膜が薄くなり、応力に耐えられなくて粒界が生じたの
ではないかと考えた。そして、このように結晶化された
半導体膜は、凸部の上部において粒界が選択的に形成さ
れる一方、凹部(点線で示す領域)8001、8002
に位置する部分には粒界が形成されにくい。なお凹部
は、凸部が形成されていない窪んだ領域を指す。
【0030】そこで本発明者らは、意図的に該半導体膜
に応力が集中的にかかる部分を形成することで、粒界が
形成される位置を選択的に定めることができるのではな
いかと考えた。本発明では、基板上に凹凸を設けた絶縁
膜を形成し、該絶縁膜上に半導体膜を形成することで、
レーザ光による結晶化の際に、該半導体膜に応力が集中
的にかかる部分を選択的に形成する。具体的には、該半
導体膜に凹凸を設ける。そして、該半導体膜に形成され
た凹凸の長手方向に沿って、連続発振のレーザ光を照射
する。なおこのとき、連続発振のレーザ光を用いるのが
最も好ましいが、パルス発振のレーザ光を用いても良
い。なおレーザ光の走査方向に対して垂直な方向におけ
る凸部の断面は、矩形、三角形または台形であっても良
い。
【0031】上記構成により、レーザ光の照射による結
晶化の際、半導体膜の凸部上において粒界が選択的に形
成される。そして絶縁膜の凹部上に位置する半導体膜は
比較的粒界が形成されにくい、絶縁膜の凹部上に位置す
る半導体膜は結晶性が優れているが、必ずしも粒界を含
まないわけではない。しかし、たとえ粒界が存在したと
しても絶縁膜の凸部上に位置する半導体膜に比較する
と、その結晶粒は大きく、結晶性が比較的優れたものと
言える。よって、絶縁膜の形状を設計した段階で、半導
体膜の粒界の形成される位置をある程度予測することが
できる。つまり本発明では粒界が形成される位置を選択
的に定めることができるので、活性層、より望ましくは
チャネル形成領域に粒界がなるべく含まれないように、
活性層をレイアウトすることが可能になる。
【0032】本発明では、絶縁膜の凹部上に位置する半
導体膜を、TFTの活性層として積極的に用いること
で、TFTのチャネル形成領域に粒界が形成されるのを
防ぐことができ、粒界によってTFTの移動度が著しく
低下したり、オン電流が低減したり、オフ電流が増加し
たりするのを防ぐことができる。なお、どこまでを凸部
または凹部のエッジ近傍としてパターニングで除去する
かは、設計者が適宜定めることができる。
【0033】また上記問題点を解決するために本発明
は、絶縁表面を有する基板上に開口部が設けられた絶縁
膜を形成し、絶縁膜及び該開口部に非単結晶半導体膜を
形成し、非単結晶半導体膜を溶融して結晶化又は再結晶
化することにより、その開口部を充填する形態で結晶性
半導体膜を形成するものであり、該開口部を充填する結
晶性半導体膜とゲート電極とがゲート絶縁膜を介して重
畳するように形成する各段階を有することを特徴とする
ものである。
【0034】当該開口部は絶縁基板の表面をエッチング
処理して形成しても良いし、酸化珪素、窒化珪素、又は
酸窒化珪素膜等を用い、それをエッチング処理して開口
部を形成しても良い。開口部は、薄膜トランジスタのチ
ャネル形成領域を含む島状の半導体領域の配置に合わせ
て形成されるべきものであり、少なくともチャネル形成
領域に合致するように形成されていることが望ましい。
【0035】非単結晶半導体膜は、プラズマCVD法、
スパッタリング法、減圧CVD法で形成される非晶質半
導体膜又は多結晶半導体膜、或いは、固相成長により形
成された多結晶半導体膜などが適用される。尚、本発明
でいう非晶質半導体膜とは、狭義の意味で完全な非晶質
構造を有するものだけではなく、微細な結晶粒子が含ま
れた状態、又はいわゆる微結晶半導体膜、局所的に結晶
構造を含む半導体膜を含む。代表的には非晶質シリコン
膜が適用され、その他に非晶質シリコンゲルマニウム
膜、非晶質シリコンカーバイト膜などを適用することも
できる。
【0036】非単結晶半導体膜を溶融して結晶化させる
手段としては、気体レーザ発振装置、固体レーザ発振装
置を光源とするパルス発振又は連続発振レーザ光を適用
する。照射するレーザ光は光学系にて線状に集光された
ものであり、その強度分布が長手方向において均一な領
域を有し、短手方向に分布を持っていても良く、光源と
して用いるレーザ発振装置は、矩形ビーム固体レーザ発
振装置が適用され、特に好ましくは、スラブレーザ発振
装置が適用される。或いは、Nd、Yb、Tm、Hoを
ドープしたロッドを用いた固体レーザ発振装置であり、
特にYAG、YVO4、YLF、YAlO3などの結晶に
Nd、Tm、Hoをドープした結晶を使った固体レーザ
発振装置にスラブ構造増幅器を組み合わせたものでも良
い。スラブ材料としては、Nd:YAG、Nd:GGG
(ガドリニウム・ガリウム・ガーネット)、Nd:Gs
GG(ガドリニウム・スカンジウム・ガリウム・ガーネ
ット)等の結晶が使用される。スラブレーザでは、この
板状のレーザ媒質の中を、全反射を繰り返しながらジグ
ザグ光路で進む。
【0037】また、それに準ずる強光を照射しても良
い。例えば、ハロゲンランプ、キセノンランプ、高圧水
銀灯、メタルハライドランプ、エキシマランプから放射
される光を反射鏡やレンズ等により集光したエネルギー
密度の高い光であっても良い。
【0038】線状に集光及び拡張されたレーザ光又は強
光は非単結晶半導体膜に照射し、かつ、レーザ光の照射
位置と単結晶半導体膜が形成された基板とを相対的に動
かして、レーザ光が一部又は全面を走査することにより
非単結晶半導体膜の溶融と結晶化又は再結晶化が成され
る。レーザ光の走査方向は、開口部の長手方向又はチャ
ネル長方向に沿って行うのが望ましい。これによりレー
ザ光の走査方向に沿って結晶が成長し、結晶粒界又は結
晶亜粒界がチャネル長方向と交差することを防ぐことが
できる。しかし本発明は必ずしもこれに限定されない。
【0039】上記の如く作製される本発明の半導体装置
は、絶縁表面を有する基板上に開口部が形成された絶縁
膜が設けられ、基板上に形成された結晶性半導体膜は前
記開口部を充填する領域を有し、当該充填領域にチャネ
ル形成領域が備えられていることを特徴としている。
【0040】また他の構成は、絶縁表面を有する基板上
にチャネル長方向に延在する開口部が形成された絶縁膜
が設けられ、基板上に形成された結晶性半導体膜は前記
開口部を充填する領域を有し、当該充填領域にチャネル
形成領域が備えられていて、開口部は前記結晶性半導体
膜と同じかそれ以上の深さを有していることを特徴とし
ている。
【0041】また他の構成は、絶縁表面に形成された矩
形又は帯状に延在する開口部に結晶性半導体が設けられ
ていて、結晶性半導体とゲート電極とがゲート絶縁膜を
介して重畳していることを特徴としている。
【0042】また他の構成は、絶縁表面に形成されたチ
ャネル長方向に延在する開口部に結晶性半導体が設けら
れていて、結晶性半導体とゲート電極とがゲート絶縁膜
を介して重畳していることを特徴としている。
【0043】開口部の深さを半導体膜の厚さと同程度か
それ以上とすることにより、レーザ光又は強光の照射に
より溶融した半導体が表面張力により開口部(即ち凹
部)に凝集して固化する。その結果、凸部にある半導体
膜の厚さは薄くなり、そこに応力歪みを集中させること
ができる。また開口部の側面は結晶方位をある程度規定
する効力を持つ。開口部の側面の角度は基板表面に対し
て5〜120度、好ましくは80〜100度で形成す
る。
【0044】半導体膜がレーザ光又は強光の照射により
溶融した後、固化を開始するのは開口部の底面と側面と
が交わる領域からであり、ここから結晶成長が始まる。
例えば、図17に示すように絶縁膜(1)と絶縁膜
(2)により段差形状が形成された系においてA〜D点
における熱解析シミュレーションを行った結果、図18
のような特性が得られている。熱の逃げる場所として
直下の絶縁膜(2)と側面に存在する絶縁膜(1)の両
方があるため、B点が最も早く温度が下がることにな
る。以降、A点、C点、D点の順である。このシミュレ
ーション結果は側壁の角度が45度の場合であるが、9
0度の場合にも定性的には同様な現象が考えられる。
【0045】即ち、半導体膜を一旦溶融状態とし、表面
張力により絶縁表面上に形成した開口部に凝集させ、開
口部の底部と側壁の概略交点から結晶成長させることに
より結晶化に伴い発生する歪みを開口部以外の領域に集
中させることができる。即ち、開口部に充填されるよう
に形成した結晶性半導体膜においては歪みから開放する
ことができる。
【0046】なお、レーザ光のレーザビームのエッジの
近傍は、中央付近に比べて一般的にエネルギー密度が低
く、半導体膜の結晶性も劣る場合が多い。そのためレー
ザ光を走査する際に、後にTFTのチャネル形成領域と
なる部分と、その軌跡のエッジとが重ならないようにす
るのが望ましい。
【0047】そこで本発明では、まず設計の段階で得ら
れた、基板上面から見た絶縁膜または半導体膜の形状の
データ(パターン情報)を記憶手段に記憶する。そして
そのパターン情報と、レーザ光のレーザビームの走査方
向と垂直な方向における幅とから、少なくともTFTの
チャネル形成領域となる部分と、レーザ光の軌跡のエッ
ジとが重ならないように、レーザ光の走査経路を決定す
る。そして、マーカーを基準として基板の位置を合わ
せ、決定された走査経路にしたがってレーザ光を基板上
の半導体膜に対して照射する。
【0048】上記構成により、基板全体にレーザ光を照
射するのではなく、少なくとも必要不可欠な部分にのみ
レーザ光を走査するようにすることができる。よって、
不必要な部分にレーザ光を照射するための時間を省くこ
とができ、よって、レーザ光照射にかかる時間を短縮化
することができ、なおかつ基板の処理速度を向上させる
ことができる。また不必要な部分にレーザ光を照射し、
基板にダメージが与えられるのを防ぐことができる。
【0049】なお、マーカーは、基板を直接レーザ光等
によりエッチングすることで形成しても良いし、凹凸を
有する絶縁膜を形成する際に、同時に絶縁膜の一部にマ
ーカーを形成するようにしても良い。また、実際に形成
された絶縁膜または半導体膜の形状をCCD等の撮像素
子を用いて読み取り、データとして第1の記憶手段に記
憶し、第2の記憶手段に設計の段階で得られた絶縁膜ま
たは半導体膜のパターン情報を記憶し、第1の記憶手段
に記憶されているデータと、第2の記憶手段に記憶され
ているパターン情報とを照合することで、基板の位置合
わせを行うようにしても良い。
【0050】絶縁膜の一部にマーカーを形成したり、絶
縁膜の形状をマーカーとして用いることで、マーカー用
のマスクを1枚減らすことができ、なおかつ基板にレー
ザ光で形成するよりも、正確な位置にマーカーを形成す
ることができ、位置合わせの精度を向上させることがで
きる。
【0051】なお、レーザ光のエネルギー密度は、一般
的には完全に均一ではなく、レーザビーム内の位置によ
りその高さが変わる。本発明では、最低限チャネル形成
領域となる部分、より好ましくは凹部の平らな面全体ま
たは凸部の平らな面全体に、一定のエネルギー密度のレ
ーザ光を照射することが必要である。よって本発明で
は、レーザ光の走査により、均一なエネルギー密度を有
する領域が、最低限チャネル形成領域となる部分、より
好ましくは凹部の平らな面全体または凸部の平らな面全
体と完全に重なるような、エネルギー密度の分布を有す
るレーザビームを用いることが必要である。上記エネル
ギー密度の条件を満たすためには、レーザビームの形状
を、矩形または線形等にすることが望ましいと考えられ
る。
【0052】さらにスリットを介し、レーザビームのう
ちエネルギー密度の低い部分を遮蔽するようにしても良
い。スリットを用いることで、比較的均一なエネルギー
密度のレーザ光を凹部の平らな面全体または凸部の平ら
な面全体に照射することができ、結晶化を均一に行うこ
とができる。またスリットを設けることで、絶縁膜また
は半導体膜のパターン情報によって部分的にレーザビー
ムの幅を変えることができ、チャネル形成領域、さらに
はTFTの活性層のレイアウトにおける制約を小さくす
ることができる。なおレーザビームの幅とは、走査方向
と垂直な方向におけるレーザビームの長さを意味する。
【0053】また複数のレーザ発振装置から発振された
レーザ光を合成することで得られた1つのレーザビーム
を、レーザ結晶化に用いても良い。上記構成により、各
レーザ光のエネルギー密度の低い部分を補い合うことが
できる。
【0054】また半導体膜を成膜した後、大気に曝さな
いように(例えば希ガス、窒素、酸素等の特定されたガ
ス雰囲気または減圧雰囲気にする)レーザ光の照射を行
い、半導体膜を結晶化させても良い。上記構成により、
クリーンルーム内における分子レベルでの汚染物質、例
えば空気の清浄度を高めるためのフィルター内に含まれ
るボロン等が、レーザ光による結晶化の際に半導体膜に
混入するのを防ぐことができる。
【0055】なお、従来のグラフォエピタキシー(grap
hoepitaxy)と呼ばれる半導体膜の結晶化技術は、人為
的に作られた非晶質基板表面のレリーフ格子(surface
relief grating)の誘導によって半導体膜のエピ成長を
試みるものであった。このグラフォエピタキシーに関す
る技術は、上記非特許文献2等に記載されている。上記
論文等には、グラフォエピタキシーの技術とは、絶縁膜
の表面に段差を設け、該絶縁膜上に形成された半導体膜
に加熱又はレーザ光の照射等の処理を施すことで、該半
導体膜の結晶をエピタキシャル成長させることが開示さ
れている。しかし、エピタキシャル成長に必要な温度
は、少なくとも700℃程度は必要であり、ガラス基板
上においてエピタキシャル成長を行おうとすると、絶縁
膜の凹部または凸部のエッジ近傍において半導体膜に粒
界が形成されてしまう。本発明では、アイランドのマス
クをレイアウトして、該アイランドとなる部分における
結晶性を高められるように、絶縁膜の凹部または凸部の
形状及びエッジの位置を、アイランドのレイアウトに合
わせて設計する。具体的には凹部または凸部のエッジ及
び凹部または凸部のエッジ間の中央付近と、アイランド
とが重ならないように、凹部または凸部の形状、サイズ
等を定める。そしてアイランドのレイアウトに合わせて
設計された絶縁膜を用い、意図的に粒界の位置を選択的
に定める。そして該半導体膜の選択的に形成された粒界
の存在する部分をパターニングにより除去し、結晶性の
比較的優れている部分をアイランドとして用いる。よっ
て本発明において開示する技術は、従来のグラフォエピ
タキシーと、段差を設けた絶縁膜上に半導体膜を形成
し、該段差を用いて半導体膜を結晶化させる点では一致
しているが、従来のグラフォエピタキシーには段差を用
いて粒界の位置を制御し、アイランド内の粒界を少なく
するという概念は含まれておらず、本発明とは似て非な
るものである。
【0056】
【発明の実施の形態】以下、図面を参照して本発明の実
施の態様について説明する。図1において示す斜視図
は、基板101上に第1絶縁膜102と帯状にパターン
形成された第2絶縁膜103〜105が形成された形態
を示している。ここでは、第2絶縁膜による帯状のパタ
ーンが3本示されているが、勿論その数に限定されるこ
とはない。基板は市販の無アルカリガラス基板、石英基
板、サファイア基板、単結晶又は多結晶半導体基板の表
面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で
被覆した基板を適用することができる。
【0057】帯状に形成される第2絶縁膜の幅W1は
0.1〜10μm(好ましくは0.5〜1μm)隣接する
第2絶縁膜の間隔W2は0.1〜5μm(好ましくは
0.5〜1μm)であり、第2絶縁膜の厚さdはその上
に形成する非単結晶半導体膜の厚さと同程度かそれ以上
の厚さをもって形成する。また、段差形状は規則的な周
期パターンである必要はなく、TFTのチャネル形成領
域を含む島状の半導体領域の配置及び形状に合わせて形
成すれば良い。よって、第2絶縁膜の長さLも限定はな
く、例えばTFTのチャネル形成領域を形成することが
できる程度の長さがあれば良い。
【0058】第1絶縁膜は、窒化珪素又は窒酸化珪素を
用いて形成する。また、第2絶縁膜は酸化珪素又は酸窒
化珪素を用いて形成する。酸化珪素はオルトケイ酸テト
ラエチル(Tetraethyl Ortho Silicate:TEOS)と
2とを混合しプラズマCVD法で形成することができ
る。窒酸化珪素膜はSiH4、NH3、N2O又は、Si
4、N2Oを原料として用いプラズマCVD法で形成す
ることができる。
【0059】図1の形態であるように、開口部による凹
凸形状を第1絶縁膜と第2絶縁膜により形成する場合に
は、エッチング加工における選択比を確保するために、
第2絶縁膜のエッチング速度が相対的に早くなるように
材料及び成膜条件を適宜調整することが望ましい。そし
て、第2絶縁膜で形成される開口部の側壁の角度は5〜
120度、好ましくは80〜100度の範囲で適宜設定
すれば良い。
【0060】図2で示すように、この第1絶縁膜102
と第2絶縁膜103〜105から成る表面上および開口
部を覆う非晶質半導体膜106を50〜200nmの厚さ
に形成する。非晶質半導体膜は、珪素、珪素とゲルマニ
ウムの化合物又は合金、珪素と炭素の化合物又は合金を
適用することができる。
【0061】そして、この非晶質半導体膜106に連続
発振レーザ光を照射して結晶化を行う。適用されるレー
ザ光は光学系にて線状に集光及び拡張されたものであ
り、その強度分布が長手方向において均一な領域を有
し、短手方向に分布を持っていても良く、光源として用
いるレーザ発振装置は、矩形ビーム固体レーザ発振装置
が適用され、特に好ましくは、スラブレーザ発振装置が
適用される。或いは、Nd、Tm、Hoをドープしたロ
ッドを用いた固体レーザ発振装置であり、特にYAG、
YVO4、YLF、YAlO3などの結晶にNd、Tm、
Hoをドープした結晶を使った固体レーザ発振装置にス
ラブ構造増幅器を組み合わせたものでも良い。そして、
図中に矢印で示すように、線状の長手方向に対し交差す
る方向に走査する。この時、下地絶縁膜に形成される帯
状のパターンの長手方向と平行な方向に走査することが
最も望ましい。尚、ここでいう線状とは、短手方向の長
さに対し、長手方向の長さの比が1対10以上のものを
もって言う。
【0062】スラブ材料としては、Nd:YAG、N
d:GGG(ガドリニウム・ガリウム・ガーネット)、
Nd:GsGG(ガドリニウム・スカンジウム・ガリウ
ム・ガーネット)等の結晶が使用される。スラブレーザ
では、この板状のレーザ媒質の中を、全反射を繰り返し
ながらジグザグ光路で進む。
【0063】また、連続発振レーザ光の波長は、非晶質
半導体膜の光吸収係数を考慮して400〜700nmであ
ることが望ましい。このような波長帯の光は、波長変換
素子を用いて基本波の第2高調波、第3高調波を取り出
すことで得られる。波長変換素子としてはADP(リン
酸二水素化アンモニウム)、Ba2NaNb515(ニオ
ブ酸バリウムナトリウム)、CdSe(セレンカドミウ
ム)、KDP(リン酸二水素カリウム)、LiNbO3
(ニオブ酸リチウム)、Se、Te、LBO、BBO、
KB5などが適用される。特にLBOを用いることが望
ましい。代表的な一例は、Nd:YVO4レーザ発振装置
(基本波1064nm)の第2高調波(532nm)を用い
る。また、レーザの発振モードはTEM00モードである
シングルモードを適用する。
【0064】最も適した材料として選ばれる珪素の場
合、吸収係数が103〜104cm-1である領域はほぼ可視
光域にある。ガラスなど可視光透過率の高い基板と、珪
素により30〜200nmの厚さをもって形成される非晶
質半導体膜を結晶化する場合、波長400〜700nmの
可視光域の光を照射することで、当該半導体領域を選択
的に加熱して、下地絶縁膜にダメージを与えずに結晶化
を行うことができる。具体的には、非晶質珪素膜に対
し、波長532nmの光の侵入長は概略100nm〜100
0nmであり、膜厚30nm〜200nmで形成される非晶質
半導体膜106の内部まで十分達することができる。即
ち、半導体膜の内側から加熱することが可能であり、レ
ーザ光の照射領域における半導体膜のほぼ全体を均一に
加熱することができる。
【0065】レーザ光の照射により溶融した半導体は、
表面張力が働いて開口部(凹部)に集まる。それにより
固化した状態では、図3で示すように表面がほぼ平坦に
なる。さらに結晶の成長端や結晶粒界又は結晶亜粒界は
第2絶縁膜上(凸部上)に形成される(図中ハッチング
で示す領域110)。こうして結晶性半導体膜107が
形成される。
【0066】その後図4で示すように、結晶性半導体膜
107をエッチングして島状の半導体領域108、10
9を形成する。この時、成長端や結晶粒界又は結晶亜粒
界が集中する領域110をエッチング除去することによ
り良質な半導体領域のみ残すことができる。そして、こ
の島状の半導体領域108、109の、特に開口部(凹
部)を充填する結晶性半導体を使ってチャネル形成領域
が位置せしめるようにゲート絶縁膜及びゲート電極を形
成する。このような各段階を経てTFTを完成させるこ
とができる。
【0067】図5は第1絶縁膜102及び第2絶縁膜1
03〜105により形成される開口部の溝(段差)の深
さ及び間隔と結晶成長の関係を模式的に説明する図であ
る。尚、図5で示す長さに関する符号に関し、t01:第
2絶縁膜上(凸部)の非晶質半導体膜の厚さ、t02:開
口部(凹部)の非晶質半導体膜の厚さ、t11:第2絶縁
膜上(凸部)の結晶性半導体膜の厚さ、t12:開口部
(凹部)の結晶性半導体膜の厚さ、d:第2絶縁膜の厚
さ(開口部の深さ)、W1:第2絶縁膜の幅、W2:開口
部の幅、である。
【0068】図5(A)は、d<t02、W1,W2≦1μm
の場合であり、開口部の溝の深さが非晶質半導体膜10
6よりも小さい場合には、溶融結晶化の過程を経ても開
口部に半導体が充填されることはなく結晶性半導体膜の
表面が平坦化されることはない。即ち、結晶性半導体膜
の下地の凹凸形状が概略保存されたまま残ってしまう。
【0069】図5(B)は、d≧t02、W1,W2≦1μm
の場合であり、開口部の溝の深さが非晶質半導体膜10
6とほぼ等しいかそれより大きい場合には、表面張力が
働いて開口部(凹部)に集まる。それにより固化した状
態では、図5(B)で示すように表面がほぼ平坦にな
る。この場合、t11<t12となり、膜厚が薄い部分12
0に応力が集中しここに歪みが蓄積され、また、結晶の
成長端が形成されることになる。
【0070】図5(C)は、d>>t02、W1,W2≦1
μmの場合であり、この場合は結晶性半導体膜107が
開口部を充填するように形成され、第2絶縁膜上には殆
ど残存しない。
【0071】図5(D)は、d≧t02、W1,W2>1μm
の場合であり、開口部の幅が広がると結晶性半導体膜が
開口部を充填して平坦化の効果はあるものの、開口部の
中央付近には結晶粒界や結晶亜粒界が発生してくる。ま
た、第2絶縁膜上にも同様に応力が集中しここに歪みが
蓄積され、また、結晶の成長端が形成される。これは、
間隔が広がることで応力緩和の効果が低減するためであ
ると推察される。
【0072】図5(E)は、d≧t02、W1,W2>>1
μmの場合であり、図5(D)の状態がさらに顕在化し
てくる。
【0073】以上、図5を用いて説明したように、半導
体素子を形成する場合、特にTFTを形成する場合に
は、図5(B)の条件が最も適していると考えられる。
【0074】以上の説明において、結晶性半導体膜を形
成する下地の凹凸形状は、第1絶縁膜と第2絶縁膜で形
成する一例を示したが、ここで示す形態に限定されず同
様な形状を有するものであれば良い。例えば、石英基板
の表面に直接開口部を形成して凹凸形状を設けても良
い。
【0075】図6は、結晶化に際し適用することのでき
るレーザ処理装置の構成の一例を示す。図6はレーザ発
振装置301、シャッター302、高変換ミラー303
〜306、スリット307、シリンドリカルレンズ30
8、309、載置台311、載置台311をX方向及び
Y方向に変位させる駆動手段312、313、当該駆動
手段をコントロールする制御手段314、予め記憶され
たプログラムに基づいてレーザ発振装置301や制御手
段314に信号を送る情報処理手段315等から成って
いるレーザ処理装置の構成を正面図と側面図により示す
ものである。
【0076】シリンドリカルレンズ308、309によ
り照射面の断面形状において線状に集光されるレーザ光
は、載置台311上の基板320表面に対し斜めに入射
させる。これは、非点収差などの収差により焦点位置が
ずれ、照射面またはその近傍において線状の集光面を形
成することができる。シリンドリカルレンズ308、3
09は合成石英製とすれば、高い透過率が得られ、レン
ズの表面に施されるコーティングは、レーザ光の波長に
対する透過率が99%以上を実現するために適用され
る。勿論、照射面の断面形状は線状に限定されず、矩形
状、楕円形又は長円形など任意な形状としても構わな
い。いずれにしても、短軸と長軸の比が、1対10〜1
対100の範囲に含まれるものを指している。また、波
長変換素子310は基本波に対する高調波を得るために
備えられている。
【0077】上述の如く、レーザ発振装置は矩形ビーム
固体レーザ発振装置が適用され、特に好ましくは、スラ
ブレーザ発振装置が適用される。或いは、YAG、YV
4、YLF、YAlO3などの結晶にNd、Tm、Ho
をドープした結晶を使った固体レーザ発振装置にスラブ
構造増幅器を組み合わせたものでも良い。スラブ材料と
しては、Nd:YAG、Nd:GGG(ガドリニウム・
ガリウム・ガーネット)、Nd:GsGG(ガドリニウ
ム・スカンジウム・ガリウム・ガーネット)等の結晶が
使用される。その他にも、連続発振可能な気体レーザ発
振装置、固体レーザ発振装置を適用することもできる。
連続発振固体レーザ発振装置としてはYAG、YV
4、YLF、YAlO3などの結晶にCr、Nd、E
r、Ho、Ce、Co、Ti又はTmをドープした結晶
を使ったレーザ発振装置を適用する。発振波長の基本波
はドープする材料によっても異なるが、1μmから2μm
の波長で発振する。より高い出力を得る為には、ダイオ
ード励起の固体レーザ発振装置が適用され、カスケード
接続されていても良い。
【0078】また、載置台311を駆動手段312、3
13により二軸方向に動かすことにより基板320のレ
ーザ処理を可能としている。一方の方向への移動は基板
320の一辺の長さよりも長い距離を1〜200cm/se
c、好ましくは5〜50cm/secの等速度で連続的に移動
させることが可能であり、他方へは線状ビームの長手方
向と同程度の距離を不連続にステップ移動させることが
可能となっている。レーザ発振装置301の発振と、載
置台311は、マイクロプロセッサを搭載した情報処理
手段315により同期して作動するようになっている。
【0079】載置台311は図中で示すX方向に直線運
動をすることにより、固定された光学系から照射される
レーザ光で基板全面の処理を可能としている。位置検出
手段316は基板320がレーザ光の照射位置にあるこ
とを検出して、その信号を情報処理手段315に伝送
し、情報処理手段315によりレーザ発振装置301の
発振動作とのタイミングを同期させている。つまり、基
板320がレーザ光の照射位置にない時は、レーザの発
振を止め、その寿命を延長させている。
【0080】このような構成のレーザ照射装置により基
板320に照射されるレーザ光は、図中に示すX方向又
はY方向に相対移動させることにより半導体膜の所望の
領域または全面を処理することができる。
【0081】以上のように、非晶質半導体膜に連続発振
レーザ光を照射する結晶化において、下地絶縁膜に段差
形状を設けることにより、その部分に結晶化に伴う歪み
又は応力を集中させることができ、活性層とする結晶性
半導体にその歪み又は応力がかからないようにすること
ができる。歪み又は応力から開放された結晶性半導体膜
にチャネル形成領域が配設されるようにTFTを形成す
ることにより、高速で電流駆動能力を向上させることが
可能となり、素子の信頼性を向上させることも可能とな
る。
【0082】また、図20を用いて、本発明で用いられ
るレーザ光の照射方法について説明する。
【0083】まず、図20(A)に示すように基板上に
絶縁膜からなる第1の下地膜9101を形成する。そし
て、第1の下地膜9101上に矩形状の絶縁膜からなる
第2の下地膜9102が形成され、第1及び第2の下地
膜9101、9102を覆うように、第3の下地膜91
03が形成されている。本実施の形態では、第1の下地
膜9101として窒化珪素を用い、第2の下地膜910
2として酸化珪素を用い、第3の絶縁膜9103として
酸化珪素膜を用いた。なお第1乃至第3の下地膜910
1〜9103の材料はこれに限定されず、後の工程にお
ける熱処理に耐え得る材料で、なおかつ後に形成される
半導体膜に、TFTの特性に悪影響を与えうるアルカリ
金属が混入するのを防ぐことができ、凹凸を形成するこ
とができる絶縁膜であれば良い。なおこの凹凸の形成の
仕方については、後段において詳しく説明する。また、
これらの他の絶縁膜を用いても良い。また2つ以上の膜
の積層構造であってもよい。
【0084】そして図20では第1乃至第3の下地膜を
区別して示しているが、3つの下地膜を合わせて下地膜
9104と総称する。なお、本実施の形態では3つの下
地膜を使って凹凸を有する下地膜9104を形成してい
るが、本発明で用いる下地膜の構成はこれに限定されな
い。
【0085】このとき、下地膜9104と同時に、下地
膜の一部を利用してマーカーを形成するようにしても良
い。
【0086】基板(図示せず)は、後の工程の処理温度
に耐えうる材質であれば良く、例えば石英基板、シリコ
ン基板、バリウムホウケイ酸ガラスまたはアルミノホウ
ケイ酸ガラスなどのガラス基板、金属基板またはステン
レス基板の表面に絶縁膜を形成した基板を用いることが
できる。また、処理温度に耐えうる程度に耐熱性を有す
るプラスチック基板を用いてもよい。
【0087】次に、下地膜9104を覆うように、半導
体膜9105を形成する。半導体膜9105は、公知の
手段(スパッタ法、LPCVD法、プラズマCVD法
等)により成膜することができる。なお、半導体膜は非
晶質半導体膜であっても良いし、微結晶半導体膜、結晶
性半導体膜であっても良い。また珪素だけではなくシリ
コンゲルマニウムを用いるようにしても良い。また、第
3の下地膜9103を成膜した後、大気開放せずに連続
的に成膜することで、半導体膜と下地膜との間に不純物
が混入するのを防ぐことができる。
【0088】なお、下地膜9104の凸部の形状及びそ
のサイズついては、設計者が適宜設定することができる
が、後に形成される半導体膜が凸部のエッジ近傍におい
て膜切れを起こさない程度の厚さに設定する必要があ
る。
【0089】次に、図20(B)に示すように、半導体
膜9105にレーザ光を照射する。レーザ光の照射によ
り、半導体膜9105は一次的に溶融し、白抜きの矢印
で示したように、凸部の上部から凹部に向かってその体
積が移動する。そして表面が平坦化され、なおかつ結晶
性が高められた半導体膜(LC後)9106が形成され
る。レーザ光のエネルギー密度は、レーザビームのエッ
ジの近傍において低くなっており、そのためエッジの近
傍は結晶粒が小さく、結晶の粒界に沿って突起した部分
(リッジ)が出現する。そのため、レーザ光のレーザビ
ームの軌跡のエッジと、チャネル形成領域となる部分ま
たは半導体膜9105の凹部上に位置する部分とが重な
らないように照射する。
【0090】なおレーザ光の走査方向は、下地膜910
4の凸部の長手方向と平行になるように定める。
【0091】本発明では公知のレーザを用いることがで
きる。レーザ光は連続発振であることが望ましいが、パ
ルス発振であってもある程度本発明の効果を得ることが
できると考えられる。レーザは、気体レーザもしくは固
体レーザを用いることができる。気体レーザとして、エ
キシマレーザ、Arレーザ、Krレーザなどがあり、固
体レーザとして、YAGレーザ、YVO4レーザ、YL
Fレーザ、YAlO3レーザ、ガラスレーザ、ルビーレ
ーザ、アレキサンドライトレーザ、Ti:サファイアレ
ーザ、Y23レーザなどが挙げられる。固体レーザとし
ては、Cr、Nd、Er、Ho、Ce、Co、Ti、Y
b又はTmがドーピングされたYAG、YVO4、YL
F、YAlO3などの結晶を使ったレーザが適用され
る。当該レーザの基本波はドーピングする材料によって
異なり、1μm前後の基本波を有するレーザ光が得られ
る。基本波に対する高調波は、非線形光学素子を用いる
ことで得ることができる。
【0092】またさらに、固体レーザから発せられらた
赤外レーザ光を非線形光学素子でグリーンレーザ光に変
換後、さらに別の非線形光学素子によって得られる紫外
レーザ光を用いることもできる。
【0093】半導体膜(LC後)9106は、レーザ光
の照射による体積移動により、下地膜9104の凹部上
において膜厚が厚くなり、逆に凸部上において膜厚が薄
くなっている。そのため応力によって凸部上に粒界91
49が発生しやすく、逆に凹部上においてはほぼ結晶性
の良い状態が得られる。なお、凹部上において半導体膜
(LC後)9106が必ずしも粒界を含まないわけでは
ない。しかし、たとえ粒界が存在したとしても結晶粒が
大きいので、結晶性は比較的優れたものとなっている。
【0094】次に、半導体膜(LC後)9106の表面
をエッチングしていき、下地膜9104の凸部上面を露
出させる。なお本実施の形態では、下地膜9104の凸
部上面を露出させるように、半導体膜(LC後)910
6をエッチングする。そして、図20(C)に示すよう
に、下地膜9104の凹部に結晶性半導体膜(アイラン
ド)9107が形成される。
【0095】上述した一連の工程によって得られたアイ
ランドをTFTの活性層、より望ましくはTFTのチャ
ネル形成領域として用いることで、TFTのチャネル形
成領域に粒界が形成されるのを防ぐことができ、粒界に
よってTFTの移動度が著しく低下したり、オン電流が
低減したり、オフ電流が増加したりするのを防ぐことが
できる。なお、どこまでを凹部または凸部のエッジ近傍
としてパターニングで除去するかは、設計者が適宜定め
ることができる。
【0096】
【実施例】以下、本発明の実施例について説明する。
【0097】(実施例1)本実施例は、開口部を有する
下地絶縁膜上に結晶性珪素膜を形成し、その開口部に充
填された充填領域にチャネル形成領域が配設されるTF
Tを作製する一例を示す。
【0098】図7において、ガラス基板601上に10
0nmの窒酸化珪素膜でなる第1絶縁膜602を形成す
る。その上に酸化珪素膜を形成し、写真蝕刻により矩形
状のパターンを有する第2絶縁膜603を形成する。酸
化珪素膜はプラズマCVD法でTEOSとO2とを混合
し、反応圧力40Pa、基板温度400℃とし、高周波
(13.56MHz)電力密度0.6W/cm2で放電させ15
0nmの厚さに堆積し、その後エッチングにより開口部6
04a、604bを形成する。
【0099】尚、図7において(A)は上面図、(B)
はA−A'線に対応する縦断面図、(C)はB−B'線に
対応する縦断面図を示す。以降、図8〜図12は同様の
扱いとする。
【0100】そして図8で示すように第1絶縁膜602
及び第2絶縁膜603を覆う非晶質珪素膜605を15
0nmの厚さで形成する。非晶質珪素膜605はプラズマ
CVD法でSiH4を原料気体として用い形成する。
【0101】そして、図9で示すように連続発振レーザ
光を照射して結晶化させる。結晶化の条件は、連続発振
モードのYVO4レーザ発振器を用い、その第2高調波
(波長532nm)の出力5.5Wを長手方向に400μ
m、短手方向に50〜100μmに光学系にて長手方向に
均一なエネルギー密度分布を有するように集光し、50
cm/secの速度で走査して結晶化させる。均一なエネルギ
ー密度分布とは、完全に一定であるもの以外を排除する
ことではなく、エネルギー密度分布において許容される
範囲は±20%である。このようなレーザ光の照射は、
図6で示す構成のレーザ処理装置を適用することができ
る。光学系にて集光したレーザ光は、その強度分布が長
手方向において均一な領域を有し、短手方向に分布を持
っていても良い。結晶化はこの強度分布が長手方向にお
いて均一な領域で成されるようにし、これによりレーザ
光の走査方向と平行な方向に結晶成長する効力を高める
ことができる。
【0102】この条件でレーザ光を照射することによ
り、非晶質珪素膜は瞬間的に溶融し溶融帯が移動しなが
ら結晶化が進行する。溶融した珪素は表面張力が働いて
開口部(凹部)に凝集し固化する。これにより、開口部
604a、604bを充填する形態で結晶性半導体膜6
06が形成される。
【0103】その後図10に示すように、少なくとも開
口部604a、604bに結晶性半導体膜が残存するよ
うにマスクパターンを形成してエッチング処理を施し、
チャネル形成領域を含む島状の半導体領域607、60
8を形成する。
【0104】図11は、半導体領域607、608の上
層側にゲート絶縁膜609、ゲート電極610、611
が形成された状態を示している。ゲート絶縁膜609は
80nmの酸化珪素膜をプラズマCVD法で形成すれば良
い。ゲート電極610、611はタングステン又はタン
グステンを含有する合金で形成する。このような構造と
することにより、開口部604a、604bを充填する
島状の半導体領域にチャネル形成領域を設けることがで
きる。
【0105】以降、ソース及びドレイン領域、低濃度ド
レイン領域等を適宜形成すればTFTを完成させること
ができる。
【0106】(実施例2)実施例1と同様な工程で形成
されるものであるが、図12で示すように、第2絶縁膜
603に形成する開口部の形状を、細長い短冊状の領域
とそれと連接する領域とで形成し、その開口部604c
に合わせて結晶性珪素膜で成る島状の半導体領域620
を形成し、ゲート絶縁膜621、ゲート電極622を形
成することにより、シングルゲート・マルチチャネル型
のTFTを形成することができる。
【0107】(実施例3)実施例2において、第2絶縁
膜を非晶質半導体膜の厚さよりも厚く形成し、例えば3
50nmで形成することで、図13に示すように、結晶性
半導体膜で形成される島状の半導体領域620を開口部
604dに完全に埋め込むことができる。そして、ゲー
ト絶縁膜621及びゲート電極622を同様に形成すれ
ばシングルゲート・マルチチャネル型のTFTを形成す
ることができる。
【0108】(実施例4)図14はシングルゲート・マ
ルチチャネル型のTFTの他の一例を示している。基板
601上に第1絶縁膜602、第2絶縁膜603、島状
の半導体領域630、ゲート絶縁膜631、ゲート電極
632は実施例1乃至3と同様に形成するものである。
図14において異なる部分は、第2絶縁膜603で形成
される開口部604eの他に、島状の半導体領域630
が形成された後において、チャネル形成領域が形成され
る当該半導体領域の周辺の第2絶縁膜を除去して第2の
開口部625を形成している点にある。
【0109】チャネル形成領域付近の形態を図14
(D)に拡大図として示すが、島状の半導体領域630
の側面及び上面に接してゲート絶縁膜631が形成さ
れ、それを覆う形でゲート電極632が形成されること
になり、この場合チャネル形成領域は半導体領域630
の上部634と側面部635の両方に形成されることに
なる。これにより空乏化領域を増やすことができ、TF
Tの電流駆動能力を向上させることができる。
【0110】(実施例5)本発明は様々な半導体装置に
適用できるものであり、実施例1乃至4に基づいて作製
される表示パネルの形態を説明する。
【0111】図15において、基板900には画素部9
02、ゲート信号側駆動回路901a、901b、デー
タ信号側駆動回路901c、入力端子935、配線又は
配線群917が備えられている。シールパターン940
はゲート信号側駆動回路901a、901b、データ信
号側駆動回路901c及び当該駆動回路部と入力端子9
35とを接続する配線又は配線群917と一部が重なっ
ていても良い。このようにすると、表示パネルの額縁領
域(画素部の周辺領域)の面積を縮小させることができ
る。入力端子935には、FPC936が固着されてい
る。
【0112】さらに、本発明のTFTを用いてマイクロ
プロセッサ、メモリ、又はメディアプロセッサ/DSP
(Digital Signal Processor)等が形成されたチップ95
0が実装されていても良い。これらの機能回路は、画素
部902、ゲート信号側駆動回路901a、901b、
データ信号側駆動回路901cとは異なるデザインルー
ルで形成されるものであり、具体的には1μm以下のデ
ザインルールが適用される。実装の方法に限定はなくC
OG方式等が適用されている。
【0113】実施例1〜4で示すTFTは画素部902
のスイッチング素子として、さらにゲート信号側駆動回
路901a、901b、データ信号側駆動回路901c
を構成する能動素子として適用することができる。
【0114】図16は画素部902の一画素の構成を示
す一例であり、TFT801〜803が備えられてい
る。これらは、画素に備える発光素子や液晶素子を制御
するそれぞれスイッチング用、リセット用、駆動用のT
FTである。
【0115】これらのTFTのチャネル形成領域を含む
島状の半導体領域812〜814は、その下層に形成さ
れている下地絶縁膜の開口809〜811に合わせて形
成されている。島状の半導体領域812〜814は実施
例1〜5に基づいて形成することができる。島状の半導
体領域812〜814の上層には、ゲート線815〜8
17が形成され、パッシベーション膜及び平坦化膜を介
して信号線818、電源線819、その他各種配線82
0、821及び画素電極823が形成されている。
【0116】このように、本発明は何ら影響を与えるこ
となく表示パネルを完成させることができる。
【0117】(実施例6)本実施例では、本発明の半導
体装置に用いられる、互いに分離した複数のチャネル形
成領域を有する、所謂マルチチャネル型のTFTの作製
工程について述べる。
【0118】まず図21(A)に示すように、絶縁表面
上に凸部を有する下地膜9120を形成する。なお、図
21(A)のA−A’における断面図を図21(B)に
示し、図21(A)のB−B’における断面図を図21
(C)に示す。
【0119】本実施例では、実施の形態において示した
のと同じ構成を有する下地膜9120を用いる。下地膜
9120は、3つの下地膜からなり、まず窒化珪素から
なる第1の下地膜9121上に、矩形状の酸化珪素から
成る第2の下地膜9122が形成されており、第1及び
第2の下地膜9121、9122を覆うように、酸化珪
素からなる第3の下地膜9123が形成されている。本
実施例では、第1乃至第3の下地膜9121〜9123
で下地膜9120が形成されている。そして下地膜91
20の凸部9124は、矩形状の第2の絶縁膜9122
と、第3の絶縁膜9123のうち第1の絶縁膜9121
ではなく第2の絶縁膜9122に接している部分と、で
構成されている。
【0120】なお、凸部9124の形状及びそのサイズ
ついては、設計者が適宜設定することができるが、後に
形成される半導体膜が凸部9124のエッジ近傍におい
て膜切れを起こさない程度の厚さに設定する必要があ
る。本実施例では凸部9124の高さを0.1〜1μm
程度にする。
【0121】なお、基板の歪がそのまま後に形成される
下地膜の形状に影響を与えることになる。下地膜の歪は
後に形成される半導体膜の結晶性の均一性を乱す原因に
なるので、基板の表面を、その歪の差が10nm以下に
抑えられるように化学的機械的研磨法(CMP法)を用
いて研磨したり、後の工程における加熱処理により基板
が歪まないように、下地膜を形成する前に予め基板に加
熱処理を施しておくと良い。
【0122】そして、下地膜9120を覆って非晶質半
導体膜9125を形成する。非単結晶半導体膜9125
は、公知の手段(スパッタ法、LPCVD法、プラズマ
CVD法等)により成膜することができる。本実施例で
はプラズマCVD法により300nmの非単結晶半導体
膜9125を成膜した。
【0123】次に、図22(A)に示すように、非単結
晶半導体膜9125にレーザ光を照射し、結晶化を行な
う。なお、図22(B)は、図22(A)の破線A−
A’における断面図に相当する。本実施例では連続発振
のYVO4レーザを用い、50cm/secの走査速度
で照射を行った。このとき、レーザ光の走査方向は、後
に形成されるチャネル形成領域においてキャリアが移動
する方向と同じ方向に揃える。本実施例では、白抜きの
矢印で示したように、走査方向を矩形の凸部9124の
長手方向に揃えてレーザ光を照射した。レーザ光の照射
により、非単結晶半導体膜9125は溶融し、凸部91
24上から凹部上に体積が移動し、結晶性半導体膜91
26が形成される。
【0124】次に、図23(A)に示すように結晶性半
導体膜9126をパターニングすることで、サブアイラ
ンド9127を形成する。なお、図23(B)は、図2
3(A)の破線A−A’における断面図に相当する。サ
ブアイランド9127は、凸部9124間に形成される
凹部上にその一部が存在する。目的とするマルチチャネ
ル型TFTのチャネル形成領域は、結晶性半導体膜91
26の凹部上に位置する部分を用いて形成されるので、
そのチャネル形成領域の数、チャネル長、チャネル幅を
考慮して、サブアイランド9127と凸部9124との
位置関係を定めることが肝要である。
【0125】次に、図24(A)に示すようにサブアイ
ランド9127を上面から、下地膜9120の凸部91
24の上面を露出させる程度に除去することで、アイラ
ンド9128を形成する。なお、図24(B)は、図2
4(A)の破線A−A’における断面図に相当する。サ
ブアイランド9127の上面からの除去は、どのような
方法を用いて行っても良く、例えばエッチングにより行
っても良いし、CMP法により行っても良い。
【0126】このサブアイランド9127の上面からの
除去により、凸部9124上の粒界が存在する部分が除
去され、凸部9124間に相当する凹部の上には、粒界
が殆ど存在しておらず、後にチャネル形成領域となる部
分において結晶性に優れた半導体膜が残される。そし
て、図24(A)、(B)に示すような、チャネル形成
領域の部分のみ分離したスリット状のアイランド912
8が形成される。なお、ソース領域またはドレイン領域
となる部分はチャネル形成領域ほど半導体膜の結晶性に
よるTFTの特性への影響が大きくない。そのため、ソ
ース領域またはドレイン領域となる部分が、チャネル形
成領域となる部分に比べて結晶性が芳しくなくても然程
問題にはならない。
【0127】次に、図25(A)に示すように、アイラ
ンド9128を用いてTFTを作製する。なお、TFT
の構造及びその作製方法は様々である。図25(B)
は、図25(A)の破線A−A’における断面図に相当
し、図25(C)は、図25(A)の破線B−B’にお
ける断面図に相当し、図26(A)は、図25(A)の
破線C−C’における断面図に相当し、図26(B)
は、図25(A)の破線D−D’における断面図に相当
する。
【0128】アイランド9128が有するチャネル形成
領域9130は、ゲート絶縁膜9131を間に挟んでゲ
ート電極9132と重なっている。またチャネル形成領
域9130は、同じくアイランド9128が有する2つ
の不純物領域9133に挟まれている。なお、2つの不
純物領域9133はソース領域又はドレイン領域として
機能する。
【0129】そして、アイランド9128、ゲート絶縁
膜9131及びゲート電極9132を覆って、第1の層
間絶縁膜9134が形成されている。そして第1の層間
絶縁膜9134を覆って、第2の層間絶縁膜9135が
形成されている。なお、第1の層間絶縁膜9134は無
機の絶縁膜であり、第2の層間絶縁膜9135が有する
炭素等の不純物がアイランド9128に入るのを防ぐこ
とができる。また第2の層間絶縁膜9135は有機樹脂
膜であり、後に形成される配線が断線されないように、
表面を平坦化する効果がある。
【0130】そして、ゲート絶縁膜9131、第1の層
間絶縁膜9134及び第2の層間絶縁膜9135に形成
されたコンタクトホールを介して、不純物領域9133
に接続された配線9136が、第2の層間絶縁膜913
5上に形成されている。
【0131】上記作製工程によって、互いに分離した複
数のチャネル形成領域を有するTFTが完成する。この
ような構成にすることで、TFTを駆動させることで発
生した熱を効率的に放熱することができる。
【0132】なお本発明において、TFTの構造は図2
5に示したものに限定されない。また、チャネル形成領
域の数は4つに限定されず、1つまたは4以外の数のチ
ャネル形成領域を有していても良い。
【0133】また、TFTの構造は上記構成に限定され
ず、例えば、図27に示すような構成を有していても良
い。図27(A)に示すTFTは、2層の導電膜914
0、9141からなるゲート電極を有している。該導電
膜9140の上面及び導電膜9141の側面に接するよ
うに、絶縁膜からなるサイドウォール9142が形成さ
れている。例えば導電膜9140としてTaN、導電膜
9141としてWを用い、サイドウォール9142とし
てSiO2などを用いることができる。図27(B)に
示すTFTは、2層の導電膜9144、9145からな
るゲート電極を有している。該導電膜9144は不純物
領域の一部と重なっている。
【0134】なお、上記工程において、レーザ光の照射
後または結晶質珪素膜を下地膜の凸部9124が露出す
る程度にエッチングした後において、500〜600℃
で1分から60分程度加熱することで、半導体膜内にお
いて生じている応力を緩和することができる。
【0135】本発明では、絶縁膜の凹部上に位置する半
導体膜を、TFTの活性層として積極的に用いること
で、TFTのチャネル形成領域に粒界が形成されるのを
防ぐことができ、粒界によってTFTの移動度が著しく
低下したり、オン電流が低減したり、オフ電流が増加し
たりするのを防ぐことができる。
【0136】(実施例7)本実施例では、実施例6とは
工程順序が異なる、アイランドの作製方法について説明
する。なお、各工程の詳しい説明については、実施例6
を参照する。
【0137】図28(A)に示すように、まず矩形状の
凸部9301を有する下地膜を形成し、該下地膜上に非
単結晶半導体膜9302を形成する。次に、該非単結晶
半導体膜9302にレーザ光を照射し、結晶性半導体膜
9303を形成する(図28(B))。
【0138】次に、結晶性半導体膜9303を、凸部9
301の上面が露出する程度まで、その表面から一部を
除去していく。なお、本実施例ではエッチングを用いて
除去を行い、除去後の結晶性半導体膜をここでは結晶性
半導体膜(エッチング後)9304とする(図28
(C))。
【0139】次に、結晶性半導体膜(エッチング後)9
304をパターニングし、アイランド9305を形成す
る(図28(D))。
【0140】なお、上記工程において、レーザ光の照射
後、結晶性半導体膜を下地膜の凸部が露出する程度にエ
ッチングした後またはアイランドを形成した後におい
て、500〜600℃で1分から60分程度加熱するこ
とで、半導体膜内において生じている応力を緩和するこ
とができる。
【0141】上記工程によって、アイランドを形成する
前に、結晶性半導体膜を下地膜の凸部が露出する程度に
エッチングすることで、アイランドの端部及び側面が一
部エッチングによって除去されてしまうのを防ぐことが
できる。
【0142】(実施例8)本実施例では、実施例6、7
とは工程順序が異なる、アイランドの作製方法について
説明する。なお、各工程の詳しい説明については、実施
例6を参照する。
【0143】図29(A)に示すように、まず矩形状の
凸部9311を有する下地膜を形成し、該下地膜上に非
単結晶半導体膜9312を形成する。
【0144】次に、非単結晶半導体膜9312をパター
ニングし、サブアイランド9313を形成する(図29
(B))。
【0145】次に、該サブアイランド9313にレーザ
光を照射し、結晶化させる。本実施例では結晶化後のサ
ブアイランドをサブアイランド(結晶化後)9314と
する(図29(C))。
【0146】次に、サブアイランド(結晶化後)931
4を、凸部9311の上面が露出する程度まで、その表
面から一部を除去していく。なお、本実施例ではエッチ
ングを用いて除去を行い、アイランド9315を形成す
る(図29(D))。
【0147】なお、上記工程において、レーザ光の照射
後またはアイランドを形成した後において、500〜6
00℃で1分から60分程度加熱することで、半導体膜
内において生じている応力を緩和することができる。
【0148】(実施例9)本実施例では、複数の凸部を
用いて、マルチチャネル型のTFTと、チャネル形成領
域を1つだけ有するシングルチャネル型のTFTとを形
成する例について説明する。
【0149】図30(A)に、矩形状の複数の凸部93
30を有する下地膜を示す。該下地膜上に形成されたア
イランドを用いたTFTを、図30(B)に示す。図3
0(B)では、4つのチャネル形成領域を有するマルチ
チャネル型TFT9331と、2つのチャネル形成領域
を有するマルチチャネル型TFT9332と、シングル
チャネル型TFT9333とを有している。
【0150】各TFTは、チャネル形成領域が凸部93
30間に位置する凹部上に形成されている。より好まし
くは、チャネル形成領域と、LDD領域とが凸部933
0間に位置する凹部上に形成されていることが望まし
い。
【0151】本実施例は、実施例6〜8と組み合わせて
実施することが可能である。
【0152】(実施例10)本実施例では、半導体膜の
結晶化に際し、レーザ光の照射の工程と、触媒を用いて
半導体膜を結晶化させる工程とを組み合わせた例につい
て説明する。触媒元素を用いる場合、特開平7−130
652号公報、特開平8−78329号公報で開示され
た技術を用いることが望ましい。
【0153】まず図31(A)に示すように、凸部93
50を有する下地膜9351上に、非単結晶半導体膜9
352を成膜する。次に触媒元素を用いて非単結晶半導
体膜9352を結晶化させる(図31(B))。例えば
特開平7−130652号公報に開示されている技術を
用いる場合、重量換算で10ppmのニッケルを含む酢
酸ニッケル塩溶液を非単結晶半導体膜9352に塗布し
てニッケル含有層9353を形成し、500℃、1時間
の脱水素工程の後、500〜650℃で4〜12時間、
例えば550℃、8時間の熱処理を行い、結晶性が高め
られた結晶性半導体膜9354を形成する。尚、使用可
能な触媒元素は、ニッケル(Ni)以外にも、ゲルマニ
ウム(Ge)、鉄(Fe)、パラジウム(Pd)、スズ
(Sn)、鉛(Pb)、コバルト(Co)、白金(P
t)、銅(Cu)、金(Au)、といった元素を用いて
も良い。
【0154】そして、レーザ光照射により、NiSPC
により結晶化された結晶性半導体膜(NiSPC後)9
354から、結晶性がさらに高められた結晶性半導体膜
(LC後)9355が形成される(図31(C))。結
晶性半導体膜(LC後)9355は、レーザ光の照射の
際に一次的に溶融し、凸部9350の上部から凹部に向
かって体積移動し、表面が平坦化される。そして、凸部
9350上においてその膜厚が薄くなっており、応力に
よって粒界9356ができやすくなっている。
【0155】次に、結晶性半導体膜(LC後)9355
中の触媒元素をゲッタリングする工程について説明す
る。なお本実施例ではゲッタリングをレーザ光の照射後
に行なっているが、結晶性半導体膜(LC後)9355
をエッチングしてから行っても良い。
【0156】結晶性半導体膜(LC後)9355に珪素
を主成分とするバリア層9357を形成する(図31
(D))。なお、このバリア層9357は極薄いもので
よく、自然酸化膜であってもよいし、酸素を含む雰囲気
下において紫外線の照射によりオゾンを発生させて酸化
させる酸化膜であってもよい。また、このバリア層93
57として、炭素、即ち有機物の除去のために行われる
ヒドロ洗浄と呼ばれる表面処理に使用するオゾンを含む
溶液で酸化させた酸化膜であってもよい。このバリア層
9357は、主にエッチングストッパーとして用いるも
のである。また、このバリア層9357を形成した後、
チャネルドープを行い、その後、強光を照射して活性化
させてもよい。
【0157】次いで、バリア層9357上にゲッタリン
グ用の第1半導体膜9358を形成する。このゲッタリ
ング用の第1半導体膜9358は非晶質構造を有する半
導体膜であってもよいし、結晶構造を有する半導体膜で
あってもよい。このゲッタリング用の第1半導体膜93
58の膜厚は、5〜50nm、好ましくは10〜20n
mとする。ゲッタリング用の第1半導体膜9358に
は、酸素(SIMS分析での濃度が5×1018atoms/cm
3以上、好ましくは1×1019atoms/cm3以上)を含有さ
せてゲッタリング効率を向上させることが望ましい。
【0158】次に、ゲッタリング用の第1半導体膜93
58上に希ガス元素を含む第2の半導体膜(ゲッタリン
グサイト)9359を形成する。このゲッタリング用の
第2半導体膜9359はプラズマCVD法、減圧熱CV
D法、またはスパッタ法を用いた非晶質構造を有する半
導体膜であってもよいし、結晶構造を有する半導体膜で
あってもよい。第2の半導体膜は、成膜段階で希ガス元
素を含む半導体膜であってもよいし、希ガス元素を含ん
でいない半導体膜の成膜後に希ガス元素を添加してもよ
い。本実施例では成膜段階で希ガス元素を含むゲッタリ
ング用の第2半導体膜9359を形成した後、さらに希
ガス元素を選択的に添加してゲッタリング用の第2半導
体膜9359を形成した例を示した。また、ゲッタリン
グ用の第1半導体膜と第2半導体膜とを大気に触れるこ
となく連続的に成膜してもよい。また、第1の半導体膜
の膜厚と第2の半導体膜の膜厚との和は30〜200n
m、例えば50nmとすればよい。
【0159】本実施例は、ゲッタリング用の第1半導体
膜9358によって、結晶性半導体膜(LC後)935
5と第2の半導体膜9359との間隔を空けている。ゲ
ッタリングの際、結晶性半導体膜(LC後)9355中
に存在する金属等の不純物元素は、ゲッタリングサイト
の境界付近に集まりやすい傾向があるため、本実施例の
ようにゲッタリング用の第1半導体膜9358によっ
て、ゲッタリングサイトの境界を結晶性半導体膜(LC
後)9355から遠ざけてゲッタリング効率を向上させ
ることが望ましい。加えて、ゲッタリング用の第1半導
体膜9358は、ゲッタリングの際、ゲッタリングサイ
トに含まれる不純物元素が拡散して第1の半導体膜の界
面に達することがないようにブロッキングする効果も有
している。また、ゲッタリング用の第1半導体膜935
8は、希ガス元素を添加する場合、結晶性半導体膜(L
C後)9355にダメージを与えないように保護する効
果も有している。
【0160】次いで、ゲッタリングを行う。ゲッタリン
グを行う工程としては、窒素雰囲気中で450〜800
℃、1〜24時間、例えば550℃にて14時間の熱処
理を行えばよい。また、熱処理に代えて強光を照射して
もよい。また、加熱したガスを噴射して基板を加熱する
ようにしても良い。この場合、600℃〜800℃、よ
り望ましくは650℃〜750℃で1〜60分加熱を行
えば良く。時間を短縮化することができる。このゲッタ
リングにより、図31(D)中の矢印に示したように第
2半導体膜9359に不純物元素が移動し、バリア層9
357で覆われた結晶性半導体膜(LC後)9355に
含まれる不純物元素の除去、または不純物元素の濃度の
低減が行われる。このゲッタリングにより、含まれる不
純物元素がほとんど存在しない、即ち膜中の不純物元素
濃度が1×1018atoms/cm3以下、望ましくは1×10
17atoms/cm3以下になるような結晶性半導体膜(ゲッタ
リング後)9360が形成される。
【0161】次いで、バリア層9357をエッチングス
トッパーとして、ゲッタリング用の第1半導体膜935
8と、第2の半導体膜9359を選択的に除去する。
【0162】そしてバリア層9357をエッチング条件
を変えて除去した後、図31(E)に示すように、凸部
9350の上面を露出させる程度に結晶性半導体膜(ゲ
ッタリング後)9360をエッチングし、エッチング後
の結晶性半導体膜9361が凹部に形成される。
【0163】なお、結晶化前の半導体膜に触媒元素を含
む溶液を塗布した後に、SPCではなく、レーザ光の照
射により結晶成長を行うようにしても良い。またゲッタ
リングは、特開平10−135468号公報または特開
平10−135469号公報等に記載された技術を用い
ても良い。
【0164】なお本実施例ではレーザ光を照射した後に
ゲッタリングを行っているが、本発明はこの構成に限定
されない。図31(E)のエッチングを行った後にゲッ
タリングをするようにしても良い。
【0165】本実施例は、実施例6〜9と組み合わせて
実施することが可能である。
【0166】(実施例11)次に、本発明において用い
られるレーザ照射装置の構成について、図32を用いて
説明する。9151はレーザ発振装置である。図32で
は4つのレーザ発振装置を用いているが、レーザ照射装
置が有するレーザ発振装置はこの数に限定されない。
【0167】なお、レーザ発振装置9151は、チラー
9152を用いてその温度を一定に保つようにしても良
い。チラー9152は必ずしも設ける必要はないが、レ
ーザ発振装置9151の温度を一定に保つことで、出力
されるレーザ光のエネルギーが温度によってばらつくの
を抑えることができる。
【0168】また9154は光学系であり、レーザ発振
装置9151から出力された光路を変更したり、そのレ
ーザビームの形状を加工したりして、レーザ光を集光す
ることができる。さらに、図32のレーザ照射装置で
は、光学系9154によって、複数のレーザ発振装置9
151から出力されたレーザ光のレーザビームを互いに
一部を重ね合わせることで、合成することができる。
【0169】なお、レーザ光の進行方向を極短時間で変
化させるAO変調器9153を、被処理物である基板9
156とレーザ発振装置9151との間の光路に設けて
も良い。また、AO変調器9153の代わりに、アテニ
ュエイター(光量調整フィルタ)を設けて、レーザ光の
エネルギー密度を調整するようにしても良い。
【0170】また、被処理物である基板9156とレー
ザ発振装置9151との間の光路に、レーザ発振装置9
151から出力されたレーザ光のエネルギー密度を測定
する手段(エネルギー密度測定手段)9165を設け、
測定したエネルギー密度の経時変化をコンピューター9
160において監視するようにしても良い。この場合、
レーザ光のエネルギー密度の減衰を補うように、レーザ
発振装置9151からの出力を高めるようにしても良
い。
【0171】合成されたレーザビームは、スリット91
55を介して被処理物である基板9156に照射され
る。スリット9155は、レーザ光を遮ることが可能で
あり、なおかつレーザ光によって変形または損傷しない
ような材質で形成するのが望ましい。そして、スリット
9155はスリットの幅が可変であり、該スリットの幅
によってレーザビームの幅を変更することができる。
【0172】なお、スリット9155を介さない場合
の、レーザ発振装置9151から発振されるレーザ光の
基板9156におけるレーザビームの形状は、レーザの
種類によって異なり、また光学系により成形することも
できる。
【0173】基板9156はステージ9157上に載置
されている。図32では、位置制御手段9158、91
59が、被処理物におけるレーザビームの位置を制御す
る手段に相当しており、ステージ9157の位置が、位
置制御手段9158、9159によって制御されてい
る。
【0174】図32では、位置制御手段9158がX方
向におけるステージ9157の位置の制御を行ってお
り、位置制御手段9159はY方向におけるステージ9
157の位置制御を行う。
【0175】また図32のレーザ照射装置は、メモリ等
の記憶手段及び中央演算処理装置を兼ね備えたコンピュ
ーター9160を有している。コンピューター9160
は、レーザ発振装置9151の発振を制御し、レーザ光
の走査経路を定め、なおかつレーザ光のレーザビームが
定められた走査経路にしたがって走査されるように、位
置制御手段9158、9159を制御し、基板を所定の
位置に移動させることができる。
【0176】なお図32では、レーザビームの位置を、
基板を移動させることで制御しているが、ガルバノミラ
ー等の光学系を用いて移動させるようにしても良いし、
その両方であってもよい。
【0177】さらに図32では、コンピューター916
0によって、該スリット9155の幅を制御し、マスク
のパターン情報に従ってレーザビームの幅を変更するこ
とができるようにしても良い。なおスリットは必ずしも
設ける必要はない。
【0178】さらにレーザ照射装置は、被処理物の温度
を調節する手段を備えていても良い。また、レーザ光は
指向性およびエネルギー密度の高い光であるため、ダン
パーを設けて、反射光が不適切な箇所に照射されるのを
防ぐようにしても良い。ダンパーは、反射光を吸収させ
る性質を有していることが望ましく、ダンパー内に冷却
水を循環させておき、反射光の吸収により隔壁の温度が
上昇するのを防ぐようにしても良い。また、ステージ9
157に基板を加熱するための手段(基板加熱手段)を
設けるようにしても良い。
【0179】なお、マーカーをレーザで形成する場合、
マーカー用のレーザ発振装置を設けるようにしても良
い。この場合、マーカー用のレーザ発振装置の発振を、
コンピューター9160において制御するようにしても
良い。さらにマーカー用のレーザ発振装置を設ける場
合、マーカー用のレーザ発振装置から出力されたレーザ
光を集光するための光学系を別途設ける。なおマーカー
を形成する際に用いるレーザは、代表的にはYAGレー
ザ、CO2レーザ等が挙げられるが、無論この他のレー
ザを用いて形成することは可能である。
【0180】またマーカーを用いた位置合わせのため
に、CCDカメラ9163を1台、場合によっては数台
設けるようにしても良い。なおCCDカメラとは、CC
D(電荷結合素子)を撮像素子として用いたカメラを意
味する。
【0181】なお、マーカーを設けずに、CCDカメラ
9163によって絶縁膜または半導体膜のパターンを認
識し、基板の位置合わせを行うようにしても良い。この
場合、コンピューター9160に入力されたマスクによ
る絶縁膜または半導体膜のパターン情報と、CCDカメ
ラ9163において収集された実際の絶縁膜または半導
体膜のパターン情報とを照らし合わせて、基板の位置情
報を把握することができる。この場合マーカーを別途設
ける必要がない。
【0182】また、基板に入射したレーザ光は該基板の
表面で反射し、入射したときと同じ光路を戻る、いわゆ
る戻り光となるが、該戻り光はレーザの出力や周波数の
変動や、ロッドの破壊などの悪影響を及ぼす。そのた
め、前記戻り光を取り除きレーザの発振を安定させるた
め、アイソレータを設置するようにしても良い。
【0183】なお、図32では、レーザ発振装置を複数
台設けたレーザ照射装置の構成について示したが、レー
ザ発振装置は1台であってもよい。図33にレーザ発振
装置が1台の、レーザ照射装置の構成を示す。図33に
おいて、9201はレーザ発振装置、9202はチラー
である。また9215はエネルギー密度測定手段、92
03はAO変調器、9204は光学系、9205はスリ
ット、9213はCCDカメラである。基板9206は
ステージ9207上に設置し、ステージ9207の位置
はX方向位置制御手段9208、Y方向位置制御手段9
209によって制御されている。そして図32に示した
ものと同様に、コンピューター9210によって、レー
ザ照射装置が有する各手段の動作が制御されており、図
32と異なるのはレーザ発振装置が1つであることであ
る。また光学系9204は図32の場合と異なり、1つ
のレーザ光を集光する機能を有していれば良い。
【0184】なお、半導体膜全体にレーザ光を走査して
照射するのではなく、少なくとも必要不可欠な部分を最
低限結晶化できるようにレーザ光を走査することで、半
導体膜を結晶化させた後パターニングにより除去される
部分にレーザ光を照射する時間を省くことができ、基板
1枚あたりにかかる処理時間を大幅に短縮することがで
きる。
【0185】本実施例は、実施例6〜10と組み合わせ
て実施することが可能である。
【0186】(実施例12)本実施例では、凹凸を有す
る下地膜の形成の仕方について説明する。
【0187】まず、図34(A)に示すように、基板9
250上に絶縁膜からなる第1の下地膜9251を成膜
する。第1の下地膜9251は本実施例では酸化窒化珪
素を用いるがこれに限定されず、第2の下地膜とエッチ
ングにおける選択比が大きい絶縁膜であれば良い。本実
施例では第1の下地膜9251をCVD装置でSiH 4
とN2Oを用いて50〜200nmの厚さになるように形
成した。なお第1の下地膜は単層であっても、複数の絶
縁膜を積層した構造であってもよい。
【0188】次に、図34(B)に示すように、第1の
下地膜9251に接するように絶縁膜からなる第2の下
地膜9252を形成する。第2の下地膜9252は後の
工程においてパターニングし、凹凸を形成したときに、
その後に成膜される半導体膜の表面に凹凸が現れる程度
の膜厚にする必要がある。本実施例では第2の下地膜9
252として、プラズマCVD法を用いて30nm〜3
00nmの酸化珪素を形成する。
【0189】次に、図34(C)に示すようにマスク9
253を形成し、第2の下地膜9252をエッチングす
る。なお本実施例では、フッ化水素アンモニウム(NH
4HF2)を7.13%とフッ化アンモニウム(NH
4F)を15.4%含む混合溶液(ステラケミファ社
製、商品名LAL500)をエッチャントとし、20℃
においてウエットエッチングを行う。このエッチングに
より、矩形状の凸部9254が形成される。本明細書で
は、第1の下地膜9251と凸部9254とを合わせて
1つの下地膜とみなす。
【0190】なお、第1の下地膜9251として窒化ア
ルミニウム、窒化酸化アルミニウムまたは窒化珪素を用
い、第2の下地膜9252として酸化珪素膜を用いる場
合、RFスパッタ法を用いて第2の下地膜9252をパ
ターニングすることが望ましい。第1の下地膜9251
として窒化アルミニウム、窒化酸化アルミニウムまたは
窒化珪素は熱伝導度が高いので、発生した熱をすばやく
拡散することができ、TFTの劣化を防ぐことができ
る。
【0191】次に、第1の下地膜9251と凸部925
4を覆うように半導体膜を形成する。本実施例では凸部
の厚さが30nm〜300nmであるので、半導体膜の
膜厚を50〜200nmとするのが望ましく、ここでは
60nmとする。なお、半導体膜と下地膜との間に不純
物が混入すると、半導体膜の結晶性に悪影響を与え、作
製するTFTの特性ばらつきやしきい値電圧の変動を増
大させる可能性があるため、下地膜と半導体膜とは連続
して成膜するのが望ましい。そこで本実施例では、第1
の下地膜9251と凸部9254とからなる下地膜を形
成した後は、酸化珪素膜9255を薄く該下地膜上に成
膜し、その後大気にさらさないように連続して半導体膜
9256を成膜する。酸化珪素膜の厚さは設計者が適宜
設定することができるが、本実施例では5nm〜30n
m程度とした。
【0192】次に、図34とは異なる下地膜の形成の仕
方について説明する。まず図35(A)に示すように基
板9260上に絶縁膜からなる第1の下地膜9261を
形成する。第1の下地膜は、酸化珪素膜、窒化珪素膜、
酸化窒化珪素膜などで形成する。
【0193】酸化珪素膜を用いる場合には、プラズマC
VD法で、オルトケイ酸テトラエチル(Tetraethyl Ort
hosilicate:TEOS)とO2とを混合し、反応圧力4
0Pa、基板温度300〜400℃とし、高周波(13.
56MHz)電力密度0.5〜0.8W/cm2で放電させて形
成することができる。酸化窒化珪素膜を用いる場合に
は、プラズマCVD法でSiH4、N2O、NH3から作
製される酸化窒化珪素膜、またはSiH4、N2Oから作
製される酸化窒化珪素膜で形成すれば良い。この場合の
作製条件は反応圧力20〜200Pa、基板温度300〜
400℃とし、高周波(60MHz)電力密度0.1〜
1.0W/cm2で形成することができる。また、SiH4
2O、H2から作製される酸化窒化水素化珪素膜を適用
しても良い。窒化珪素膜も同様にプラズマCVD法でS
iH4、NH3から作製することが可能である。
【0194】第1の下地膜は20〜200nm(好ましく
は30〜60nm)の厚さに基板の全面に形成した後、図
35(B)に示すように、フォトリソグラフィーの技術
を用いマスク9262を形成する。そして、エッチング
により不要な部分を除去して、矩形状の凸部9263を
形成する。第1の下地膜9261に対してはフッ素系の
ガスを用いたドライエッチング法を用いても良いし、フ
ッ素系の水溶液を用いたウエットエッチング法を用いて
も良い。後者の方法を選択する場合には、例えば、フッ
化水素アンモニウム(NH4HF2)を7.13%とフッ
化アンモニウム(NH4F)を15.4%含む混合溶液
(ステラケミファ社製、商品名LAL500)でエッチ
ングすると良い。
【0195】次いで、凸部9263及び基板9260を
覆うように、絶縁膜からなる第2の下地膜9264を形
成する。この層は第1の下地膜9261と同様に酸化珪
素膜、窒化珪素膜、酸化窒化珪素膜などで50〜300
nm(好ましくは100〜200nm)の厚さに形成する。
【0196】上記作製工程によって、凸部9263及び
第2の下地膜9264からなる下地膜が形成される。な
お、第2の下地膜9264を形成した後、大気に曝さな
いように連続して半導体膜を成膜するようにすること
で、半導体膜と下地膜の間に大気中の不純物が混入する
のを防ぐことができる。
【0197】本実施例は実施例6〜11と自由に組み合
わせて実施することが可能である。
【0198】(実施例13)本実施例では、複数のレー
ザビームを重ね合わせることで合成される、レーザビー
ムの形状について説明する。
【0199】図36(A)に、複数のレーザ発振装置か
らそれぞれ発振されるレーザ光の、スリットを介さない
場合の被処理物におけるレーザビームの形状の一例を示
す。図36(A)に示したレーザビームは楕円形状を有
している。なお本発明において、レーザ発振装置から発
振されるレーザ光のレーザビームの形状は、楕円に限定
されない。レーザビームの形状はレーザの種類によって
異なり、また光学系により成形することもできる。例え
ば、ラムダ社製のXeClエキシマレーザ(波長308
nm、パルス幅30ns)L3308から射出されたレ
ーザ光の形状は、10mm×30mm(共にビームプロ
ファイルにおける半値幅)の矩形状である。また、YA
Gレーザから射出されたレーザ光の形状は、ロッド形状
が円筒形であれば円状となり、スラブ型であれば矩形状
となる。このようなレーザ光を光学系により、さらに成
形することにより、所望の大きさのレーザ光をつくるこ
ともできる。
【0200】図36(B)に図36(A)に示したレー
ザビームの長軸Y方向におけるレーザ光のエネルギー密
度の分布を示す。図36(A)に示すレーザビームは、
図36(B)におけるエネルギー密度のピーク値の1/
2のエネルギー密度を満たしている領域に相当する。
レーザビームが楕円形状であるレーザ光のエネルギー密
度の分布は、楕円の中心Oに向かうほど高くなってい
る。このように図36(A)に示したレーザビームは、
中心軸方向におけるエネルギー密度がガウス分布に従っ
ており、エネルギー密度が均一だと判断できる領域が狭
くなる。
【0201】次に、図36(A)に示したレーザビーム
を有するレーザ光を合成したときの、レーザビームの形
状を、図36(C)に示す。なお図36(C)では4つ
のレーザ光のレーザビームを重ね合わせることで1つの
線状のレーザビームを形成した場合について示している
が、重ね合わせるレーザビームの数はこれに限定されな
い。
【0202】図36(C)に示すように、各レーザ光の
レーザビームは、各楕円の長軸が一致し、なおかつ互い
にレーザビームの一部が重なることで合成され、1つの
レーザビーム9360が形成されている。なお以下、各
楕円の中心Oを結ぶことで得られる直線をレーザビーム
9360の中心軸とする。
【0203】図36(D)に、図36(D)に示した合
成後のレーザビームの、中心軸y方向におけるレーザ光
のエネルギー密度の分布を示す。なお、図36(C)に
示すレーザビームは、図36(B)におけるエネルギー
密度のピーク値の1/e2のエネルギー密度を満たして
いる領域に相当する。合成前の各レーザビームが重なり
合っている部分において、エネルギー密度が加算され
る。例えば図示したように重なり合ったビームのエネル
ギー密度E1とE2を加算すると、ビームのエネルギー
密度のピーク値E3とほぼ等しくなり、各楕円の中心O
の間においてエネルギー密度が平坦化される。
【0204】なお、E1とE2を加算するとE3と等し
くなるのが理想的だが、現実的には必ずしも等しい値に
はならない。E1とE2を加算した値とE3との値のず
れの許容範囲は、設計者が適宜設定することが可能であ
る。
【0205】レーザビームを単独で用いると、エネルギ
ー密度の分布がガウス分布に従っているので、絶縁膜の
平坦な部分に接している半導体膜またはアイランドとな
る部分全体に均一なエネルギー密度のレーザ光を照射す
ることが難しい。しかし、図36(D)からわかるよう
に、複数のレーザ光を重ね合わせてエネルギー密度の低
い部分を互いに補い合うようにすることで、複数のレー
ザ光を重ね合わせないで単独で用いるよりも、エネルギ
ー密度が均一な領域が拡大され、半導体膜の結晶性を効
率良く高めることができる。
【0206】なお、計算によって求めた図36(C)の
B−B’、C−C’におけるエネルギー密度の分布を、
図37に示す。なお、図37は、合成前のレーザビーム
の、ピーク値の1/e2のエネルギー密度を満たしてい
る領域を基準としている。合成前のレーザビームの短軸
方向の長さを37μm、長軸方向の長さを410μmと
し、中心間の距離を192μmとしたときの、B−
B’、C−C’におけるエネルギー密度は、それぞれ図
37(A)、図37(B)に示すような分布を有してい
る。B−B’の方がC−C’よりも弱冠小さくなってい
るが、ほぼ同じ大きさとみなすことができ、合成前のレ
ーザビームのピーク値の1/e2のエネルギー密度を満
たしている領域における、合成されたレーザビームの形
状は、線状と言い表すことができる。
【0207】図38(A)は、合成されたレーザビーム
のエネルギー分布を示す図である。9361で示した領
域はエネルギー密度が均一な領域であり、9362で示
した領域はエネルギー密度が低い領域である。図38に
おいて、レーザビームの中心軸方向の長さをWTBW
し、エネルギー密度が均一な領域9361における中心
軸方向の長さをWmaxとする。WTBWがWmaxに比べて大
きくなればなるほど、結晶化に用いることができるエネ
ルギー密度が均一な領域9361に対する、半導体膜の
結晶化に用いることができないエネルギー密度が均一で
はない領域9362の割合が大きくなる。エネルギー密
度が均一ではない領域9362のみが照射された半導体
膜は、微結晶が生成し結晶性が芳しくない。よって半導
体膜のアイランドとなる領域と、領域9362のみを重
ねないように、走査経路及び絶縁膜の凹凸のレイアウト
を定める必要が生じ、領域9361に対する領域936
2の比率が高くなるとその制約はさらに大きくなる。よ
ってスリットを用いて、エネルギー密度が均一ではない
領域9362のみが絶縁膜の凹部または凸部上に形成さ
れた半導体膜に照射されるのを防ぐことは、走査経路及
び絶縁膜の凹凸のレイアウトの際に生じる制約を小さく
するのに有効である。
【0208】本実施例は実施例6〜12と組み合わせて
実施することが可能である。
【0209】(実施例14)本実施例では、本発明に用
いられるレーザ照射装置の光学系と、各光学系とスリッ
トとの位置関係について説明する。
【0210】楕円形状のレーザビームを有するレーザ光
は、走査方向と垂直な方向におけるエネルギー密度の分
布がガウス分布に従っているので、エネルギー密度の低
い領域の全体に占める割合が、矩形または線形のレーザ
ビームを有するレーザ光に比べて高い。そのため本発明
では、レーザ光のレーザビームが、エネルギー密度の分
布が比較的均一な矩形または線形であることが望まし
い。
【0211】図39は、レーザビームを4つ合成して1
つのレーザビームにする場合の光学系を示している。図
39に示す光学系は、6つのシリンドリカルレンズ94
17〜9422を有している。矢印の方向から入射した
4つのレーザ光は、4つのシリンドリカルレンズ941
9〜9422のそれぞれに入射する。そしてシリンドリ
カルレンズ9419、9421において成形された2つ
のレーザ光は、シリンドリカルレンズ9417において
再びそのレーザビームの形状が成形されて被処理物94
23に照射される。一方シリンドリカルレンズ942
0、9422において成形された2つのレーザ光は、シ
リンドリカルレンズ9418において再びそのレーザビ
ームの形状が成形されて被処理物9423に照射され
る。
【0212】被処理物9423における各レーザ光のレ
ーザビームは、互いに一部重なることで合成されて1つ
のレーザビームを形成している。
【0213】各レンズの焦点距離及び入射角は設計者が
適宜設定することが可能であるが、被処理物9423に
最も近いシリンドリカルレンズ9417、9418の焦
点距離は、シリンドリカルレンズ9419〜9422の
焦点距離よりも小さくする。例えば、被処理物9423
に最も近いシリンドリカルレンズ9417、9418の
焦点距離を20mmとし、シリンドリカルレンズ941
9〜9422の焦点距離を150mmとする。そしてシ
リンドリカルレンズ9417、9418から被処理物9
400へのレーザ光の入射角は、本実施例では25°と
し、シリンドリカルレンズ9419〜9422からシリ
ンドリカルレンズ9417、9418へのレーザ光の入
射角を10°とするように各レンズを設置する。なお、
戻り光を防ぎ、また均一な照射を行なうために、レーザ
光の基板への入射角度を0°より大きく、望ましくは5
〜30°に保つのが望ましい。
【0214】図39では、4つのレーザビームを合成す
る例について示しており、この場合4つのレーザ発振装
置にそれぞれ対応するシリンドリカルレンズを4つと、
該4つのシリンドリカルレンズに対応する2つのシリン
ドリカルレンズとを有している。合成するレーザビーム
の数はこれに限定されず、合成するレーザビームの数は
2以上8以下であれば良い。n(n=2、4、6、8)
のレーザビームを合成する場合、nのレーザ発振装置に
それぞれ対応するnのシリンドリカルレンズと、該nの
シリンドリカルレンズに対応するn/2のシリンドリカ
ルレンズとを有している。n(n=3、5、7)のレー
ザビームを合成する場合、nのレーザ発振装置にそれぞ
れ対応するnのシリンドリカルレンズと、該nのシリン
ドリカルレンズに対応する(n+1)/2のシリンドリ
カルレンズとを有している。
【0215】そして、レーザビームを5つ以上重ね合わ
せるとき、光学系を配置する場所及び干渉等を考慮する
と、5つ目以降のレーザ光は基板の反対側から照射する
のが望ましく、その場合スリットを基板の反対側にも設
ける必要がある。また、基板は透過性を有していること
が必要である。
【0216】なお、戻り光がもときた光路をたどって戻
るのを防ぐために、基板に対する入射角は、0より大き
く90°より小さくなるように保つようにするのが望ま
しい。
【0217】また、均一なレーザー光の照射を実現する
ためには、照射面に垂直な平面であって、かつ合成前の
各ビームの形状をそれぞれ長方形と見立てたときの短辺
を含む面または長辺を含む面のいずれか一方を入射面と
定義すると、前記レーザー光の入射角度θは、入射面に
含まれる前記短辺または前記長辺の長さがW、前記照射
面に設置され、かつ、前記レーザー光に対して透光性を
有する基板の厚さがdであるとき、θ≧arctan(W/2d)
を満たすのが望ましい。この議論は合成前の個々のレー
ザー光について成り立つ必要がある。なお、レーザー光
の軌跡が、前記入射面上にないときは、該軌跡を該入射
面に射影したものの入射角度をθとする。この入射角度
θでレーザー光が入射されれば、基板の表面での反射光
と、前記基板の裏面からの反射光とが干渉せず、一様な
レーザー光の照射を行うことができる。以上の議論は、
基板の屈折率を1として考えた。実際は、基板の屈折率
が1.5前後のものが多く、この数値を考慮に入れると
上記議論で算出した角度よりも大きな計算値が得られ
る。しかしながら、ビームスポットの長手方向の両端の
エネルギーは減衰があるため、この部分での干渉の影響
は少なく、上記の算出値で十分に干渉減衰の効果が得ら
れる。上記のθに対する不等式は、基板がレーザビーム
に対して透光性のあるもの以外には適用されない。
【0218】なお本発明に用いられるレーザ照射装置が
有する光学系は、本実施例で示した構成に限定されな
い。
【0219】また、複数のレーザビームを組み合わせな
くとも矩形または線形のレーザビームを得られるガスレ
ーザとして代表的なのはエキシマレーザがあり、固体レ
ーザとして代表的なのはスラブレーザである。本発明で
は、これらのレーザを用いていても良い。また光ファイ
バーを用いて、エネルギー密度が均一な線状又は矩形状
のレーザビームを形成することも可能である。
【0220】本実施例は実施例6〜13と組み合わせて
実施することが可能である。
【0221】(実施例15)本実施例では、レーザビー
ムを重ね合わせたときの、各レーザビームの中心間の距
離と、エネルギー密度との関係について説明する。
【0222】図40に、各レーザビームの中心軸方向に
おけるエネルギー密度の分布を実線で、合成されたレー
ザビームのエネルギー密度の分布を破線で示す。レーザ
ビームの中心軸方向におけるエネルギー密度の値は、一
般的にガウス分布に従っている。
【0223】合成前のビームスポットにおいて、ピーク
値の1/e2以上のエネルギー密度を満たしている中心
軸方向の距離を1としたときの、各ピーク間の距離をX
とする。また、合成されたビームスポットにおいて、合
成後のピーク値と、バレー値の平均値に対するピーク値
の割増分をYとする。シミュレーションで求めたXとY
の関係を、図41に示す。なお図41では、Yを百分率
で表した。
【0224】図41において、エネルギー差Yは以下の
式1の近似式で表される。
【0225】
【式1】Y=60−293X+340X2(Xは2つの
解のうち大きい方とする)
【0226】式1に従えば、例えばエネルギー差を5%
程度にしたい場合、X≒0.584となるようにすれば
良いということがわかる。Y=0となるのが理想的だ
が、それではビームスポットの長さが短くなるので、ス
ループットとのバランスでXを決定すると良い。
【0227】次に、Yの許容範囲について説明する。図
42に、レーザビームが楕円形状を有している場合の、
中心軸方向におけるビーム幅に対するYVO4レーザの
出力(W)の分布を示す。斜線で示す領域は、良好な結
晶性を得るために必要な出力エネルギーの範囲であり、
3.5〜6Wの範囲内に合成したレーザ光の出力エネル
ギーが納まっていれば良いことがわかる。
【0228】合成後のビームスポットの出力エネルギー
の最大値と最小値が、良好な結晶性を得るために必要な
出力エネルギー範囲にぎりぎりに入るとき、良好な結晶
性が得られるエネルギー差Yが最大になる。よって図4
2の場合は、エネルギー差Yが±26.3%となり、上
記範囲にエネルギー差Yが納まっていれば良好な結晶性
が得られることがわかる。
【0229】なお、良好な結晶性を得るために必要な出
力エネルギーの範囲は、どこまでを結晶性が良好だと判
断するかによって変わり、また出力エネルギーの分布も
レーザビームの形状によって変わってくるので、エネル
ギー差Yの許容範囲は必ずしも上記値に限定されない。
設計者が、良好な結晶性を得るために必要な出力エネル
ギーの範囲を適宜定め、用いるレーザの出力エネルギー
の分布からエネルギー差Yの許容範囲を設定する必要が
ある。
【0230】本実施例は、実施例6〜14と組み合わせ
て実施することが可能である。
【0231】(実施例16)本発明は様々な半導体装置
に適用できるものであり、実施例6〜10に基づいて作
製される表示パネルの形態を図43と図44を用いて説
明する。
【0232】図43は基板9901には画素部990
2、ゲート信号側駆動回路9901a、9901b、デ
ータ信号側駆動回路9901c、入出力端子部990
8、配線又は配線群9904が備えられている。シール
ドパターン9905はゲート信号側駆動回路9901
a、9901b、データ信号側駆動回路9901c及び
当該駆動回路部と入力端子とを接続する配線又は配線群
9904と一部が重なっていても良い。このようにする
と、表示パネルの額縁領域(画素部の周辺領域)の面積
を縮小させることができる。入出力端子部9908に
は、FPC9903が固着されている。
【0233】本発明は、画素部9902、ゲート信号側
駆動回路9901a、9901b、データ信号側駆動回
路9901cを構成する能動素子に用いることができ
る。
【0234】図44は図43で示す画素部9902の一
画素の構成を示す一例である。本実施例では本発明の半
導体装置の1つである発光装置の、画素について説明す
る。なお、発光装置とは、基板上に形成された発光素子
を該基板とカバー材の間に封入した表示用パネルおよび
該表示用パネルにTFT等を実装した表示用モジュール
を総称したものである。なお、発光素子は、電場を加え
ることで発生するルミネッセンス(Electro Luminescen
ce)が得られる有機化合物を含む層(発光層)と陽極
と、陰極とを有する。
【0235】なお本実施例で用いられる発光素子は、正
孔注入層、電子注入層、正孔輸送層または電子輸送層等
が、無機化合物単独で、または有機化合物に無機化合物
が混合されている材料で形成されている形態をも取り得
る。また、これらの層どうしが互いに一部混合していて
も良い。
【0236】9801は画素に入力されるビデオ信号の
入力を制御するスイッチング素子としてのTFT(スイ
ッチング用TFT)であり、9802はビデオ信号が有
する情報に基づき、画素電極に電流を供給するためのT
FT(駆動用TFT)である。
【0237】スイッチング用TFT9801は、1〜2
μm程度のチャネル幅の、複数のチャネル形成領域を有
する活性層9803と、ゲート絶縁膜(図示せず)と、
ゲート線9804の一部であるゲート電極9805とを
有している。スイッチング用TFT9801は、ゲート
信号側駆動回路9901a、9901bからゲート線9
804に入力される選択信号によって、そのスイッチン
グが制御されている。
【0238】スイッチング用TFT9801の活性層9
803が有するソース領域とドレイン領域は、一方はデ
ータ信号側駆動回路9901cによってビデオ信号が入
力される信号線9806に、もう一方は素子の接続用の
配線9807に接続されている。
【0239】9820は活性層9803を形成する際に
用いた下地膜の凸部である。
【0240】一方、駆動用TFT9802は、1〜2μ
m程度のチャネル幅の、複数のチャネル形成領域を有す
る活性層9808と、ゲート絶縁膜(図示せず)と、容
量用配線9809の一部であるゲート電極9810とを
有している。
【0241】駆動用TFT9802の活性層9808が
有するソース領域とドレイン領域は、一方は電源線98
11に、もう一方は画素電極9812に接続されてい
る。
【0242】9821は活性層9808を形成する際に
用いた下地膜の凸部である。
【0243】9813は容量用の半導体膜であり、ゲー
ト絶縁膜を間に挟んで容量用配線9809と重なってい
る。容量用の半導体膜9813は電源線9811と接続
されている。この容量用の半導体膜9813とゲート絶
縁膜と容量用配線9809とが重なっている部分が駆動
用TFT9802のゲート電圧を保持するための容量と
して機能する。また、容量用配線9809と電源線98
11は、間に層間絶縁膜(図示せず)を間に挟んで重な
っている。この容量用配線9809と、層間絶縁膜と、
電源線9811とが重なり合っている部分も、駆動用T
FT9802のゲート電圧を保持するための容量として
機能させることは可能である。
【0244】なお本明細書において接続とは、特に記載
のない限り電気的な接続を意味する。
【0245】スイッチング用TFT9801の活性層9
803と、駆動用TFT9802の活性層9808とが
それぞれ有するチャネル形成領域のキャリアが移動する
方向は、全て矢印に示したレーザ光の走査方向と揃って
いる。
【0246】駆動用TFT9802の活性層9808が
有するチャネル形成領域の数は、スイッチング用TFT
9801の活性層9803が有するチャネル形成領域の
数よりも多くすることが望ましい。なぜなら、駆動用T
FT9802の方がスイッチング用TFT9801より
も大きな電流能力が必要であり、チャネル形成領域が多
いほどオン電流を大きくすることができるからである。
【0247】なお本実施例では発光装置に用いられるT
FT基板の構成について説明したが、本実施例の作製工
程を用いて液晶表示装置を作製することもできる。
【0248】本実施例は、実施例6〜実施例10と自由
に組み合わせて実施することが可能である。
【0249】(実施例17)本発明の半導体装置が有す
るTFTは、チャネル形成領域において結晶性が優れて
いるため、通常は単結晶シリコンを用いた素子で形成さ
れる回路、例えばLSIを用いたCPU、各種ロジック
回路の記憶素子(例えばSRAM)、カウンタ回路、分
周回路ロジック等を、形成することができる。
【0250】超LSIは最小寸法がサブミクロン領域に
近づいており、より高集積化を目指すためには部分的な
素子の三次元化が必要である。本実施例では、スタック
構造を有する本発明の半導体装置の構造について説明す
る。
【0251】図46に本実施例の半導体装置の断面図を
示す。基板9700上に第1の絶縁膜9701が形成さ
れている。そして、第1の絶縁膜9701上に第1のT
FT9702が形成されている。なお、第1のTFT9
702のチャネル形成領域のチャネル幅は、1〜2ミク
ロン程度である。
【0252】第1のTFT9702を覆うように第1の
層間絶縁膜9703が形成されており、第1の層間絶縁
膜9703上に、第1の接続配線9705と、第1のT
FT9702に電気的に接続されている配線9704と
が形成されている。
【0253】そして、配線9704、第1の接続配線9
705を覆うように、第2の層間絶縁膜9706が形成
されている。第2の層間絶縁膜9706は無機の絶縁膜
で形成されており、酸化珪素、酸化窒化珪素などに、後
の工程において照射されるレーザ光を吸収するような物
質、例えば有色の顔料やカーボンを混入したものを混ぜ
たものを用いる。
【0254】そして、第2の層間絶縁膜9706の上面
を、化学的機械研磨法(CMP法)を用いて研磨してお
くと、後に形成される第2の絶縁膜がより平坦化され、
第2の絶縁膜上に形成される半導体膜をレーザ光により
結晶化するときに、その結晶性をより高めることができ
る。
【0255】そして第2の層間絶縁膜9706上に第2
の絶縁膜9708が形成されている。そして、第2の絶
縁膜9707上に第2のTFT9708が形成されてい
る。なお、第2の絶縁膜9707のチャネル形成領域の
チャネル幅は、1〜2ミクロン程度である。
【0256】第2のTFT9708を覆うように第3の
層間絶縁膜9709が形成されており、第3の層間絶縁
膜9709上に、第2の接続配線9711と、第2のT
FT9708に電気的に接続されている配線9710と
が形成されている。なお、第1の接続配線9705と第
2の接続配線9711との間にはダマシンプロセス等に
よって埋め込み配線(プラグ)9712が形成されてい
る。
【0257】そして、配線9710、第2の接続配線9
711を覆うように、第4の層間絶縁膜9713が形成
されている。
【0258】本実施例では、第1のTFT9702と第
2のTFT9708とを、層間絶縁膜を介して重ね合わ
せることができる、所謂スタック構造を有している。図
46(A)では、2層のスタック構造を有する半導体装
置について示したが、3層以上のスタック構造を有して
いても良い。その場合、下層に形成された素子にレーザ
光が照射されるのを防ぐため、各層の間に、第2の層間
絶縁膜9706のようなレーザ光を吸収する無機の絶縁
膜を設けるようにする。
【0259】このように三次元化された半導体装置は高
集積化が可能であり、また各素子間を電気的に接続する
配線を短くすることができるので、配線の容量による信
号の遅延を防ぎ、より高速な動作が可能になる。
【0260】なお本発明を用いたTFTは、第4回新機
能素子技術シンポジウム予稿集、1985年7月p20
5.に記載されている、CAM、RAM共存チップにも
用いることができる。図46(B)は、メモリ(RA
M)に対応するプロセッサを配置した連想メモリ(CA
M)と、RAMの共存チップ化を図ったモデルである。
第1層目はワード処理系の回路が形成された層であり、
第2層目は3層目のRAMに対応したプロセッサが各種
論理回路によって形成された層であり、第3層目はRA
Mセルが形成された層である。第2層目のプロセッサと
3層目のRAMセルとによって連想メモリ(CAM)が
形成される。さらに、第4層目はデータ用のRAM(デ
ータRAM)であり、2層目及び3層目で形成される連
想メモリと共存している。
【0261】このように、本発明は、三次元化された様
々な半導体装置に応用することが可能である。
【0262】本実施例は、実施例6〜11と自由に組み
合わせて実施することが可能である。
【0263】(実施例18)本発明を用いて作製される
TFTを搭載した半導体装置は、様々な電子機器への適
用が可能である。その一例は、携帯情報端末(電子手
帳、モバイルコンピュータ、携帯電話等)、ビデオカメ
ラ、デジタルカメラ、パーソナルコンピュータ、テレビ
受像器、携帯電話、投影型表示装置等が挙げられる。そ
れら電子機器の具体例を図45に示す。
【0264】図45(A)は表示装置であり、筐体20
01、支持台2002、表示部2003、スピーカー部
2004、ビデオ入力端子2005等を含む。本発明の
半導体装置を表示部2003に用いることで、本発明の
表示装置が完成する。発光装置は自発光型であるためバ
ックライトが必要なく、液晶ディスプレイよりも薄い表
示部とすることができる。なお、表示装置は、パソコン
用、TV放送受信用、広告表示用などの全ての情報表示
用表示装置が含まれる。
【0265】図45(B)はデジタルスチルカメラであ
り、本体2101、表示部2102、受像部2103、
操作キー2104、外部接続ポート2105、シャッタ
ー2106等を含む。本発明の半導体装置を表示部21
02に用いることで、本発明のデジタルスチルカメラが
完成する。
【0266】図45(C)はノート型パーソナルコンピ
ュータであり、本体2201、筐体2202、表示部2
203、キーボード2204、外部接続ポート220
5、ポインティングマウス2206等を含む。本発明の
半導体装置を表示部2203に用いることで、本発明の
ノート型パーソナルコンピュータが完成する。
【0267】図45(D)はモバイルコンピュータであ
り、本体2301、表示部2302、スイッチ230
3、操作キー2304、赤外線ポート2305等を含
む。本発明の半導体装置を表示部2302に用いること
で、本発明のモバイルコンピュータが完成する。
【0268】図45(E)は記録媒体を備えた携帯型の
画像再生装置(具体的にはDVD再生装置)であり、本
体2401、筐体2402、表示部A2403、表示部
B2404、記録媒体(DVD等)読み込み部240
5、操作キー2406、スピーカー部2407等を含
む。表示部A2403は主として画像情報を表示し、表
示部B2404は主として文字情報を表示する。なお、
記録媒体を備えた画像再生装置には家庭用ゲーム機器な
ども含まれる。本発明の半導体装置を表示部A、B24
03、2404に用いることで、本発明の画像再生装置
が完成する。
【0269】図45(F)はゴーグル型ディスプレイ
(ヘッドマウントディスプレイ)であり、本体250
1、表示部2502、アーム部2503を含む。本発明
の半導体装置を表示部2502に用いることで、本発明
のゴーグル型ディスプレイが完成する。
【0270】図45(G)はビデオカメラであり、本体
2601、表示部2602、筐体2603、外部接続ポ
ート2604、リモコン受信部2605、受像部260
6、バッテリー2607、音声入力部2608、操作キ
ー2609、接眼部2610等を含む。本発明の半導体
装置を表示部2602に用いることで、本発明のビデオ
カメラが完成する。
【0271】ここで図45(H)は携帯電話であり、本
体2701、筐体2702、表示部2703、音声入力
部2704、音声出力部2705、操作キー2706、
外部接続ポート2707、アンテナ2708等を含む。
なお、表示部2703は黒色の背景に白色の文字を表示
することで携帯電話の消費電流を抑えることができる。
本発明の半導体装置を表示部2703に用いることで、
本発明の携帯電話が完成する。
【0272】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例は実施例6〜12に示したいずれの
構成とも組み合わせて実施することが可能である。
【0273】(実施例19)本発明の半導体装置が有す
るマルチチャネルTFTは、フラットな絶縁膜上におい
て結晶化された半導体膜を用いて形成されるシングルチ
ャネルTFT及びマルチチャネルTFTよりも、S値、
移動度、閾値などのばらつきが抑えられる。
【0274】図47(A)に、本発明のn型のマルチチ
ャネルTFTの、S値の度数分布を示す。本発明のマル
チチャネルTFTは、凹凸を有する絶縁膜上において、
レーザー光の照射により結晶化された半導体膜を用いて
いる。絶縁膜の凸部と凹部の幅はそれぞれ1.25μ
m、1.50μmであり、TFTのチャネル長は8μm、
トータルのチャネル幅は12μmである。
【0275】また比較のために、図47(B)に、フラ
ットな絶縁膜上において結晶化されたn型のシングルチ
ャネルTFTの、S値の度数分布を示す。TFTのチャ
ネル長は8μm、チャネル幅は8μmである。また、図4
7(C)に、フラットな絶縁膜上において結晶化された
n型のマルチチャネルTFTの、S値の度数分布を示
す。TFTのチャネル長は8μm、トータルのチャネル
幅は12μm、各チャネルの幅が2μm、チャネル間の
間隔が2μmである。
【0276】図47(B)では標準偏差がσ=15.8
mV/dec.、図47(C)では標準偏差がσ=1
9.9mV/dec.なのに対し、図47(A)では標
準偏差がσ=8.1mV/dec.となっており、先の
2つに比べて小さい。よって図47(A)に示す本発明
のn型のマルチチャネルTFTはS値のばらつきが抑え
られていることがわかる。
【0277】なお、図47(B)のTFTのチャネル幅
は、図47(A)のTFTのトータルのチャネル幅より
も短い。また図47(C)のTFTは図47(A)のT
FTよりも各チャネルの幅とチャネル間の間隔が長い。
しかし、これらの条件を考慮に入れても図47(B)及
び図47(C)に比べて図47(A)の標準偏差は著し
く小さいと考えられ、よって、本発明のnチャネル型の
TFTは、S値が抑えられるという効果を有すると推測
される。
【0278】次に図48(A)に、本発明のn型のマル
チチャネルTFTの、閾値の度数分布を示す。図48
(A)のTFTの構成は図47(A)の場合と同じであ
る。また比較のために、図48(B)に、フラットな絶
縁膜上において結晶化されたn型のシングルチャネルT
FTの、閾値の度数分布を示す。図48(B)のTFT
の構成は図47(C)の場合と同じである。また、図4
8(C)に、フラットな絶縁膜上において結晶化された
n型のマルチチャネルTFTの、閾値の度数分布を示
す。図48(C)のTFTの構成は図47(B)の場合
と同じである。
【0279】図48(B)では標準偏差がσ=126m
V、図48(C)では標準偏差がσ=153mVなのに
対し、図48(A)では標準偏差がσ=80mVとなっ
ており、先の2つに比べて小さい。よって図48(A)
に示す本発明のn型のマルチチャネルTFTは閾値のば
らつきが抑えられていることがわかる。
【0280】なお、図48(B)のTFTのチャネル幅
は、図48(A)のTFTのトータルのチャネル幅より
も短い。また図48(C)のTFTは図48(A)のT
FTよりも各チャネルの幅とチャネル間の間隔が長い。
しかし、これらの条件を考慮に入れても図48(B)及
び図48(C)に比べて図48(A)の標準偏差は著し
く小さいと考えられ、よって、本発明のnチャネル型の
TFTは、閾値が抑えられるという効果を有すると推測
される。
【0281】次に図49(A)に、本発明のn型のマル
チチャネルTFTの、移動度の度数分布を示す。図49
(A)のTFTの構成は図47(A)の場合と同じであ
る。また比較のために、図49(B)に、フラットな絶
縁膜上において結晶化されたn型のシングルチャネルT
FTの、移動度の度数分布を示す。図49(B)のTF
Tの構成は図47(B)の場合と同じである。また、図
49(C)に、フラットな絶縁膜上において結晶化され
たn型のマルチチャネルTFTの、移動度の度数分布を
示す。図49(C)のTFTの構成は図47(B)の場
合と同じである。
【0282】図49(B)では標準偏差がσ=7.9
%、図49(C)では標準偏差がσ=9.2%なのに対
し、図49(A)では標準偏差がσ=5.2%となって
おり、先の2つに比べて小さい。よって図49(A)に
示す本発明のn型のマルチチャネルTFTは移動度のば
らつきが抑えられていることがわかる。なお図49
(A)ではチャネル幅の設計値を用いて移動度を計算し
ているので、実際の移動度は2割程度低いと考えられ
る。
【0283】図49(B)のTFTのチャネル幅は、図
49(A)のTFTのトータルのチャネル幅よりも短
い。また図49(C)のTFTは図49(A)のTFT
よりも各チャネルの幅とチャネル間の間隔が長い。しか
し、これらの条件を考慮に入れても図49(B)及び図
49(C)に比べて図49(A)の標準偏差は著しく小
さいと考えられ、よって、本発明のnチャネル型のTF
Tは、移動度が抑えられるという効果を有すると推測さ
れる。
【0284】次に図50(A)に、本発明のp型のマル
チチャネルTFTの、閾値の度数分布を示す。図50
(A)のTFTの構成は、極性が異なるだけで図47
(A)の場合と同じである。また比較のために、図50
(B)に、フラットな絶縁膜上において結晶化されたp
型のシングルチャネルTFTの、閾値の度数分布を示
す。図50(B)のTFTの構成は、極性が異なるだけ
で図47(B)の場合と同じである。また、図50
(C)に、フラットな絶縁膜上において結晶化されたp
型のマルチチャネルTFTの、閾値の度数分布を示す。
図50(C)のTFTの構成は、極性が異なるだけで図
47(C)の場合と同じである。
【0285】図50(B)では標準偏差がσ=218m
V、図50(C)では標準偏差がσ=144mVなのに
対し、図50(A)では標準偏差がσ=77mVとなっ
ており、先の2つに比べて小さい。よって図50(A)
に示す本発明のp型のマルチチャネルTFTは閾値のば
らつきが抑えられていることがわかる。
【0286】なお、図50(B)のTFTのチャネル幅
は、図50(A)のTFTのトータルのチャネル幅より
も短い。また図50(C)のTFTは図50(A)のT
FTよりも各チャネルの幅とチャネル間の間隔が長い。
しかし、これらの条件を考慮に入れても図50(B)及
び図50(C)に比べて図50(A)の標準偏差は著し
く小さいと考えられ、よって、本発明のpチャネル型の
TFTは、閾値が抑えられるという効果を有すると推測
される。
【0287】次に図51(A)に、本発明のp型のマル
チチャネルTFTの、移動度の度数分布を示す。図51
(A)のTFTの構成は、極性が異なるだけで図47
(A)の場合と同じである。また比較のために、図51
(B)に、フラットな絶縁膜上において結晶化されたp
型のシングルチャネルTFTの、移動度の度数分布を示
す。図51(B)のTFTの構成は、極性が異なるだけ
で図47(B)の場合と同じである。また、図51
(C)に、フラットな絶縁膜上において結晶化されたp
型のマルチチャネルTFTの、移動度の度数分布を示
す。図51(C)のTFTの構成は、極性が異なるだけ
で図47(B)の場合と同じである。
【0288】図51(B)では標準偏差がσ=7.6
%、図51(C)では標準偏差がσ=5.9%なのに対
し、図51(A)では標準偏差がσ=4.6%となって
おり、先の2つに比べて小さい。よって図51(A)に
示す本発明のp型のマルチチャネルTFTは移動度のば
らつきが抑えられていることがわかる。なお図51
(A)ではチャネル幅の設計値を用いて移動度を計算し
ているので、実際の移動度は2割程度低いと考えられ
る。
【0289】なお、図51(B)のTFTのチャネル幅
は、図51(A)のTFTのトータルのチャネル幅より
も短い。また図51(C)のTFTは図51(A)のT
FTよりも各チャネルの幅とチャネル間の間隔が長い。
しかし、これらの条件を考慮に入れても図51(B)及
び図51(C)に比べて図51(A)の標準偏差は著し
く小さいと考えられ、よって、本発明のpチャネル型の
TFTは、移動度が抑えられるという効果を有すると推
測される。
【0290】図47〜図51に示したように、本発明の
マルチチャネルTFTは特性のばらつきが抑えられると
いう効果を有している。本発明のマルチチャネルTFT
は、フラットな絶縁膜上において結晶化を行なったシン
グルチャネルTFT及びマルチチャネルTFTに比べ
て、各チャネルの結晶方位が回転しやすいので、種々の
結晶方位を含んでいる。よって結晶方位に起因する特性
のばらつきが平均化され易いのではないかと考えられ
る。
【0291】
【発明の効果】絶縁表面上に形成した開口部に半導体を
充填するように溶融結晶化させることにより、結晶化に
伴い発生する歪みを開口部以外の領域に集中させること
ができる。即ち、開口部に充填されるように形成した結
晶性半導体膜においては歪みから開放することができ
る。
【0292】即ち、非単結晶半導体膜に連続発振レーザ
光を照射する結晶化において、下地絶縁膜に開口部を設
け、溶融結晶化の過程において当該開口部に半導体を充
填するように形成することにより、結晶化に伴う歪みや
結晶粒界又は結晶亜粒界を開口部以外の領域に集中させ
ることができる。そして、開口部の結晶性半導体膜にチ
ャネル形成領域が配設されるようにTFTを形成するこ
とにより、高速で電流駆動能力を向上させることが可能
となり、素子の信頼性を向上させることも可能となる。
【0293】本発明では、下地膜の凹部上に位置する半
導体膜を、TFTの活性層として積極的に用いること
で、TFTのチャネル形成領域に粒界が形成されるのを
防ぐことができ、粒界によってTFTの移動度が著しく
低下したり、オン電流が低減したり、オフ電流が増加し
たりするのを防ぐことができる。なお、どこまでを凸部
または凹部のエッジ近傍としてパターニングで除去する
かは、設計者が適宜定めることができる。
【0294】また、TFTの複数のチャネル形成領域が
互いに分離していることで、チャネル形成領域のうち、
ゲート絶縁膜を間に挟んでゲート電極と重なっている領
域を広く取ることができるので、チャネル幅を長くする
ことができる。チャネル幅を長くすることでオン電流を
確保しつつ、TFTを駆動させることで発生した熱を効
率的に放熱することができる。
【図面の簡単な説明】
【図1】 本発明における結晶化方法を説明する斜視
図。
【図2】 本発明における結晶化方法を説明する斜視
図。
【図3】 本発明における結晶化方法を説明する斜視
図。
【図4】 本発明における結晶化方法を説明する斜視
図。
【図5】 結晶化における開口部の形状と結晶性半導体
膜の形態との関係の詳細を説明する縦断面図。
【図6】 本発明に適用するレーザ照射装置の一態様を
示す配置図。
【図7】 本発明により作製されるTFTの作製工程を
説明する上面図及び縦断面図。
【図8】 本発明により作製されるTFTの作製工程を
説明する上面図及び縦断面図。
【図9】 本発明により作製されるTFTの作製工程を
説明する上面図及び縦断面図。
【図10】 本発明により作製されるTFTの作製工程
を説明する上面図及び縦断面図。
【図11】 本発明により作製されるTFTの作製工程
を説明する上面図及び縦断面図。
【図12】 本発明により作製されるTFTの一例を説
明する上面図及び縦断面図。
【図13】 本発明により作製されるTFTの一例を説
明する上面図及び縦断面図。
【図14】 本発明により作製されるTFTの一例を説
明する上面図及び縦断面図。
【図15】 表示パネルの外観図。
【図16】 本発明を用いて作製される表示パネルの画
素部の構造を説明する上面図。
【図17】 熱解析のシミュレーションに用いた構造を
示す断面図。
【図18】 熱解析のシミュレーションの結果を示すグ
ラフ。
【図19】 凸部を有する下地膜上に形成された半導
体膜にレーザ光を照射して結晶化させた後のTEMの断
面像と、その模式図。
【図20】 本発明の半導体膜の結晶化の流れを示す
図。
【図21】 本発明のTFTの作製工程を示す図。
【図22】 本発明のTFTの作製工程を示す図。
【図23】 本発明のTFTの作製工程を示す図。
【図24】 本発明のTFTの作製工程を示す図。
【図25】 本発明のTFTの作製工程を示す図。
【図26】 本発明のTFTの断面図。
【図27】 本発明のTFTの断面図。
【図28】 本発明のTFTの作製工程を示す図。
【図29】 本発明のTFTの作製工程を示す図。
【図30】 下地膜上に形成された複数のTFTの上面
図。
【図31】 触媒元素を用いた本発明の半導体膜の結晶
化の流れを示す図。
【図32】 レーザ照射装置の図。
【図33】 レーザ照射装置の図。
【図34】 凸部を有する下地膜の作製方法を示す図。
【図35】 凸部を有する下地膜の作製方法を示す図。
【図36】 レーザビームのエネルギー密度の分布を
示す図。
【図37】 レーザビームのエネルギー密度の分布を
示す図。
【図38】 レーザビームのエネルギー密度の分布を
示す図。
【図39】 光学系の図。
【図40】 重ね合わせたレーザビームの中心軸方向に
おけるエネルギー密度の分布を示す図。
【図41】 レーザビームの中心間の距離とエネルギー
差の関係を示す図。
【図42】 レーザビームの中心軸方向における出力エ
ネルギーの分布を示す図。
【図43】 本発明の半導体装置の一例である発光装置
の構造を示す図。
【図44】 本発明の半導体装置の一例である発光装置
の画素の構造を示す図。
【図45】 本発明の半導体装置を用いた電子機器の
図。
【図46】 スタック構造を有するTFTの断面図及び
それを用いた半導体装置の構成の一例。
【図47】 S値の度数分布を示す図。
【図48】 閾値の度数分布を示す図。
【図49】 移動度の度数分布を示す図。
【図50】 閾値の度数分布を示す図。
【図51】 移動度の度数分布を示す図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 幸一郎 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 秋葉 麻衣 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 小久保 千穂 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 下村 明久 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 荒尾 達也 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Fターム(参考) 5F052 AA02 AA17 AA24 BA01 BA04 BA07 BA11 BA12 BA18 BB01 BB02 BB03 BB04 BB05 BB07 CA01 CA04 CA05 DA01 DA02 DA03 DB02 DB03 DB07 EA11 EA12 EA16 FA02 FA04 FA06 FA13 FA14 FA17 FA19 FA28 JA01 5F110 AA01 AA06 AA07 BB02 BB03 BB07 CC02 CC10 DD01 DD02 DD03 DD04 DD05 DD12 DD13 DD14 DD15 DD17 DD30 EE01 EE04 EE06 EE14 EE22 EE31 FF02 FF30 GG01 GG02 GG13 GG22 GG23 GG25 GG43 GG45 GG47 GG58 HM15 NN02 NN71 NN72 NN78 PP01 PP02 PP03 PP04 PP05 PP06 PP07 PP10 PP13 PP24 PP29 PP34 PP35 PP38 QQ04 QQ05 QQ09 QQ28

Claims (25)

    【特許請求の範囲】
  1. 【請求項1】絶縁表面を有する基板上に開口部が設けら
    れた絶縁膜を形成し、前記絶縁膜及び該開口部に非単結
    晶半導体膜を形成し、前記非単結晶半導体膜を溶融して
    結晶化させることにより前記絶縁膜の開口部を充填する
    結晶性半導体膜を形成し、該開口部を充填する結晶性半
    導体膜とゲート電極とがゲート絶縁膜を介して重畳して
    形成する各段階を有することを特徴とする半導体装置の
    作製方法。
  2. 【請求項2】絶縁表面を有する基板上に開口部が設けら
    れた絶縁膜を形成し、前記絶縁膜及び該開口部に非単結
    晶半導体膜を形成し、レーザ光の照射により前記非単結
    晶半導体膜を溶融して結晶化させ、前記絶縁膜の開口部
    を充填する結晶性半導体膜を形成し、該開口部を充填す
    る結晶性半導体膜とゲート電極とがゲート絶縁膜を介し
    て重畳して形成する各段階を有することを特徴とする半
    導体装置の作製方法。
  3. 【請求項3】絶縁表面を有する基板上に、薄膜トランジ
    スタのチャネル形成領域を含む島状の半導体領域の配置
    に合わせて開口部が設けられた絶縁膜を形成し、前記絶
    縁膜及び該開口部に非単結晶半導体膜を形成し、前記非
    単結晶半導体膜を溶融して結晶化させることにより前記
    絶縁膜の開口部を充填する結晶性半導体膜を形成し、前
    記結晶性半導体膜から前記島状の半導体領域を形成し、
    前記開口部を充填する結晶性半導体膜とゲート電極とが
    ゲート絶縁膜を介して重畳して形成する各段階を有する
    ことを特徴とする半導体装置の作製方法。
  4. 【請求項4】絶縁表面を有する基板上に、薄膜トランジ
    スタのチャネル形成領域を含む島状の半導体領域の配置
    に合わせて開口部が設けられた絶縁膜を形成し、前記絶
    縁膜及び該開口部に非単結晶半導体膜を形成し、レーザ
    光の照射により前記非単結晶半導体膜を溶融して結晶化
    させ、前記絶縁膜の開口部を充填する結晶性半導体膜を
    形成し、前記結晶性半導体膜から前記島状の半導体領域
    を形成し、前記開口部を充填する結晶性半導体膜とゲー
    ト電極とがゲート絶縁膜を介して重畳して形成する各段
    階を有することを特徴とする半導体装置の作製方法。
  5. 【請求項5】請求項2又は4において、前記レーザ光は
    連続発振型のレーザ発振装置を光源として照射すること
    を特徴とする半導体装置の作製方法。
  6. 【請求項6】請求項2又は4において、前記レーザ光は
    連続発振型のレーザ発振装置を光源とし、前記開口部の
    長手方向に沿って照射することを特徴とする半導体装置
    の作製方法。
  7. 【請求項7】複数の凸部を有する絶縁膜上に、前記複数
    の凸部を覆うように半導体膜を成膜し、 前記半導体膜にレーザ光を照射することで前記半導体膜
    の結晶性を高め、 前記結晶性が高められた半導体膜をパターニングするこ
    とで、島状の半導体膜を形成し、 前記島状の半導体膜の上面全体を、前記複数の凸部の上
    面が露出するようにエッチングする半導体装置の作製方
    法であって、 前記島状の半導体膜は、前記凸部間にその一部または全
    てが存在していることを特徴とする半導体装置の作製方
    法。
  8. 【請求項8】複数の凸部を有する絶縁膜上に、前記複数
    の凸部を覆うように半導体膜を成膜し、 前記半導体膜にレーザ光を照射することで前記半導体膜
    の結晶性を高め、 前記結晶性が高められた半導体膜の上面全体を、前記複
    数の凸部の上面が露出するようにエッチングし、 エッチングされた半導体膜をパターニングすることで、
    島状の半導体膜を形成する半導体装置の作製方法であっ
    て、 前記島状の半導体膜は、前記凸部間にその一部または全
    てが存在していることを特徴とする半導体装置の作製方
    法。
  9. 【請求項9】複数の凸部を有する絶縁膜上に、前記複数
    の凸部を覆うように半導体膜を成膜し、 前記半導体膜をパターニングすることで、島状の半導体
    膜を形成し、 前記島状の半導体膜にレーザ光を照射することで前記島
    状の半導体膜の結晶性を高め、 前記結晶性が高められた島状の半導体膜の上面全体を、
    前記複数の凸部の上面が露出するようにエッチングする
    半導体装置の作製方法であって、 前記島状の半導体膜は、前記凸部間にその一部または全
    てが存在していることを特徴とする半導体装置の作製方
    法。
  10. 【請求項10】複数の凸部を有する絶縁膜上に、前記複
    数の凸部を覆うように半導体膜を成膜し、 前記半導体膜にレーザ光を照射することで前記半導体膜
    の結晶性を高め、 前記結晶性が高められた半導体膜をパターニングするこ
    とで、島状の半導体膜を形成し、 前記島状の半導体膜の上面全体を、前記複数の凸部の上
    面が露出するようにエッチングし、 前記エッチングされた島状の半導体膜を用いて薄膜トラ
    ンジスタを形成する半導体装置の作製方法であって、 前記島状の半導体膜は、前記凸部間にその一部または全
    てが存在していることを特徴とする半導体装置の作製方
    法。
  11. 【請求項11】複数の凸部を有する絶縁膜上に、前記複
    数の凸部を覆うように半導体膜を成膜し、 前記半導体膜にレーザ光を照射することで前記半導体膜
    の結晶性を高め、 前記結晶性が高められた半導体膜の上面全体を、前記複
    数の凸部の上面が露出するようにエッチングし、 エッチングされた半導体膜をパターニングすることで、
    島状の半導体膜を形成し、 前記島状の半導体膜を用いて薄膜トランジスタを形成す
    る半導体装置の作製方法であって、 前記島状の半導体膜は、前記凸部間にその一部または全
    てが存在していることを特徴とする半導体装置の作製方
    法。
  12. 【請求項12】複数の凸部を有する絶縁膜上に、前記複
    数の凸部を覆うように半導体膜を成膜し、 前記半導体膜をパターニングすることで、島状の半導体
    膜を形成し、 前記島状の半導体膜にレーザ光を照射することで前記島
    状の半導体膜の結晶性を高め、 前記結晶性が高められた島状の半導体膜の上面全体を、
    前記複数の凸部の上面が露出するようにエッチングし、 前記エッチングされた島状の半導体膜を用いて薄膜トラ
    ンジスタを形成する半導体装置の作製方法であって、 前記島状の半導体膜は、前記凸部間にその一部または全
    てが存在していることを特徴とする半導体装置の作製方
    法。
  13. 【請求項13】複数の凸部を有する絶縁膜上に、前記複
    数の凸部を覆うように半導体膜を成膜し、 前記半導体膜にレーザ光を照射することで前記半導体膜
    の結晶性を高め、 前記結晶性が高められた半導体膜をパターニングするこ
    とで、島状の半導体膜を形成し、 前記島状の半導体膜の上面全体を、前記複数の凸部の上
    面が露出するようにエッチングし、 前記エッチングされた島状の半導体膜を用いて薄膜トラ
    ンジスタを形成する半導体装置の作製方法であって、 前記薄膜トランジスタのチャネル形成領域は、前記エッ
    チングされた島状の半導体膜の、前記凸部間に存在して
    いる部分を用いていることを特徴とする半導体装置の作
    製方法。
  14. 【請求項14】複数の凸部を有する絶縁膜上に、前記複
    数の凸部を覆うように半導体膜を成膜し、 前記半導体膜にレーザ光を照射することで前記半導体膜
    の結晶性を高め、 前記結晶性が高められた半導体膜の上面全体を、前記複
    数の凸部の上面が露出するようにエッチングし、 エッチングされた半導体膜をパターニングすることで、
    島状の半導体膜を形成し、 前記島状の半導体膜を用いて薄膜トランジスタを形成す
    る半導体装置の作製方法であって、 前記薄膜トランジスタのチャネル形成領域は、前記島状
    の半導体膜の、前記凸部間に存在している部分を用いて
    いることを特徴とする半導体装置の作製方法。
  15. 【請求項15】複数の凸部を有する絶縁膜上に、前記複
    数の凸部を覆うように半導体膜を成膜し、 前記半導体膜をパターニングすることで、島状の半導体
    膜を形成し、 前記島状の半導体膜にレーザ光を照射することで前記島
    状の半導体膜の結晶性を高め、 前記結晶性が高められた島状の半導体膜の上面全体を、
    前記複数の凸部の上面が露出するようにエッチングし、 前記エッチングされた島状の半導体膜を用いて薄膜トラ
    ンジスタを形成する半導体装置の作製方法であって、 前記薄膜トランジスタのチャネル形成領域は、前記エッ
    チングされた島状の半導体膜の、前記凸部間に存在して
    いる部分を用いていることを特徴とする半導体装置の作
    製方法。
  16. 【請求項16】請求項7乃至請求項15のいずれか一項
    において、前記レーザ光は、YAGレーザ、YVO4
    ーザ、YLFレーザ、YAlO3レーザ、ガラスレー
    ザ、ルビーレーザ、アレキサンドライトレーザ、Ti:
    サファイアレーザ、Y23レーザまたはNd:YVO4
    ーザから選ばれた一種または複数種を用いて出力されて
    いることを特徴とする半導体装置の作製方法。
  17. 【請求項17】請求項7乃至請求項16のいずれか一項
    において、前記レーザ光は、スラブレーザを用いて出力
    されていることを特徴とする半導体装置の作製方法。
  18. 【請求項18】請求項7乃至請求項17のいずれか1項
    において、前記レーザ光は連続発振であることを特徴と
    する半導体装置の作製方法。
  19. 【請求項19】請求項7乃至請求項18のいずれか一項
    において、前記レーザ光は第2高調波であることを特徴
    とする半導体装置の作製方法。
  20. 【請求項20】絶縁表面を有する基板上に開口部が設け
    られた絶縁膜が形成され、前記基板上に形成された結晶
    性半導体膜は前記開口部を充填する領域を有し、当該充
    填領域にチャネル形成領域が備えられていることを特徴
    とする半導体装置。
  21. 【請求項21】絶縁表面を有する基板上にチャネル長方
    向に延在する開口部が設けられた絶縁膜が形成され、前
    記基板上に形成された結晶性半導体膜は前記開口部を充
    填する領域を有し、当該充填領域にチャネル形成領域が
    備えられていて、前記開口部は前記結晶性半導体膜と同
    じかそれ以上の深さを有していることを特徴とする半導
    体装置。
  22. 【請求項22】絶縁表面に形成された矩形又は帯状に延
    在する開口部に結晶性半導体が設けられていて、前記結
    晶性半導体とゲート電極とがゲート絶縁膜を介して重畳
    していることを特徴とする半導体装置。
  23. 【請求項23】絶縁表面に形成されたチャネル長方向に
    延在する開口部に結晶性半導体が設けられていて、前記
    結晶性半導体とゲート電極とがゲート絶縁膜を介して重
    畳していることを特徴とする半導体装置。
  24. 【請求項24】下地膜上に形成された2つの不純物領域
    及び該2つの不純物領域に挟まれている複数のチャネル
    形成領域を有する活性層と、前記活性層に接するゲート
    絶縁膜と、前記ゲート絶縁膜を間に挟んで前記複数のチ
    ャネル形成領域と重なっているゲート電極とを有するT
    FTを用いた半導体装置であって、 前記下地膜は、前記複数の各チャネル形成領域間に凸部
    を有しており 前記複数のチャネル形成領域は、前記凸部を間に挟んで
    互いに分離していることを特徴とする半導体装置。
  25. 【請求項25】下地膜上に形成された2つの不純物領域
    及び該2つの不純物領域に挟まれている複数のチャネル
    形成領域を有する活性層と、前記活性層に接するゲート
    絶縁膜と、前記ゲート絶縁膜を間に挟んで前記複数のチ
    ャネル形成領域と重なっているゲート電極とを有するT
    FTを用いた半導体装置であって、 前記下地膜は、前記複数の各チャネル形成領域間に凸部
    を有しており 前記複数の各チャネル形成領域は単一な結晶性を有して
    おり、 前記複数のチャネル形成領域は、前記凸部を間に挟んで
    互いに分離していることを特徴とする半導体装置。
JP2003018377A 2002-01-28 2003-01-28 半導体装置の作製方法 Expired - Fee Related JP4312466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003018377A JP4312466B2 (ja) 2002-01-28 2003-01-28 半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2002019286 2002-01-28
JP2002-19286 2002-01-28
JP2002027381 2002-02-04
JP2002-27381 2002-02-04
JP2003018377A JP4312466B2 (ja) 2002-01-28 2003-01-28 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005198205A Division JP2005340852A (ja) 2002-01-28 2005-07-07 半導体装置及び電子機器

Publications (3)

Publication Number Publication Date
JP2003297751A true JP2003297751A (ja) 2003-10-17
JP2003297751A5 JP2003297751A5 (ja) 2006-03-09
JP4312466B2 JP4312466B2 (ja) 2009-08-12

Family

ID=29407496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003018377A Expired - Fee Related JP4312466B2 (ja) 2002-01-28 2003-01-28 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4312466B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066908A (ja) * 2004-07-30 2006-03-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7700463B2 (en) 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013165260A (ja) * 2012-01-10 2013-08-22 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
WO2018016146A1 (ja) * 2016-07-20 2018-01-25 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5886717A (ja) * 1981-11-18 1983-05-24 Nec Corp 単結晶シリコン膜形成法
JPH02143417A (ja) * 1988-11-24 1990-06-01 Sharp Corp 半導体装置の製造方法
JPH07249779A (ja) * 1994-03-11 1995-09-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08288515A (ja) * 1995-04-10 1996-11-01 Sharp Corp 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
JPH11121753A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
JP2000068520A (ja) * 1997-12-17 2000-03-03 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
JP2000183351A (ja) * 1998-12-11 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
JP2001144027A (ja) * 1999-08-13 2001-05-25 Semiconductor Energy Lab Co Ltd レーザー装置及びレーザーアニール方法並びに半導体装置の作製方法
JP2001274433A (ja) * 2000-03-24 2001-10-05 Japan Steel Works Ltd:The シリコン膜の結晶化方法及び多結晶シリコン膜の製造方法並びに多結晶シリコン膜を用いたディバイス
JP2001284601A (ja) * 2000-01-28 2001-10-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002014337A (ja) * 2000-04-27 2002-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002033330A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5886717A (ja) * 1981-11-18 1983-05-24 Nec Corp 単結晶シリコン膜形成法
JPH02143417A (ja) * 1988-11-24 1990-06-01 Sharp Corp 半導体装置の製造方法
JPH07249779A (ja) * 1994-03-11 1995-09-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08288515A (ja) * 1995-04-10 1996-11-01 Sharp Corp 多結晶シリコン膜の形成方法および薄膜トランジスタの製造方法
JPH11121753A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
JP2000068520A (ja) * 1997-12-17 2000-03-03 Matsushita Electric Ind Co Ltd 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
JP2000183351A (ja) * 1998-12-11 2000-06-30 Sony Corp 薄膜半導体装置の製造方法
JP2001144027A (ja) * 1999-08-13 2001-05-25 Semiconductor Energy Lab Co Ltd レーザー装置及びレーザーアニール方法並びに半導体装置の作製方法
JP2001284601A (ja) * 2000-01-28 2001-10-12 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2001274433A (ja) * 2000-03-24 2001-10-05 Japan Steel Works Ltd:The シリコン膜の結晶化方法及び多結晶シリコン膜の製造方法並びに多結晶シリコン膜を用いたディバイス
JP2002014337A (ja) * 2000-04-27 2002-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002033330A (ja) * 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066908A (ja) * 2004-07-30 2006-03-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7700463B2 (en) 2005-09-02 2010-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013165260A (ja) * 2012-01-10 2013-08-22 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
WO2018016146A1 (ja) * 2016-07-20 2018-01-25 株式会社ブイ・テクノロジー レーザ照射装置、薄膜トランジスタおよび薄膜トランジスタの製造方法
CN109417034A (zh) * 2016-07-20 2019-03-01 V科技股份有限公司 激光照射装置、薄膜晶体管及薄膜晶体管的制造方法
US10608115B2 (en) 2016-07-20 2020-03-31 V Technology Co., Ltd. Laser beam irradiation device, thin-film transistor, and method of manufacturing thin-film transistor

Also Published As

Publication number Publication date
JP4312466B2 (ja) 2009-08-12

Similar Documents

Publication Publication Date Title
JP6709873B2 (ja) 表示パネル、電子機器
US7737506B2 (en) Semiconductor device and method of manufacturing the same
US10515983B2 (en) Semiconductor device and semiconductor device production system
JP2003289080A (ja) 半導体装置の作製方法
JP4312466B2 (ja) 半導体装置の作製方法
JP4397599B2 (ja) 半導体装置の作製方法
JP2005340852A (ja) 半導体装置及び電子機器
JP2003257865A (ja) 半導体装置及び半導体装置の生産システム
JP4526764B2 (ja) 半導体装置及び半導体装置の生産システム
JP2003257864A (ja) 半導体装置及び半導体装置の生産システム
CN101299412A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140522

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees