JP2001144027A - レーザー装置及びレーザーアニール方法並びに半導体装置の作製方法 - Google Patents

レーザー装置及びレーザーアニール方法並びに半導体装置の作製方法

Info

Publication number
JP2001144027A
JP2001144027A JP2000243525A JP2000243525A JP2001144027A JP 2001144027 A JP2001144027 A JP 2001144027A JP 2000243525 A JP2000243525 A JP 2000243525A JP 2000243525 A JP2000243525 A JP 2000243525A JP 2001144027 A JP2001144027 A JP 2001144027A
Authority
JP
Japan
Prior art keywords
laser
semiconductor film
harmonic
solid
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000243525A
Other languages
English (en)
Other versions
JP3897965B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Hisashi Otani
久 大谷
Koichiro Tanaka
幸一郎 田中
Kenji Kasahara
健司 笠原
Ritsuko Kawasaki
律子 河崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000243525A priority Critical patent/JP3897965B2/ja
Publication of JP2001144027A publication Critical patent/JP2001144027A/ja
Application granted granted Critical
Publication of JP3897965B2 publication Critical patent/JP3897965B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Lasers (AREA)

Abstract

(57)【要約】 【課題】 結晶粒径の大きい結晶質半導体膜が得られ、
且つ、ランニングコストの低いレーザー装置及びレーザ
ーアニール方法を提供する。 【解決手段】 レーザーとしてメンテナンスが容易に耐
久性の高い固体レーザーを用い、さらに線状のレーザー
光としてスループットを上げることで製造コスト全体の
低減を図る。さらに、そのようなレーザー光を非晶質半
導体膜の表面及び裏面に照射することで結晶粒径の大き
い結晶質半導体膜を得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本願発明はレーザー光を用い
た半導体膜のアニール(以下、レーザーアニールとい
う)の方法及びそれを行うためのレーザー装置(レーザ
ーと該レーザーから出力されるレーザー光を被処理体ま
で導くための光学系を含む装置)に関する。また、前記
レーザーアニールを工程に含んで作製された半導体装置
及びその作製方法に関する。なお、ここでいう半導体装
置には、液晶表示装置やEL表示装置等の電気光学装置
及び該電気光学装置を部品として含む電子装置も含まれ
るものとする。
【0002】
【従来の技術】近年、薄膜トランジスタ(以下、TFT
という)の開発が進められ、結晶質半導体膜として多結
晶シリコン膜(ポリシリコン膜)を用いたTFTが注目
されている。特に、液晶表示装置(液晶ディスプレイ)
やEL(エレクトロルミネッセンス)表示装置(ELデ
ィスプレイ)においては、画素をスイッチングする素子
やその画素を制御するための駆動回路を形成する素子と
して用いられる。
【0003】ポリシリコン膜を得る手段としては、非晶
質シリコン膜(アモルファスシリコン膜)を結晶化させ
てポリシリコン膜とする技術が一般的である。特に、最
近ではレーザー光を用いてアモルファスシリコン膜を結
晶化する方法が注目されている。本明細書中では、非晶
質半導体膜をレーザー光で結晶化し、結晶質半導体膜を
得る手段をレーザー結晶化という。
【0004】レーザー結晶化は、半導体膜の瞬間的な加
熱が可能であり、ガラス基板やプラスチック基板等の耐
熱性の低い基板上に形成された半導体膜のアニール手段
として有効な技術である。また、従来の電熱炉を用いた
加熱手段(以下、ファーネスアニールという)に比べて
格段にスループットが高い。
【0005】レーザー光にも様々な種類があるが、一般
的にはパルス発振型のエキシマレーザーを発振源とする
レーザー光(以下、エキシマレーザー光という)を用い
たレーザー結晶化が用いられている。エキシマレーザー
は出力が大きく、高周波数での繰り返し照射が可能であ
るという利点を有し、さらにエキシマレーザー光はシリ
コン膜に対しての吸収係数が高いという利点を有する。
【0006】エキシマレーザー光を形成するには励起ガ
スとして、KrF(波長248nm)やXeCl(波長
308nm)が用いられる。ところが、Kr(クリプト
ン)やXe(キセノン)といったガスは非常に高価であ
り、ガス交換の頻度が高くなると製造コストの増加を招
くという問題がある。
【0007】また、レーザー発振を行うレーザーチュー
ブや発振過程で生成した不要な化合物を除去するための
ガス精製器などの付属機器の交換が2〜3年に一度必要
となる。これらの付属機器は高価なものが多く、やはり
製造コストの増加を招くという問題がある。
【0008】以上のように、エキシマレーザー光を用い
たレーザー装置は確かに高い性能を持っているが、メン
テナンスに非常に手間がかかり、量産用レーザー装置と
してはランニングコスト(ここでは稼働に伴い発生する
費用を意味する)が高いという欠点も併せ持っている。
【0009】
【発明が解決しようとする課題】本願発明は、従来に比
較して結晶粒径の大きい結晶質半導体膜が得られ、且
つ、ランニングコストの低いレーザー装置及びそれを用
いたレーザーアニール方法を提供することを課題とす
る。また、そのようなレーザーアニール方法を用いて作
製された半導体装置及びその作製方法を提供することを
課題とする。
【0010】
【課題を解決するための手段】本願発明は、固体レーザ
ー(結晶ロッドを共振キャビティとしたレーザー光を出
力するレーザー)を発振源とするレーザー光を半導体膜
の表面及び裏面に対して照射する点に特徴がある。
【0011】このとき、レーザー光は光学系により線状
に加工して照射することが望ましい。なお、レーザー光
を線状に加工するとは、被処理体にレーザー光が照射さ
れた際の照射面の形状が線状になるようにレーザー光を
加工しておくことを意味する。即ち、レーザー光の断面
形状を線状に加工することを意味する。また、ここでい
う「線状」は、厳密な意味で「線」を意味しているので
はなく、アスペクト比の大きい長方形(もしくは長楕円
形)を意味する。例えば、アスペクト比が10以上(好
ましくは100〜10000)のもの指す。
【0012】上記構成において、固体レーザーは一般的
に知られているものを用いることができ、YAGレーザ
ー(通常はNd:YAGレーザーを指す)、Nd:YV
4レーザー、Nd:YAlO3レーザー、ルビーレーザ
ー、Ti:サファイアレーザー、ガラスレーザーなどを
用いることができる。特に、コヒーレント性やパルスエ
ネルギーで優位なYAGレーザーが好ましい。また、Y
AGレーザーには、連続発振式やパルス発振式がある
が、本発明においては、大面積に照射できるパルス発振
式のYAGレーザーを用いることが望ましい。
【0013】但し、YAGレーザーの基本波(第1高調
波)は1064nmと波長が長いので、第2高調波(波
長532nm)、第3高調波(波長355nm)、若し
くは第4高調波(波長266nm)を用いるのが好まし
い。
【0014】特に、YAGレーザーの第2高調波の波長
は532nmであり、非晶質半導体膜に照射した場合、
最も非晶質半導体膜で反射しない波長範囲(530nm
前後)内である。また、この波長範囲においては、非晶
質半導体膜を透過するレーザー光が十分な光量であるた
め、反射体を用いて再度、裏面側から非晶質半導体膜に
照射することにより効率よく照射できる。また、第2高
調波のレーザーエネルギーは、(既存のパルス発振型Y
AGレーザ装置における)最大値で約1.5J/pul
seと大きく、線状に加工した場合、長手方向の長さを
飛躍的に長くすることができ、一括で大面積のレーザー
光照射が可能となる。なお、これらの高調波は非線形結
晶を用いて得ることができる。
【0015】基本波は非線形素子を含む波長変調器によ
って、第2高調波、第3高調波または第4高調波に変調
することができる。各高調波の形成は公知の技術に従え
ば良い。また、本明細書中において、「固体レーザーを
発振源とするレーザー光」には基本波だけでなく、途中
で波長を変調した第2高調波、第3高調波及び第4高調
波を含むものとする。
【0016】また、YAGレーザーで良く用いられるQ
スイッチ法(Q変調スイッチ方式)を用いても良い。こ
れはレーザー共振器のQ値を十分低くしておいた状態か
ら、急激にQ値を高めてやることにより非常にエネルギ
ー値が高く急峻なパルスレーザーを出力する方法であ
る。これは公知の技術である。
【0017】本願発明で用いる固体レーザーは、基本的
には固体結晶、共振ミラー及び固体結晶を励起するため
の光源があればレーザー光を出力できるため、エキシマ
レーザーのようにメンテナンスの手間がかからない。即
ち、ランニングコストがエキシマレーザーに比べて非常
に低いため、半導体装置の製造コストを大幅に低減する
ことが可能となる。また、メンテナンスの回数が減れば
量産ラインの稼働率も高まるため製造工程のスループッ
ト全体が向上し、このことも半導体装置の製造コストの
低減に大きく寄与する。さらに、固体レーザーの専有面
積はエキシマレーザーに比べて小さいので、製造ライン
の設計に有利である。
【0018】しかも、非晶質半導体膜の表面及び裏面に
対してレーザー光を照射するという構成でレーザーアニ
ールを行うことにより、従来(非晶質半導体膜の表面の
みにレーザー光を照射した場合)に比べて結晶粒径の大
きい結晶質半導体膜を得ることが可能である。本出願人
は非晶質半導体膜の表面及び裏面からレーザー光を照射
することでシリコン膜の溶融と固化のサイクルが緩やか
なものとなり、固化の過程で結晶成長に許容される時間
が相対的に長くなると考えており、その結果として結晶
粒径を大きくすることが可能になると考えている。
【0019】そして、結晶粒径の大きい結晶質半導体膜
を得ることにより、半導体装置の性能を大幅に向上させ
うる。例えば、TFTを例に挙げると、結晶粒径が大き
くなることでチャネル形成領域に含まれうる結晶粒界の
本数を少なくすることができる。即ち、チャネル形成領
域に結晶粒界が1本、好ましくは0本であるようなTF
Tを作製することも可能となる。また、個々の結晶粒は
実質的に単結晶と見なせる結晶性を有することから、単
結晶半導体を用いたトランジスタと同等もしくはそれ以
上の高いモビリティ(電界効果移動度)を得ることも可
能である。
【0020】さらに、キャリアが結晶粒界を横切る回数
を極端に減らすことができるため、オン電流値(TFT
がオン状態にある時に流れるドレイン電流値)、オフ電
流値(TFTがオフ状態にある時に流れるドレイン電流
値)、しきい値電圧、S値及び電界効果移動度のバラツ
キを低減することも可能となる。
【0021】
【発明の実施の形態】〔実施形態1〕本願発明の実施形
態の一つについて説明する。図1(A)は本願発明のレ
ーザーを含むレーザー装置の構成を示す図である。この
レーザー装置は、Nd:YAGレーザー101、Nd:
YAGレーザー101を発振源とするレーザー光(好ま
しくは第2高調波、第3高調波、または第4高調波)を
線状に加工する光学系201、透光性基板を固定するス
テージ102を有し、ステージ102にはヒータ103
とヒータコントローラー104が具備されて、基板を1
00〜450℃まで加熱することができる。また、ステ
ージ102上には反射体105が設けられ、その上に非
晶質半導体膜が形成された基板106が設置される。
【0022】なお、Nd:YAGレーザー101から出
力されたレーザー光を第2〜第4高調波のいずれかに変
調する場合は、Nd:YAGレーザー101の直後に非
線形素子を含む波長変調器を設ければ良い。
【0023】次に、図1(A)のような構成のレーザー
装置において、基板106の保持方法を図1(B)を用
いて説明する。ステージ102に保持された基板106
は、反応室107に設置され、レーザー101を発振源
とする線状のレーザー光が照射される。反応室内は図示
されていない排気系またはガス系により減圧状態または
不活性ガス雰囲気とすることができ、半導体膜を汚染さ
せることなく100〜450℃まで加熱することができ
る。
【0024】また、ステージ102はガイドレール10
8に沿って反応室内を移動することができ、基板の全面
に線状のレーザー光を照射することができる。レーザー
光は基板106の上面に設けられた図示されていない石
英製の窓から入射する。また、図1(B)ではこの反応
室107にトランスファー室109、中間室110、ロ
ード・アンロード室111が接続され、それぞれの室は
仕切弁112、113で分離されている。
【0025】ロード・アンロード室111には複数の基
板を保持することが可能なカセット114が設置され、
トランスファー室109に設けられた搬送ロボット11
5により基板が搬送される。基板106'は搬送中の基
板を表す。このような構成とすることによりレーザーア
ニールを減圧下または不活性ガス雰囲気中で連続して処
理することができる。
【0026】次に、レーザー光を線状にする光学系20
1の構成について図2を用いて説明する。図2(A)は
光学系201を側面から見た図であり、図2(B)は光
学系201を上面から見た図である。
【0027】レーザー101を発振源とするレーザー光
はシリンドリカルレンズアレイ202により縦方向に分
割される。この分割されたレーザー光はシリンドリカル
レンズ203によりさらに横方向に分割される。即ち、
レーザー光はシリンドリカルレンズアレイ202、20
3によって最終的にはマトリクス状に分割されることに
なる。
【0028】そして、レーザー光はシリンドリカルレン
ズ204により一旦集光される。その際、シリンドリカ
ルレンズ204の直後にシリンドリカルレンズ205を
通る。その後、ミラー206で反射され、シリンドリカ
ルレンズ207を通った後、照射面208に達する。
【0029】このとき、照射面208に投影されたレー
ザー光は線状の照射面を示す。即ち、シリンドリカルレ
ンズ207を透過したレーザー光の断面形状は線状にな
っていることを意味する。この線状に加工されたレーザ
ー光の幅方向(短い方向)の均質化は、シリンドリカル
レンズアレイ202、シリンドリカルレンズ204及び
シリンドリカルレンズ207で行われる。また、上記レ
ーザー光の長さ方向(長い方向)の均質化は、シリンド
リカルレンズアレイ203及びシリンドリカルレンズ2
05で行われる。
【0030】次に、基板上に形成された被処理膜の表面
及び裏面からレーザー光を照射するための構成について
図3を用いて説明する。図3に示したのは、図1におけ
る基板106と反射体105との位置関係を示す図であ
る。
【0031】図3において、301は透光性基板であ
り、その表面(薄膜または素子が形成される側の面)に
は絶縁膜302、非晶質半導体膜(または微結晶半導体
膜)303が形成されている。また、透光性基板301
の下にはレーザー光を反射させるための反射体304が
配置される。
【0032】透光性基板301はガラス基板、石英基
板、結晶化ガラス基板若しくはプラスチック基板が用い
られる。また、絶縁膜302は酸化シリコン膜や窒化酸
化シリコン膜(SiOxNy)などの珪素を含む絶縁膜
を用いれば良い。非晶質半導体膜303はアモルファス
シリコン膜、アモルファスシリコンゲルマニウム膜など
がありうる。
【0033】また、反射体304は表面(レーザー光の
反射面)に金属膜を形成した基板であっても良いし、金
属元素でなる基板であっても良い。この場合、金属膜と
しては如何なる材料を用いても良い。代表的には、アル
ミニウム、銀、タングステン、チタン、タンタルのいず
れかの元素を含む金属膜を用いる。
【0034】また、反射体304を配置する代わりに、
基板301の裏面(表面の反対側の面)に直接上述のよ
うな金属膜を形成し、そこでレーザー光を反射させるこ
とも可能である。但し、その構成は半導体装置の作製過
程で裏面に形成した金属膜が除去されないことが前提で
ある。
【0035】そして、図2で説明した光学系201(図
中ではシリンドリカルレンズ207のみを示す。)を経
由して線状に加工されたレーザー光が、非晶質半導体膜
303に照射される。
【0036】このとき、非晶質半導体膜303に照射さ
れるレーザー光には、シリンドリカルレンズ207を通
過して直接照射されるレーザー光305と、反射体30
4で一旦反射されて非晶質半導体膜303へ照射される
レーザー光306とがある。なお、本明細書中では、非
晶質半導体膜の表面に照射されるレーザー光を第一次レ
ーザー光と呼び、裏面に照射されるレーザー光を第二次
レーザー光と呼ぶ。
【0037】シリンドリカルレンズ207を通過したレ
ーザー光は、集光される過程で基板表面に対して45〜
90°の入射角を持つ。そのため、第二次レーザー光3
06は非晶質半導体膜303の裏面側にも回り込んで照
射される。また、反射体304の反射面に起伏部を設け
てレーザー光を乱反射させることで、第二次レーザー光
306をさらに効率良く得ることができる。
【0038】特に、YAGレーザーの第2高調波の波長
は532nmであり、非晶質半導体膜に照射した場合、
最も非晶質半導体膜で反射しない波長範囲(530nm
前後)内である。また、この波長範囲においては、非晶
質半導体膜を透過するレーザー光が十分な光量であるた
め、反射体を用いて再度、裏面側から非晶質半導体膜に
照射することにより効率よく照射できる。また、第2高
調波のレーザーエネルギーは、(既存のYAGレーザ装
置における)最大値で約1.5J/pulseと大き
く、線状に加工した場合、長手方向の長さを飛躍的に長
くすることができ、一括で大面積のレーザー光照射が可
能となる。
【0039】以上のように、本実施形態によれば、固体
レーザーを発振源とするレーザー光を線状に加工するこ
とが可能であり、且つ、そのレーザー光を第一次レーザ
ー光及び第二次レーザー光に分光して、非晶質半導体膜
の表面及び裏面に照射することが可能である。
【0040】〔実施形態2〕本実施形態では実施形態1
と異なる実施の形態について説明する。本実施形態で
は、実施形態1のような反射体を用いず、光学系の途中
で分光した二系統のレーザー光を非晶質半導体膜の表面
及び裏面から照射する例を示す。
【0041】図4(A)は本実施形態のレーザーを含む
レーザー装置の構成を示す図である。基本的な構成は実
施形態1で説明した図1のレーザー装置と同様であるの
で異なる部分の符号を変えて説明する。
【0042】このレーザー装置は、Nd:YAGレーザ
ー101、Nd:YAGレーザー101を発振源とする
レーザー光(好ましくは第3高調波または第4高調波)
を線状に加工し、且つ、二系統に分光する光学系40
1、透光性基板を固定する透光性のステージ402を有
する。また、ステージ402上には基板403aが設置
され、その上に非晶質半導体膜403bが形成されてい
る。
【0043】なお、Nd:YAGレーザー101から出
力されたレーザー光を第2〜第4高調波のいずれかに変
調する場合は、Nd:YAGレーザー101の直後に非
線形素子を含む波長変調器を設ければ良い。
【0044】本実施形態の場合、ステージ402を透過
したレーザー光を非晶質半導体膜403bに照射するた
め、ステージ402は透光性を有してなければならな
い。また、ステージ402側から照射されるレーザー光
(第二次レーザー光)のエネルギーは基板を透過する時
点で減衰すること予想されるため、できるだけステージ
402での減衰を抑えておくことが望ましい。
【0045】また、図4(B)は図4(A)に示したレ
ーザー装置における基板403aの保持方法を説明する
図面であるが、透光性ステージ402を用いること以外
は図1(B)に示した構成と同一であるので説明は省略
する。
【0046】次に、図4(A)に示した光学系401の
構成について図5を用いて説明する。図5(B)は光学
系401を側面から見た図である。Nd:YAGレーザ
ー501を発振源とするレーザー光(第3高調波または
第4高調波)はシリンドリカルレンズアレイ502によ
り縦方向に分割される。この分割されたレーザー光はシ
リンドリカルレンズ503によりさらに横方向に分割さ
れる。こうしてレーザー光はシリンドリカルレンズアレ
イ502、503によってマトリクス状に分割される。
【0047】そして、レーザー光はシリンドリカルレン
ズ504により一旦集光される。その際、シリンドリカ
ルレンズ504の直後にシリンドリカルレンズ505を
通る。ここまでは図2に示した光学系と同様である。
【0048】その後、レーザー光はハーフミラー506
に入射し、ここでレーザー光は第一次レーザー光507
と第二次レーザー光508とに分光される。そして、第
一次レーザー光507はミラー509、510で反射さ
れ、シリンドリカルレンズ511を通った後、非晶質半
導体膜403bの表面に達する。
【0049】また、ハーフミラー506で分光された第
二次レーザー光508はミラー512、513、514
で反射され、シリンドリカルレンズ515を通った後、
基板403aを透過して非晶質半導体膜403bの裏面に
達する。
【0050】このとき、実施形態1と同様に基板の照射
面に投影されたレーザー光は線状の照射面を示す。ま
た、この線状に加工されたレーザー光の幅方向(短い方
向)の均質化は、シリンドリカルレンズアレイ502、
シリンドリカルレンズ504及びシリンドリカルレンズ
515で行われる。また、上記レーザー光の長さ方向
(長い方向)の均質化は、シリンドリカルレンズアレイ
503、シリンドリカルレンズ505及びシリンドリカ
ルレンズ509で行われる。
【0051】以上のように、本実施形態によれば、固体
レーザーを発振源とするレーザー光を線状に加工するこ
とが可能であり、且つ、そのレーザー光を光学系で第一
次レーザー光及び第二次レーザー光に分光して、非晶質
半導体膜の表面及び裏面に照射することが可能である。
【0052】〔実施形態3〕本願発明の実施形態2と異
なる実施形態について説明する。本実施形態では、光学
系の途中で分光した二系統のレーザー光をそれぞれ第3
高調波、第4高調波とし、非晶質半導体膜の表面を第4
高調波で、裏面を第3高調波でレーザーアニールする例
を示す。
【0053】図6は本実施形態に用いるレーザー装置の
光学系を側面から見た図である。Nd:YAGレーザー
601を発振源とするレーザー光は、ハーフミラー60
2によって分光される。なお、図示しないがNd:YA
Gレーザー601で出力された基本波の一部はハーフミ
ラー602に到達する前に波長355nmの第3高調波
に変調されている。
【0054】まず、ハーフミラー602を透過したレー
ザー光(第二次レーザー光となる)は、シリンドリカル
レンズアレイ603、604、シリンドリカルレンズ6
05、606、ミラー607、シリンドリカルレンズ6
08、基板609aを経由して、非晶質半導体膜609b
の裏面に照射される。
【0055】なお、最終的に非晶質半導体膜609bに
照射されるレーザー光は線状に加工されている。線状に
加工される経過については図2の光学系の説明と同様で
あるので省略する。
【0056】また、ハーフミラー602で反射されたレ
ーザー光(第一次レーザー光となる)は非線形素子を含
む波長変調器610によって、波長266nmの第4高
調波に変調される。その後、ミラー611、シリンドリ
カルレンズアレイ612、613、シリンドリカルレン
ズ614、615、ミラー616、シリンドリカルレン
ズ617を経由して、非晶質半導体膜609bの表面に
照射される。
【0057】なお、最終的に非晶質半導体膜609bに
照射されるレーザー光は線状に加工されている。線状に
加工される経過については図2の光学系の説明と同様で
あるので省略する。
【0058】以上のように、本実施形態では、非晶質半
導体膜の表面に対して波長266nmの第4高調波を照
射し、非晶質半導体膜の裏面に対して波長355nmの
第3高調波を照射する点に特徴がある。なお、本実施形
態のように、第3高調波及び第4高調波の断面形状を線
状に加工しておくとレーザーアニールのスループットが
向上するので好ましい。
【0059】基板609aがガラス基板である場合、波
長250nm付近よりも波長の短い光は透過しなくな
る。例えば、コーニング社の#1737基板(1.1m
m厚品)は約240nmから透過し始め、300nmで
約38%、350nmで約85%、400nmで約90
%の光を透過する。即ち、基板609aがガラス基板の
場合は第二次レーザー光として、波長350nm以上
(好ましくは波長400nm以上)のレーザー光を用い
るのが好ましい。
【0060】従って、本実施形態のように固体レーザー
としてNd:YAGレーザーを用い、非晶質半導体膜が
形成された基板としてガラス基板を用いる場合、基板を
透過しない第一次レーザー光を第4高調波とし、基板を
透過する第二次レーザー光を第3高調波とすることが望
ましい。
【0061】以上のように、基板の材質または非晶質半
導体膜の膜質に応じて、非晶質半導体膜の表面に照射さ
れるレーザー光(第一次レーザー光)と裏面に照射され
るレーザー光(第二次レーザー光)の波長を異ならせる
ことは有効である。
【0062】なお、本実施形態では、一つのレーザーを
発振源とするレーザー光を分光して用いているが、異な
る波長のレーザー光を出力する二つのレーザーを用いる
ことも可能である。
【0063】
【実施例】〔実施例1〕本発明の実施例を図7〜図9を
用いて説明する。ここでは、画素部の画素TFTおよび
保持容量と、画素部の周辺に設けられる駆動回路のnチ
ャネル型TFTとpチャネル型TFTとを同時に作製す
る方法について説明する。
【0064】図7(A)において、基板701にはコー
ニング社の#7059ガラスや#1737ガラスなどに
代表されるバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラスなどのガラス基板の他に、ポリエチレンテレ
フタレート(PET)、ポリエチレンナフタレート(P
EN)、ポリエーテルサルフォン(PES)など光学的
異方性を有しないプラスチック基板を用いることができ
る。
【0065】そして、基板701のTFTを形成する表
面に、基板701からの不純物拡散を防ぐために、酸化
シリコン膜、窒化シリコン膜または酸化窒化シリコン膜
などの下地膜702を形成する。本実施例ではプラズマ
CVD法でSiH4、NH3、N2Oから作製される酸化
窒化シリコン膜702aを10〜200nm(好ましくは
50〜100nm)、同様にSiH4、N2Oから作製され
る酸化窒化水素化シリコン膜702bを50〜200n
m(好ましくは100〜150nm)の厚さに積層形成す
る。
【0066】酸化窒化シリコン膜は従来の平行平板型の
プラズマCVD法を用いて形成する。酸化窒化シリコン
膜702aは、SiH4を10SCCM、NH3を100SCC
M、N 2Oを20SCCMとして反応室に導入し、基板温度3
25℃、反応圧力40Pa、放電電力密度0.41W/c
m2、放電周波数60MHzとする。一方、酸化窒化水素化
シリコン膜702bは、SiH4を5SCCM、N2Oを12
0SCCM、H2を125SCCMとして反応室に導入し、基板
温度400℃、反応圧力20Pa、放電電力密度0.41
W/cm2、放電周波数60MHzとする。これらの膜は、基板
温度を変化させ、反応ガスの切り替えのみで連続して形
成することもできる。
【0067】また、酸化窒化シリコン膜702aは基板
を中心に考えて、その内部応力が引張り応力となるよう
に形成する。酸化窒化シリコン膜702bも同様な方向
に内部応力を持たせるが、酸化窒化シリコン膜702a
よりも絶対値で比較して小さい応力となるようにする。
【0068】次に、25〜80nm(好ましくは30〜
60nm)の厚さで非晶質半導体膜703を、プラズマ
CVD法やスパッタ法などの公知の方法で形成する。例
えば、プラズマCVD法で非晶質シリコン膜を55nm
の厚さに形成する。このとき、下地膜702と非晶質半
導体膜703とは両者を連続形成することも可能であ
る。例えば、前述のように酸化窒化シリコン膜702a
と酸化窒化水素化シリコン膜702bをプラズマCVD
法で連続して成膜後、反応ガスをSiH4、N2O、H2
からSiH4とH2或いはSiH4のみに切り替えれば、
一旦大気雰囲気に晒すことなく連続形成できる。その結
果、酸化窒化水素化シリコン膜702bの表面の汚染を
防ぐことが可能となり、作製するTFTの特性バラツキ
やしきい値電圧の変動を低減させることができる。
【0069】そして、まず非晶質構造を有する半導体層
703から、図7(B)で点線で示すように第1の形状
を有する島状半導体層704〜708を形成する。図1
0(A)はこの状態における島状半導体層704、70
5の上面図であり、同様に図11(A)は島状半導体層
708の上面図を示す。
【0070】図10および図11において、島状半導体
層は長方形とし一辺が50μm以下となるように形成す
るが、島状半導体層の形状は任意なものとすることが可
能で、好ましくはその中心部から端部までの最小距離が
50μm以下となるような形態であればどのような多角
形、或いは円形とすることもできる。
【0071】次に、このような島状半導体層704〜7
08に対して結晶化の工程を行う。結晶化の工程は、実
施形態1〜3で説明したいずれの方法を用いることも可
能であるが、本実施例では実施形態1の方法で島状半導
体層704〜708にレーザーアニールを行う。こうし
て図7(B)の実線で示す結晶質シリコン膜から成る島
状半導体層709〜713が形成される。
【0072】なお、本実施例では一つのTFTに対応し
て一つの島状半導体層を形成する例を示しているが、島
状半導体層の専有面積が大きくなる場合(一つのTFT
の大きさが大きくなる場合)には、複数の島状半導体層
に分割し、複数のTFTを直列に接続したものを一つの
TFTとして機能させることも可能である。
【0073】このとき、非晶質シリコン膜の結晶化に伴
って膜が緻密化し、1〜15%程度収縮する。そして、
島状半導体層の端部には収縮により歪みが発生した領域
714が形成される。また、このような結晶質シリコン
膜から成る島状半導体層は、基板を中心に考えて引張り
応力を有している。図10(B)および図11(B)
は、それぞれこの状態の島状半導体層709、710お
よび713の上面図を示す。同図中で点線で示す領域7
04、705、708は元々あった島状半導体層70
4、705、708の大きさを示す。
【0074】このような歪みが蓄積した領域714にか
かってTFTのゲート電極が形成されると、この部分は
前述のように多数の欠陥準位があり、また結晶性も良好
でないのでTFTの特性を劣化させる原因となる。例え
ば、オフ電流値が増大したり、この領域に電流が集中し
て局部的に発熱したりする。
【0075】従って、図7(C)で示すように、このよ
うな歪みが蓄積した領域714が除去されるように第2
の形状の島状半導体層715〜719を形成する。図中
点線で示す714'は歪みが蓄積した領域714が存在
していた領域であり、その領域より内側に第2の形状の
島状半導体層715〜719を形成する状態を示してい
る。この第2の形状の島状半導体層715〜719の形
状は任意な形状のものとすれば良い。図10(C)には
この状態における島状半導体層715、714の上面図
を示す。また、同様に図11(C)には島状半導体層7
19の上面図を示す。
【0076】その後、この島状半導体層715〜719
を覆って、プラズマCVD法またはスパッタ法により5
0〜100nmの厚さの酸化シリコン膜によるマスク層
720を形成する。この状態で島状半導体層に対し、T
FTのしきい値電圧(Vth)を制御する目的でp型を付
与する不純物元素を1×1016〜5×1017atoms/cm3
程度の濃度で島状半導体層の全面に添加しても良い。
【0077】半導体に対してp型を付与する不純物元素
には、ホウ素(B)、アルミニウム(Al)、ガリウム
(Ga)など周期律表第13族の元素が知られている。
その方法として、イオン注入法やイオンドープ法を用い
ることができるが、大面積基板を処理するにはイオンド
ープ法が適している。イオンドープ法ではジボラン(B
26)をソースガスとして用いホウ素(B)を添加す
る。このような不純物元素の注入は必ずしも必要でなく
省略しても差し支えないが、特にnチャネル型TFTの
しきい値電圧を所定の範囲内に収めるためには有効であ
る。
【0078】駆動回路のnチャネル型TFTのLDD領
域を形成するために、n型を付与する不純物元素を島状
半導体層716、718に選択的に添加する。そのた
め、あらかじめレジストマスク721a〜721eを形
成する。n型を付与する不純物元素としては、リン
(P)や砒素(As)を用いれば良く、ここではリン
(P)を添加すべく、フォスフィン(PH3)を用いた
イオンドープ法を用いる。
【0079】形成された不純物領域は低濃度n型不純物
領域722、723として、このリン(P)濃度は2×
1016〜5×1019atoms/cm3の範囲とすれば良い。本
明細書中では、ここで形成された不純物領域722、7
23に含まれるn型を付与する不純物元素の濃度を(n
-)と表す。また、不純物領域724は、画素部の保持
容量を形成するための半導体層であり、この領域にも同
じ濃度でリン(P)が添加される(図7(D))。
【0080】次に、添加した不純物元素を活性化させる
工程を行う。活性化は、窒素雰囲気中で500〜600
℃で1〜4時間の熱処理や、レーザー活性化の方法によ
り行うことができる。また、両者を併用して行っても良
い。レーザー活性化の方法による場合、KrFエキシマ
レーザー光(波長248nm)を用い、線状ビームを形
成して、発振周波数5〜50Hz、エネルギー密度10
0〜500mJ/cm 2として線状ビームのオーバーラ
ップ割合を80〜98%として走査して、島状半導体層
が形成された基板全面を処理する。尚、レーザー光の照
射条件には何ら限定される事項はなく、実施者が適宣決
定すれば良い。この工程は、マスク層720を残して行
っても良いし、除去してから行っても良い。
【0081】図7(E)において、ゲート絶縁膜725
はプラズマCVD法またはスパッタ法を用い、膜厚を4
0〜150nmとしてシリコンを含む絶縁膜で形成す
る。例えば、120nmの厚さで酸化窒化シリコン膜か
ら形成すると良い。また、SiH4とN2OにO2を添加
させて作製された酸化窒化シリコン膜は、膜中の固定電
荷密度が低減されているのでこの用途に対して好ましい
材料となる。勿論、ゲート絶縁膜725はこのような酸
化窒化シリコン膜に限定されるものでなく、他のシリコ
ンを含む絶縁膜を単層または積層構造として用いても良
い。いずれにしても、ゲート絶縁膜725は基板を中心
に考え圧縮応力となるように形成する。
【0082】そして、図7(E)に示すように、ゲート
絶縁膜725上にゲート電極を形成するための耐熱性導
電層を形成する。耐熱性導電層は単層で形成しても良い
が、必要に応じて二層あるいは三層といった複数の層か
ら成る積層構造としても良い。このような耐熱性導電性
材料を用い、例えば、導電性の窒化物金属膜から成る導
電層(A)726と金属膜から成る導電層(B)727
とを積層した構造とすると良い。
【0083】導電層(B)727はタンタル(Ta)、
チタン(Ti)、モリブデン(Mo)、タングステン
(W)から選ばれた元素、または前記元素を主成分とす
る合金か、前記元素を組み合わせた合金膜(代表的には
Mo−W合金膜、Mo−Ta合金膜)で形成すれば良
く、導電層(A)726は窒化タンタル(TaN)、窒
化タングステン(WN)、窒化チタン(TiN)膜、窒
化モリブデン(MoN)などで形成する。また、導電層
(A)726はタングステンシリサイド、チタンシリサ
イド、モリブデンシリサイドを適用しても良い。
【0084】また、導電層(B)727は低抵抗化を図
るために含有する不純物濃度を低減させることが好まし
く、特に酸素濃度に関しては30ppm以下とすること
が好ましい。例えば、タングステン(W)は酸素濃度を
30ppm以下とすることで20μΩcm以下の比抵抗
値を実現することができる。
【0085】導電層(A)726は10〜50nm(好
ましくは20〜30nm)とし、導電層(B)727は
200〜400nm(好ましくは250〜350nm)
とすれば良い。Wをゲート電極とする場合には、Wをタ
ーゲットとしたスパッタ法で、アルゴン(Ar)ガスと
窒素(N2)ガスを導入して導電層(A)726を窒化
タングステン(WN)で50nmの厚さに形成し、導電層
(B)727をWで250nmの厚さに形成する。その他
の方法として、W膜は6フッ化タングステン(WF6
を用いて熱CVD法で形成することもできる。
【0086】いずれにしてもゲート電極として使用する
ためには低抵抗化を図る必要があり、W膜の抵抗率は2
0μΩcm以下にすることが望ましい。W膜は結晶粒を
大きくすることで低抵抗率化を図ることができるが、W
中に酸素などの不純物元素が多い場合には結晶化が阻害
され高抵抗化する。このことより、スパッタ法による場
合、純度99.9999%のWターゲットを用い、さら
に成膜時に気相中からの不純物の混入がないように十分
配慮してW膜を形成することにより、抵抗率9〜20μ
Ωcmを実現することができる。
【0087】一方、導電層(A)726にTaN膜を、
導電層(B)727にTa膜を用いる場合には、同様に
スパッタ法で形成することが可能である。TaN膜はT
aをターゲットとしてスパッタガスにArと窒素との混
合ガスを用いて形成し、Ta膜はスパッタガスにArを
用いる。また、これらのスパッタガス中に適量のXeや
Krを加えておくと、形成する膜の内部応力を緩和して
膜の剥離を防止することができる。α相のTa膜の抵抗
率は20μΩcm程度でありゲート電極に使用することが
できるが、β相のTa膜の抵抗率は180μΩcm程度で
ありゲート電極とするには不向きである。TaN膜はα
相に近い結晶構造を持つので、この上にTa膜を形成す
ればα相のTa膜が容易に得られる。
【0088】なお、図示しないが、導電層(A)726
の下に2〜20nm程度の厚さでリン(P)をドープし
たシリコン膜を形成しておくことは有効である。これに
より、その上に形成される導電膜の密着性向上と酸化防
止を図ると同時に、導電層(A)726または導電層
(B)727が微量に含有するアルカリ金属元素がゲー
ト絶縁膜725に拡散するのを防ぐことができる。いず
れにしても、導電層(B)727は抵抗率を10〜50
μΩcmの範囲とすることが好ましい。
【0089】次に、フォトマスクを用い、フォトリソグ
ラフィーの技術を使用してレジストマスク728a〜7
28fを形成し、導電層(A)726と導電層(B)7
27とを一括でエッチングしてゲート電極729〜73
3と容量配線734を形成する。ゲート電極729〜7
33と容量配線734は、導電層(A)から成る729
a〜733aと、導電層(B)から成る729b〜73
3bとが一体として形成されている(図8(A))。
【0090】また、この状態における島状半導体層71
5、716とゲート電極729、730との位置関係を
図10(D)に示す。同様に島状半導体層719とゲー
ト電極733、容量配線734の関係を図11(D)に
示す。図10(D)および図11(D)において、ゲー
ト絶縁膜725は省略する。
【0091】導電層(A)および導電層(B)をエッチ
ングする方法は実施者が適宣選択すれば良いが、前述の
ようにWを主成分とする材料で形成されている場合に
は、高速でかつ精度良くエッチングを実施するために高
密度プラズマを用いたドライエッチング法を適用するこ
とが望ましい。高密度プラズマを得る方法として、マイ
クロ波プラズマや誘導結合プラズマ(Inductively Coup
led Plasma:ICP)エッチング装置を用いると良い。
【0092】例えば、ICPエッチング装置を用いたW
のエッチング法は、エッチングガスにCF4とCl2の2
種のガスを反応室に導入し、圧力0.5〜1.5Pa
(好ましくは1Pa)とし、誘導結合部に200〜10
00Wの高周波(13.56MHz)電力を印加する。
この時、基板が置かれたステージには20Wの高周波電
力が印加され、自己バイアスで負電位に帯電することに
より、正イオンが加速されて異方性のエッチングを行う
ことができる。ICPエッチング装置を使用することに
より、Wなどの硬い金属膜も2〜5nm/秒のエッチング
速度を得ることができる。また、残渣を残すことなくエ
ッチングするためには、10〜20%程度の割合でエッ
チング時間を増しオーバーエッチングをすると良い。し
かし、この時に下地とのエッチングの選択比に注意する
必要がある。例えば、W膜に対する酸化窒化シリコン膜
(ゲート絶縁膜725)の選択比は2.5〜3であるの
で、このようなオーバーエッチング処理により、酸化窒
化シリコン膜が露出した面は20〜50nm程度エッチン
グされて実質的に薄くなる。
【0093】そして、画素TFTのnチャネル型TFT
にLDD領域を形成するために、n型を付与する不純物
元素添加の工程(n--ドープ工程)を行う。ゲート電極
729〜733をマスクとして自己整合的にn型を付与
する不純物元素をイオンドープ法で添加すればよい。n
型を付与する不純物元素として添加するリン(P)の濃
度は1×1016〜5×1019atoms/cm3の濃度範囲で添
加する。このようにして、図8(B)に示すように島状
半導体層に低濃度n型不純物領域735〜739を形成
する。
【0094】次に、nチャネル型TFTにおいて、ソー
ス領域またはドレイン領域として機能する高濃度n型不
純物領域の形成を行う(n+ドープ工程)。まず、フォ
トマスクを用い、レジストのマスク740a〜740d
を形成し、n型を付与する不純物元素を添加して高濃度
n型不純物領域741〜746を形成する。n型を付与
する不純物元素にはリン(P)を用い、その濃度が1×
1020〜1×1021atoms/cm3の濃度範囲となるように
フォスフィン(PH3)を用いたイオンドープ法で行う
(図8(C))。
【0095】そして、pチャネル型TFTを形成する島
状半導体層715、717にソース領域およびドレイン
領域とする高濃度p型不純物領域748、749を形成
する。ここでは、ゲート電極729、731をマスクと
してp型を付与する不純物元素を添加し、自己整合的に
高濃度p型不純物領域を形成する。このとき、nチャネ
ル型TFTを形成する島状半導体膜716、718、7
19は、フォトマスクを用いてレジストマスク747a
〜747cを形成し全面を被覆しておく。
【0096】高濃度p型不純物領域748、749はジ
ボラン(B26)を用いたイオンドープ法で形成する。
この領域のボロン(B)濃度は3×1020〜3×1021
atoms/cm3となるようにする(図8(D))。
【0097】この高濃度p型不純物領域748、749
には、前工程においてリン(P)が添加されていて、高
濃度p型不純物領域748a、749aには1×1020
〜1×1021atoms/cm3の濃度で、高濃度p型不純物領
域748b、749bには1×1016〜5×1019atom
s/cm3の濃度でリンが含まれるが、この工程で添加する
ボロン(B)の濃度を、含まれるリンの濃度の1.5か
ら3倍とすることでpチャネル型TFTのソース領域お
よびドレイン領域として問題なく機能させることができ
る。
【0098】その後、図9(A)に示すように、ゲート
電極およびゲート絶縁膜上から保護絶縁膜750を形成
する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコン
膜、窒化シリコン膜、またはこれらを組み合わせた積層
膜で形成すれば良い。いずれにしても保護絶縁膜750
は無機絶縁物材料から形成する。保護絶縁膜750の膜
厚は100〜200nmとする。
【0099】ここで、酸化シリコン膜を用いる場合に
は、プラズマCVD法で、オルトケイ酸テトラエチル
(Tetraethyl Orthosilicate:TEOS)とO2とを混
合し、反応圧力40Pa、基板温度300〜400℃と
し、高周波(13.56MHz)電力密度0.5〜0.8W
/cm2で放電させて形成することができる。酸化窒化シリ
コン膜を用いる場合には、プラズマCVD法でSi
4、N2O、NH3から作製される酸化窒化シリコン
膜、またはSiH4、N2Oから作製される酸化窒化シリ
コン膜で形成すれば良い。この場合の作製条件は反応圧
力20〜200Pa、基板温度300〜400℃とし、高
周波(60MHz)電力密度0.1〜1.0W/cm2で形成す
ることができる。また、SiH4、N2O、H2から作製
される酸化窒化水素化シリコン膜を適用しても良い。窒
化シリコン膜も同様にプラズマCVD法でSiH4、N
3から作製することが可能である。このような保護絶
縁膜は、基板を中心に考えて圧縮応力となるように形成
する。
【0100】その後、それぞれの濃度で添加されたn型
またはp型を付与する不純物元素を活性化する工程を行
う。この工程は電熱炉を用いるファーネスアニール法で
行う。その他に、レーザーアニール法、またはラピッド
サーマルアニール法(RTA法)を適用することができ
る。ファーネスアニール法では酸素濃度が1ppm以
下、好ましくは0.1ppm以下の窒素雰囲気中で40
0〜700℃、代表的には500〜600℃で行うこと
が好ましく、本実施例では550℃で4時間の熱処理を
行う。また、基板701に耐熱温度が低いプラスチック
基板を用いる場合にはレーザーアニール法を用いる(図
9(B))。
【0101】活性化の工程の後、さらに、3〜100%
の水素を含む雰囲気中で、300〜450℃で1〜12
時間の熱処理を行い、島状半導体層を水素化する工程を
行う。この工程は熱的に励起された水素により島状半導
体層のダングリングボンドを終端する工程である。水素
化の他の手段として、プラズマ水素化(プラズマにより
励起された水素を用いる)を行っても良い。また、基板
701の耐熱性が許せば300〜450℃の加熱処理に
より下地膜702の酸化窒化水素化シリコン膜702
b、保護絶縁膜750の酸化窒化シリコン膜の水素を拡
散させて島状半導体層を水素化しても良い。
【0102】活性化および水素化の工程が終了したら、
有機絶縁物からなる層間絶縁膜751を1.0〜2.0
μmの平均厚を有して形成する。有機絶縁物としては、
ポリイミド、アクリル、ポリアミド、ポリイミドアミ
ド、BCB(ベンゾシクロブテン)等を使用することが
できる。例えば、基板に塗布後、熱重合するタイプのポ
リイミドを用いる場合には、クリーンオーブンで300
℃で焼成して形成する。また、アクリルを用いる場合に
は、2液性のものを用い、主材と硬化剤を混合した後、
スピナーを用いて基板全面に塗布した後、ホットプレー
トで80℃で60秒の予備加熱を行い、さらにクリーン
オーブンで250℃で60分焼成して形成することがで
きる。
【0103】層間絶縁膜を有機絶縁物で形成することに
より、表面を良好に平坦化させることができる。また、
有機絶縁物は一般に誘電率が低いので、寄生容量を低減
するできる。しかし、吸湿性があり保護膜としての効果
は弱いので、本実施例のように、保護絶縁膜750とし
て形成した酸化シリコン膜、酸化窒化シリコン膜、窒化
シリコン膜などと組み合わせて用いることが好ましい。
【0104】その後、フォトマスクを用い、所定のパタ
ーンのレジストマスクを形成し、それぞれの島状半導体
膜に形成されたソース領域またはドレイン領域に達する
コンタクトホールを形成する。コンタクトホールの形成
はドライエッチング法により行う。この場合、エッチン
グガスにCF4、O2、Heの混合ガスを用い有機絶縁物
から成る層間絶縁膜751をまずエッチングし、その
後、続いてエッチングガスをCF4、O2として保護絶縁
膜750をエッチングする。さらに、島状半導体層との
選択比を高めるために、エッチングガスをCHF3に切
り替えてゲート絶縁膜725をエッチングすることによ
り、良好にコンタクトホールを形成することができる。
【0105】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、フォトマスクによりレジストマスク
を形成し、エッチングによってソース配線752〜75
6とドレイン配線757〜761を形成する。ドレイン
配線762は隣接する画素のドレイン配線を示す。ここ
で、ドレイン配線761は画素電極として機能するもの
である。図示していないが、本実施例ではこの電極を、
Ti膜を50〜150nmの厚さで形成し、島状半導体層
のソースまたはドレイン領域を形成する半導体膜とコン
タクトを形成し、そのTi膜上に重ねてアルミニウム
(Al)を300〜400nmの厚さで形成して配線とす
る。
【0106】図10(E)はこの状態における島状半導
体層715、716、ゲート電極729、730、ソー
ス配線752、753およびドレイン配線757、75
8の上面図を示す。ソース配線752、753は図示さ
れていない層間絶縁膜および保護絶縁膜に設けられたコ
ンタクトホールによって、島状半導体層715、716
とそれぞれ830、833で接続している。また、ドレ
イン配線757、758は831、832で島状半導体
層715、716と接続している。
【0107】同様に、図11(E)では島状半導体層7
19、ゲート電極733、容量配線734、ソース配線
756およびドレイン配線761の上面図を示し、ソー
ス配線756はコンタクト部834で、ドレイン配線7
61はコンタクト部835でそれぞれ島状半導体層71
9と接続している。
【0108】いずれにしても、第1の形状を有する島状
半導体層の内側の領域に、歪みが残留している領域を除
去して、第2の形状を有する島状半導体層を形成し、T
FTを形成する。
【0109】この状態で水素化処理を行うとTFTの特
性向上に対して好ましい結果が得られる。例えば、3〜
100%の水素を含む雰囲気中で、300〜450℃で
1〜12時間の熱処理を行うと良く、あるいはプラズマ
水素化法を用いても同様の効果が得られる。また、この
ような熱処理により保護絶縁膜750や、下地膜702
にに存在する水素を島状半導体膜715〜719に拡散
させ水素化をすることもできる。いずれにしても、島状
半導体層715〜719中の欠陥密度を1016/cm3以下
とすることが望ましく、そのためには水素を5×1018
〜5×1019atoms/cm3程度付与することが好ましい。
(図9(C))。
【0110】こうして同一の基板上に、駆動回路のTF
Tと画素部の画素TFTとを有した基板を完成させるこ
とができる。駆動回路には第1のpチャネル型TFT8
00、第1のnチャネル型TFT801、第2のpチャ
ネル型TFT802、第2のnチャネル型TFT80
3、画素部には画素TFT804、保持容量805が形
成されている。本明細書では便宜上このような基板をア
クティブマトリクス基板と呼ぶ。
【0111】駆動回路の第1のpチャネル型TFT80
0には、島状半導体膜715にチャネル形成領域80
6、高濃度p型不純物領域から成るソース領域807
a、807b、ドレイン領域808a、808bを有し
たシングルドレインの構造を有している。
【0112】第1のnチャネル型TFT801には、島
状半導体膜716にチャネル形成領域809、ゲート電
極730と重なるLDD領域810、ソース領域81
2、ドレイン領域811を有している。このLDD領域
において、ゲート電極730と重なるLDD領域のチャ
ネル長方向の長さは0.5〜3.0μm、好ましくは
1.0〜2.0μmとする。nチャネル型TFTにおけ
るLDD領域の長さをこのようにすることにより、ドレ
イン領域近傍に発生する高電界を緩和して、ホットキャ
リアの発生を防ぎ、TFTの劣化を防止することができ
る。
【0113】駆動回路の第2のpチャネル型TFT80
2は同様に、島状半導体膜717にチャネル形成領域8
13、高濃度p型不純物領域から成るソース領域814
a、814b、ドレイン領域815a、815bを有し
たシングルドレインの構造を有している。
【0114】第2のnチャネル型TFT803には、島
状半導体膜718にチャネル形成領域816、ゲート電
極732と一部が重なるLDD領域817、818、ソ
ース領域820、ドレイン領域819が形成されてい
る。このTFTのゲート電極732と重なるLDD領域
の長さも0.5〜3.0μm、好ましくは1.0〜2.
0μmとする。また、ゲート電極と重ならないLDD領
域のチャネル長方向の長さは0.5〜4.0μm、好ま
しくは1.0〜2.0μmとする。
【0115】画素TFT804には、島状半導体膜71
9にチャネル形成領域821、822、LDD領域82
3〜825、ソースまたはドレイン領域826〜828
を有している。LDD領域のチャネル長方向の長さは
0.5〜4.0μm、好ましくは1.5〜2.5μmで
ある。さらに、容量配線734と、ゲート絶縁膜と同じ
材料から成る絶縁膜と、画素TFT804のドレイン領
域828に接続する半導体層829とから保持容量80
5が形成されている。図9(C)では画素TFT804
をダブルゲート構造としたが、シングルゲート構造でも
良いし、複数のゲート電極を設けたマルチゲート構造と
しても差し支えない。
【0116】図12は画素部のほぼ一画素分を示す上面
図である。図中に示すA−A'断面が図9(C)に示す
画素部の断面図に対応している。画素TFT804のゲ
ート電極733は、図示されていないゲート絶縁膜を介
してその下の島状半導体層719と交差している。図示
はしていないが、島状半導体層には、ソース領域、ドレ
イン領域、LDD領域が形成されている。また、834
はソース配線756とソース領域826とのコンタクト
部、835はドレイン配線761とドレイン領域828
とのコンタクト部である。保持容量805は、画素TF
T804のドレイン領域828から延在する半導体層8
29がゲート絶縁膜を介して容量配線734と重なる領
域で形成されている。
【0117】以上のようにしてアクティブマトリクス基
板が完成する。本実施例に従って作製されたアクティブ
マトリクス基板は、画素部および駆動回路の仕様に応じ
て適切な構造のTFTを配置している。そのため、この
アクティブマトリクス基板を用いた電気光学装置の動作
性能と信頼性を向上させることを可能としている。
【0118】なお、本実施例では画素TFT804のド
レイン配線761をそのまま画素電極として用いてお
り、反射型液晶表示装置に対応した構造となっている。
しかし、ドレイン配線761に電気的に接続されるよう
に透明導電膜でなる画素電極を形成することで透過型液
晶表示装置にも対応できる。
【0119】また、本実施例は本願発明を用いた半導体
装置の作製工程の一例であり、本実施例に示した材料や
数値範囲に限定する必要はない。さらに、LDD領域の
配置なども実施者が適宜決定すれば良い。
【0120】〔実施例2〕実施例1では、非晶質半導体
膜に対して実施形態1乃至実施形態3に示した方法でレ
ーザーアニールを施して結晶化する例を示しているが、
ある程度まで結晶化が進んだ段階の半導体膜に対してレ
ーザーアニールを行うこともできる。
【0121】即ち、ファーネスアニールにより非晶質半
導体膜を結晶化させて得た結晶質半導体膜に、さらにレ
ーザーアニールを施して結晶性を改善する場合において
も本願発明のレーザーアニールは有効である。
【0122】具体的には、特開平7−161634号公
報、特開平7−321339号公報または特開平7−1
31034号公報等の出願におけるレーザー照射工程
(レーザーアニール工程)に、実施形態1乃至実施形態
3のレーザーアニール方法を用いることが可能である。
【0123】なお、上記公報に本願発明を用いた後、形
成された結晶質半導体膜を用いたTFTを作製すること
ができる。即ち、本実施例と実施例1とを組み合わせる
ことが可能である。
【0124】〔実施例3〕本実施例では実施例1、2に
従って作製したアクティブマトリクス基板から、アクテ
ィブマトリクス型液晶表示装置を作製する工程を説明す
る。まず、図13(A)に示すように、図9(C)の状
態のアクティブマトリクス基板にパターニングにより樹
脂材料でなるスペーサ901a〜901fを形成する。な
お、スペーサとして公知の球状シリカ等を散布して用い
ることもできる。
【0125】本実施例では、樹脂材料でなるスペーサ9
01a〜901fとしてJSR社製のNN700を用い、
スピナーで塗布した後、露光と現像処理によって所定の
パターンに形成する。さらにクリーンオーブンなどで1
50〜200℃で加熱して硬化させる。このようにして
作製されるスペーサは露光と現像処理の条件によって形
状を異ならせることができるが、好ましくは、柱状で頂
部が平坦な形状となるようにすると、対向側の基板を合
わせたときに液晶表示パネルとしての機械的な強度を確
保することができる。
【0126】また、形状は円錐状、角錐状など特別の限
定はないが、例えば円錐状としたときに具体的には、高
さHを1.2〜5μmとし、平均半径L1を5〜7μ
m、平均半径L1と底部の半径L2との比を1対1.5
とする。このとき側面のテーパー角は±15°以下とす
る。
【0127】スペーサ901a〜901fの配置は任意に
決定しても良いが、好ましくは、図13(A)で示すよ
うに、画素部においてはドレイン配線761(画素電
極)のコンタクト部835と重ねてその部分を覆うよう
に形成すると良い。コンタクト部835は平坦性が損な
われこの部分では液晶がうまく配向しなくなるので、コ
ンタクト部835にスペーサ用の樹脂を充填することで
ディスクリネーションなどを防止することができる。
【0128】その後、配向膜902を形成する。通常液
晶表示素子の配向膜にはポリイミド樹脂を用いる。配向
膜を形成した後、ラビング処理を施して液晶分子がある
一定のプレチルト角を持って配向するようにする。画素
部に設けたスペーサ901a〜901fの端部からラビン
グ方向に対してラビングされない領域が2μm以下とな
るようにすることが好ましい。また、ラビング処理では
静電気の発生がしばしば問題となるが、駆動回路のTF
T上において、少なくともソース配線およびドレイン配
線上にもスペーサ901a〜901eを形成しておく
と、ラビング工程におけるスペーサとしての本来の役割
と、静電気からTFTを保護する効果を得ることができ
る。
【0129】対向基板903には、遮光膜904、透明
導電膜でなる対向電極905および配向膜906を形成
する。遮光膜904はTi、Cr、Alなどを150〜
300nmの厚さで形成する。そして、画素部と駆動回路
が形成されたアクティブマトリクス基板と対向基板とを
シール剤907で貼り合わせる。シール剤907にはフ
ィラー908が混合されていて、このフィラー908と
スペーサ901a〜901fによって均一な間隔を持って
対向基板とアクティブマトリクス基板とが貼り合わせら
れる。
【0130】その後、両基板の間に液晶材料909を注
入し、封止剤(図示せず)によって完全に封止する。液
晶材料には公知の液晶材料を用いれば良い。例えば、T
N液晶の他に、電場に対して透過率が連続的に変化する
電気光学応答性を示す無しきい値反強誘電性混合液晶を
用いることもできる。無しきい値反強誘電性混合液晶に
はV字型の電気光学応答特性を示すものもある。詳細は
「H.Furue et al.;Charakteristics and Drivng Scheme
of Polymer-Stabilized Monostable FLCD Exhibiting
Fast Response Time and High Contrast Ratio with Gr
ay-Scale Capability,SID,1998」、「T.Yoshida et a
l.;A Full-Color Thresholdless Antiferroelectric LC
D Exhibiting Wide Viewing Angle with Fast Response
Time,841,SID97DIGEST,1997」、「S.Inui et al.;Thre
sholdless antiferroelectricity in liquid crystals
and its application to displays,671-673,J.Mater.Ch
em.6(4),1996」、または米国特許第5,594,569号を参照
すれば良い。
【0131】このようにして図13(B)に示すアクテ
ィブマトリクス型液晶表示装置が完成する。図13では
スペーサ901a〜901eを駆動回路のTFT上の少な
くともソース配線およびドレイン配線上にに分割して形
成したが、その他に、駆動回路の全面を覆って形成して
も差し支えない。
【0132】図14はアクティブマトリクス基板の上面
図を示し、画素部および駆動回路部とスペーサおよびシ
ール剤の位置関係を示す上面図である。画素部1400
の周辺に駆動回路として走査信号駆動回路1401と画
像信号駆動回路1402が設けられている。さらに、そ
の他CPUやメモリなどの信号処理回路1403も付加
されていても良い。
【0133】そして、これらの駆動回路は接続配線14
11によって外部入出力端子1410と接続されてい
る。画素部1400では走査信号駆動回路1401から
延在するゲート配線群1404と画像信号駆動回路14
02から延在するソース配線群1405がマトリクス状
に交差して画素を形成し、各画素にはそれぞれ画素TF
T804と保持容量805が設けられている。
【0134】画素部において設けられるスペーサ140
6は、図13で示したスペーサ901fに対応するもの
で、すべての画素に対して設けても良いが、マトリクス
状に配列した画素の数個から数十個おきに設けても良
い。即ち、画素部を構成する画素の全数に対するスペー
サの数の割合は20〜100%とすると良い。また、駆
動回路部に設けるスペーサ1407〜1409はその全
面を覆うように設けても良いし、図13で示したように
各TFTのソースおよびドレイン配線の位置にあわせて
複数個に分割して設けても良い。
【0135】シール剤907は、基板701上の画素部
1400および走査信号駆動回路1401、画像信号駆
動回路1402、その他の信号処理回路1403の外側
であって、外部入出力端子1410よりも内側に形成す
る。
【0136】このようなアクティブマトリクス型液晶表
示装置の構成を図15の斜視図を用いて説明する。図1
5においてアクティブマトリクス基板は、ガラス基板7
01上に形成された、画素部1400と、走査信号駆動
回路1401と、画像信号駆動回路1402とその他の
信号処理回路1403とで構成される。
【0137】画素部1400には画素TFT804と保
持容量805が設けられ、画素部の周辺に設けられる駆
動回路はCMOS回路を基本として構成されている。走
査信号駆動回路1401と、画像信号駆動回路1402
はそれぞれゲート配線733とソース配線756で画素
TFT804に接続している。また、フレキシブルプリ
ントサーキット(Flexible Printed Circuit:FPC)
1413が外部入力端子1410に接続していて画像信
号などを入力するのに用いる。フレキシブルプリントサ
ーキット1413は補強樹脂1412で接着強度を高め
て固定されている。そして接続配線1411でそれぞれ
の駆動回路に接続している。また、対向基板903には
図示していないが、遮光膜や透明電極が設けられてい
る。
【0138】このような構成の液晶表示装置は、実施例
1、2で示したアクティブマトリクス基板を用いて形成
することができる。例えば、図9(C)の構造のアクテ
ィブマトリクス基板を用いれば反射型の液晶表示装置が
得られ、実施例1で示したように画素電極として透明導
電膜を用いたアクティブマトリクス基板を用いれば透過
型の液晶表示装置を得ることができる。
【0139】〔実施例4〕実施例1〜実施例3では、本
願発明を液晶表示装置に対して用いた例を示している
が、本願発明はTFTを用いる半導体装置であれば如何
なるものにも実施することが可能である。
【0140】具体的には、アクティブマトリクス型のE
L(エレクトロルミネッセンス)表示装置やアクティブ
マトリクス型のEC(エレクトロクロミクス)表示装置
を作製する場合に、半導体膜のレーザーアニール工程に
おいて本願発明を実施することが可能である。その際、
実施形態1乃至実施形態3のいずれの構成を用いても良
い。
【0141】本願発明はレーザーアニール工程の部分の
発明であるので、その他の部分は公知のTFT作製プロ
セスが適用できる。従って、アクティブマトリクス型E
L表示装置やアクティブマトリクス型EC表示装置を作
製する場合には、公知の技術に本願発明を適用すれば良
い。勿論、図7〜9で説明した作製工程を参考にして作
製することも可能である。
【0142】〔実施例5〕本願発明は、アクティブマト
リクス型液晶表示装置やアクティブマトリクス型EL表
示装置などの電気光学装置を表示ディスプレイとして有
する電子装置(電子機器ともいう)に対して実施するこ
とが可能である。電子装置としては、パーソナルコンピ
ュータ、デジタルカメラ、ビデオカメラ、携帯情報端末
(モバイルコンピュータ、携帯電話、電子書籍など)、
ナビゲーションシステムなどが上げられる。
【0143】図16(A)はパーソナルコンピュータで
あり、マイクロプロセッサやメモリーなどを備えた本体
2001、画像入力部2002、表示部2003、キー
ボード2004で構成される。本願発明は表示装置20
03やその他の駆動回路の作製に際して実施することが
できる。
【0144】図16(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6で構成される。本願発明は表示装置2102やその他
の駆動回路の作製に際して実施することができる。
【0145】図16(C)はゴーグル型ディスプレイで
あり、本体2201、表示装置2202、アーム部22
03から成っている。本願発明は表示部2202やその
他図示されていない駆動回路の作製に際して実施するこ
とができる。。
【0146】図16(D)はテレビゲームまたはビデオ
ゲームなどの電子遊技機器であり、CPU等の電気回路
2308、記録媒体2304などが搭載された本体23
01、コントローラ2305、表示部2303、本体2
301に組み込まれた表示部2302で構成される。表
示部2303と本体2301に組み込まれた表示部23
02とは、同じ情報を表示しても良いし、前者を主表示
装置とし、後者を副表示装置として記録媒体2304の
情報を表示したり、機器の動作状態を表示したり、或い
はタッチセンサーの機能を付加して操作盤とすることも
できる。また、本体2301とコントローラ2305と
表示部2303とは、相互に信号を伝達するために有線
通信としても良いし、センサ部2306、2307を設
けて無線通信または光通信としても良い。本願発明は、
表示部2302、2303の作製に際して実施すること
ができる。また、表示部2303は従来のCRTを用い
ることもできる。
【0147】図16(E)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示部2402、スピーカー部24
03、記録媒体2404、操作スイッチ2405で構成
される。なお、記録媒体にはDVD(Digital Versati
le Disc)やコンパクトディスク(CD)などを用い、
音楽プログラムの再生や映像表示、ビデオゲーム(また
はテレビゲーム)やインターネットを介した情報表示な
どを行うことができる。本願発明は表示部2402やそ
の他の駆動回路の作製に際して実施することができる。
【0148】図16(F)はデジタルカメラであり、本
体2501、表示部2502、接眼部2503、操作ス
イッチ2504、受像部(図示しない)で構成される。
本願発明は表示部2502やその他の駆動回路の作製に
際して実施することができる。
【0149】図17(A)はフロント型プロジェクター
であり、光源光学系および表示装置2601、スクリー
ン2602で構成される。本発明は表示装置やその他の
駆動回路に適用することができる。図17(B)はリア
型プロジェクターであり、本体2701、光源光学系お
よび表示装置2702、ミラー2703、スクリーン2
704で構成される。本願発明は表示装置やその他の駆
動回路の作製に際して実施することができる。
【0150】なお、図17(C)に、図17(A)およ
び図17(B)における光源光学系および表示装置26
01、2702の構造の一例を示す。光源光学系および
表示装置2601、2702は光源光学系2801、ミ
ラー2802、2804〜2806、ダイクロイックミ
ラー2803、ビームスプリッター2807、液晶表示
装置2808、位相差板2809、投射光学系2810
で構成される。投射光学系2810は複数の光学レンズ
で構成される。
【0151】図17(C)では液晶表示装置2808を
三つ使用する三板式の例を示したが、このような方式に
限定されず、単板式の光学系で構成しても良い。また、
図17(C)中で矢印で示した光路には適宣光学レンズ
や偏光機能を有するフィルムや位相を調節するためのフ
ィルムや、IRフィルムなどを設けても良い。
【0152】また、図17(D)は図17(C)におけ
る光源光学系2801の構造の一例を示した図である。
本実施例では、光源光学系2801はリフレクター28
11、光源2812、レンズアレイ2813、281
4、偏光変換素子2815、集光レンズ2816で構成
される。なお、図17(D)に示した光源光学系は一例
であって図示した構成に限定されるものではない。
【0153】また、ここでは図示しなかったが、本願発
明はその他にも、ナビゲーションシステムやイメージセ
ンサの読み取り回路などの作製に際して実施することも
できる。このように本願発明の適用範囲はきわめて広
く、あらゆる分野の電子装置の作製に際して実施するこ
とができる。
【0154】〔実施例6〕実施例1では、パターニング
を行った後、実施の形態1〜3の方法を用いた例を示し
たが、本実施例では、パターニングを行う前に実施の形
態1の方法を用いてレーザー光を照射した例を図18を
用いて示す。
【0155】まず、実施例1に従い、図7(A)に示し
た状態を得る。
【0156】次いで、半導体膜に対して結晶化の工程を
行う。本実施例で用いる結晶化工程、即ち、図18に示
した半導体膜の表面及び裏面にレーザー光を照射する構
成を以下に説明する。
【0157】図18において、1801は透光性基板で
あり、その表面には絶縁膜1802、非晶質半導体膜
(または微結晶半導体膜)1803が形成されている。
また、透光性基板1801の下にはレーザー光を反射さ
せるための反射体1804が配置される。
【0158】透光性基板1801はガラス基板、石英基
板、結晶化ガラス基板若しくはプラスチック基板が用い
られる。この透光性基板1801自体で第二次レーザー
光の実効エネルギー強度を調節することが可能である。
また、絶縁膜1802は酸化シリコン膜や窒化酸化シリ
コン膜(SiOxNy)などの珪素を含む絶縁膜を用い
れば良く、この絶縁膜1802で第二次レーザー光の実
効エネルギー強度を調節しても良い。
【0159】また、図18の構成においては、第二次レ
ーザー光は非晶質半導体膜1803を一度通過して、反
射体1804で反射されたレーザー光である。従って、
非晶質半導体膜1803で第二次レーザー光の実効エネ
ルギー強度を調節することもできる。また、非晶質半導
体膜1803はアモルファスシリコン膜の他に、アモル
ファスシリコンゲルマニウム膜などの化合物半導体膜も
含む。
【0160】また、反射体1804は表面(レーザー光
の反射面)に金属膜を形成した基板であっても良いし、
金属元素でなる基板であっても良い。この場合、金属膜
としては如何なる材料を用いても良い。代表的には、シ
リコン(Si)、アルミニウム(Al)、銀(Ag)、
タングステン(W)、チタン(Ti)、タンタル(T
a)のいずれかの元素を含む金属膜を用いる。例えば、
窒化タングステン(WN)、窒化チタン(TiN)、窒
化タンタル(TaN)を用いても良い。
【0161】さらに、この反射体1804は透光性基板
1801に接して設けても良いし、離して設けても良
い。また、反射体1804を配置する代わりに、基板1
801の裏面(表面の反対側の面)に直接上述のような
金属膜を形成し、そこでレーザー光を反射させることも
可能である。いずれにしても、この反射体1804の反
射率で第二次レーザー光の実効エネルギー強度を調節す
ることができる。また、反射体1804を透光性基板1
801と離して設置する場合、その隙間に充填する気体
(ガス)で第二次レーザー光のエネルギー強度を制御す
ることも可能である。
【0162】そして、図2で説明した光学系201(図
中ではシリンドリカルレンズ207のみを示す。)を経
由して線状に加工されたレーザー光が、非晶質半導体膜
1803に照射される。この線状に加工されたレーザー
光の照射はレーザー光を走査することによって行われ
る。
【0163】いずれにしても、シリンドリカルレンズ2
07を透過して非晶質半導体膜1803の表面に照射さ
れる第一次レーザー光1805と、非晶質半導体膜18
03を通過し、反射体1804で一旦反射されて非晶質
半導体膜1803の裏面に照射される第二次レーザー光
1806との実効エネルギー強度比(I0'/I0)が、
0<I0'/I0<1または1<I0'/I0の関係を満たす
ことが重要である。このためには、反射体1804のレ
ーザー光に対する反射率は20〜80%であることが好
ましい。また、このとき、本実施形態でいくつか述べた
第二次レーザー光の実効エネルギー強度を減衰させる手
段を、複数組み合わせて所望の強度比としても良い。
【0164】また、シリンドリカルレンズ207を通過
したレーザー光は、集光される過程で基板表面に対して
45〜90°の入射角を持つ。そのため、第二次レーザ
ー光1806は非晶質半導体膜1803の裏面側にも回
り込んで照射される。また、反射体1804の反射面に
起伏部を設けてレーザー光を乱反射させることで、第二
次レーザー光1806をさらに効率良く得ることができ
る。
【0165】レーザー光としては、非晶質半導体膜18
03に対する光の透過成分及び吸収成分を十分有する波
長範囲(530nm前後)の波長を有するレーザー光で
あればよい。本実施例においては、YAGレーザーの第
2高調波(波長532nm)を用いて結晶化を行った。
【0166】第2高調波を用いれば、照射した光の一部
は非晶質半導体膜を透過し、反射体により非晶質半導体
膜の裏面に照射することができるため、第二次レーザー
光1806を効率良く得ることができる。
【0167】次いで、得られた半導体膜にパターニング
を施し、島状の半導体膜を得る。
【0168】以降の工程は、実施例1に従えば、アクテ
ィブマトリクス基板が得られる。
【0169】また、本実施例は実施例2とも組み合わせ
ることができる。また、実施例3を用いれば、アクティ
ブマトリクス型液晶表示装置が得られる。また、実施例
4や実施例5に示した半導体装置にも本実施例を適用す
ることができる。
【0170】
【発明の効果】本願発明によれば、レーザーアニールの
際にレーザー光を線状に加工してスループットを向上さ
せるのに加えて、さらにメンテナンスの容易な固体レー
ザーを用いることで従来のエキシマレーザーを用いたレ
ーザーアニールよりもスループットの向上が達成でき
る。延いてはTFTやTFTで形成された液晶表示装置
等の半導体装置の製造コストを低減することができる。
【0171】さらに、非晶質半導体膜の表面及び裏面に
対してレーザー光を照射するという構成でレーザーアニ
ールを行うことにより、従来(非晶質半導体膜の表面の
みにレーザー光を照射した場合)に比べて結晶粒径の大
きい結晶質半導体膜を得ることが可能である。そして、
結晶粒径の大きい結晶質半導体膜を得ることにより、半
導体装置の性能を大幅に向上させうる。
【図面の簡単な説明】
【図1】 レーザー装置の構成を示す図。
【図2】 レーザー装置の光学系の構成を示す図。
【図3】 本願発明のレーザーアニールの方法を示す
図。
【図4】 レーザー装置の構成を示す図。
【図5】 本願発明のレーザーアニールの方法を示す
図。
【図6】 本願発明のレーザーアニールの方法を示す
図。
【図7】 アクティブマトリクス基板の作製工程を示
す図。
【図8】 アクティブマトリクス基板の作製工程を示
す図。
【図9】 アクティブマトリクス基板の作製工程を示
す図。
【図10】 アクティブマトリクス基板の作製工程を示
す図。
【図11】 アクティブマトリクス基板の作製工程を示
す図。
【図12】 画素構造を示す図。
【図13】 アクティブマトリクス型液晶表示装置の断
面構造を示す図。
【図14】 アクティブマトリクス型液晶表示装置の上
面構造を示す図。
【図15】 アクティブマトリクス型液晶表示装置の斜
視図。
【図16】 電子装置の一例を示す図。
【図17】 プロジェクターの一例を示す図。
【図18】 本願発明のレーザーアニールの方法を示す
図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01S 3/00 H01L 29/78 627G (72)発明者 笠原 健司 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 河崎 律子 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Fターム(参考) 2H092 GA59 HA28 JA25 JA33 JA35 JA36 JB07 JB33 JB36 JB51 JB69 KA05 KA10 KA12 KA18 KB04 KB24 KB25 MA05 MA08 MA27 MA30 MA35 MA41 NA27 PA06 5F052 AA02 BA07 BB02 BB07 CA04 CA10 DA02 DB03 DB07 JA01 JA04 5F072 AB02 JJ08 KK05 KK12 QQ02 RR05 YY08 5F110 AA30 BB04 CC02 DD02 DD13 DD14 DD15 DD17 EE04 EE05 EE06 EE14 EE28 EE44 FF02 FF04 FF28 FF30 GG02 GG25 GG32 GG43 GG45 HJ01 HJ04 HJ11 HJ23 HL03 HL04 HM15 NN02 NN03 NN22 NN23 NN24 NN33 NN72 PP01 PP03 PP04 PP06 PP07 PP11 PP29 PP35 QQ09 QQ21 QQ25

Claims (26)

    【特許請求の範囲】
  1. 【請求項1】固体レーザーと、 前記固体レーザーを発振源とするレーザー光の断面形状
    を線状に加工する光学系と、 前記レーザー光を被処理体の表面及び裏面に照射する処
    理室と、 を有することを特徴とするレーザー装置。
  2. 【請求項2】固体レーザーと、 前記固体レーザーを発振源とするレーザー光の断面形状
    を線状に加工する光学系と、 前記レーザー光を被処理体の表面及び裏面に照射する処
    理室と、 を有し、 前記被処理体の裏面側には、レーザー光を前記被処理体
    の裏面に入射させる反射体が設けられていることを特徴
    とするレーザー装置。
  3. 【請求項3】固体レーザーと、 前記固体レーザーを発振源とするレーザー光の断面形状
    を線状に加工し、該レーザー光を被処理体の表面及び裏
    面に導く光学系と、 を有することを特徴とするレーザー装置。
  4. 【請求項4】請求項1乃至請求項3のいずれか一つにお
    いて、前記固体レーザーを発振源とするレーザー光を高
    調波にする手段を有することを特徴とするレーザー装
    置。
  5. 【請求項5】請求項1乃至請求項3のいずれか一つにお
    いて、前記固体レーザーを発振源とするレーザー光を第
    2高調波にする手段を有することを特徴とするレーザー
    装置。
  6. 【請求項6】固体レーザーと、 前記固体レーザーを発振源とするレーザー光を第3高調
    波及び第4高調波に分割する手段と、 前記第4高調波を被処理体の表面に導く光学系及び前記
    第3高調波を前記被処理体の裏面に導く光学系と、 を有することを特徴とするレーザー装置。
  7. 【請求項7】請求項6において、前記第3高調波及び第
    4高調波の断面形状を線状に加工する光学系を有するこ
    とを特徴とするレーザー装置。
  8. 【請求項8】請求項1乃至請求項7のいずれか一つにお
    いて、前記固体レーザーとはNd:YAGレーザー、N
    d:YVO4レーザーもしくはNd:YAlO3レーザー
    であることを特徴とするレーザー装置。
  9. 【請求項9】固体レーザーを発振源とするレーザー光を
    形成する段階と、 前記レーザー光の断面形状を線状に加工する段階と、 前記断面形状が線状に加工されたレーザー光を被処理体
    の表面及び裏面に照射する段階と、 を有することを特徴とするレーザーアニール方法。
  10. 【請求項10】固体レーザーを発振源とするレーザー光
    を形成する段階と、 前記レーザー光の断面形状を線状に加工する段階と、 前記断面形状が線状に加工されたレーザー光を被処理体
    の表面に照射すると同時に、該断面形状が線状に加工さ
    れたレーザー光を前記被処理体の裏面側に設けられた反
    射体で反射させて前記被処理体の裏面に照射する段階
    と、 を有することを特徴とするレーザーアニール方法。
  11. 【請求項11】固体レーザーを発振源とするレーザー光
    を形成する段階と、 前記レーザー光の断面形状を線状に加工する段階と、 前記レーザー光もしくは前記断面形状が線状に加工され
    たレーザー光を第一次レーザー光及び第二次レーザー光
    に分割する段階と、 前記第一次レーザー光を前記被処理体の表面に照射し、
    前記第二次レーザー光を前記被処理体の裏面に照射する
    段階と、 を有することを特徴とするレーザーアニール方法。
  12. 【請求項12】請求項9乃至請求項11のいずれか一つ
    において、前記固体レーザーを発振源とするレーザー光
    を形成する段階の後、該レーザー光を高調波にする段階
    を有することを特徴とするレーザーアニール方法。
  13. 【請求項13】請求項9乃至請求項11のいずれか一つ
    において、前記固体レーザーを発振源とするレーザー光
    を形成する段階の後、該レーザー光を第2高調波にする
    段階を有することを特徴とするレーザーアニール方法。
  14. 【請求項14】固体レーザーを発振源とするレーザー光
    を形成する段階と、 前記レーザー光を第3高調波及び第4高調波とに変調す
    る段階と、 前記第3高調波と前記第4高調波とに分割する段階と、 前記第4高調波を前記被処理体の表面に照射し、前記第
    3高調波を前記被処理体の裏面に照射する段階と、 を有することを特徴とするレーザーアニール方法。
  15. 【請求項15】請求項14において、前記第3高調波及
    び第4高調波の断面形状を線状に加工する段階を有する
    ことを特徴とするレーザーアニール方法。
  16. 【請求項16】請求項9乃至請求項15のいずれか一つ
    において、前記固体レーザーとしてNd:YAGレーザ
    ー、Nd:YVO4レーザーもしくはNd:YAlO3
    ーザーを用いることを特徴とするレーザーアニール方
    法。
  17. 【請求項17】請求項9乃至請求項16のいずれか一つ
    において、前記被処理体とは非晶質半導体膜若しくは微
    結晶半導体膜であることを特徴とするレーザーアニール
    方法。
  18. 【請求項18】基板上に半導体膜を形成する工程と、 固体レーザーを発振源とする断面形状が線状のレーザー
    光を前記半導体膜の表面及び裏面に照射する工程と、 前記レーザー光が照射された半導体膜を活性層とするT
    FTを形成する工程と、 を有することを特徴とする半導体装置の作製方法。
  19. 【請求項19】基板上に半導体膜を形成する工程と、 前記半導体膜をパターニングして島状半導体膜を形成す
    る工程と、 固体レーザーを発振源とする断面形状が線状のレーザー
    光を、前記島状半導体膜の表面及び裏面に照射する工程
    と、 前記レーザー光が照射された島状半導体膜を活性層とす
    るTFTを形成する工程と、 を有することを特徴とする半導体装置の作製方法。
  20. 【請求項20】基板上に半導体膜を形成する工程と、 固体レーザーを発振源とする断面形状が線状のレーザー
    光を、前記半導体膜の表面及び裏面に照射する工程と、 前記レーザー光が照射された半導体膜をパターニングし
    て島状半導体膜を形成する工程と、 前記島状半導体膜を活性層とするTFTを形成する工程
    と、 を有することを特徴とする半導体装置の作製方法。
  21. 【請求項21】請求項18又は請求項20において、前
    記半導体膜は非晶質半導体膜もしくは微結晶半導体膜で
    あることを特徴とする半導体装置の作製方法。
  22. 【請求項22】請求項18又は請求項21において、前
    記レーザー光は第2高調波、第3高調波、もしくは第4
    高調波であることを特徴とする半導体装置の作製方法。
  23. 【請求項23】基板上に半導体膜を形成する工程と、 固体レーザーを発振源とする第4高調波を前記半導体膜
    の表面に照射し、前記固体レーザーを発振源とする第3
    高調波を前記半導体膜の裏面に照射する工程と、 前記第3高調波及び第4高調波が照射された半導体膜を
    活性層とするTFTを形成する工程と、 を有することを特徴とする半導体装置の作製方法。
  24. 【請求項24】基板上に半導体膜を形成する工程と、 前記半導体膜をパターニングして島状半導体膜を形成す
    る工程と、 固体レーザーを発振源とする第4高調波を前記島状半導
    体膜の表面に照射し、前記固体レーザーを発振源とする
    第3高調波を前記島状半導体膜の裏面に照射する工程
    と、 前記第3高調波及び第4高調波が照射された島状半導体
    膜を活性層とするTFTを形成する工程と、 を有することを特徴とする半導体装置の作製方法。
  25. 【請求項25】請求項23又は請求項24において、前
    記半導体膜は非晶質半導体膜もしくは微結晶半導体膜で
    あることを特徴とする半導体装置の作製方法。
  26. 【請求項26】請求項18乃至請求項25のいずれか一
    つにおいて、前記固体レーザーとしてNd:YAGレー
    ザー、Nd:YVO4レーザーもしくはNd:YAlO3
    レーザーを用いることを特徴とする半導体装置の作製方
    法。
JP2000243525A 1999-08-13 2000-08-11 レーザー装置及びレーザーアニール方法 Expired - Fee Related JP3897965B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000243525A JP3897965B2 (ja) 1999-08-13 2000-08-11 レーザー装置及びレーザーアニール方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP11-229518 1999-08-13
JP22951899 1999-08-13
JP25094099 1999-09-03
JP11-250940 1999-09-03
JP2000243525A JP3897965B2 (ja) 1999-08-13 2000-08-11 レーザー装置及びレーザーアニール方法

Related Child Applications (5)

Application Number Title Priority Date Filing Date
JP2001307876A Division JP3920065B2 (ja) 1999-08-13 2001-10-03 薄膜トランジスタの作製方法
JP2001307878A Division JP2002203863A (ja) 1999-08-13 2001-10-03 薄膜トランジスタ及びその作製方法
JP2001307877A Division JP3920066B2 (ja) 1999-08-13 2001-10-03 薄膜トランジスタの作製方法
JP2001307875A Division JP3942855B2 (ja) 1999-08-13 2001-10-03 薄膜トランジスタの作製方法
JP2002261476A Division JP3902101B2 (ja) 1999-08-13 2002-09-06 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2001144027A true JP2001144027A (ja) 2001-05-25
JP3897965B2 JP3897965B2 (ja) 2007-03-28

Family

ID=27331532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000243525A Expired - Fee Related JP3897965B2 (ja) 1999-08-13 2000-08-11 レーザー装置及びレーザーアニール方法

Country Status (1)

Country Link
JP (1) JP3897965B2 (ja)

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224070A (ja) * 2001-11-26 2003-08-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003229432A (ja) * 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003243304A (ja) * 2001-12-11 2003-08-29 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003257864A (ja) * 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の生産システム
JP2003297751A (ja) * 2002-01-28 2003-10-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2004006726A (ja) * 2002-03-26 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体表示装置及び半導体表示装置の作製方法
JP2004193201A (ja) * 2002-12-09 2004-07-08 Semiconductor Energy Lab Co Ltd レーザー照射方法
US6812491B2 (en) 2002-03-22 2004-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory cell and semiconductor memory device
JP2004349643A (ja) * 2003-05-26 2004-12-09 Fuji Photo Film Co Ltd レーザアニール装置
JP2004349635A (ja) * 2003-05-26 2004-12-09 Fuji Photo Film Co Ltd レーザアニール方法及び装置
EP1326282A3 (en) * 2001-12-19 2004-12-15 Samsung SDI Co. Ltd. Thin film transistor with multiple gates
JP2005005323A (ja) * 2003-06-09 2005-01-06 Hitachi Cable Ltd 半導体加工方法および半導体加工装置
US6841434B2 (en) 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6847050B2 (en) 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6933526B2 (en) 2001-12-19 2005-08-23 Samsung Sdi Co., Ltd. CMOS thin film transistor
JP2005340852A (ja) * 2002-01-28 2005-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2006190999A (ja) * 2004-12-06 2006-07-20 Semiconductor Energy Lab Co Ltd レーザ照射装置及びレーザ照射方法、並びに半導体装置の作製方法
US7105392B2 (en) 2002-01-28 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7109069B2 (en) 2001-12-21 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7113661B2 (en) 2003-03-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7148092B2 (en) 2002-01-28 2006-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7312473B2 (en) 2001-12-28 2007-12-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
US7329594B2 (en) 2002-06-28 2008-02-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2008300865A (ja) * 2008-07-30 2008-12-11 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置
JP2009031602A (ja) * 2007-07-27 2009-02-12 Semiconductor Energy Lab Co Ltd 表示装置の生産システム
US7615384B2 (en) 2002-03-26 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing the same
US7652286B2 (en) 2001-12-28 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device producing system
US7705357B2 (en) 2002-03-05 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel region in recess
US7709895B2 (en) 2002-02-08 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having insulating stripe patterns
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9178069B2 (en) 2002-01-17 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
WO2020022551A1 (ko) * 2018-07-27 2020-01-30 주식회사 코윈디에스티 로이 유리 어닐링 장치

Cited By (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003224070A (ja) * 2001-11-26 2003-08-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003229432A (ja) * 2001-11-30 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003243304A (ja) * 2001-12-11 2003-08-29 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7211475B2 (en) 2001-12-19 2007-05-01 Samsung Sdi Co., Ltd. CMOS thin film transistor
US7235435B2 (en) 2001-12-19 2007-06-26 Samsung Sdi Co., Ltd. Method for fabricating thin film transistor with multiple gates using metal induced lateral crystallization
US7112475B2 (en) 2001-12-19 2006-09-26 Samsung Sdi Co., Ltd. Method of fabricating a thin film transistor with multiple gates using metal induced lateral crystallization
US6933526B2 (en) 2001-12-19 2005-08-23 Samsung Sdi Co., Ltd. CMOS thin film transistor
US7235434B2 (en) 2001-12-19 2007-06-26 Samsung Sdi Co., Ltd. Thin film transistor with multiple gates using metal induced lateral crystallization and method of fabricating the same
US7294537B2 (en) 2001-12-19 2007-11-13 Samsung Sdi Co., Ltd. Method of fabricating thin film transistor with multiple gates using super grain silicon crystallization
US7381990B2 (en) 2001-12-19 2008-06-03 Samsung Sdi Co., Ltd. Thin film transistor with multiple gates fabricated using super grain silicon crystallization
EP1326282A3 (en) * 2001-12-19 2004-12-15 Samsung SDI Co. Ltd. Thin film transistor with multiple gates
US7001802B2 (en) 2001-12-19 2006-02-21 Samsung Sdi Co., Ltd. Thin film transistor with multiple gates using metal induced lateral crystalization and method of fabricating the same
US7208352B2 (en) 2001-12-19 2007-04-24 Samsung Sdi Co., Ltd. Method of fabricating a thin film transistor with multiple gates using metal induced lateral crystallization
US7109069B2 (en) 2001-12-21 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8093593B2 (en) 2001-12-21 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multichannel transistor
US7652286B2 (en) 2001-12-28 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device producing system
US7312473B2 (en) 2001-12-28 2007-12-25 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device using the same
JP4627135B2 (ja) * 2001-12-28 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の生産方法
JP2003257864A (ja) * 2001-12-28 2003-09-12 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の生産システム
US9178069B2 (en) 2002-01-17 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US9899419B2 (en) 2002-01-17 2018-02-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US10361222B2 (en) 2002-01-17 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US10515983B2 (en) 2002-01-17 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
US10879272B2 (en) 2002-01-17 2020-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP2005340852A (ja) * 2002-01-28 2005-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
US7148092B2 (en) 2002-01-28 2006-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7795734B2 (en) 2002-01-28 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7737506B2 (en) 2002-01-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7105392B2 (en) 2002-01-28 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2003297751A (ja) * 2002-01-28 2003-10-17 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US7709895B2 (en) 2002-02-08 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having insulating stripe patterns
US7705357B2 (en) 2002-03-05 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with channel region in recess
US6847050B2 (en) 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
US7507995B2 (en) 2002-03-22 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory cell and semiconductor memory device
US7129122B2 (en) 2002-03-22 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory cell and semiconductor memory device
US6812491B2 (en) 2002-03-22 2004-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory cell and semiconductor memory device
US6841434B2 (en) 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US7547593B2 (en) 2002-03-26 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US7615384B2 (en) 2002-03-26 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing the same
US7145175B2 (en) 2002-03-26 2006-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
JP2004006726A (ja) * 2002-03-26 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体表示装置及び半導体表示装置の作製方法
US7704812B2 (en) 2002-03-26 2010-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US7179699B2 (en) 2002-03-26 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US7329594B2 (en) 2002-06-28 2008-02-12 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7534705B2 (en) 2002-06-28 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2004193201A (ja) * 2002-12-09 2004-07-08 Semiconductor Energy Lab Co Ltd レーザー照射方法
US7113661B2 (en) 2003-03-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7365285B2 (en) 2003-05-26 2008-04-29 Fujifilm Corporation Laser annealing method and apparatus
JP4660074B2 (ja) * 2003-05-26 2011-03-30 富士フイルム株式会社 レーザアニール装置
JP4727135B2 (ja) * 2003-05-26 2011-07-20 富士フイルム株式会社 レーザアニール装置
JP2004349635A (ja) * 2003-05-26 2004-12-09 Fuji Photo Film Co Ltd レーザアニール方法及び装置
JP2004349643A (ja) * 2003-05-26 2004-12-09 Fuji Photo Film Co Ltd レーザアニール装置
JP2005005323A (ja) * 2003-06-09 2005-01-06 Hitachi Cable Ltd 半導体加工方法および半導体加工装置
JP2006190999A (ja) * 2004-12-06 2006-07-20 Semiconductor Energy Lab Co Ltd レーザ照射装置及びレーザ照射方法、並びに半導体装置の作製方法
JP2009031602A (ja) * 2007-07-27 2009-02-12 Semiconductor Energy Lab Co Ltd 表示装置の生産システム
JP2008300865A (ja) * 2008-07-30 2008-12-11 Mitsubishi Electric Corp 半導体装置の製造方法およびそれに用いられる半導体製造装置並びに液晶表示装置
WO2020022551A1 (ko) * 2018-07-27 2020-01-30 주식회사 코윈디에스티 로이 유리 어닐링 장치
JP2020529377A (ja) * 2018-07-27 2020-10-08 コーウィン ディーエスティー カンパニー リミテッドCowindst Co., Ltd. 低放射率(low−e)ガラスアニール装置
EP3831790A4 (en) * 2018-07-27 2022-06-01 Cowindst Co., Ltd. LOW EMISSIVITY GLASS Annealing Device

Also Published As

Publication number Publication date
JP3897965B2 (ja) 2007-03-28

Similar Documents

Publication Publication Date Title
JP3897965B2 (ja) レーザー装置及びレーザーアニール方法
US7473622B2 (en) Laser annealing method and manufacturing method of a semiconductor device
US6624013B2 (en) Method for manufacturing a semiconductor device
US7615825B2 (en) Semiconductor device having tapered gate insulating film
US6599788B1 (en) Semiconductor device and method of fabricating the same
JP4798907B2 (ja) 半導体装置
JP4646368B2 (ja) 液晶表示装置の作製方法
JP4683696B2 (ja) 半導体装置の作製方法
JP4558748B2 (ja) 半導体装置の作製方法及び表示装置の作製方法
US7679131B1 (en) Semiconductor device, manufacturing method thereof, and electronic device
JP3920065B2 (ja) 薄膜トランジスタの作製方法
JP3902101B2 (ja) 半導体装置の作製方法
JP3942855B2 (ja) 薄膜トランジスタの作製方法
JP3920066B2 (ja) 薄膜トランジスタの作製方法
JP4637333B2 (ja) 半導体装置の作製方法
JP4919530B2 (ja) 半導体装置の作製方法
JP2002203863A (ja) 薄膜トランジスタ及びその作製方法
JP4515088B2 (ja) 半導体装置の作製方法
JP4776746B2 (ja) 半導体装置の作製方法
JP5078201B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20020906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20020906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061220

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140105

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees