JP2003229432A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP2003229432A
JP2003229432A JP2002344069A JP2002344069A JP2003229432A JP 2003229432 A JP2003229432 A JP 2003229432A JP 2002344069 A JP2002344069 A JP 2002344069A JP 2002344069 A JP2002344069 A JP 2002344069A JP 2003229432 A JP2003229432 A JP 2003229432A
Authority
JP
Japan
Prior art keywords
laser
laser light
semiconductor film
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002344069A
Other languages
English (en)
Other versions
JP4401647B2 (ja
JP2003229432A5 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Akihisa Shimomura
明久 下村
Hisashi Otani
久 大谷
正明 ▲ひろ▼木
Masaaki Hiroki
Koichiro Tanaka
幸一郎 田中
Aiko Shiga
愛子 志賀
Mai Akiba
麻衣 秋葉
Kenji Kasahara
健司 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002344069A priority Critical patent/JP4401647B2/ja
Publication of JP2003229432A publication Critical patent/JP2003229432A/ja
Publication of JP2003229432A5 publication Critical patent/JP2003229432A5/ja
Application granted granted Critical
Publication of JP4401647B2 publication Critical patent/JP4401647B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 TFTの配置に合わせた結晶粒の位置制御
と、結晶化工程の処理速度の向上を同時に解決すること
を目的とする。より特定すれば、人工的に制御したスー
パーラテラル成長による大粒結晶を連続的に形成させる
ことができ、レーザー結晶化工程における基板処理効率
を高めることができる半導体装置の作製方法を提供する
ことを目的とする。 【解決手段】 基板面内の半導体膜全体にレーザー照射
するのではなく、少なくとも必要不可欠な部分が最低限
結晶化できるように、位置基準となるマーカーを形成す
る。レーザー結晶化にかかる時間を短縮化することがで
きるので基板の処理速度を向上させることができる。上
記構成を従来のSLS法に対して適用することにより、
従来のSLS法の基板処理効率が悪いという問題を解決
するための手段となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、薄膜トランジスタ
を有する半導体装置の作製方法に係り、特に薄膜トラン
ジスタの活性層を形成する結晶質半導体膜を形成する技
術に関する。
【0002】
【従来の技術】薄膜トランジスタ(Thin Film Transist
or:以下、TFTと記す)の活性層の形成方法として、
絶縁表面を有する基板上に非晶質半導体膜を形成し、レ
ーザーアニール法や熱アニール法などで結晶化させる技
術が開発されている。
【0003】レーザーアニール法はガラス基板の温度を
あまり上昇させず、非晶質半導体膜にのみ高いエネルギ
ーを与えて結晶化させることができる結晶化技術として
知られている。特に、波長400nm以下の短波長光を発
振するエキシマレーザーは、このレーザーアニール法の
開発当初から用いられてきた代表的なレーザーである。
レーザーアニール法は、レーザービームを被照射面にお
いてスポット状や線状となるように光学系で加工し、そ
の加工されたレーザー光で基板上の被照射面を走査する
こと(レーザー光の照射位置を被照射面に対して相対的
に移動させる)により行う。
【0004】しかし、レーザーアニール法によって作製
される結晶質半導体膜は複数の結晶粒が集合したもの
(従来のエキシマレーザー結晶化法による結晶粒径は通
常、0.1から0.5μm程度)であり、その結晶粒の
位置と大きさはランダムであった。
【0005】ガラス基板上に作製されるTFTは、素子
分離のために結晶質半導体膜を島状のパターンに分離し
て形成しており、結晶粒の位置や大きさを指定して形成
することはできなかった。そのため、結晶粒界の影響を
排除して単結晶の半導体膜でチャネル形成領域を形成す
ることはほとんど不可能であった。
【0006】結晶粒の界面(結晶粒界)は、結晶の並進
対称性が崩れている領域であり、結晶欠陥などに起因し
て、キャリアの再結合中心や捕獲中心や結晶粒界におけ
るポテンシャル障壁の影響により、キャリアの電流輸送
特性を低下させ、TFTにおいてはオフ電流を増加させ
る原因となることが知られている。
【0007】ところで、従来のエキシマレーザー結晶化
法による結晶粒径と比較して、大粒径が形成できる、ス
ーパーラテラル成長と呼ばれる技術が知られている。こ
の技術についての詳細は「“On the super lateral gro
wth phenomenon observed inexcimer laser- induced c
rystallization of thin Si films、James S. Im and
H.J. Kim 、Appl.Phys.Lett.64(17)、25 April 1996、p
p2303-2305”」に記されている。
【0008】スーパーラテラル成長は、レーザー光の照
射によって半導体膜が完全溶融している部分と、固相半
導体領域が残存している部分とが形成され、固相半導体
領域を結晶核として結晶成長が始まる。完全溶融領域に
おいて核生成が発生するにはある程度時間が掛かるた
め、完全溶融領域において核生成が発生するまでの間
に、前記固相半導体領域を結晶核として前記半導体膜の
膜面に対する水平方向(以下、ラテラル方向と呼ぶ)に
結晶が成長する。そのため、結晶粒は膜厚の数十倍もの
長さに成長する。例えば、60nmのシリコン膜厚に対し
て1μmから2μmの長さのラテラル結晶成長が起こる。
以下、この現象をスーパーラテラル成長と言う。
【0009】上記スーパーラテラル成長の場合、比較的
大きな結晶粒が得られるが、スーパーラテラル成長が実
現するレーザー光のエネルギー強度領域は、通常のエキ
シマレーザー結晶化で使用する強度よりはるかに強い。
また、エネルギー強度領域の範囲も非常に狭く、結晶粒
の位置制御という観点からは大結晶粒の得られる位置に
ついて制御することができない。さらに、大結晶粒以外
の領域は無数の核生成が発生した微結晶領域、もしくは
非晶質領域であり、結晶の大きさは不均一であり、結晶
の表面荒れは非常に大きい。従って、半導体装置の作製
に一般的に用いられるのは、0.1μmから0.5μm程
度の結晶粒径が均一にできやすい照射条件である。
【0010】また、「“Sequential lateral solidific
ation of thin silicon films on SiO2、Robert S. Spo
sili and James S. Im、Appl.Phys.Lett.69(19)、4 Nov
ember 1996、pp2864-2866”」によれば、James S. Imら
は、人工的に制御して、任意の場所にスーパーラテラル
成長を実現させることの出来るSequential Lateral Sol
idification method(以下、SLS法と言う。)が公表
されている。このSLS法は、パルス発振のエキシマレ
ーザー光を、スリット状のマスクを介して、試料に照射
するものである。1ショット毎に、試料とレーザー光の
相対位置をスーパーラテラル成長による結晶長さ程度
(約0.75μm)ずらして結晶化を行うことで、人工
的に制御したスーパーラテラル成長による結晶を連続的
に形成させる方法である。
【0011】
【発明が解決しようとする課題】上述のようにSLS法
は、人工的に制御して任意の場所にスーパーラテラル成
長した結晶粒を作製することができる。しかしながら、
以下のような問題点がある。
【0012】まず、第1点目の問題として、基板処理効
率(スループット)が悪いことが上げられる。先に説明
したように、SLS法ではレーザー光ショットあたりの
結晶化距離は1μm程度である。そのため、試料表面に
おけるレーザー光のビームスポットと試料基板との相対
的な移動距離(送りピッチ)は、1μm以下にする必要
がある。パルス発振のエキシマレーザーを用いた、通常
のレーザー結晶化で使われる条件では、レーザー光ショ
ットあたりの送りピッチは、数10μm以上であるが、
無論、そのような条件ではSLS法特有の結晶は作製で
きない。SLS法では、パルス発振のXeClエキシマ
レーザーを用いているが、パルス発振のXeClエキシ
マレーザーは最大発振周波数が300Hzである。これ
では、レーザー光のスキャン方向に対して、1秒間で最
大300μm程度の距離の結晶化領域ができるのみであ
る。この程度の処理速度では、基板サイズが大型化し、
例えば600mm×720mmのような場合には従来のSL
S法では基板1枚あたりの処理時間に膨大な時間が必要
となる。
【0013】基板1枚あたりの処理時間がかかるという
のは時間的・コスト的な問題だけではない。実際には、
非晶質半導体膜を結晶化する場合には、その表面処理が
重要であり、例えば、前処理として希フッ酸などで自然
酸化膜を除去した後に、レーザー照射する場合がある。
基板面内において、始めにレーザー照射する領域と比較
して、最後にレーザー照射する領域では自然酸化膜が再
成長してしまう可能性がある。この場合、できあがった
結晶中に取り込まれる、炭素、酸素、窒素元素量やホウ
素などの汚染不純物量が基板面内で異なるという可能性
があり、ひいては、トランジスタ特性の基板面内でのば
らつき原因になる可能性がある。
【0014】第2点目の問題として、従来のSLS法で
は光学系が複雑になりやすいことがあげられる。基板表
面におけるレーザー光の強度の形状をスリット状に加工
するためのマスクを光学系に組み込む必要がある。通
常、多結晶シリコン薄膜トランジスタに用いられる活性
層シリコンの膜厚は数10nm以上である。パルス発振エ
キシマレーザーを用いた場合、レーザー結晶化に必要な
レーザーエネルギー密度は最低でも200mJ/cm2(典型
例として、50nmの非晶質シリコン膜に対して、30ns
ecのパルス幅のXeClエキシマレーザーで400mJ/c
m2程度)である。SLS法ではさらにやや強いエネルギ
ー密度領域に最適なスーパーラテラル成長条件がある。
このような強いレーザーエネルギー密度に、耐えうるス
リット形状マスクの作製は困難である。メタルを材料と
するマスクでは、強エネルギー密度のパルスレーザー光
を照射することで、局所的に膜の温度が急激に上昇・冷
却してしまい、長期間の使用によって、ピーリングや微
細パターン形状が崩れたりすることが危惧される。(レ
ジスト露光するフォトリソグラフィーには、クロムなど
がハードマスク材料が使用されるが、シリコン結晶化に
必要なレーザーエネルギー密度とは比較にならないほ
ど、弱いエネルギー密度で使用されるためピーリングや
微細パターン形状が崩れたりする問題はない。)以上の
ように、従来のSLS法では、光学系が複雑になり、装
置メンテナンスを困難とする要素が存在する。
【0015】更に、スーパーラテラル成長をさせるため
には、レーザー光の空間的なビーム強度プロファイルを
急激にする(レーザー光の照射領域と非照射領域との間
にある、光強度の減衰領域を極力なくす)必要がある。
従来のSLS法では、エキシマレーザーで通常用いられ
ている光学系だけでは、スーパーラテラル成長に必要な
集光性を得ることができないために、レーザー光を部分
的に遮光するスリット状のマスクを用いる必要があった
と考えられる。
【0016】本発明は上記問題点を解決することを目的
とし、TFTの配置に合わせた結晶粒の位置制御と、結
晶化工程の処理速度の向上を同時に解決することを目的
とする。より特定すれば、本発明は、人工的に制御した
スーパーラテラル成長による大粒結晶を連続的に形成さ
せることができ、レーザー結晶化工程における基板処理
効率を高めることができる半導体装置の作製方法を提供
することを課題とする。
【0017】更に、本発明は、人工的に制御したスーパ
ーラテラル成長による大結晶粒を連続的に形成すること
ができ、レーザー結晶化工程における基板処理効率を高
めることができ、かつ、従来のSLS法のように基板表
面におけるレーザー光の強度の形状をスリット状に加工
するためのマスクを光学系に組み込む必要のない簡便な
レーザー照射方法を用いた半導体装置の作製方法を提供
することを目的とする。
【0018】
【課題を解決するための手段】本発明に適用するレーザ
ー照射装置は、被処理物に対するレーザー光の照射位置
を制御する第1の手段と、レーザー光を発振する第2の
手段(レーザー発振装置)と、前記レーザー光を加工す
る第3の手段(光学系)と、前記第2の手段の発振を制
御し、かつ、第3の手段によって加工されたレーザー光
のビームスポットがフォトマスク形状のデータ(パター
ン情報)に従って定められる位置を覆うように前記第1
の手段を制御する第4の手段とを有している。
【0019】被処理物に対するレーザー光の照射位置を
制御する第1の手段として、2つの方法がある。一つの
方法は、ステージコントローラによってステージを駆動
することで、ステージ上に設置している被処理物(基
板)の位置を変える方法である。もう一方は、基板位置
を固定した状態でレーザー光学系を用いてレーザー光ス
ポットの照射位置を移動させる方法である。本発明で
は、上記2つのいずれの方法であってもよく、また、上
記2つの方法を組み合わせる方法であってもよい。
【0020】なお、フォトマスク形状のデータ(パター
ン情報)に従って定められる位置とは、半導体膜のう
ち、結晶化後に、フォトリソグラフィー技術によって、
島状半導体層にパターニング加工することで得られ、ト
ランジスタのチャネル領域、ソース領域、ドレイン領域
となる部分である。
【0021】上記第4の手段において、絶縁表面に形成
された半導体膜のうち、パターニング加工後に基板上に
島状半導体層として残される部分をフォトマスク形状の
データに従って把握する。
【0022】次に、少なくとも、島状半導体層として残
される部分を含む領域を結晶化することができるように
第1のレーザー光の走査部分を定め、該走査部分にビー
ムスポットがあたるように第1の手段を制御して、半導
体膜を部分的に結晶化する。
【0023】上述したように本発明では、基板面内の半
導体膜全体にレーザー光を走査して照射するのではな
く、少なくとも必要不可欠な部分が最低限結晶化できる
ようにレーザー光を走査する。つまり、半導体膜を結晶
化させた後、島状半導体層パターニング加工時によっ
て、除去される部分にレーザー光を照射する時間を省く
ことができるため、レーザー結晶化にかかる時間を短縮
化することができ、かつ、基板の処理速度を向上させる
ことができる。上記構成を従来のSLS法に対して適用
することにより、従来のSLS法の基板処理効率(スル
ープット)が悪いという問題を解決するための手段とな
る。
【0024】さらに本発明により、レーザー結晶化にか
かる時間を短縮化することができ、かつ、基板の処理速
度を向上させることができる方法に加えて、従来のSL
S法のように基板表面におけるレーザー光の強度の形状
をスリット状に加工するためのマスクを光学系に組み込
む必要のない簡便な方法が提供される。
【0025】スーパーラテラル成長をさせるためには、
レーザー光の空間的なビーム強度プロファイルを急激に
する(レーザー光の照射領域と非照射領域との間にあ
る、光強度の減衰領域を極力なくす)必要がある。従来
のSLS法では、エキシマレーザーで用いられている通
常の光学系だけでは、スーパーラテラル成長に必要な集
光性を得ることができないために、レーザー光を部分的
に遮光するスリット状のマスクを用いる必要があったと
考えられる。前記レーザー光を照射する装置は、パルス
発振の固体レーザー発振装置の第2高調波(または第3
高調波、第4高調波)を照射する装置とする。固体レー
ザーは、エキシマレーザーと比較して射出されるレーザ
ー光の広がり角が小さいため、このレーザー構成なら
ば、通常の光学系レンズとして用いられるシリンドリカ
ルレンズだけで、スーパーラテラル成長に最適な、レー
ザー光の空間的なビーム強度プロファイルにビームを集
光することができる。
【0026】また、基板処理効率を高めるために、SL
S法に最適な、繰り返し周波数と送りピッチにすること
が望ましく、以下にその条件について説明する。送りピ
ッチとは、レーザー光の1パルス毎の基板ステージ移動
距離のことである。SLS法では1ショット毎のスーパ
ーラテラル成長距離に限度があるため、前記送りピッチ
を高くするだけでは、基板処理効率を高めることになら
ない。送りピッチを高くするならばレーザー光の繰り返
し周波数もそれにあわせて高くする必要がある。従来の
SLS法で使用されているXeClエキシマレーザーは
最大300Hzである。一方、請求項4で示したこれらパ
ルス発振の固体レーザー発振装置は、繰り返し周波数
を、最大で数MHzにすることができる。従って、パルス
発振の固体レーザー発振装置を高繰り返し周波数で照射
することによって、従来のSLS法と比較して、大幅に
処理能力を向上できる。繰り返し周波数の上限は、レー
ザー光ショット毎にスーパーラテラル成長に必要なエネ
ルギー密度が確保できる範囲で決定すればよく、これは
パルス発振固体レーザー発振装置本体の最大出力で決定
される。(他の条件が同じならば、周波数を高くする
と、レーザー光ショット毎のエネルギー密度は減少する
ため)
【0027】さらに、固体レーザー発振装置では、従来
のフラッシュランプ励起ではなく、半導体レーザー励起
固体レーザー発振装置にするほうが、レーザー光エネル
ギーの安定性が大きく改善するので望ましい。
【0028】以上の構成により、人工的に制御したスー
パーラテラル成長による大結晶粒を連続的に形成させる
ことができ、かつ、レーザー結晶化工程における基板処
理効率を高めることができ、かつ、従来のSLS法のよ
うに基板表面におけるレーザー光の強度の形状をスリッ
ト状に加工するためのマスクを光学系に組み込む必要の
ない簡便なレーザー照射方法を用いた半導体装置の作製
方法を提供することができる。
【0029】尚、本発明において半導体装置とは、半導
体特性を利用することで機能しうる装置全般(例えば、
液晶表示パネルに代表される電子装置、およびその電子
装置を部品として搭載した電気器具)を含んでいる。
【0030】
【発明の実施の形態】以下、本発明の実施の態様につい
て図面を参照して詳細に説明する。
【0031】図1に本発明のレーザー照射方法のブロッ
ク図を示す。図1において、被処理物107に対するパ
ルスレーザー光の照射位置を制御する第1の手段とし
て、2つの方法示している。一つの方法は、ステージコ
ントローラ101によってステージ108を駆動するこ
とで、ステージ上に設置している被処理物107(基
板)の位置を変える方法である。もう一方は、基板位置
を固定した状態で光学系103を用いてレーザー光スポ
ットの照射位置を移動させる方法である。本発明では、
上記2つのいずれの方法であってもよく、また、上記2
つの方法を組み合わせる方法であってもよい。
【0032】上記2つの方法は、いずれもレーザー光ス
ポット位置の基板に対する相対位置を変化させることを
意味し、これを便宜上「(レーザー光スポットを)走査
する」として示す。
【0033】また、レーザー照射装置100は、パルス
レーザー光を発振する第2の手段に相当するパルスレー
ザー発振装置102を有している。パルスレーザー発振
装置102は、処理の目的によって適宜変えることが可
能である。本発明では、公知のレーザーを用いることが
できる。レーザーは、パルス発振の気体レーザー発振装
置もしくは固体レーザー発振装置を用いることができる
が、パルス発振の気体レーザを使用した場合、コンピュ
ータ104を使用したフォトマスク形状のデータパター
ンによる制御のみ適用され、その他の構成は通常のSL
S法に準ずることとなる。本実施形態ではパルス発振の
固体レーザー発振装置を用いた場合について説明する。
【0034】パルス発振固体レーザーとして、YAGレ
ーザー、YVO4レーザー、YLFレーザー、YAlO3
レーザー、ガラスレーザー、アレキサンドライドレーザ
ー、サファイアレーザー、フォルステライトレーザー
(Mg2SiO4)等にCr3+、Cr4+、Nd3+、E
3+、Ce3+、Co2+、Ti3+、Yb3+又は、V3+を不
純物としてドープした結晶をレーザー媒質として用いる
レーザーが使用できる。当該レーザーの基本波はドーピ
ングする材料によって異なるが、1μm前後の基本波を
有するレーザー光が得られる。基本波に対する第2高調
波、第3高調波および第4高調波は、非線形光学素子を
用いることで得ることができる。
【0035】また、レーザー照射装置100は、レーザ
ー発振装置102から発振されるレーザー光の被処理物
におけるビームスポットを加工することができる、第3
の手段に相当する光学系103を有している。レーザー
発振装置102から射出されたレーザー光の形状は、ロ
ッド形状が円筒形であれば円状となり、スラブ型であれ
ば矩形状となる。このようなレーザー光を光学系によ
り、さらに成形することにより、レーザー光の被処理物
107の表面におけるビームスポットを所望の形状にす
ることができる。
【0036】さらに、レーザー照射装置100は、第4
の手段に相当するコンピュータ104を有している。コ
ンピュータ104はレーザー発振装置102の発振を制
御し、かつ、レーザー光のビームスポットがマスクパタ
ーンのデータに従って定められる位置を覆うように、第
1の手段に相当するステージコントローラ101を制御
することができる。
【0037】なお、このレーザー照射方法は、上記4つ
の手段の他に、被処理物の温度を調節する手段を備えて
いても良い。
【0038】図2(A)および(B)を用いて、アクテ
ィブマトリクス型の半導体装置を作製するために成膜さ
れた半導体膜500におけるレーザー光の走査方法につ
いて説明する。図2(A)では、破線501が画素部、
破線502が信号線駆動回路、破線503が走査線駆動
回路の形成される部分に相当する。
【0039】図2(B)は、レーザー光パルス毎に、基
板とレーザー光スポットの相対位置をずらして(走査し
て)いく様子を示している。ビームスポット507a、
507b、507cの拡大図を示す。
【0040】図2(B)の507aは、あるパルス照射
時のレーザー光ビームスポット位置であり、507bは
次のパルス照射時のレーザー光ビームスポット位置であ
り、507cはさらに次のパルス照射時のレーザー光ビ
ームスポット位置を示す。また、509aおよび509
bはレーザー光の1パルス毎の基板ステージ移動距離
(送りピッチ)を示している。この送りピッチは0.3
μm以上かつ5μm以下、より好ましくは0.7μm以上
3μm以下であることが必要である。
【0041】また、レーザー光は、一般的にビームスポ
ットのエッジの部分におけるエネルギー密度が他の部分
よりも低くなっており、被処理物への処理が均一に行え
ない場合がある。よって、レーザー光のビームスポット
507a長尺方向のエッジ部分と、結晶化後に半導体膜
をパターニングすることで得られる島状半導体膜に相当
する部分506とが重なることのないように、レーザー
光を照射することが望ましい。例えば、線状のビームス
ポットを走査する場合には、図2(B)に示す508の
領域は、前記島状半導体膜に相当する部分506には照
射されないようにする。
【0042】図2(B)の方法で、図2(A)のよう
に、画素部、信号線駆動回路、走査線駆動回路の形成さ
れる部分をレーザー光を走査する。
【0043】なお、図2(A)では画素部501、信号
線駆動回路502、走査線駆動回路503の全てにおい
てレーザー光の走査方向が同一であるが、本発明はこの
構成に限定されない。
【0044】図3に、走査線駆動回路503領域とその
他の領域とで、レーザー光の走査方向を変更させている
場合について示す。この場合、走査線駆動回路503に
おいてはレーザー光をY方向に走査し、画素部501と
信号線駆動回路502においてはレーザー光がY方向と
直角をなすX方向に走査する。
【0045】なお、結晶化後の半導体膜をTFTの活性
層として用いる場合、その走査方向がチャネル形成領域
のキャリアが移動する方向と並行になるように定めるの
が望ましい。これについて図4(A)と図4(B)で示
す。
【0046】図4(A)ではチャネル形成領域が1つ設
けられているシングルゲートTFTの活性層の一例を示
しており、チャネル形成領域520を挟むようにソース
領域またはドレイン領域となる不純物領域521、52
2が設けられている。本発明のレーザー発振装置を用い
て半導体膜を結晶化させるとき、レーザー光の走査方向
が矢印に示すように、チャネル形成領域のキャリアの移
動する方向(チャネル長方向)と並行になるように、走
査方向を定めるようにする。523はレーザー光のビー
ムスポットを示しており、矢印の方向に走査する。
【0047】また、図4(B)では、チャネル形成領域
が3つ設けられているトリプルゲートTFTの活性層の
一例を示しており、チャネル形成領域530を挟むよう
に不純物領域533、534が設けられている。また、
チャネル形成領域531を挟むように不純物領域53
4、535が設けられており、さらにチャネル形成領域
532を挟むように不純物領域535、536が設けら
れている。そして、本発明のレーザー発振装置を用いて
半導体膜を結晶化させるとき、レーザー光は矢印の方向
に走査する。
【0048】なお、レーザー光の走査部分を定めるため
には、半導体膜に対するマスクの位置を定めるためのマ
ーカーを、半導体膜に形成する必要がある。図5に、ア
クティブマトリクス型の半導体装置を作製するために成
膜された半導体膜において、マーカーを形成する位置を
示す。なお、図5(A)は1つの基板から1つの半導体
装置を作製する例を示しており、図5(B)は1つの基
板から4つの半導体装置を作製する例を示している。
【0049】図5(A)において540は基板上に成膜
された半導体膜であり、破線541が画素部、破線54
2が信号線駆動回路、破線543が走査線駆動回路の形
成される部分に相当する。544はマーカーが形成され
る部分(マーカー形成部)であり、半導体膜の4隅に位
置するように設けられている。
【0050】なお図5(A)ではマーカー形成部544
を4つそれぞれ4隅に設けたが、本発明はこの構成に限
定されない。半導体膜におけるレーザー光の走査部分
と、半導体膜のパターニングのマスクとの位置合わせを
することができるのであれば、マーカー形成部の位置及
びその数は上述した形態に限定されない。
【0051】図5(B)において550は基板上に成膜
された半導体膜であり、破線551は後の工程において
基板を分断するときのスクライブラインである。図5
(B)では、スクライブライン551の沿って基板を分
断することで、4つの半導体装置を作製することができ
る。なお分断により得られる半導体装置の数はこれに限
定されない。
【0052】552はマーカーが形成される部分(マー
カー形成部)であり、半導体膜の4隅に位置するように
設けられている。なお図5(B)ではマーカー形成部5
52を4つそれぞれ4隅に設けたが、本発明はこの構成
に限定されない。半導体膜におけるレーザー光の走査部
分と、半導体膜のパターニングのマスクとの位置合わせ
をすることができるのであれば、マーカー形成部の位置
及びその数は上述した形態に限定されない。
【0053】なおマーカーはレーザーを用いて形成する
のが最も簡便である。マーカーを形成する際に用いるレ
ーザーは、代表的にはYAGレーザー、CO2レーザー
等が挙げられるが、無論この他のレーザーを用いて形成
することは可能である。これらレーザー光を、あらかじ
めマーカー形状に加工したメタルマスクやガラスマスク
越しに半導体膜に照射することで、マーカーを形成する
ことができる。また、レーザー光スポット径を10μm
以下に集光したものをスキャンさせながら照射すること
でマーカーを形成することもできる。
【0054】上記構成により、半導体膜を結晶化させた
後、島状半導体膜形成により除去される半導体膜領域に
レーザー光を照射する時間を省くことができるので、レ
ーザー光照射にかかる時間を短縮化することができ、な
おかつ基板の処理速度を向上させることができる。
【0055】
【実施例】(実施例1)本実施例ではアクティブマトリ
クス基板の作製方法について図6〜図9を用いて説明す
る。ここではCMOS回路、及び駆動回路と、画素TF
T、保持容量とを有する画素部を同一基板上に形成され
た基板を、便宜上アクティブマトリクス基板と呼ぶ。
【0056】まず、本実施例ではバリウムホウケイ酸ガ
ラス、またはアルミノホウケイ酸ガラスなどのガラスか
らなる基板600を用いる。なお、基板600として
は、石英基板やシリコン基板、金属基板またはステンレ
ス基板の表面に絶縁膜を形成したものを用いても良い。
また、本実施例の処理温度に耐えうる耐熱性が有するプ
ラスチック基板を用いてもよい。
【0057】次いで、基板600上に酸化珪素膜、窒化
珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地
膜601を公知の手段(スパッタ法、LPCVD法、プ
ラズマCVD法等)により形成する。本実施例では下地
膜601として下地膜601a、601bの2層の下地
膜を用いるが、前記絶縁膜の単層膜または2層以上積層
させた構造を用いても良い(図6(A))。
【0058】次いで、下地膜601上に、公知の手段
(スパッタ法、LPCVD法、プラズマCVD法等)に
より25〜150nm(好ましくは30〜120nm)の厚
さで非晶質半導体膜692を形成する(図6(A))。
なお、本実施例では非晶質半導体膜を成膜しているが、
微結晶半導体膜、結晶性半導体膜であっても良い。ま
た、非晶質珪素ゲルマニウム膜などの非晶質構造を有す
る化合物半導体膜を用いても良い。
【0059】次に、非晶質半導体膜692をレーザー結
晶化法により結晶化させる。レーザー結晶化は、本発明
のレーザー照射方法を用いて行なう。具体的には、レー
ザー発振装置のコンピュータに入力されたマスクの情報
に従って、指定した領域の非晶質半導体膜のみ選択的に
レーザー光を照射する。もちろん、レーザー結晶化法だ
けでなく、他の公知の結晶化法(RTAやファーネスア
ニール炉を用いた熱結晶化法、結晶化を助長する金属元
素を用いた熱結晶化法等)と組み合わせて行ってもよ
い。
【0060】本発明のレーザー照射方法では、公知のレ
ーザー光源のうち、パルス発振の気体レーザー発振装置
もしくは固体レーザー発振装置を用いることができる
が、パルス発振の気体レーザーを使用した場合、コンピ
ュータを使用したフォトマスク形状のデータパターンに
よる制御のみ適用され、その他の構成は通常のSLS法
に準ずることとなる。本実施例ではパルス発振のNd:
YLFレーザーを用いた場合について説明する。
【0061】図10はレーザー結晶化処理装置を示した
ものである。図10では、Nd:YLFレーザー発振装
置101を用いて出力1.5W、繰り返し周波数1kHzの
条件で使用する場合を例にする。レーザー光源101は
共振器の中にYLF結晶と非線形光学素子を入れて、波
長527nmの第2高調波を射出する方式であるとする
が、無論、非線形光学素子が共振器の外側にある場合で
もよい。さらに、このレーザー光源101は、ロッド形
状が円筒形であり、レーザー光源101から射出直後の
ビームスポット形状は円状であるとするが、仮にロッド
形状がスラブ型であり、射出直後のビームスポット形状
は矩形状であっても、以下に示すように、光学系によ
り、ビームスポットを所望の形状に成形できる。
【0062】このNd:YLFレーザーはビームの拡が
り角が3ミリラジアンであり、ビームサイズは射出口で
直径2mm程度であるが、射出口から20cm離れた位置
では直径1cm程度に広がってしまう。この位置に焦点
距離f=600mmの凸レンズ102を一枚入れると、ビ
ームサイズは直径約10mmの平行光になる。図10の光
学ミラー103〜105で反射されたレーザー光は、図
10のY方向に曲率を有する凸シリンドリカルレンズ1
06によりレーザー光を集光する。ここでY方向は、半
導体膜面上におけるレーザー光のビームスポットの移動
方向であり、ビームスポットの短尺方向となる。また、
図10のX方向は半導体膜面上におけるレーザー光のビ
ームスポットの長尺方向になり、半導体膜面上における
レーザー光のビームスポットの移動方向と直角をなす方
向である。(光学ミラー103〜105は装置のレイア
ウト上、入れているものであり、本質的に必要とするわ
けではない。)以上の構成で、照射面となる半導体膜面
上におけるビームスポットは10mm×10μmの線状形
ビームになる。
【0063】ただし、照射面にて、矩形状または楕円形
状または線形状のレーザー光に成形する方法はこの限り
ではない。図示しないが、光学ミラー103と凸シリン
ドリカルレンズ106の間に凹シリンドリカルレンズを
いれて、ビームスポットの長尺方向を長くすることが可
能である。また、その凹シリンドリカルレンズとレーザ
ー光源101との間に、レーザー光を平行光とするため
のビームコリメーターや、レーザー光を広げるためのビ
ームエキスパンダーを入れることも可能である。また、
ここでは出力1.5Wのレーザー光源でビームスポット
は10mm×10μmの線状形ビームにする方法を示した
が、さらに高出力のレーザー光源の場合には、短尺方向
のビームスポットサイズは変えずに、長尺方向のサイズ
のみ長くすることが望ましい。(現在、出力20Wで使
用可能なLD励起Nd:YLFレーザー発振装置が市販
されている。)
【0064】半導体膜面上におけるレーザー光のビーム
スポットの相対位置を動かすために、基板ステージ10
1をY方向(ビームスポットの短尺方向)にスイープす
る。レーザーパルスの繰り返し周波数1kHzで、基板ス
テージのスィープ速度を3.0mm/秒とすると、レーザ
ーパルスを1回照射するごとに、基板とビームスポット
の相対位置はY方向に3μmずれて(送りピッチが3μ
m)いる。
【0065】図11(A)は、本実施例のレーザー照射
方法で結晶化したシリコン膜を、セコ・エッチング(Se
cco Etching)によって結晶粒界を顕在化させた後のS
EM観察像である。図11(B)は、図11(A)の結
晶大きさおよび結晶粒界をわかりやすく図示したもので
ある。これから、レーザー光のビームスポットの走査し
たY方向に、スーパーラテラル成長した結晶が連続的に
形成されていることがわかる。なお、レーザビームスポ
ットの走査方向と垂直方向に粒界が周期的に存在してい
るが、この周期は、ちょうどレーザーパルスを1回照射
するごとの送りピッチである3μmに対応していること
がわかる。
【0066】上述したレーザー結晶化方法によって、非
晶質半導体膜のうち、人工的に制御したスーパーラテラ
ル成長による大結晶粒を連続的に形成させた領域69
3、694、695が形成される(図6(B))。
【0067】次に、半導体膜を所望の形状にパターニン
グして、結晶化された領域693、694、695から
島状の半導体膜602〜606を形成する(図6
(C))。
【0068】島状の半導体膜602〜606を形成した
後、TFTのしきい値を制御するために微量な不純物元
素(ボロンまたはリン)のドーピングを行ってもよい。
また、このしきい値制御のための不純物ドーピングは、
レーザー結晶化前におこなってもよいし、ゲート絶縁膜
成膜後におこなってもよい。
【0069】次いで、島状の半導体膜602〜606を
覆うゲート絶縁膜607を形成する。ゲート絶縁膜60
7はプラズマCVD法またはスパッタ法を用い、厚さを
40〜150nmとして珪素を含む絶縁膜で形成する。本
実施例では、プラズマCVD法により110nmの厚さで
酸化窒化珪素膜(組成比Si=32%、O=59%、N
=7%、H=2%)で形成した。勿論、ゲート絶縁膜は
酸化窒化珪素膜に限定されるものでなく、他の珪素を含
む絶縁膜を単層または積層構造として用いても良い。
【0070】また、酸化珪素膜を用いる場合には、プラ
ズマCVD法でTEOS(Tetraethyl Ortho Silicat
e)とO2とを混合し、反応圧力40Pa、基板温度300
〜400℃とし、高周波(13.56MHz)電力密度
0.5〜0.8W/cm2で放電させて形成することができ
る。このようにして作製される酸化珪素膜は、その後4
00〜500℃の熱アニールによりゲート絶縁膜として
良好な特性を得ることができる。
【0071】次いで、ゲート絶縁膜607上に膜厚20
〜100nmの第1の導電膜608と、膜厚100〜40
0nmの第2の導電膜609とを積層形成する。本実施例
では、膜厚30nmのTaN膜からなる第1の導電膜60
8と、膜厚370nmのW膜からなる第2の導電膜609
を積層形成した。TaN膜はスパッタ法で形成し、Ta
のターゲットを用い、窒素を含む雰囲気内でスパッタす
る。また、W膜は、Wのターゲットを用いたスパッタ法
で形成した。その他に6フッ化タングステン(WF6
を用いる熱CVD法で形成することもできる。いずれに
してもゲート電極として使用するためには低抵抗化を図
る必要があり、W膜の抵抗率は20μΩcm以下にする
ことが望ましい。W膜は結晶粒を大きくすることで低抵
抗率化を図ることができるが、W膜中に酸素などの不純
物元素が多い場合には結晶化が阻害され高抵抗化する。
従って、本実施例では、高純度のW(純度99.999
9%)のターゲットを用いたスパッタ法で、さらに成膜
時に気相中からの不純物の混入がないように十分配慮し
てW膜を形成することにより、抵抗率9〜20μΩcmを
実現することができる。
【0072】なお、本実施例では、第1の導電膜608
をTaN、第2の導電膜609をWとしたが、特に限定
されず、いずれもTa、W、Ti、Mo、Al、Cu、
Cr、Ndから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした多結晶珪素
膜に代表される半導体膜を用いてもよい。また、AgP
dCu合金を用いてもよい。また、第1の導電膜をタン
タル(Ta)膜で形成し、第2の導電膜をW膜とする組
み合わせ、第1の導電膜を窒化チタン(TiN)膜で形
成し、第2の導電膜をW膜とする組み合わせ、第1の導
電膜を窒化タンタル(TaN)で形成し、第2の導電膜
をWとする組み合わせ、第1の導電膜を窒化タンタル
(TaN)膜で形成し、第2の導電膜をAl膜とする組
み合わせ、第1の導電膜を窒化タンタル(TaN)膜で
形成し、第2の導電膜をCu膜とする組み合わせとして
もよい。
【0073】また、2層構造に限定されず、例えば、タ
ングステン膜、アルミニウムとシリコンの合金(Al−
Si)膜、窒化チタン膜を順次積層した3層構造として
もよい。また、3層構造とする場合、タングステンに代
えて窒化タングステンを用いてもよいし、アルミニウム
とシリコンの合金(Al−Si)膜に代えてアルミニウ
ムとチタンの合金膜(Al−Ti)を用いてもよいし、
窒化チタン膜に代えてチタン膜を用いてもよい。
【0074】なお、導電膜の材料によって、適宜最適な
エッチングの方法や、エッチャントの種類を選択するこ
とが重要である。
【0075】次に、フォトリソグラフィー法を用いてレ
ジストからなるマスク610〜615を形成し、電極及
び配線を形成するための第1のエッチング処理を行う。
第1のエッチング処理では第1及び第2のエッチング条
件で行う。(図7(B))本実施例では第1のエッチン
グ条件として、ICP(Inductively Coupled Plasma:
誘導結合型プラズマ)エッチング法を用い、エッチング
用ガスにCF4とCl2とO2とを用い、それぞれのガス
流量比を25:25:10(sccm)とし、1Paの圧
力でコイル型の電極に500WのRF(13.56MHz)電力
を投入してプラズマを生成してエッチングを行う。基板
側(試料ステージ)にも150WのRF(13.56MHz)電
力を投入し、実質的に負の自己バイアス電圧を印加す
る。この第1のエッチング条件によりW膜をエッチング
して第1の導電層の端部をテーパー形状とする。
【0076】この後、レジストからなるマスク610〜
615を除去せずに第2のエッチング条件に変え、エッ
チング用ガスにCF4とCl2とを用い、それぞれのガス
流量比を30:30(sccm)とし、1Paの圧力でコイル型
の電極に500WのRF(13.56MHz)電力を投入してプ
ラズマを生成して約30秒程度のエッチングを行った。
基板側(試料ステージ)にも20WのRF(13.56MHz)
電力を投入し、実質的に負の自己バイアス電圧を印加す
る。CF4とCl2を混合した第2のエッチング条件では
W膜及びTaN膜とも同程度にエッチングされる。な
お、ゲート絶縁膜上に残渣を残すことなくエッチングす
るためには、10〜20%程度の割合でエッチング時間
を増加させると良い。
【0077】上記第1のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第1の導電
層及び第2の導電層の端部がテーパー形状となる。この
テーパー部の角度は15〜45°となる。こうして、第
1のエッチング処理により第1の導電層と第2の導電層
から成る第1の形状の導電層617〜622(第1の導
電層617a〜622aと第2の導電層617b〜62
2b)を形成する。616はゲート絶縁膜であり、第1
の形状の導電層617〜622で覆われない領域は20
〜50nm程度エッチングされ薄くなった領域が形成され
る。
【0078】次いで、レジストからなるマスクを除去せ
ずに第2のエッチング処理を行う。(図7(C))ここ
では、エッチングガスにCF4とCl2とO2とを用い、
W膜を選択的にエッチングする。この時、第2のエッチ
ング処理により第2の導電層628b〜633bを形成
する。一方、第1の導電層617a〜622aは、ほと
んどエッチングされず、第2の形状の導電層628〜6
33を形成する。
【0079】そして、レジストからなるマスクを除去せ
ずに第1のドーピング処理を行い、島状の半導体膜にn
型を付与する不純物元素を低濃度に添加する。ドーピン
グ処理はイオンドープ法、若しくはイオン注入法で行え
ば良い。イオンドープ法の条件はドーズ量を1×1013
〜5×1014atoms/cm2とし、加速電圧を40〜80k
Vとして行う。本実施例ではドーズ量を1.5×1013
atams/cm2とし、加速電圧を60kVとして行う。n型を
付与する不純物元素として15族に属する元素、典型的
にはリン(P)または砒素(As)を用いるが、ここで
はリン(P)を用いる。この場合、導電層628〜63
3がn型を付与する不純物元素に対するマスクとなり、
自己整合的に不純物領域623〜627が形成される。
不純物領域623〜627には1×1018〜1×1020
atoms/cm3の濃度範囲でn型を付与する不純物元素を添
加する。
【0080】レジストからなるマスクを除去した後、新
たにレジストからなるマスク634a〜634cを形成
して第1のドーピング処理よりも高い加速電圧で第2の
ドーピング処理を行う。イオンドープ法の条件はドーズ
量を1×1013〜1×1015atoms/cm2とし、加速電圧
を60〜120kVとして行う。ドーピング処理は第2の
導電層628b〜632bを不純物元素に対するマスク
として用い、第1の導電層のテーパー部の下方の島状の
半導体膜に不純物元素が添加されるようにドーピングす
る。続いて、第2のドーピング処理より加速電圧を下げ
て第3のドーピング処理を行って図8(A)の状態を得
る。イオンドープ法の条件はドーズ量を1×1015〜1
×1017atoms/cm2とし、加速電圧を50〜100kVと
して行う。第2のドーピング処理および第3のドーピン
グ処理により、第1の導電層と重なる低濃度不純物領域
636、642、648には1×1018〜5×1019at
oms/cm3の濃度範囲でn型を付与する不純物元素を添加
され、高濃度不純物領域635、641、644、64
7には1×1019〜5×1021atoms/cm3の濃度範囲で
n型を付与する不純物元素を添加される。
【0081】もちろん、適当な加速電圧にすることで、
第2のドーピング処理および第3のドーピング処理は1
回のドーピング処理で、低濃度不純物領域および高濃度
不純物領域を形成することも可能である。
【0082】次いで、レジストマスクを除去した後、新
たにレジストマスク650a〜650cを形成して第4
のドーピング処理を行う。この第4のドーピング処理に
より、pチャネル型TFTの活性層となる島状の半導体
膜に前記一導電型とは逆の導電型を付与する不純物元素
が添加された不純物領域653、654、659、66
0を形成する。第2の導電層629a、632aを不純
物元素に対するマスクとして用い、p型を付与する不純
物元素を添加して自己整合的に不純物領域を形成する。
本実施例では、不純物領域653、654、659、6
60はジボラン(B26)を用いたイオンドープ法で形
成する。(図8(B))この第4のドーピング処理の際
には、nチャネル型TFTを形成する島状の半導体膜は
レジストからなるマスク650a〜650cで覆われて
いる。第1乃至3のドーピング処理によって、不純物領
域647、648にはそれぞれ異なる濃度でリンが添加
されているが、そのいずれの領域においてもp型を付与
する不純物元素の濃度を1×1019〜5×1021atoms/
cm3となるようにドーピング処理することにより、pチ
ャネル型TFTのソース領域およびドレイン領域として
機能するために何ら問題は生じない。
【0083】以上までの工程で、それぞれの島状の半導
体膜に不純物領域が形成される。次いで、レジストから
なるマスク650a〜650cを除去し、活性化処理を
おこなう。活性化処理は、公知のレーザー活性化、熱活
性化またはRTA活性化のいずれでもよい。また、レーザ
ー活性化処理工程の位置は、第1の層間絶縁膜を形成し
た後でも良い。
【0084】次いで、第1の層間絶縁膜661を形成す
る。この第1の層間絶縁膜661としては、プラズマC
VD法またはスパッタ法を用い、厚さを100〜200
nmとして珪素を含む絶縁膜で形成する。本実施例では、
プラズマCVD法により膜厚150nmの酸化窒化珪素膜
を形成した。勿論、第1の層間絶縁膜661は酸化窒化
珪素膜に限定されるものでなく、他の珪素を含む絶縁膜
を単層または積層構造として用いても良い。
【0085】そして、加熱処理(300〜550℃で1
〜12時間の熱処理)を行うと水素化を行うことができ
る。この工程は第1の層間絶縁膜661に含まれる水素
により島状の半導体膜のダングリングボンドを終端する
工程である。第1の層間絶縁膜の存在に関係なく島状の
半導体膜を水素化することができる。水素化の他の手段
として、プラズマ水素化(プラズマにより励起された水
素を用いる)や、3〜100%の水素を含む雰囲気中で
300〜650℃で1〜12時間の加熱処理を行っても
良い。
【0086】次いで、第1の層間絶縁膜661上に無機
絶縁膜材料または有機絶縁物材料から成る第2の層間絶
縁膜662を形成する。本実施例では、膜厚1.6μm
のアクリル樹脂膜を形成したが、粘度が10〜1000
cp、好ましくは40〜200cpのものを用い、表面
に凸凹が形成されるものを用いる。
【0087】本実施例では、鏡面反射を防ぐため、表面
に凸凹が形成される第2の層間絶縁膜を形成することに
よって画素電極の表面に凸凹を形成した。また、画素電
極の表面に凹凸を持たせて光散乱性を図るため、画素電
極の下方の領域に凸部を形成してもよい。その場合、凸
部の形成は、TFTの形成と同じフォトマスクで行うこ
とができるため、工程数の増加なく形成することができ
る。なお、この凸部は配線及びTFT部以外の画素部領
域の基板上に適宜設ければよい。こうして、凸部を覆う
絶縁膜の表面に形成された凸凹に沿って画素電極の表面
に凸凹が形成される。
【0088】また、第2の層間絶縁膜662として表面
が平坦化する膜を用いてもよい。その場合は、画素電極
を形成した後、公知のサンドブラスト法やエッチング法
等の工程を追加して表面を凹凸化させて、鏡面反射を防
ぎ、反射光を散乱させることによって白色度を増加させ
ることが好ましい。
【0089】次に、第2の層間絶縁膜662を形成した
後、第2の層間絶縁膜662に接するように、第3の層
間絶縁膜672を形成する。
【0090】そして、駆動回路686において、各不純
物領域とそれぞれ電気的に接続する配線663〜667
を形成する。なお、これらの配線は、膜厚50nmのTi
膜と、膜厚500nmの合金膜(AlとTiとの合金膜)
との積層膜をパターニングして形成する。もちろん、二
層構造に限らず、単層構造でもよいし、三層以上の積層
構造にしてもよい。また、配線の材料としては、Alと
Tiに限らない。例えば、TaN膜上にAlやCuを形
成し、さらにTi膜を形成した積層膜をパターニングし
て配線を形成してもよい。(図9)
【0091】また、画素部687においては、画素電極
670、ゲート配線669、接続電極668を形成す
る。この接続電極668によりソース配線(643aと
643bの積層)は、画素TFTと電気的な接続が形成
される。また、ゲート配線669は、画素TFTのゲー
ト電極と電気的な接続が形成される。また、画素電極6
70は、画素TFTのドレイン領域と電気的な接続が形
成され、さらに保持容量を形成する一方の電極として機
能する島状の半導体膜659と電気的な接続が形成され
る。また、画素電極670としては、AlまたはAgを
主成分とする膜、またはそれらの積層膜等の反射性の優
れた材料を用いることが望ましい。
【0092】以上の様にして、nチャネル型TFT68
1とpチャネル型TFT682からなるCMOS回路、
及びnチャネル型TFT683を有する駆動回路686
と、画素TFT684、保持容量685とを有する画素
部687を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。
【0093】駆動回路686のnチャネル型TFT68
1はチャネル形成領域637、ゲート電極の一部を構成
する第1の導電層628aと重なる低濃度不純物領域6
36(GOLD領域)、ソース領域またはドレイン領域
として機能する高濃度不純物領域652とを有してい
る。このnチャネル型TFT681と電極666で接続
してCMOS回路を形成するpチャネル型TFT682
にチャネル形成領域640、ソース領域またはドレイン
領域として機能する高濃度不純物領域65U4と、n型を
付与する不純物元素およびp型を付与する不純物元素が
導入された不純物領域653を有している。また、nチ
ャネル型TFT683にはチャネル形成領域644、ゲ
ート電極の一部を構成する第1の導電層630aと重な
る低濃度不純物領域642(GOLD領域)、ソース領
域またはドレイン領域として機能する高濃度不純物領域
656を有している。
【0094】画素部の画素TFT684にはチャネル形
成領域646、ゲート電極の外側に形成される低濃度不
純物領域645(LDD領域)、ソース領域またはドレ
イン領域として機能する高濃度不純物領域658と、n
型を付与する不純物元素およびp型を付与する不純物元
素が導入された不純物領域657を有している。また、
保持容量685の一方の電極として機能する島状の半導
体膜には、n型を付与する不純物元素およびp型を付与
する不純物元素が添加されている。保持容量685は、
絶縁膜616を誘電体として、電極(632aと632
bの積層)と、島状の半導体膜とで形成している。
【0095】本実施例の画素構造は、ブラックマトリク
スを用いることなく、画素電極間の隙間が遮光されるよ
うに、画素電極の端部をソース配線と重なるように配置
形成する。
【0096】(実施例2)本実施例では、触媒を用いて
半導体膜を結晶化させる工程を含む場合の、実施例を示
す。実施例1とは異なる点のみ示す。触媒元素を用いる
場合、特開平7−130652号公報、特開平8−78
329号公報で開示された技術を用いることが望まし
い。
【0097】非晶質半導体膜を成膜後にNiを用いて固
相結晶化させる。例えば特開平7−130652号公報
に開示されている技術を用いる場合、重量換算で10p
pmのニッケルを含む酢酸ニッケル塩溶液を非晶質半導
体膜に塗布してニッケル含有層を形成し、500℃、1
時間の脱水素工程の後、500〜650℃で4〜12時
間、例えば550℃、8時間の熱処理を行い結晶化す
る。尚、使用可能な触媒元素は、ニッケル(Ni)の以
外にも、ゲルマニウム(Ge)、鉄(Fe)、パラジウ
ム(Pd)、スズ(Sn)、鉛(Pb)、コバルト(C
o)、白金(Pt)、銅(Cu)、金(Au)、といっ
た元素を用いても良い。
【0098】そして本発明のレーザー照射方法を用い
て、NiSPCにより結晶化された半導体膜の結晶性を
さらに高める。レーザー光照射により得られた多結晶半
導体膜は触媒元素を含んでおり、レーザー結晶化後にそ
の触媒元素を結晶質半導体膜から除去する工程(ゲッタ
リング)を行う。ゲッタリングは特開平10−1354
68号公報または特開平10−135469号公報等に
記載された技術を用いることができる。
【0099】具体的には、レーザー照射後に得られる多
結晶半導体膜の一部にリンを添加し、窒素雰囲気中で5
50〜800℃、5〜24時間、例えば600℃、12
時間の熱処理を行う。すると多結晶半導体膜のリンが添
加された領域がゲッタリングサイトとして働き、多結晶
半導体膜中に存在するリンをリンが添加された領域に偏
析させることができる。その後、多結晶半導体膜のリン
が添加された領域をパターニングにより除去すること
で、触媒元素の濃度を1×1017atoms/cm3以下好まし
くは1×1016atoms/cm3程度にまで低減された島状の
半導体膜を得ることができる。
【0100】(実施例3)本実施例では、マーカー形成
部423に設けられたマーカーの一例を示す。本実施例
は、実施例1または実施例2と組み合わせて実施するこ
とが可能である。
【0101】図12(A)に本実施例のマーカーの上面
図を示す。421、422は半導体膜に形成された基準
となるマーカー(以下、基準マーカーと呼ぶ)であり、
それぞれ形状が矩形である。基準マーカー421は、全
てその矩形の長辺が水平方向に配置されており、各基準
マーカー421は一定の間隔を保って垂直方向に配置さ
れている。基準マーカー422は全てその矩形の長辺が
垂直方向に配置されており、各基準マーカー422は一
定の間隔を保って水平方向に配置されている。
【0102】基準マーカー421はマスクの垂直方向の
位置を定める基準となり、基準マーカー422はマスク
の水平方向の位置を定める基準となっている。424、
425は半導体膜のパターニング用マスクのマーカーで
あり、それぞれ形状が矩形である。マーカー424はそ
の矩形の長辺が水平方向に配置されるように、なおかつ
マーカー425はその矩形の長辺が垂直方向に配置され
るように、半導体パターニング用のマスクの位置を定め
る。そして、マーカー424が定められた2つの隣り合
う基準マーカー421の丁度真中に位置するように、な
おかつマーカー425が定められた2つの隣り合う基準
マーカー422の丁度真中に位置するように、半導体パ
ターニング用のマスクの位置を定める。
【0103】図12(B)に半導体膜に形成された基準
マーカーの斜視図を示す。基板431に成膜された半導
体膜430の一部は、レーザーによって矩形状に削られ
ており、該削られた部分が基準マーカー421、422
として機能する。
【0104】なお本実施例に示したマーカーはほんの一
例であり、本発明のマーカーはこれに限定されない。本
発明で用いるマーカーは、半導体膜をレーザー光で結晶
化させる前に形成することができ、なおかつレーザー光
の照射による結晶化の後にでも用いることができるもの
であれば良い。
【0105】(実施例4)本実施例では、結晶化後の半
導体膜をTFTの活性層として用いた場合、チャネル形
成領域のキャリアが移動する方向(チャネル長方向)に
対するレーザー光のビームスポットが走査した方向(レ
ーザー走査方向)が、TFT特性に及ぼす影響について
データを用いて説明する。
【0106】レーザー走査方向を定めるためには、半導
体膜に対するマスクの位置を定めるためのマーカーを、
図5のように半導体膜に形成する。なお図5(A)では
マーカー形成部544を4つそれぞれ4隅に設けたが、
本発明はこの構成に限定されない。半導体膜におけるレ
ーザー光の走査部分と、半導体膜のパターニングのマス
クとの位置合わせをすることができるのであれば、マー
カー形成部の位置及びその数は上述した形態に限定され
ない。
【0107】図13(A)(B)はチャネル長方向に対
して、レーザー走査方向を平行方向、及び垂直方向に走
査して結晶化を行った場合のそれぞれのTFT特性であ
る。また、それぞれの図から算出した移動度とサブスレ
ショルド係数(S値)については表1に示す。 /cm2
【表1】
【0108】移動度、S値共に明らかに異方性が見られ
た。移動度については平行走査で240.4cm2/Vs、垂
直走査で213.8cm2/Vsと平行走査の方が高く、S値
については平行走査が0.219V/dec.、垂直走査が
0.262V/dec.であり、平行走査の方が低かった。半
導体特性としては移動度は高く、S値が低い方が望まし
いため、チャネル形成領域のキャリア移動方向に対する
レーザー光の走査方向は平行であるほうがよい、という
結果がでた。
【0109】図11にも示したように、SLS法により
結晶化を行うと、レーザー光のビームスポットが走査し
た方向にスーパーラテラル成長した結晶が連続的に形成
される。その際、キャリアの散乱源となるグレインバイ
ンダリー(GB)が、レーザー光が走査した方向と平行
に入る。そのため、キャリア移動方向とレーザー光の走
査方向を垂直とすると、GBとキャリア移動方向が垂直
となるためTFTの特性が悪くなってしまうと考えられ
る。
【0110】
【発明の効果】人工的に制御したスーパーラテラル成長
による大結晶粒を連続的に形成させることができ、レー
ザー結晶化工程における基板処理効率を高めることがで
き、かつ、従来のSLS法のような特殊な光学系を必要
としない簡便なレーザー照射方法を用いた半導体装置の
作製方法を提供することができる。
【0111】また、マーカーを使用することで、チャネ
ル形成領域のキャリアが移動する方向とレーザー光のス
ポットが移動する方向を合わせることができるので、特
性の良いTFTを作製することができる。
【図面の簡単な説明】
【図1】 本発明に用いるレーザー照射装置の構成を示
す図である。
【図2】 被処理物に対してパルス毎にレーザー光スポ
ットが移動することを示す図。
【図3】 基板内でレーザー光スポットの相対的な移動
方向を変化させて照射することを示す図。
【図4】 TFT活性層に対してレーザー光スポットの
相対的な移動方向を示す図。
【図5】 マーカー形成位置を示す図。
【図6】 アクティブマトリクス基板の作製方法を示す
図。
【図7】 アクティブマトリクス基板の作製方法を示す
図。
【図8】 アクティブマトリクス基板の作製方法を示す
図。
【図9】 アクティブマトリクス基板の作製方法を示す
図。
【図10】 実施例1で示すレーザー照射装置の光学系
を示す図。
【図11】 レーザー結晶化後の表面SEM像と結晶粒
界の様子を示す図。
【図12】 マーカーの構造を示す図。
【図13】 レーザーの走査方向によるTFT特性を示
す図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲ひろ▼木 正明 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 田中 幸一郎 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 志賀 愛子 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 秋葉 麻衣 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 笠原 健司 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Fターム(参考) 5F052 AA02 AA17 AA24 BA07 BA15 BB02 BB03 BB05 BB07 CA10 DA02 DA03 DB02 DB03 DB07 EA12 EA15 EA16 FA06 FA19 JA01 JA04 5F110 AA01 BB02 BB04 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE05 EE06 EE09 EE14 EE15 EE23 EE28 EE44 EE45 FF02 FF04 FF09 FF28 FF30 FF36 GG01 GG02 GG13 GG24 GG25 GG32 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HL01 HL02 HL03 HL04 HL06 HL11 HL12 HM15 NN03 NN04 NN22 NN27 NN34 NN35 NN73 PP02 PP03 PP04 PP05 PP06 PP24 PP29 PP31 PP34 QQ04 QQ11 QQ23 QQ24 QQ25 QQ28

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】絶縁表面上に薄膜トランジスタが設けられ
    た半導体装置の作製方法であって、前記絶縁表面上に非
    晶質半導体膜を形成し、前記非晶質半導体膜にマーカー
    を形成し、前記薄膜トランジスタの配置情報に基づい
    て、前記マーカーを基準とし、前記薄膜トランジスタの
    活性層を形成する領域に選択的にレーザー光を照射して
    結晶化し、前記レーザー光はパルス発振のレーザー光で
    あり、前記非晶質半導体膜上の前記レーザ光の移動する
    方向は、前記薄膜トランジスタのチャネル形成領域にお
    いてキャリアが移動する方向と平行であり、前記レーザ
    ー光の照射により前記非晶質半導体膜が厚さ全体にわた
    って溶融すること、を特徴とする半導体装置の作製方
    法。
  2. 【請求項2】絶縁表面上に薄膜トランジスタが設けられ
    た半導体装置の作製方法であって、前記絶縁表面上に非
    晶質半導体膜を形成し、前記非晶質半導体膜にマーカー
    を形成し、前記薄膜トランジスタの配置情報に基づい
    て、前記マーカーを基準とし、前記薄膜トランジスタの
    チャネル形成領域において、キャリアが移動する方向と
    平行である方向にレーザー光のスポットの移動する方向
    を決定し、前記薄膜トランジスタの配置情報に基づい
    て、前記マーカーを基準とし、前記薄膜トランジスタの
    活性層を形成する領域に選択的にレーザー光を照射して
    結晶化し、前記レーザー光はパルス発振のレーザー光で
    あり、前記レーザー光の照射により前記非晶質半導体膜
    が厚さ全体にわたって溶融すること、を特徴とする半導
    体装置の作製方法。
  3. 【請求項3】請求項1または請求項2において、前記レ
    ーザー光は、固体レーザー発振装置をレーザー発振装置
    とすることを特徴とする半導体装置の作製方法。
  4. 【請求項4】請求項1または請求項2において、前記レ
    ーザー光はYAGレーザー発振装置、YVO4レーザー
    発振装置、YLFレーザー発振装置、YAlO3レーザ
    ー発振装置、ガラスレーザー発振装置、ルビーレーザー
    発振装置、アレキサンドライドレーザー発振装置、サフ
    ァイアレーザー発振装置、またはフォルステライトレー
    ザー発振装置から選ばれた一種または複数種をレーザー
    発振装置とすること、を特徴とする半導体装置の作製方
    法。
  5. 【請求項5】請求項3または請求項4において前記レー
    ザー発振装置は半導体レーザーにより励起を行うレーザ
    ー発振装置である半導体装置の作製方法。
  6. 【請求項6】請求項3または請求項4において前記レー
    ザー光は、第2高調波、第3高調波または第4高調波で
    あること、を特徴とする半導体装置の作製方法。
  7. 【請求項7】請求項1乃至請求項6のいずれか一におい
    て、前記レーザービームはシリンドリカルレンズによっ
    て前記非晶質半導体膜上に集光されること、を特徴とす
    る半導体装置の作製方法。
  8. 【請求項8】請求項1または請求項2において、前記レ
    ーザー光が1パルス発振するごとに、前記非晶質半導体
    膜面上における前記レーザー光のスポット位置が、0.
    3μm以上5μm以下の一定の距離を相対的に移動してゆ
    くこと、を特徴とする半導体装置の作製方法。
  9. 【請求項9】請求項8において、前記非晶質半導体膜上
    の前記スポットの相対的な移動方向は前記スポットの長
    尺方向に対して直角であることを特徴とする半導体装置
    の作製方法。
JP2002344069A 2001-11-30 2002-11-27 半導体装置の作製方法 Expired - Fee Related JP4401647B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002344069A JP4401647B2 (ja) 2001-11-30 2002-11-27 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001367612 2001-11-30
JP2001-367612 2001-11-30
JP2002344069A JP4401647B2 (ja) 2001-11-30 2002-11-27 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2003229432A true JP2003229432A (ja) 2003-08-15
JP2003229432A5 JP2003229432A5 (ja) 2006-01-12
JP4401647B2 JP4401647B2 (ja) 2010-01-20

Family

ID=27759597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002344069A Expired - Fee Related JP4401647B2 (ja) 2001-11-30 2002-11-27 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4401647B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103628A (ja) * 2002-09-05 2004-04-02 Hitachi Ltd レーザアニール装置及びtft基板のレーザアニール方法
JP2005191546A (ja) * 2003-12-02 2005-07-14 Semiconductor Energy Lab Co Ltd レーザ照射装置、レーザ照射方法及び半導体装置の作製方法
JP2005210103A (ja) * 2003-12-26 2005-08-04 Semiconductor Energy Lab Co Ltd レーザ照射装置、レーザ照射方法及び結晶質半導体膜の作製方法
JP2006066908A (ja) 2004-07-30 2006-03-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007115841A (ja) * 2005-10-19 2007-05-10 Japan Steel Works Ltd:The 薄膜材料の結晶化方法及びその装置
US7279372B2 (en) 2001-12-11 2007-10-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN102097368A (zh) * 2010-11-08 2011-06-15 昆山工研院新型平板显示技术中心有限公司 一种低温多晶硅薄膜晶体管阵列基板的制造方法
JP2012099834A (ja) * 2011-12-19 2012-05-24 Fuji Electric Co Ltd Mosゲート型炭化珪素半導体装置の製造方法
US8338216B2 (en) 2001-11-30 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
JP2013232639A (ja) * 2012-04-27 2013-11-14 Ultratech Inc アニーリングの非均一性を低減したレーザーアニーリング走査方法
US9221122B2 (en) 2013-03-18 2015-12-29 Samsung Display Co., Ltd. Method of controlling a laser beam annealing apparatus to manufacture thin film transistor substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243970A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP2000277450A (ja) * 1999-03-24 2000-10-06 Matsushita Electric Ind Co Ltd レーザアニール装置及びこの装置を用いた薄膜トランジスタの製造方法
JP2001144027A (ja) * 1999-08-13 2001-05-25 Semiconductor Energy Lab Co Ltd レーザー装置及びレーザーアニール方法並びに半導体装置の作製方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243970A (ja) * 1999-02-24 2000-09-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法
JP2000277450A (ja) * 1999-03-24 2000-10-06 Matsushita Electric Ind Co Ltd レーザアニール装置及びこの装置を用いた薄膜トランジスタの製造方法
JP2001144027A (ja) * 1999-08-13 2001-05-25 Semiconductor Energy Lab Co Ltd レーザー装置及びレーザーアニール方法並びに半導体装置の作製方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338216B2 (en) 2001-11-30 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US7279372B2 (en) 2001-12-11 2007-10-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7670935B2 (en) 2001-12-11 2010-03-02 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2004103628A (ja) * 2002-09-05 2004-04-02 Hitachi Ltd レーザアニール装置及びtft基板のレーザアニール方法
JP2005191546A (ja) * 2003-12-02 2005-07-14 Semiconductor Energy Lab Co Ltd レーザ照射装置、レーザ照射方法及び半導体装置の作製方法
JP2005210103A (ja) * 2003-12-26 2005-08-04 Semiconductor Energy Lab Co Ltd レーザ照射装置、レーザ照射方法及び結晶質半導体膜の作製方法
JP2006066908A (ja) 2004-07-30 2006-03-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007115841A (ja) * 2005-10-19 2007-05-10 Japan Steel Works Ltd:The 薄膜材料の結晶化方法及びその装置
CN102097368A (zh) * 2010-11-08 2011-06-15 昆山工研院新型平板显示技术中心有限公司 一种低温多晶硅薄膜晶体管阵列基板的制造方法
JP2012099834A (ja) * 2011-12-19 2012-05-24 Fuji Electric Co Ltd Mosゲート型炭化珪素半導体装置の製造方法
JP2013232639A (ja) * 2012-04-27 2013-11-14 Ultratech Inc アニーリングの非均一性を低減したレーザーアニーリング走査方法
US9221122B2 (en) 2013-03-18 2015-12-29 Samsung Display Co., Ltd. Method of controlling a laser beam annealing apparatus to manufacture thin film transistor substrate

Also Published As

Publication number Publication date
JP4401647B2 (ja) 2010-01-20

Similar Documents

Publication Publication Date Title
US7510920B2 (en) Manufacturing method for a thin film transistor that uses a pulse oscillation laser crystallize an amorphous semiconductor film
KR100915104B1 (ko) 반도체 장치의 제조 방법
KR101188356B1 (ko) 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
US6700096B2 (en) Laser apparatus, laser irradiation method, manufacturing method for semiconductor device, semiconductor device, production system for semiconductor device using the laser apparatus, and electronic equipment
KR100913211B1 (ko) 반도체장치 및 반도체장치 제조장치
KR101025776B1 (ko) 레이저 조사장치, 레이저 조사방법 및 반도체장치의제작방법
JP2005191546A (ja) レーザ照射装置、レーザ照射方法及び半導体装置の作製方法
JP4401647B2 (ja) 半導体装置の作製方法
JP4519400B2 (ja) 半導体装置の作製方法
JP3878126B2 (ja) 半導体装置の作製方法
JP2003243304A (ja) 半導体装置の作製方法
JP3878118B2 (ja) 半導体装置の作製方法
JP4387099B2 (ja) 半導体装置の生産方法
JP4627135B2 (ja) 半導体装置の生産方法
JP2003168691A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091028

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees