JP5634976B2 - Ｔｆｔアレイ構造及びその製造方法 - Google Patents

Ｔｆｔアレイ構造及びその製造方法 Download PDF

Info

Publication number
JP5634976B2
JP5634976B2 JP2011272089A JP2011272089A JP5634976B2 JP 5634976 B2 JP5634976 B2 JP 5634976B2 JP 2011272089 A JP2011272089 A JP 2011272089A JP 2011272089 A JP2011272089 A JP 2011272089A JP 5634976 B2 JP5634976 B2 JP 5634976B2
Authority
JP
Japan
Prior art keywords
layer
ohmic contact
gate
insulating layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011272089A
Other languages
English (en)
Other versions
JP2012054615A (ja
Inventor
王章濤
邱海軍
閔泰▲よう▼
林承武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Publication of JP2012054615A publication Critical patent/JP2012054615A/ja
Application granted granted Critical
Publication of JP5634976B2 publication Critical patent/JP5634976B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Description

本発明は、薄膜トランジスタディスプレイ（TFT―LCD）のアレイ基板およびその製造方法に関する。
TFT−LCDの価格を効果的に低減させ、歩留まりを向上させるために、新たに開発されたパワー駆動TFTアレイ基板の製造工程が段々簡易化され、例えば最初は7回又は6回のフォトリソグラフィ処理を採用していたが、現在、一般的に5回のフォトリソグラフィ処理を採用している。更に近来、スリットフォトリソグラフィ（グレートンフォトリソグラフィ）技術による4回のフォトリソグラフィ処理がTFT―LCD製造領域に応用され始めている。該4回フォトリソグラフィ処理の核心工程は、従来の5回フォトリソグラフィ処理における2回目のフォトリソグラフィ（活性層フォトリソグラフィ）と3回目のフォトリソグラフィ（ソース・ドレイン金属層フォトリソグラフィ）の代わりに、スリットフォトリソグラフィを採用することである。その具体的な処理過程は以下のように簡単に述べる。
即ち、まず、基板にゲート金属層を堆積し、第1回のフォトリソグラフィによりゲートラインとゲート電極を形成し、そして、ゲートラインとゲート電極にゲート絶縁層、活性層、オーミック接触層、ソース・ドレイン金属層を連続に堆積する。
次に、スリットフォトリソグラフィ処理後、ソース・ドレイン金属層のウェットエッチング、数回のエッチング（活性層エッチング―アッシング―ドライエッチング―オーミック接触層エッチング）によりデータライン、活性層、ソース・ドレイン電極、TFTチャンネルパターンを形成する。
その後、パッシベーション層を堆積し、第3回のフォトリソグラフィによりパッシベーション層にビアホールを形成する。
最後、透明導電層を堆積し、第4回のフォトリソグラフィにより画素電極を形成する。
従来の5回フォトリソグラフィと比較すると、この4回フォトリソグラフィ処理の最大の特徴は、スリットフォトリソグラフィ処理により活性層とソース・ドレイン金属層パターンを形成し、TFTの生産周期を短縮し、生産コストを減少することにある。しかし、スリットフォトリソグラフィ処理を採用するので、マスクの製造精度に対する要求が非常に厳しくなり、且つ、工程開発の難度及びコストも著しく高められ、歩留まりの向上が難しくなる。
本発明は従来技術の欠陥に対して、TFTアレイ基板の製造工程を更に簡易化し、コストを更に安くできる、スリットフォトリソグラフィを使用しないTFTアレイ基板の製造方法を提供する。
前記目的を達成するために、本発明の1つの態様では、基板を備えるTFTアレイ基板を提供する。このTFTアレイ基板は、ゲートラインと、それと一体となるゲート電極が基板に形成され、該ゲートラインとゲート電極の上方に順次ゲート絶縁層、半導体層、オーミック接触層が被覆している。絶縁層は基板に形成され、ゲートライン及びゲート電極、ゲート絶縁層、半導体層、オーミック接触層の両側に位置する。分断溝は前記オーミック接触層に形成され、前記半導体層の上方で前記オーミック接触層を分断する。データラインと、それと一体となる第1のソース・ドレイン電極は前記絶縁層及びオーミック接触層の上方に形成され、第2のソース・ドレイン電極は前記絶縁層及びオーミック接触層の上方に形成されるとともに、前記分断溝を介して前記第1のソース・ドレイン電極と対向する。パッシベーション層は前記データライン、第1と第2のソース・ドレイン電極の上方に形成され、第2のソース・ドレイン電極の上方にビアホールを有する。画素電極は前記パッシベーション層に形成され、前記ビアホールを介して前記第2のソース・ドレイン電極に接続される。
本発明の実施例では、前記絶縁層は有機絶縁層であることが望ましい。該有機絶縁層の材料はエポキシ樹脂、ウレタン、ペンタセーン、ポリビニルピロリドン、ポリイミド、又はアクリル樹脂であることが望ましい。
本発明の実施例では、前記絶縁層の上表面と前記オーミック接触層の上表面とは共面となり、略平坦な表面に形成することが望ましい。
本発明の実施例では、前記ゲートライン、ゲート電極、ソース電極、データライン、ドレイン電極は、Cr、W、Ti、Ta、Mo、Al、Cu、又はそれらの合金の単層膜であり、或いはCr、W、Ti、Ta、Mo、Al、Cu、又はそれらの合金の任意組み合わせにより形成された複層膜である。
本発明の実施例では、前記ゲート絶縁層、又はパッシベーション層の材料が酸化物、窒化物、又は酸窒化合物である。
前記目的を達成するために、本発明のもう1つの態様では、TFTアレイ基板の製造方法が提供され、以下のステップを含んでいる。即ち、基板に順次ゲート金属層と、ゲート絶縁層と、半導体層と、オーミック接触層との積層を形成し、ゲートラインとゲート電極を形成するように前記積層に対してパターニングを行う。基板に、ゲート金属層と、ゲート絶縁層と、半導体層と、オーミック接触層との総計厚さよりも大きい厚さを有する絶縁層を形成し、前記オーミック接触層を露出させるように絶縁層の一部を除去する。前記基板にソース・ドレイン金属層を形成し、データライン及び第1と第2のソース・ドレイン電極を形成するように前記ソース・ドレイン金属層に対してパターニングを行い、更に前記オーミック接触層を分断する分断溝を形成するように前記オーミック接触層に対してパターニングを行い、前記第1と第2のソース・ドレイン電極を、前記分断溝を介して相互に対向させる。前記基板にパッシベーション層を形成し、第2のソース・ドレイン電極上方に位置するビアホールを形成するようにパッシベーション層に対してパターニングを行う。前記基板に画素電極層を堆積し、前記ビアホールを介して第2のソース・ドレイン電極と接続する画素電極を形成するように画素電極層に対してパターニングを行う。
本発明の実施例では、連続的にゲート金属層、絶縁層、半導体層、オーミック接触層を順次堆積するのが望ましい。
本発明の実施例では、エッチングによるゲートラインとゲート電極パターンの形成は、ゲート金属層、絶縁層、半導体層、オーミック接触層の数回のエッチングによる形成が望ましい。
本発明の実施例において、該絶縁層は有機絶縁層であることが望ましい。該有機絶縁層の材料は、エポキシ樹脂、ウレタン、ペンタセーン、ポリビニルピロリドン、ポリイミド、又はアクリル樹脂であることが望ましい。また、回転塗布方法で該有機絶縁層を塗布してもよい。
本発明の実施例において、絶縁層に対するエッチング処理は酸素イオン反応エッチング処理を採用するのが望ましく、更にエッチング終点検出設備の使用を組み合わせてもよい。絶縁層に対するエッチング処理により、オーミック接触層を露出させるように有機絶縁層の一部を除去した後、前記有機絶縁層の上表面と前記オーミック接触層の上表面とは共面となり、略平坦な表面を形成することが望ましい。
従来技術と比較すると、本発明により提出されたTFTアレイ基板構造及びその製造方法は以下のメリットを有する。即ち、4回のフォトリソグラフィ処理によりTFTアレイ基板を形成でき、且つスリットフォトリソグラフィ処理を用いないため、技術開発の難度とコストが大幅に低減されると共に、高い歩留まりも保証できる。有機物絶縁層の使用により、ソース・ドレイン金属電極パターンが平坦化された表面に形成され、金属断線の発生とパッシベーション層における内部応力の蓄積を減少し、歩留まりの向上に寄与する。
本発明の実施例にかかるTFTアレイ基板の画素ユニットの平面図である。 図1のA-A線断面図である。 本発明の具体的実施例において、ゲート金属層、ゲート絶縁層、半導体層、オーミック接触層を透明基板に連続に堆積した状態を示す断面図である。 本発明の具体的実施例において、数回のエッチングを行った後の状態を示す断面図である。 本発明の具体的実施例において、数回のエッチングを行った後の状態を示す平面図である。 本発明の具体的実施例において、数回のエッチングを行った後に有機物絶縁層をスピンコートした状態を示す断面図である。 本発明の具体的実施例において、有機物絶縁層の酸素イオン反応エッチング処理後の状態を示す断面図である。 本発明の具体的実施例において、ソース・ドレイン金属電極が形成された後の状態を示す断面図である。 本発明の具体的実施例において、ソース・ドレイン金属電極が形成された後の状態を示す平面図である。 本発明の具体的実施例において、パッシベーション層パターン（ビアホール）が形成された後の状態を示す断面図である。
添付図面を参照しながら本発明の例示的な実施例を説明する。しかし、本発明は異なる形式で実現でき、ここで説明する実施例に限ると解釈してはならない。本文において、素子又は層は他の素子又は層にある、或いは、他の素子又は層に連結すると記載する場合、該素子又は層は他の素子又は層上に直接位置し、或いは、他の素子又は層に直接連結しても良く、中間の素子又は層が介在しても良い。
図1は本発明の実施例にかかるTFTアレイ基板の画素ユニットの平面図であり、図2は図1のA−A線断面図である。
本発明の実施例にかかるTFTアレイ基板の平面構造は図1に示す。該TFT−LCDアレイ基板上に、例えば相互に平行して延在する複数のゲートライン12bと相互に平行して延在する複数のデータライン17cがあり、これらのゲートライン12bとデータライン17cとは相互に交差して複数の画素領域を画成している。各画素領域は薄膜トランジスタと画素電極19aを含む。
該画素ユニットの具体的な構造は以下の通りである。即ち、透明ガラス基板11に順次ゲート金属層12（ゲート電極12a及びゲートライン12bが含まれる）、ゲート絶縁層13、半導体層14（例えば、アモルファスシリコン（a-Si）層）、オーミック接触層15（例えば、n+ a-Si層）が形成されている。絶縁層となる有機物絶縁層16はゲート金属層12（ゲート電極12a及びゲートライン12bが含まれる）、ゲート絶縁層13、半導体層14、オーミック接触層15両側の透明基板11に形成され、且つその厚さは、ゲート金属層12（ゲート電極12a及びゲートライン12bが含まれる）と、ゲート絶縁層13と、半導体層14と、オーミック接触層15との総計厚さに等しい。即ち、有機絶縁層16の上表面とオーミック接触層15の上表面とは略平坦な表面を形成するように揃っている。
オーミック接触層15は、半導体層14に、半導体層14両側上のソース領域とドレイン領域に位置し、更に半導体層14のチャンネル領域を露出するように、中部に該オーミック接触層15をソース領域とドレイン領域との対応する両部分に分断する分断溝15aを形成する。ソース金属電極17a、ドレイン金属電極17bは、有機物絶縁層16とオーミック接触層15に形成される。パッシベーション層18は有機物絶縁層16、ソース金属電極17a、ドレイン金属電極17b及び半導体層14の露出した分断溝15aにそれぞれ形成される。また、例えばドレイン金属電極17bの上方のパッシベーション層18にビアホール18aが形成されている。画素電極19aはパッシベーション層18に形成され、ビアホール18aを介してドレイン金属電極17bに接続している。
ゲート電極12aとゲートライン12bは一体となり、ゲート電極12aはゲートライン12bから画素ユニットに突出している。
前記本発明の実施例によるTFT-LCDのアレイ基板に、有機絶縁層16を使用し、且つ、有機絶縁層16の上表面とオーミック接触層15の上表面とは揃っているため、ソース金属電極17aとドレイン金属電極17bのパターンは相対的に平坦化された表面に形成され、金属ラインの断裂の発生とパッシベーション層内部応力の蓄積の可能性が減少し、歩留まりの向上に寄与できる。本発明の実施例において、有機絶縁層16は1種の絶縁層であり、その材料は、重合体、例えばエポキシ樹脂、ウレタン等であってもよく、その代わりに、他の有機絶縁層、例えばペンタセーン、ポリビニルピロリドン、ポリイミド、アクリル樹脂等であってもよい。
次に、図3〜図9を参考しながら、本発明の望ましい実施例の4回フォトリソグラフィを採用するTFTアレイ基板の製造方法を説明する。
まず、例えば石英基板、又は透明ガラス基板11に、スパッタリング、又は熱蒸発法により、厚さが約500〜4000Aのゲート金属層12を形成する。該ゲート金属層12の材料は、Cr、W、Ti、Ta、Mo、Al、Cu、又はそれらの合金の単層膜であり、或いは、Cr、W、Ti、Ta、Mo、Al、Cu、又はそれらの合金の任意組み合わせにより形成された複層膜であってもよい。
そして、プラズマ化学気相蒸着法（PECVD）によりゲート金属層12に連続して厚さが約1000〜4000Aのゲート絶縁層13、厚さが約1000〜2500Aの半導体層14、厚さが約300〜600Aのオーミック接触層15を堆積する。これで得た積層構造は図3の断面図に示すようなものである。ゲート絶縁層13の材料は、例えばシリコン酸化物、シリコン窒化物、又はシリコン酸窒化物のような酸化物、窒化物、又は酸窒化合物にしてもよく、対応する反応ガスは、SiH4、NH3とN2、又はSiH2Cl2、NH3とN2であってもよい。半導体14とオーミック接触層15に対応する反応ガスは、SiH4とH2、又はSiH2Cl2とH2であってもよく、更に、オーミック接触層15を形成する時、不純物となるP系ガス、例えばPH3の導入も必要である。
第1回のフォトリソグラフィにより望ましいゲートラインとゲート電極のパターンが形成され、前記積層にフォトレジストパターンを形成し、数回のエッチングによりゲート金属層12、ゲート絶縁層13、半導体層14、オーミック接触層15のフォトレジストに被覆されていない部分をエッチングする。これにより得られた構成の断面図は図4に示される。ゲート金属層12のパターニングされた後の平面図は図5に示すように、ゲート電極12aはゲートライン12bから突出する。ゲート金属層12のエッチングガスはSF6/O2、又はCl2/O2等を選択して使用してもよく、ゲート絶縁層13のエッチングガスはSF6/O2、Cl2/O2、又はHCl/O2を選択して使用してもよく、半導体層14とオーミック接触層15のエッチングガスはSF6/Cl2、又はSF6/HCl等を選択して使用してもよい。最後、化学溶液によりフォトレジストを剥離する。前記数回のエッチングは連続的に行える。
ゲート金属層12と、ゲート絶縁層13と、半導体層14のパターンが形成された後、スピンコート法によって、有機絶縁層16を透明ガラス基板11とオーミック接触層15に均一に回転して塗布し、更に例えば紫外線で照射し、又は加熱して硬化させる。これにより得られた構成の断面図は図6に示す。図6に示すように、塗布される有機絶縁層16の厚さは、ゲート金属層12と、ゲート絶縁層13と、半導体層14と、オーミック層15との総計厚さよりも大きい。図7に示すように、有機絶縁層16が硬化された後、酸素反応イオンエッチング（RIE）処理とエッチング終点検出（EPD）設備により、オーミック接触層15を完全に露出させるように有機絶縁層16を所定の厚さまで除去し、有機絶縁層16の上表面とオーミック接触層15の上表面とを略平坦な表面を形成するように揃わせる。特に、有機絶縁層16の上表面とオーミック接触層15の上表面とは一定の高度差があるとしても、本発明の実施に影響しない。
前記得られた平坦化された表面に、例えばスパッタリング、又は熱蒸発法により、厚さが約500〜2500Aのソース・ドレイン金属電極層17を堆積する。該ソース・ドレイン金属電極層17の材料は、Cr、W、Ti、Ta、Mo、Al、Cu、又はそれらの合金の単層膜であり、或いはCr、W、Ti、Ta、Mo、Al、Cu、又はそれらの合金の任意組み合わせにより形成された複層膜であってもよい。
第2回のフォトリソグラフィとエッチング処理により、データライン17c（図９参照）及びソース金属電極17a、ドレイン金属電極17bを形成する。エッチング方法は、ドライエッチングであってもよく、又はウェットエッチングであってもよい。これにより得られたソース金属電極17aとドレイン金属電極17bの一部は、有機絶縁層16上に被覆され、一部はオーミック接触層15上に被覆される。チャンネル領域を露出するように、オーミック接触層15の中部において、半導体層14の中間部分に、オーミック接触層15を分断する分断溝15aを形成する。すなわち、該第2回のフォトリソグラフィとエッチング処理において、ソース・ドレイン金属電極層17にフォトレジストパターンを形成し、被覆されていないソース・ドレイン金属電極層17をエッチングすることにより、ソース金属電極17a、ドレイン金属電極17bを形成する。その後、ドライエッチングにより、露出されたオーミック接触層15をエッチングし、それによって、TFTのチャンネルを露出させるように中部の分断溝15aを形成する。これにより得られた構成の断面図は図8に示す。オーミック接触層15のエッチングガスはSF6/Cl2、又はSF6/HCl等を選択して使用してもよい。最後、化学溶液によりフォトレジストを剥離し、図9に示す平面構造を形成する。
ソース金属電極17a、ドレイン金属電極17bが形成された後、PECVD法により厚さが約700〜2000Aのパッシベーション層18を堆積する。パッシベーション層18の材料は酸化物、窒化物、又は酸窒化合物を選択して使用してもよく、対応する反応ガスはSiH4、NH3とN2、又はSiH2Cl2、NH3とN2であってもよい。そして、第3回のフォトリソグラフィとエッチング処理によりビアホール18aを形成する。これにより得られた構成の断面図は図10に示す。エッチングガスはSF6/O2、Cl2/O2、又はHCl/O2等を選択して使用してもよい。
ビアホール18aが形成された後、スパッタリング、又は熱蒸発法により、基板に厚さが約300〜600Aの透明導電層19を堆積する。該透明導電層19の材料は、一般に酸化インジウムスズ（ITO）、酸化インジウム亜鉛（IZO）、酸化亜鉛（ZnO）等である。図2の断面図に示すように、第4回のフォトリソグラフィとエッチング処理により画素電極19aを形成する。最後、化学溶液によりフォトレジストを剥離し、図1に示す平面構造を形成する。
本発明の実施例にかかる前記4回フォトリソグラフィ処理において、スリットフォトリソグラフィ処理を応用しないため、TFTアレイ基板の製造工程開発の難度とコストが大きく低減されたと共に、高い歩留まりも保証できる。
上記実施例は本発明の技術案を説明するものであり、限定するものではない。最良な実施形態を参照して本発明を詳細に説明したが、当業者にとって、必要に応じて異なる材料や設備などをもって本発明を実現できる。即ち、その要旨を逸脱しない範囲内において種々の形態で実施しえるものである。
本願は2007年1月4日に中国国家知識産権局に提出した第200710063236.X号特許出願の優先権を主張し、前記出願の全ての内容をここで援用した。
11 透明ガラス基板、 12 ゲート金属層、 12a ゲート金属電極、 12b ゲートライン、 13 ゲート絶縁層、 14 半導体層、 15 オーミック接触層、 15a 分断溝、 16 有機物絶縁層、 17 ソース・ドレイン金属電極層、 17a ソース金属電極、 17b ドレイン金属電極、 17c データライン、 18 パッシベーション層、 18a ビアホール、 19 透明導電層、 19a 画素電極。

Claims (4)

  1. （ａ）基板にゲート金属層と、ゲート絶縁層と、半導体層と、オーミック接触層を順次積層し、ゲートラインとゲート電極のパターンを形成するように前記積層に対してパターニングを行い、パターニング後の積層パターンの断面形状を台形状とするステップと、
    （ｂ）前記基板に、厚さがゲート金属層と、ゲート絶縁層と、半導体層と、オーミック接触層との総計厚さよりも大きく、材料がペンタセーンである絶縁層をスピンコート法により形成し、前記オーミック接触層を露出させるように、酸素イオン反応エッチング処理であり、更にエッチング終点検出設備の使用を結合するエッチング処理により絶縁層の一部を除去するステップと、
    （ｃ）前記基板にソース・ドレイン金属層を形成し、データライン及び第１、第２のソース・ドレイン電極を形成するように前記ソース・ドレイン金属層に対してパターニングを行い、更に前記オーミック接触層を分断する分断溝を形成するように前記オーミック接触層に対してパターニングを行い、前記第１と第２のソース・ドレイン電極を前記分断溝を介して相互に対向させるステップと、
    （ｄ）前記基板にパッシベーション層を形成し、第２のソース・ドレイン電極上方に位置するビアーホールを形成するように前記パッシベーション層に対してパターニングを行うステップと、
    （ｅ）前記基板に画素電極層を形成し、前記ビアーホールを介して第２のソース・ドレイン電極に接続する画素電極を形成するように画素電極層に対してパターニングを行うステップと、
    を含むことを特徴とするＴＦＴアレイ基板の製造方法。
  2. 前記ステップ（ｂ）において、オーミック接触層を露出させるように絶縁層の一部を除去した後、前記絶縁層の上面と前記オーミック接触層の上面とは共面となり、略平坦な表面を形成することを特徴とする請求項１に記載のＴＦＴアレイ基板の製造方法。
  3. 前記ステップ（ａ）において、ゲート金属層、絶縁層、半導体層、オーミック接触層を順次形成する方法は連続堆積であることを特徴とする請求項１又は２に記載のＴＦＴアレイ基板の製造方法。
  4. 前記ステップ（ａ）において、エッチングによりゲートラインとゲート電極を形成するのは、ゲート金属層と、絶縁層と、半導体層と、オーミック接触層に対して数回のエッチングにより実現することを特徴とする請求項１乃至３のうちのいずれか一項に記載のＴＦＴアレイ基板の製造方法。
JP2011272089A 2007-01-04 2011-12-13 Ｔｆｔアレイ構造及びその製造方法 Active JP5634976B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200710063236.X 2007-01-04
CNB200710063236XA CN100461433C (zh) 2007-01-04 2007-01-04 一种tft阵列结构及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007326033A Division JP2008166765A (ja) 2007-01-04 2007-12-18 Ｔｆｔアレイ構造及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012054615A JP2012054615A (ja) 2012-03-15
JP5634976B2 true JP5634976B2 (ja) 2014-12-03

Family

ID=38692802

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007326033A Pending JP2008166765A (ja) 2007-01-04 2007-12-18 Ｔｆｔアレイ構造及びその製造方法
JP2011272089A Active JP5634976B2 (ja) 2007-01-04 2011-12-13 Ｔｆｔアレイ構造及びその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007326033A Pending JP2008166765A (ja) 2007-01-04 2007-12-18 Ｔｆｔアレイ構造及びその製造方法

Country Status (4)

Country Link
US (2) US8324033B2 (ja)
JP (2) JP2008166765A (ja)
KR (1) KR100905943B1 (ja)
CN (1) CN100461433C (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100423082C (zh) 2006-11-03 2008-10-01 北京京东方光电科技有限公司 一种平板显示器系统内接口单元
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
CN100461432C (zh) 2006-11-03 2009-02-11 北京京东方光电科技有限公司 一种薄膜晶体管沟道结构
KR100917654B1 (ko) 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
CN100442132C (zh) 2006-11-17 2008-12-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN100432770C (zh) * 2006-11-29 2008-11-12 北京京东方光电科技有限公司 一种液晶显示器装置
CN100462795C (zh) 2006-11-29 2009-02-18 北京京东方光电科技有限公司 取向液和隔垫物的制备方法
US9052550B2 (en) 2006-11-29 2015-06-09 Beijing Boe Optoelectronics Technology Co., Ltd Thin film transistor liquid crystal display
CN1996133A (zh) 2006-12-13 2007-07-11 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器及其制造方法
CN100524781C (zh) 2006-12-13 2009-08-05 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN100461433C (zh) 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
KR101392162B1 (ko) * 2008-02-15 2014-05-08 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101480004B1 (ko) 2008-02-21 2015-01-08 삼성디스플레이 주식회사 표시판 및 그 제조 방법
KR20100028367A (ko) * 2008-09-04 2010-03-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN101685229B (zh) 2008-09-25 2012-02-29 北京京东方光电科技有限公司 液晶显示器阵列基板的制造方法
US8481351B2 (en) 2008-12-19 2013-07-09 Sharp Kabushiki Kaisha Active matrix substrate manufacturing method and liquid crystal display device manufacturing method
CN101814511B (zh) 2009-02-23 2012-11-21 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN101819363B (zh) * 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102034751B (zh) 2009-09-24 2013-09-04 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP5528475B2 (ja) * 2009-12-29 2014-06-25 シャープ株式会社 アクティブマトリクス基板及びその製造方法
CN101984506B (zh) * 2010-10-12 2012-07-04 北京大学 二次光刻制备薄膜晶体管的方法
CN102468231B (zh) * 2010-11-10 2014-03-26 京东方科技集团股份有限公司 阵列基板及其制造方法和有源显示器
CN102832251A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种柔性半透明igzo薄膜晶体管
TWI493724B (zh) * 2012-03-01 2015-07-21 E Ink Holdings Inc 半導體元件
JP2014016585A (ja) * 2012-07-11 2014-01-30 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置の製造方法
CN103022149B (zh) * 2012-12-14 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及制造方法和显示器件
CN103311310A (zh) * 2013-05-13 2013-09-18 北京京东方光电科技有限公司 一种薄膜晶体管及其制备方法、阵列基板
JP6046576B2 (ja) * 2013-09-02 2016-12-21 三井化学株式会社 蒸着重合材料、ポリウレタンウレア膜、積層体および蒸着重合方法
CN105070723B (zh) * 2015-07-16 2018-12-28 深圳市华星光电技术有限公司 一种阵列基板的制作方法及阵列基板
US10468307B2 (en) * 2017-09-18 2019-11-05 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11908911B2 (en) * 2019-05-16 2024-02-20 Intel Corporation Thin film transistors with raised source and drain contacts and process for forming such
JP7258668B2 (ja) * 2019-06-13 2023-04-17 三菱電機株式会社 半導体装置、及び、半導体装置の製造方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4665007A (en) 1985-08-19 1987-05-12 International Business Machines Corporation Planarization process for organic filling of deep trenches
US4654120A (en) * 1985-10-31 1987-03-31 International Business Machines Corporation Method of making a planar trench semiconductor structure
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
JPS6490560A (en) * 1987-10-01 1989-04-07 Casio Computer Co Ltd Thin-film transistor
JPS6474755A (en) 1987-09-17 1989-03-20 Casio Computer Co Ltd Thin film transistor panel
US4855252A (en) * 1988-08-22 1989-08-08 International Business Machines Corporation Process for making self-aligned contacts
JP2715521B2 (ja) 1989-02-15 1998-02-18 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH056873A (ja) * 1991-06-26 1993-01-14 Oki Electric Ind Co Ltd エツチング終点検出方法およびエツチング装置
JPH0567590A (ja) * 1991-09-10 1993-03-19 Oki Electric Ind Co Ltd 半導体装置のエツチングにおける終点検出方法
JPH0888367A (ja) * 1994-09-20 1996-04-02 Hitachi Ltd 薄膜デバイスの製造法
GB2350467B (en) * 1996-05-23 2001-04-11 Lg Electronics Inc Active matrix liquid crystal display and method of making same
KR100223153B1 (ko) 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
US6567148B1 (en) 1998-09-10 2003-05-20 Sharp Kabushiki Kaisha Electrode substrate having particular projecting portion, manufacturing method thereof, and liquid crystal display element
JP3391343B2 (ja) * 1999-10-26 2003-03-31 日本電気株式会社 アクティブマトリクス基板及びその製造方法
KR100632216B1 (ko) * 1999-12-16 2006-10-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
KR100489873B1 (ko) * 1999-12-31 2005-05-17 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
JP2002368011A (ja) 2001-06-06 2002-12-20 Matsushita Electric Ind Co Ltd 絶縁ゲート型トランジスタと液晶表示装置
JP2003101024A (ja) 2001-09-25 2003-04-04 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3760843B2 (ja) 2001-11-16 2006-03-29 三菱電機株式会社 半導体装置の製造方法
US6468851B1 (en) * 2002-01-02 2002-10-22 Chartered Semiconductor Manufacturing Ltd. Method of fabricating CMOS device with dual gate electrode
US6555474B1 (en) * 2002-01-29 2003-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a protective layer included in metal filled semiconductor features
US6764810B2 (en) * 2002-04-25 2004-07-20 Taiwan Semiconductor Manufacturing Co., Ltd Method for dual-damascene formation using a via plug
KR100980015B1 (ko) * 2003-08-19 2010-09-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4713192B2 (ja) * 2004-03-25 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2006073908A (ja) * 2004-09-06 2006-03-16 Sony Corp 薄膜型電界効果トランジスタ、薄膜型電界効果トランジスタの製造方法、アクティブマトリクス回路および液晶表示装置
JP4947510B2 (ja) * 2004-12-24 2012-06-06 Ｎｌｔテクノロジー株式会社 アクティブマトリクス型表示装置及びその製造方法
KR100701092B1 (ko) * 2004-12-24 2007-03-29 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
JP5238132B2 (ja) * 2005-02-03 2013-07-17 株式会社半導体エネルギー研究所 半導体装置、モジュール、および電子機器
KR20060133746A (ko) * 2005-06-21 2006-12-27 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101146444B1 (ko) 2005-06-24 2012-05-18 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치 제조방법
JP4408117B2 (ja) 2006-02-28 2010-02-03 株式会社半導体エネルギー研究所 アクティブマトリクス回路
US7952099B2 (en) 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
JP4409529B2 (ja) 2006-04-26 2010-02-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100483232C (zh) 2006-05-23 2009-04-29 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR100846974B1 (ko) 2006-06-23 2008-07-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법
JP4740203B2 (ja) 2006-08-04 2011-08-03 北京京東方光電科技有限公司 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
US7636135B2 (en) 2006-09-11 2009-12-22 Beijing Boe Optoelectronics Technology Co., Ltd TFT-LCD array substrate and method for manufacturing the same
CN100499138C (zh) 2006-10-27 2009-06-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN100463193C (zh) 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
CN100461432C (zh) 2006-11-03 2009-02-11 北京京东方光电科技有限公司 一种薄膜晶体管沟道结构
CN1959508A (zh) 2006-11-10 2007-05-09 京东方科技集团股份有限公司 一种tft lcd阵列基板结构和制造方法
KR100917654B1 (ko) 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
CN100442132C (zh) 2006-11-17 2008-12-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN100432770C (zh) 2006-11-29 2008-11-12 北京京东方光电科技有限公司 一种液晶显示器装置
US9052550B2 (en) 2006-11-29 2015-06-09 Beijing Boe Optoelectronics Technology Co., Ltd Thin film transistor liquid crystal display
CN100524781C (zh) 2006-12-13 2009-08-05 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN1996133A (zh) 2006-12-13 2007-07-11 京东方科技集团股份有限公司 一种薄膜晶体管液晶显示器及其制造方法
CN100461433C (zh) 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
CN100466182C (zh) 2007-01-04 2009-03-04 北京京东方光电科技有限公司 金属导线、电极及薄膜晶体管阵列基板的制造方法
CN101315950A (zh) 2007-05-30 2008-12-03 北京京东方光电科技有限公司 一种薄膜晶体管充电沟道结构
US7745890B2 (en) * 2007-09-28 2010-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid metal fully silicided (FUSI) gate

Also Published As

Publication number Publication date
JP2012054615A (ja) 2012-03-15
US20080164470A1 (en) 2008-07-10
US20130056739A1 (en) 2013-03-07
KR20080064712A (ko) 2008-07-09
CN101000916A (zh) 2007-07-18
US8816346B2 (en) 2014-08-26
JP2008166765A (ja) 2008-07-17
KR100905943B1 (ko) 2009-07-06
US8324033B2 (en) 2012-12-04
CN100461433C (zh) 2009-02-11

Similar Documents

Publication Publication Date Title
JP5634976B2 (ja) Ｔｆｔアレイ構造及びその製造方法
US7776662B2 (en) TFT LCD array substrate and manufacturing method thereof
JP4740203B2 (ja) 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
US8236628B2 (en) Array substrate and manufacturing method
US8405788B2 (en) TFT-LCD array substrate and manufacturing method thereof
US8390776B2 (en) Thin film transistor array and method of manufacturing the same
US9263480B2 (en) Method for fabricating array substrate of display using multiple photoresists
WO2013181909A1 (zh) 薄膜晶体管和阵列基板及其制造方法
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
US20120100652A1 (en) Fabrication method of active device array substrate
US8298877B2 (en) Array substrate and method for manufacturing the array substrate
WO2014161238A1 (zh) 阵列基板制备方法及阵列基板和显示装置
TWI423394B (zh) 製造薄膜電晶體基板之方法
US20090039354A1 (en) Tft array substrate and manufacturing method thereof
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
US20080032235A1 (en) Fabrication method of active device array substrate
US7808569B2 (en) Method for manufacturing pixel structure
US8329518B1 (en) Methods for manufacturing thin film transistor array substrate and display panel
US20130200377A1 (en) Thin film transistor array substrate and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141015

R150 Certificate of patent or registration of utility model

Ref document number: 5634976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250