CN113327935B - 显示面板及其制备方法 - Google Patents
显示面板及其制备方法 Download PDFInfo
- Publication number
- CN113327935B CN113327935B CN202110560461.4A CN202110560461A CN113327935B CN 113327935 B CN113327935 B CN 113327935B CN 202110560461 A CN202110560461 A CN 202110560461A CN 113327935 B CN113327935 B CN 113327935B
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- substrate
- display panel
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 163
- 239000002184 metal Substances 0.000 claims abstract description 163
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 239000010409 thin film Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 230000005684 electric field Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 249
- 238000000034 method Methods 0.000 description 21
- 239000010408 film Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920001230 polyarylate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种显示面板及其制备方法，所述显示面板包括：基板；第一金属层，设置于所述基板上，包括相互间隔设置的第一金属层一部与第一金属层二部；缓冲层，设置于所述第一金属层上；薄膜晶体管器件层，设置于所述缓冲层上，包括有源层，栅极层以及源漏电极层，所述源漏电极层包括源极与漏极；其中，所述源极与第一金属层一部电性连接，所述漏极所述第一金属层二部电性连接，在数据信号写入或释放时，所述第一金属层一部或第一金属层二部对有源层形成电场，从而降低了源漏极与有源层的接触电阻，进而有效提高了显示面板数据信号写入和释放的效率。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种显示面板及其制备方法。
背景技术
有机发光二极管(OLED，Organic Light-Emitting Diode)显示器是一种电流型的有机发光器件，是通过载流子的注入和复合而实现发光，因其具有轻薄、亮度高、功耗低、响应快、发光效率高、柔性好，能满足消费者对显示形态的新需求等优点，全球越来越多的面板厂家纷纷对此投入大量的研发，大大的推动了OLED的产业化进程。
在OLED显示面板工作时，无论是在信号写入还是信号擦除过程中，开关薄膜晶体管(Switching TFT)都处于线性区工作，因为源极与漏极之间的电压较低，对源极或漏极与有源层之间的接触电阻比较敏感，当该接触电阻过高，易导致数据信号(Vdata)写入效率低甚至无法写入。
发明内容
本发明提供一种显示面板及其制备方法，该显示面板可解决因源极或漏极与有源层之间的接触电阻过高而导致数据信号写入效率低甚至无法写入的问题。
为解决上述问题，第一方面，本发明提供了一种显示面板，所述显示面板包括：
基板；
第一金属层，设置于所述基板上，包括相互间隔设置的第一金属层一部与第一金属层二部；
缓冲层，设置于所述第一金属层上；
薄膜晶体管器件层，设置于所述缓冲层上，包括有源层，栅极层以及源漏电极层，所述源漏电极层包括源极与漏极；
其中，所述源极与所述有源层以及所述第一金属层一部分别电性连接，所述漏极与所述有源层以及所述第一金属层二部分别电性连接，且，所述源极与所述有源层的连接区域在所述基板上的正投影至少部分地落入所述第一金属层一部在所述基板上的正投影内，所述漏极与所述有源层的连接区域在所述基板上的正投影至少部分地落入所述第一金属层二部在所述基板上的正投影内。
在本发明一实施例提供的显示面板中，所述源极与所述有源层的连接区域在所述基板上的正投影完全落入所述第一金属层一部在所述基板上的正投影内，所述漏极与所述有源层的连接区域在所述基板上的正投影完全落入所述第一金属层二部在所述基板上的正投影内。
在本发明一实施例提供的显示面板中，所述有源层包括沟道区，以及分别连接于所述沟道区两侧的第一导体化区与第二导体化区，所述源极与所述第一导体化区电性连接，所述漏极与所述第二导体化区电性连接。
在本发明一实施例提供的显示面板中，所述第一金属层一部与所述第一金属层二部之间的间隔区域对应所述沟道区设置。
在本发明一实施例提供的显示面板中，所述沟道区在所述基板上的正投影落入所述第一金属层一部与所述第一金属层二部之间的间隔区域在所述基板上的正投影内。
在本发明一实施例提供的显示面板中，所述显示面板还包括设置于所述基板与所述第一金属层之间的绝缘层与第二金属层，所述第一金属层一部与所述第一金属层二部的间隔区域在所述基板的正投影落入所述第二金属层在所述基板上的正投影内。
在本发明一实施例提供的显示面板中，所述第一金属层还包括设置于所述第一金属层一部与第一金属层二部之间的第一金属层三部，且所述第一金属层三部与所述第一金属层一部与第一金属层二部分别间隔设置。
在本发明一实施例提供的显示面板中，所述第一金属层一部与所述第一金属层三部之间的间隔区域对应所述第一导体化区设置，所述第一金属层二部与所述第一金属层三部之间的间隔区域对应所述第二导体化区设置。
在本发明一实施例提供的显示面板中，所述第一金属层的材料选自铜、钼与铝中的至少一种。
第二方面，本发明提供了一种显示面板的制备方法，所述制备方法包括如下步骤：
S10：提供一基板，在所述基板上形成第一金属层，所述第一金属层包括相互间隔设置的第一金属层一部与第一金属层二部；
S20：在所述第一金属层上形成缓冲层；
S30：在所述缓冲层上形成薄膜晶体管器件层，所述薄膜晶体管器件层包括有源层，栅极层以及源漏电极层，所述源漏电极层包括源极与漏极；
其中，所述源极与所述有源层以及所述第一金属层一部分别电性连接，所述漏极与所述有源层以及所述第一金属层二部分别电性连接，且，所述源极与所述有源层的连接区域在所述基板上的正投影至少部分地落入所述第一金属层一部在所述基板上的正投影内，所述漏极与所述有源层的连接区域在所述基板上的正投影至少部分地落入所述第一金属层二部在所述基板上的正投影内。
有益效果：本发明实施例提供了一种显示面板及其制备方法，在该显示面板中，在有源层下方设置有一第一金属层，所述第一金属层包括相互间隔设置的第一金属层一部与第一金属层二部，再将源极与所述第一金属层一部分别电性连接，漏极与所述第一金属层二部分别电性连接，使得该显示面板在数据信号写入时，与源极连接的第一金属层一部会被写入高电平数据电压信号，对上端的有源层形成电场，使得载流子浓度增加，形成导电通路，从而降低了源极与有源层的接触电阻，同样地，在释放电压时，与漏极连接的第一金属层二部会被写入高电平数据电压信号，对上端的有源层形成电场，使得载流子浓度增加，形成导电通路，从而降低了漏极与有源层的接触电阻，以此，有效提高了显示面板数据信号写入和释放的效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种显示面板的截面结构示意图；
图2是本发明背景技术提供的一种显示面板的驱动电路等效原理图；
图3是本发明实施例提供的一种显示面板在电压信号写入时的驱动电路等效原理图；
图4是本发明实施例提供的一种显示面板在电压信号释放时的驱动电路等效原理图；
图5是本发明实施例提供的另一种显示面板的截面结构示意图；
图6是本发明实施例提供的又一种显示面板的截面结构示意图；
图7是本发明实施例提供的再一种显示面板的截面结构示意图；
图8是本发明实施例提供的一种显示面板的制备方法的文字流程示意图；
图9a-9c是本发明实施例提供的一种显示面板的制备方法的结构流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，“示例性”一词用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何实施例不一定被解释为比其它实施例更优选或更具优势。为了使本领域任何技术人员能够实现和使用本发明，给出了以下描述。在以下描述中，为了解释的目的而列出了细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本发明。在其它实例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本发明的描述变得晦涩。因此，本发明并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。
本发明实施例提供了一种显示面板，以下结合图1示出的该显示面板的截面结构示意图进行详细说明。
具体地，该显示面板包括：
基板110，根据实际需求，所述基板110可以为刚性基板，例如玻璃基板，也可以为柔性基板，例如聚酰亚胺、聚碳酸酯、聚醚砜、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、多芳基化合物以及玻璃纤维增强塑料等；
第一金属层120，设置于所述基板110上，包括相互间隔设置的第一金属层一部121与第一金属层二部122，即所述第一金属层一部121与第一金属层二部122之间相互绝缘，所述第一金属层120的厚度通常为3000-8000埃，材料选自本领域常用的金属材料，如铜、钼或铝等；
缓冲层130，设置于所述第一金属层120上，所述缓冲层采用绝缘材料构成，通常为氧化硅膜层、氮化硅膜层或氧化硅膜层与氮化硅膜层的叠层膜层，厚度为1000-5000埃；
薄膜晶体管器件层140，设置于所述缓冲层130上，包括有源层141，栅极层143以及源漏电极层145，所述源漏电极层145包括源极1451与漏极1452，所述薄膜晶体管器件层140中的薄膜晶体管根据实际工艺需求可以为底栅架构或顶栅架构，此处，以顶栅架构进行具体说明，所述薄膜晶体管器件层140由下至上依次包括有源层141，栅极绝缘层142，栅极层143，层间绝缘层144以及源漏电极层145；
其中，所述源极1451与所述有源层141以及所述第一金属层一部121分别电性连接，所述漏极1452与所述有源层141以及所述第一金属层二部122分别电性连接，且，所述源极1451与所述有源层141的连接区域在所述基板110上的正投影至少部分地落入所述第一金属层一部121在所述基板110上的正投影内，所述漏极1452与所述有源层141的连接区域在所述基板110上的正投影至少部分地落入所述第一金属层二部122在所述基板110上的正投影内。
通过上述结构设置，使得该显示面板在数据信号写入时，与源极连接的第一金属层一部会被写入高电平数据电压信号，对上端的有源层形成电场，使得载流子浓度增加，形成导电通路，从而降低了源极与有源层的接触电阻，同样地，在释放电压时，与漏极连接的第一金属层二部会被写入高电平数据电压信号，对上端的有源层形成电场，使得载流子浓度增加，形成导电通路，从而降低了漏极与有源层的接触电阻，以此，有效提高了显示面板数据信号写入和释放的效率。
以下结合具体的驱动电路等效原理图，进行进一步的解释：
首先，请参阅图2提供的一种现有技术中常规的驱动电路图，电源高电压信号VDD负责持续提供稳定的电流给显示器件OLED；扫描信号Scan负责控制开关薄膜晶体管T2，决定着像素的开关；由于存储电容Cst的存在，数据信号Data得以被储存，在开关薄膜晶体管T2关闭的时候保持驱动薄膜晶体管T1导通，控制电流以期望的方式稳定点亮显示器件OLED。
示例性地，将其中的开关薄膜晶体管T2采用本实施例的改进结构，从而使得在数据信号Data写入时，请参阅图4，与源极连接的第一金属层一部会被写入高电平数据电压信号，对上端的有源层形成电场E1，使得有源层与缓冲层界面的载流子浓度增加，形成导电通路，从而降低了源极与有源层的接触电阻，而漏极端处于低点位，相连接的第一金属层二部相当于一个反向二极管Diode1，不会形成电流通路，对信号写入不会产生影响；
同样地，在存储电容Cst释放电压时，请参阅图4，与漏极连接的第一金属层二部会被写入高电平数据电压信号，对上端的有源层形成电场E2，使得有源层与缓冲层界面的载流子浓度增加，形成导电通路，从而降低了漏极与有源层的接触电阻，而原极端处于低点位，相连接的第一金属层一部相当于一个反向二极管Diode2，不会形成电流通路，对信号写入不会产生影响。
补充说明的是，在上述给出的等效驱动电路图，本发明实施例的改进结构应用于驱动电路中的开关薄膜晶体管，根据实际需求，也可应用于其他任何需提升接触电阻的薄膜晶体管，更进一步地，本发明实施例所提供的显示面板也不仅限于上述的OLED显示面板，可以为其他类型的显示面板，例如为液晶显示面板或Micro LED显示面板等，相对应地，其驱动电路中的任意薄膜晶体管也可采用上述改进结构。
在一些实施例中，为了进一步增大第一金属层120在写入高平电压信号后对有源层141的形成的电场大小，从而可使得源漏电极层145与有源层141的接触电阻最大程度的降低，可将所述第一金属层120设计的更大一些，使得所述第一金属层120与所述源漏电极层145与有源层141的接触区域全部对应，即所述源极与1451所述有源层141的连接区域在所述基板110上的正投影完全落入所述第一金属层一部121在所述基板110上的正投影内，所述漏极1452与所述有源层141的连接区域在所述基板110上的正投影完全落入所述第一金属层二部122在所述基板110上的正投影内。
通常情况下，继续参阅图1，在本发明实施例所提供的显示面板中，所述有源层141包括沟道区1413，以及分别连接于所述沟道区1413两侧的第一导体化区1411与第二导体化区1412，所述源极1451与所述第一导体化区1411电性连接，所述漏极1452与所述第二导体化区1412电性连接。
其中，所述有源层141的两侧通常通过离子掺杂进行部分导体化，形成导体化区，从而降低了所述源极1451与所述第一导体化区1411，以及所述漏极1452与所述第二导体化区1412的接触电阻，因此，所述第一金属层一部121与所述第一金属层二部122的间隔区域对应所述沟道区1413，两端的所述第一金属层一部121与所述第一金属层二部122进一步地降低该接触电阻。
然而，当所述第一金属层120设计的过大时，所述第一金属层120同样会对所述有源层141的沟道区1413形成电场作用，从而导致薄膜晶体管电性发生一定程度地偏移，为了避免此影响，将所述第一金属层一部121与所述第一金属层二部122的间隔区域设计得稍大，即使得所述沟道区1413在所述基板110上的正投影落入所述第一金属层一部121与所述第一金属层二部122的间隔区域在所述基板110上的正投影内。
在上述实施例所提供的显示面板中，所述有源层141的材料通常选自非晶硅、低温多晶硅、或金属氧化物半导体材料，如氧化铟镓锌、氧化铟镓锡或氧化铟锌等，当所述有源层141的材料为对光线敏感的金属氧化物半导体材料，或该显示面板为液晶显示面板，需要设置背光源时，所述有源层141的下方通常需设置遮光层以避免光线对薄膜晶体管的影响。
因此，请参阅图6，所述显示面板还包括设置于所述基板110与所述第一金属层120之间的绝缘层160与第二金属层150，所述第一金属层一部121与所述第一金属层二部122的间隔区域在所述基板110的正投影落入所述第二金属层150在所述基板110的正投影内，即，所述第二金属层150将所述第一金属层一部121与所述第一金属层二部122的间隔区域完全遮蔽，从而实现对所述有源层141中沟道区1413进行遮光。
在一些实施例中，为了进一步地简化所述显示面板的结构，从而提升生产效率降低制造成本，可利用所述第一金属层120实现前一实施例中所述第二金属层150的遮光功能，具体地，该显示面板的截面结构请参阅图7，所述第一金属层120还包括设置于所述第一金属层一部121与第一金属层二部122之间的第一金属层三部123，且第一金属层三部123与两端的所述第一金属层一部121与第一金属层二部122分别间隔设置，即所述第一金属层三部123对应所述有源层141的沟道区1413设置，从而起到遮光作用。
进一步地，所述第一金属层一部121与所述第一金属层三部123的间隔区域对应所述第一导体化区1411设置，所述第一金属层二部122与所述第一金属层三部123的间隔区域对应所述第二导体化区1412设置，从而使得所述第一金属层三部123完全遮蔽所述有源层141的沟道区1413。
需要说明的是，上述显示面板实施例中仅描述了上述结构，可以理解的是，除了上述结构之外，本发明实施例显示面板中，还可以根据需要包括任何其他的必要结构，具体此处不作限定。
本发明的另一实施例还提供了一种显示面板的制备方法，如下结合图8示出的该制备方法的文字流程示意图，以及图9a-9c示出的该制备方法的结构流程示意图进行详细说明：
该显示面板的制备方法具体包括如下步骤：
S10：提供一基板110，在所述基板110上形成第一金属层120，所述第一金属层120包括相互间隔设置的第一金属层一部121与第一金属层二部122，即形成如图9a所示的结构，其中，首先通过物理气相沉积工艺形成一层金属膜，再使用一光罩进行图案化工艺定义出预定的图案，从而形成所述第一金属层120，所述第一金属层120的厚度为3000-8000埃，材料选自本领域常用的金属材料，如铜、钼或铝等；
S20：在所述第一金属层120上形成缓冲层130，即形成如图9b所示的结构，其中，所述缓冲层130由化学气相沉积工艺形成，所述缓冲层采用绝缘材料构成，通常为氧化硅膜层、氮化硅膜层或氧化硅膜层与氮化硅膜层的叠层膜层，厚度为1000-5000埃；
S30：在所述缓冲层130上形成薄膜晶体管器件层140，所述薄膜晶体管器件层140包括有源层141，栅极层143以及源漏电极层145，所述源漏电极层145包括源极1451与漏极1452，即形成如图9c所示的结构；
其中，所述源极1451与所述有源层141以及所述第一金属层一部121分别电性连接，所述漏极1452与所述有源层141以及所述第一金属层二部122分别电性连接，且，所述源极1451与所述有源层141的连接区域在所述基板110上的正投影至少部分地落入所述第一金属层一部121在所述基板110上的正投影内，所述漏极1452与所述有源层141的连接区域在所述基板110上的正投影至少部分地落入所述第一金属层二部122在所述基板110上的正投影内。
进一步地，所述步骤S30中所形成的薄膜晶体管根据实际工艺需求可以为底栅架构或顶栅架构，此处，以顶栅架构为例，对该薄膜晶体管器件层140的形成步骤进行描述，包括如下步骤：
在所述缓冲层130上形成有源层141，所述有源层141的材料通常选自非晶硅、低温多晶硅、或金属氧化物半导体材料，如氧化铟镓锌、氧化铟镓锡或氧化铟锌等，其厚度为400-1000埃，当所述有源层141的材料为非晶硅或低温多晶硅时，所述有源层141通过化学气相沉积工艺以及图案化工艺形成，当所述有源层141的材料为金属氧化物半导体材料时，所述有源层141通过物理气相沉积工艺以及图案化工艺形成；
在所述有源层141上形成栅极绝缘层142以及栅极层143，所述栅极绝缘层142通常为氧化硅膜层、氮化硅膜层或氧化硅膜层与氮化硅膜层的叠层膜层，厚度为1000-3000埃，所述栅极层143的材料通常选自铜、钼或铝等，厚度为3000-8000埃，具体地，首先通过化学气相沉积工艺形成一整面的绝缘层膜层，接着再通过物理气相沉积工艺形成一整面的金属膜层，在使用一光罩经一次图案化工艺对所述整面的绝缘层膜层以及整面的金属膜层进行图案化，分别形成所述栅极绝缘层142以及栅极层143；
在所述栅极绝缘层142以及栅极层143的遮蔽下，进行整面等离子体导体化处理，使得所述有源层141形成沟道区1413，以及分别连接于所述沟道区1413两侧的第一导体化区1411与第二导体化区1412；
在所述栅极层143上形成层间绝缘层144，所述层间绝缘层144通常为氧化硅膜层、氮化硅膜层或氧化硅膜层与氮化硅膜层的叠层膜层，厚度为2000-10000埃，所述层间绝缘层144通过化学气相沉积工艺以及图案化工艺形成，分别形成对应所述第一导体化区1411与第二导体化区1412，以及所述第一金属层一部121与第一金属层二部122的接触孔；
在所述层间绝缘层144上形成源漏电极层145，所述源漏电极层145的材料通常选自铜、钼、钛或铝等，厚度为2000-8000埃，通过物理气相沉积工艺以及图案化工艺形成。
应当理解的是，在本实施例所提供的显示面板的制备方法中，还可根据实际的需求，利用本领域的常规制备工艺在所述薄膜晶体管器件层140上形成其他任何必要的结构，以形成完整的显示面板结构，具体此处不作限定。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见上文针对其他实施例的详细描述，此处不再赘述。
以上对本发明实施例所提供的一种阵列基板及其制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (9)
1.一种显示面板，其特征在于，所述显示面板包括：
基板；
第一金属层，设置于所述基板上，包括相互间隔设置的第一金属层一部与第一金属层二部；
缓冲层，设置于所述第一金属层上；
薄膜晶体管器件层，设置于所述缓冲层上，包括有源层，栅极层以及源漏电极层，所述源漏电极层包括源极与漏极；
其中，所述源极与所述有源层以及所述第一金属层一部分别电性连接，所述漏极与所述有源层以及所述第一金属层二部分别电性连接，且，所述源极与所述有源层的连接区域在所述基板上的正投影完全落入所述第一金属层一部在所述基板上的正投影内，所述漏极与所述有源层的连接区域在所述基板上的正投影完全落入所述第一金属层二部在所述基板上的正投影内。
2.如权利要求1所述的显示面板，其特征在于，所述有源层包括沟道区，以及分别连接于所述沟道区两侧的第一导体化区与第二导体化区，所述源极与所述第一导体化区电性连接，所述漏极与所述第二导体化区电性连接。
3.如权利要求2所述的显示面板，其特征在于，所述第一金属层一部与所述第一金属层二部之间的间隔区域对应所述沟道区设置。
4.如权利要求3所述的显示面板，其特征在于，所述沟道区在所述基板上的正投影落入所述第一金属层一部与所述第一金属层二部之间的间隔区域在所述基板上的正投影内。
5.如权利要求3所述的显示面板，其特征在于，所述显示面板还包括设置于所述基板与所述第一金属层之间的绝缘层与第二金属层，所述第一金属层一部与所述第一金属层二部的间隔区域在所述基板的正投影落入所述第二金属层在所述基板上的正投影内。
6.如权利要求2所述的显示面板，其特征在于，所述第一金属层还包括设置于所述第一金属层一部与所述第一金属层二部之间的第一金属层三部，且所述第一金属层三部与所述第一金属层一部与所述第一金属层二部分别间隔设置。
7.如权利要求6所述的显示面板，其特征在于，所述第一金属层一部与所述第一金属层三部之间的间隔区域对应所述第一导体化区设置，所述第一金属层二部与所述第一金属层三部之间的间隔区域对应所述第二导体化区设置。
8.如权利要求1所述的显示面板，其特征在于，所述第一金属层的材料选自铜、钼与铝中的至少一种。
9.一种显示面板的制备方法，其特征在于，所述制备方法包括如下步骤：
S10：提供一基板，在所述基板上形成第一金属层，所述第一金属层包括相互间隔设置的第一金属层一部与第一金属层二部；
S20：在所述第一金属层上形成缓冲层；
S30：在所述缓冲层上形成薄膜晶体管器件层，所述薄膜晶体管器件层包括有源层，栅极层以及源漏电极层，所述源漏电极层包括源极与漏极；
其中，所述源极与所述有源层以及所述第一金属层一部分别电性连接，所述漏极与所述有源层以及所述第一金属层二部分别电性连接，且，所述源极与所述有源层的连接区域在所述基板上的正投影完全落入所述第一金属层一部在所述基板上的正投影内，所述漏极与所述有源层的连接区域在所述基板上的正投影完全落入所述第一金属层二部在所述基板上的正投影内。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110560461.4A CN113327935B (zh) | 2021-05-21 | 2021-05-21 | 显示面板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110560461.4A CN113327935B (zh) | 2021-05-21 | 2021-05-21 | 显示面板及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113327935A CN113327935A (zh) | 2021-08-31 |
| CN113327935B true CN113327935B (zh) | 2022-07-12 |
Family
ID=77416511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110560461.4A Active CN113327935B (zh) | 2021-05-21 | 2021-05-21 | 显示面板及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113327935B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230062169A (ko) * | 2021-10-29 | 2023-05-09 | 엘지디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 표시장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004235557A (ja) * | 2003-01-31 | 2004-08-19 | Nec Corp | 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置 |
| US20150115258A1 (en) * | 2013-10-31 | 2015-04-30 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of manufacturing the same |
| US20150179724A1 (en) * | 2013-12-23 | 2015-06-25 | Lg Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101158896B1 (ko) * | 2005-10-28 | 2012-06-25 | 삼성전자주식회사 | 박막트랜지스터 기판 및 이의 제조방법과,박막트랜지스터를 갖는 액정표시패널 및 전계발광 표시패널 |
| CN110071147A (zh) * | 2019-04-09 | 2019-07-30 | 深圳市华星光电半导体显示技术有限公司 | 显示面板和电子设备 |
| CN111341814A (zh) * | 2020-03-11 | 2020-06-26 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示面板的制作方法 |
-
2021
- 2021-05-21 CN CN202110560461.4A patent/CN113327935B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004235557A (ja) * | 2003-01-31 | 2004-08-19 | Nec Corp | 薄膜トランジスタ、ｔｆｔ基板、及び、液晶表示装置 |
| US20150115258A1 (en) * | 2013-10-31 | 2015-04-30 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device and method of manufacturing the same |
| CN104600077A (zh) * | 2013-10-31 | 2015-05-06 | 乐金显示有限公司 | 用于液晶显示装置的阵列基板及其制造方法 |
| US20150179724A1 (en) * | 2013-12-23 | 2015-06-25 | Lg Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113327935A (zh) | 2021-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111128080B (zh) | 显示基板及显示装置 | |
| US11264443B2 (en) | Display substrate with light shielding layer and manufacturing method thereof, and display panel | |
| US11107843B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
| US11088230B2 (en) | Pixel circuit, manufacturing method thereof, and display device | |
| US20130193439A1 (en) | Semiconductor device and flat panel display including the same | |
| CN110098262B (zh) | 一种薄膜晶体管、显示面板和显示装置 | |
| CN105655380A (zh) | 一种有机发光显示面板 | |
| US20220059639A1 (en) | Display Substrate and Manufacturing Method Thereof, and Display Apparatus | |
| CN113327935B (zh) | 显示面板及其制备方法 | |
| CN111584577A (zh) | 显示面板及其制作方法 | |
| US20210399142A1 (en) | Thin Film Transistor Array Substrate and Display Device | |
| CN114566505A (zh) | 驱动基板及其制作方法、显示面板 | |
| US20220399431A1 (en) | Display device and method of manufacturing the same | |
| CN113178492A (zh) | 显示面板及显示装置 | |
| CN113571013B (zh) | 像素驱动电路、阵列基板及其制备方法、显示装置 | |
| CN212725312U (zh) | 显示面板及显示装置 | |
| US11462607B2 (en) | Display substrate, method of manufacturing the same and display device | |
| CN220829962U (zh) | 一种阵列基板和显示装置 | |
| CN221080022U (zh) | 一种阵列基板和显示装置 | |
| US20240147818A1 (en) | Display panel and display device | |
| CN216288438U (zh) | 阵列基板、显示面板及显示装置 | |
| WO2023024038A1 (zh) | 显示基板、显示面板及显示装置 | |
| US20240319550A1 (en) | Display panel and display device | |
| US20240244930A1 (en) | Display panel and display device | |
| US11469290B2 (en) | Array substrate and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |