CN220829962U - 一种阵列基板和显示装置 - Google Patents

Abstract

本实用新型实施例公开了一种阵列基板和显示装置，该阵列基板包括：衬底以及在衬底一侧的至少一个多晶硅薄膜晶体管和至少一个氧化物薄膜晶体管；多晶硅薄膜晶体管包括第一源极和第一漏极；至少一个多晶硅薄膜晶体管的第一源极和第一漏极不同层；氧化物薄膜晶体管包括第二源极和第二漏极；至少一个多晶硅薄膜晶体管的第一电极与至少一个氧化物薄膜晶体管的第二电极同层且电连接，其中，第一电极包括第一源极或第一漏极，第二电极包括第二源极或第二漏极。本实用新型实施例可以减少阵列基板的膜层结构，优化膜层的布局结构。

Description

一种阵列基板和显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种阵列基板和显示装置。

背景技术

如今，随着信息化社会的发展，显示技术也得到快速发展。

现有显示装置中包括像素电路、栅极驱动电路等电路结构，在显示装置的电路结构中低温多晶硅薄膜晶体管(LTPS-TFT)和氧化物半导体薄膜晶体管(如IGZO-TFT)同时被广泛使用。

然而，现有的显示装置的电路结构存在膜层结构复杂的问题。

实用新型内容

本实用新型提供了一种阵列基板和显示装置，可以减少阵列基板的膜层结构，优化膜层的结构布局。

第一方面，本实用新型实施例提供了一种阵列基板，包括：衬底以及在衬底一侧的至少一个多晶硅薄膜晶体管和至少一个氧化物薄膜晶体管；多晶硅薄膜晶体管包括第一源极和第一漏极；至少一个多晶硅薄膜晶体管的第一源极和第一漏极不同层；氧化物薄膜晶体管包括第二源极和第二漏极；至少一个多晶硅薄膜晶体管的第一电极与至少一个氧化物薄膜晶体管的第二电极同层且电连接，其中，第一电极包括第一源极或第一漏极，第二电极包括第二源极或第二漏极。

可选地，阵列基板还包括电源信号线，电源信号线与至少一个多晶硅薄膜晶体管的第一源极电连接，且与第一源极同层。

可选地，阵列基板包括第一金属层，设置于衬底的一侧；第二金属层，设置于衬底远离第一金属层的一侧；第一漏极、第二源极和第二漏极位于第一金属层；第一源极位于第二金属层。

可选地，多晶硅薄膜晶体管包括多晶硅半导体层和第一栅极，氧化物薄膜晶体管包括氧化物半导体层；多晶硅半导体层和氧化物半导体层均位于第一金属层靠近衬底的一层，且氧化物半导体层位于多晶硅半导体层远离衬底的一侧；第一栅极位于氧化物半导体层与多晶硅半导体层之间。

可选地，氧化物薄膜晶体管包括氧化物半导体层和第二栅极；第二栅极位于氧化物半导体层远离衬底的一侧，且第二栅极与第二源极以及第二漏极同层；在氧化物半导体层与第二栅极之间还包括栅极绝缘层，栅极绝缘层在衬底上的正投影与第二源极以及第二漏极在衬底上的正投影均不存在交叠。

可选地，氧化物薄膜晶体管包括第三栅极，第三栅极位于氧化物半导体层靠近衬底的一侧；阵列基板还包括电容，电容的第一极板与第三栅极同层，电容的第二极板与第二栅极同层。

可选地，氧化物薄膜晶体管包括氧化物半导体层，第二源极以及第二漏极均与氧化物半导体层接触。

可选地，氧化物薄膜晶体管还包括氧化物半导体层，氧化物半导体层位于第二源极和第二漏极所在金属层靠近衬底的一侧；氧化物半导体层包括第一源极区、第一漏极区和第一源极区与第一漏极区之间的导电沟道；第二源极电连接至第一源极区，第二漏极电连接至第一漏极区；导电沟道相对于第一源极区和第一漏极区的氧化物半导体层向衬底凹陷。

可选地，阵列基板包括像素电路，像素电路还包括发光器件，至少一个多晶硅薄膜晶体管的第一源极或第一漏极电连接发光器件的阳极。

第二方面，本实用新型实施例提供了一种显示装置，包括第一方面提供的阵列基板。

本实用新型实施例的阵列基板，包括衬底以及在衬底一侧的至少一个多晶硅薄膜晶体管和至少一个氧化物薄膜晶体管；多晶硅薄膜晶体管包括第一源极和第一漏极；氧化物薄膜晶体管包括第二源极和第二漏极；通过设置至少一个多晶硅薄膜晶体管的第一源极和第一漏极不同层；至少一个多晶硅薄膜晶体管的第一电极与至少一个氧化物薄膜晶体管的第二电极同层且电连接，可以不用额外设置膜层即可让电源信号线与第一源极或漏极同层，从而可以减少阵列基板的膜层结构，优化膜层的结构布局。

应当理解，本部分所描述的内容并非旨在标识本实用新型的实施例的关键或重要特征，也不用于限制本实用新型的范围。本实用新型的其它特征将通过以下的说明书而变得容易理解。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型提供的一种阵列基板的剖面结构示意图；

图2是相关技术中一种像素电路的结构示意图；

图3是本实用新型提供的又一种阵列基板的剖面结构示意图；

图4是本实用新型提供的又一种阵列基板的剖面结构示意图；

图5是本实用新型提供的又一种阵列基板的剖面结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本实用新型方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分的实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本实用新型保护的范围。

需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

正如背景技术中所述，现有的显示装置的阵列基板存在制作工艺复杂的问题。经发明人研究发现，出现上述问题的原因在于，现有显示装置的阵列基板一般包括两种类型的薄膜晶体管，即多晶硅薄膜晶体管和金属氧化物薄膜晶体管，多晶硅薄膜晶体管的源极与漏极以及氧化物薄膜晶体管的源极与漏极均位于相同膜层，且多晶硅薄膜晶体管的漏极或源极与氧化物薄膜晶体管的源极或漏极电连接，为了防止薄膜晶体管源极和漏极所在膜层的图案化密度过大，需要设置额外的膜层放置电源信号线，使得阵列基板的膜层过多，膜层结构复杂。

基于上述原因，本实用新型实施例提供了一种阵列基板，图1是本实用新型提供的一种阵列基板的剖面结构示意图，其中图1中仅示意性示出了阵列基板的部分结构，该阵列基板可以包括用于驱动有机发光的像素电路，图2是相关技术中一种像素电路的结构示意图。阵列基板还可以包括在阵列基板非显示区域的栅极驱动电路，栅极驱动电路用于为像素电路提供栅极驱动信号。阵列基板还可以包括阵列基板中非显示区域中的多路选择电路，多路选择电路用于选择多个输入端中的其中一个输入端与输出端电连接。

如图1所示，该阵列基板包括：衬底100以及在衬底100一侧的至少一个多晶硅薄膜晶体管20和至少一个氧化物薄膜晶体管30；多晶硅薄膜晶体管20包括第一源极S1和第一漏极D1；至少一个多晶硅薄膜晶体管20的第一源极S1和第一漏极D1不同层；氧化物薄膜晶体管30包括第二源极S2和第二漏极D2；至少一个多晶硅薄膜晶体管20的第一电极与至少一个氧化物薄膜晶体管30的第二电极同层且电连接，其中，第一电极包括第一源极S1或第一漏极D1，第二电极包括第二源极S2或第二漏极D2。图1示意性给出了至少一个多晶硅薄膜晶体管20的第一漏极D1与至少一个氧化物薄膜晶体管30的第二源极S2同层且电连接的情况。

具体的，衬底100可以为显示装置提供缓冲、保护或支撑等作用。衬底100可以是柔性衬底，柔性衬底的材料可以是聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)或者聚对苯二甲酸乙二醇酯(PET)等，也可以是上述多种材料的混合材料。衬底100也可以为采用玻璃等材料形成的硬质衬底。

可选地，阵列基板包括栅极驱动电路时，多晶硅薄膜晶体管20和氧化物薄膜晶体管30用于设置在非显示区域中为像素电路提供栅极驱动信号。但是，本申请并不仅限定于此。以有机发光二极管显示装置为例，阵列基板可以包括像素电路，此种情况下，多晶硅薄膜晶体管20和氧化物薄膜晶体管30均可设置于显示区域内。

其中，多晶硅薄膜晶体管20可以作为驱动晶体管，其迁移率高，能够降低驱动电压，并实现高刷新频率和高分辨率；氧化物薄膜晶体管30可以作为阵列基板中的至少部分开关晶体管，其漏电流较小，可以使显示面板在低帧率下保持良好的显示效果，降低显示面板的功耗。

请参阅图2，可选的，像素电路可以采用7T1C电路，“T”是指TFT(薄膜晶体管)，“C”是指电容，可选的，驱动模块包括第一晶体管T1，第一晶体管T1即为像素驱动电路中的驱动晶体管；存储模块包括存储电容C；数据写入模块包括第二晶体管T2和第三晶体管T3；发光控制模块包括第五晶体管T5和第六晶体管T6；初始化模块包括第四晶体管T4和第七晶体管T7。

第一晶体管T1的控制端与存储电容C的第二端、第三晶体管T3的第二端、第四晶体管T4的第二端连接。第一晶体管T1的第一端与第二晶体管T2的第二端连接。第一晶体管T1的第二端与第三晶体管T3的第一端、第六晶体管T6的第一端连接。第一晶体管T1的第一端为驱动模块的输入端，第一晶体管T1的第二端为驱动模块的输出端，第一晶体管T1的第一端即上述驱动晶体管的源极，第一晶体管T1的第二端即上述驱动晶体管的漏极，第一晶体管T1的控制端即上述驱动晶体管的栅极。

第二晶体管T2的控制端与第二扫描信号端S2连接。第二晶体管T2的第一端与数据信号线VDATA连接。第二晶体管T2的第二端与第一晶体管T1的第一端连接。

第三晶体管T3的控制端与第二扫描信号端S2连接。第三晶体管T3的第一端与第六晶体管T6的第一端连接。第三晶体管T3的第二端与存储电容C的第二端、第四晶体管T4的第二端连接。

第四晶体管T4的控制端与第一扫描信号端S1连接。第四晶体管T4的第一端与第一参考电压信号端VREF1连接。第四晶体管T4的第二端与存储电容C的第二端连接。

第五晶体管T5的控制端与发光控制信号端EM连接。第五晶体管T5的第一端与存储电容C的第一端连接，第五晶体管T5的第二端与第一晶体管T1的第一端连接。

第六晶体管T6的控制端与发光控制信号端EM连接。第六晶体管T6的第一端与第一晶体管T1的第二端连接。第六晶体管T6的第二端与发光元件的阳极连接。

第七晶体管T7的控制端与第三扫描信号端S3连接。第七晶体管T7的第一端与第二参考电压信号端VREF2连接。第七晶体管T7的第二端与发光元件D1的阳极连接。第七晶体管T7的第二端为初始化模块的第一输出端。

存储电容C的第一端与第一电源电压输入端VDD连接。发光元件D1的阴极与第二电源电压输入端VSS连接。第二电源电压输入端VSS用于提供低电平信号，在一些示例中，第二电源电压输入端可为接地端，在此并不限定。

结合图1和图2，第一晶体管T1是驱动晶体管，其他晶体管为开关晶体管。其中，第一晶体管T1采用多晶硅薄膜晶体管，第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7可以采用氧化物薄膜晶体管，也可采用多晶硅薄膜晶体管，优选的，第三晶体管T3和第四晶体管T4采用氧化物薄膜晶体管。其中驱动晶体管可以产生驱动电流，驱动发光器件发光，开关晶体管则主要起到开关作用，而不用于驱动发光器件。多晶硅薄膜晶体管20及氧化物薄膜晶体管30可以彼此隔开地设置，也可以相对靠近地设置。示例性地，第七晶体管T7可以是氧化物薄膜晶体管30，第六晶体管T6可以是多晶硅薄膜晶体管20，第七晶体管T7的源极与第六晶体管T6的漏极连接。

继续参考图2，示例性地，第五晶体管T5可以是氧化物薄膜晶体管30，第一晶体管T1为多晶硅薄膜晶体管20，第五晶体管T5的源极与第一晶体管T1的源极连接。

示例性地，第三晶体管T3可以是氧化物薄膜晶体管30，第六晶体管T6可以是多晶硅薄膜晶体管20，第三晶体管T3的漏极与第六晶体管T6的源极连接。

示例性地，第三晶体管T3可以是氧化物薄膜晶体管30，第一晶体管T1为多晶硅薄膜晶体管20，第三晶体管T3的漏极与第一晶体管T1的漏极连接。

通过设置至少一个多晶硅薄膜晶体管20的第一源极S1和第一漏极D1不同层，至少一个多晶硅薄膜晶体管20的第一漏极D1与至少一个氧化物薄膜晶体管30的第二源极S2同层且电连接，可以不用额外设置膜层即可让电源信号线与第一源极S1同层，从而改善布局空间，减少阵列基板的膜层结构。

本实用新型实施例的阵列基板，包括衬底以及在衬底一侧的至少一个多晶硅薄膜晶体管和至少一个氧化物薄膜晶体管；多晶硅薄膜晶体管包括第一源极和第一漏极；氧化物薄膜晶体管包括第二源极和第二漏极；通过设置至少一个多晶硅薄膜晶体管的第一源极和第一漏极不同层；至少一个多晶硅薄膜晶体管的第一电极与至少一个氧化物薄膜晶体管的第二电极同层且电连接，可以不用额外设置膜层即可让电源信号线与第一源极或第一漏极同层，从而可以减少阵列基板的膜层结构，优化膜层的结构布局。

继续参考图1，该阵列基板还包括电源信号线ELVDD，电源信号线ELVDD与至少一个多晶硅薄膜晶体管30的第一源极S1电连接，且与第一源极S1同层。电源信号线ELVDD用于提供第一电源电压。

阵列基板还包括第一金属层110，设置于衬底100的一侧；第二金属层120，设置于衬底100远离第一金属层110的一侧；第一漏极D1、第二源极S2和第二漏极D2位于第一金属层110；第一源极S1位于第二金属层120。通过将第一漏极D1、第二源极S2和第二漏极D2设置于第一金属层110，将第一源极S1设置在第二金属层120，可以使得第二金属层120布置其他导电结构的空间增大，进而优化第二金属层120的布局，而且可以使得电源信号线ELVDD放置在第二金属层120，从而无需额外设置电源信号线ELVDD的膜层。

多晶硅薄膜晶体管20包括多晶硅半导体层A1和第一栅极G1，氧化物薄膜晶体管30包括氧化物半导体层A2；多晶硅半导体层A1和氧化物半导体层A2均位于第一金属层110靠近衬底100的一层，且氧化物半导体层A2位于多晶硅半导体层A1远离衬底100的一侧；第一栅极G1位于氧化物半导体层A2与多晶硅半导体层A1之间。在本实施例中，由于氧化物半导体层A2位于多晶硅半导体层A1上方的膜层上，一方面可以防止在对多晶硅半导体层A1进行掺杂处理时，掺杂离子也进入氧化物半导体层A2中，而降低所述氧化物薄膜晶体管T2的电学稳定性。另一方面，可以避免多晶硅半导体层A1的非晶硅通过激光退火工艺转化为多晶硅时对氧化物半导体层A2的结晶性能造成影响。因此，本实用新型实施例可以达到在简化制程工艺的同时，兼顾了器件的电学稳定性。

多晶硅半导体层A1包括多晶硅薄膜晶体管20的沟道区域，沟道区域被定义为是第一栅极G1在多晶硅半导体层A1上的正交投影覆盖多晶硅半导体层A1的重叠区域。由于第一栅极G1与多晶硅半导体层A1的中央部分重叠，多晶硅半导体层A1的中央部分即成为沟道区域。多晶硅薄膜晶体管20的沟道区域两侧扩展的两个区域掺杂有杂质，分别被定义为多晶硅薄膜晶体管20的第二源极区SA和第二漏极区DA。第一源极S1连接至第二源极区SA，第一漏极D1连接至第二漏极区DA。

氧化物薄膜晶体管30还包括第二栅极G2；第二栅极G2位于氧化物半导体层A2远离衬底100的一侧。氧化物半导体层A2包括氧化物薄膜晶体管30的沟道区域，沟道区域被定义为是第二栅极G2在氧化物半导体层A2上的正交投影覆盖氧化物半导体层A2的重叠区域。由于第二栅极G2与氧化物半导体层A2的中央部分重叠，氧化物半导体层A2的中央部分即成为沟道区域。氧化物薄膜晶体管30的沟道区域两侧扩展的两个区域掺杂有杂质，分别被定义为氧化物薄膜晶体管的第一源极区SC和第一漏极区DC。第二源极S2连接至第一源极区SC，第二漏极D2连接至第一漏极区DC。

可选地，第二源极S2以及第二漏极D2均与氧化物半导体层A2接触，可以减少氧化物薄膜晶体管30的源漏极层与氧化物半导体层A2之间的层间绝缘层，减小显示装置的厚度，有利于实现显示装置的轻薄化。

可选地，氧化物薄膜晶体管30还包括引出电极AE1，引出电极AE1与第二漏极D2电连接，用于向第二漏极D2传输信号。

作为本实施例提供的一种可选实施方式，图3是本实用新型提供的又一种阵列基板的剖面结构示意图，参考图3，可选地，第二栅极G2位于氧化物半导体层A2远离衬底100的一侧，且第二栅极G2与第二源极S2以及第二漏极D2同层。

在氧化物半导体层A2与第二栅极G2之间还包括栅极绝缘层130，栅极绝缘层130在衬底100上的正投影与第二源极S2以及第二漏极D2在衬底100上的正投影均不存在交叠。通过设置栅极绝缘层130在衬底100上的正投影与第二源极S2以及第二漏极D2在衬底100上的正投影均不存在交叠，即无需覆盖第二源极S2和第二漏极D2，可以使得栅极绝缘层130制作的更薄一些，进而可以减小显示装置的厚度，有利于实现显示装置的轻薄化。

作为本实施例提供的一种可选实施方式，图4是本实用新型提供的又一种阵列基板的剖面结构示意图，参考图4，可选地，氧化物薄膜晶体管30还包括氧化物半导体层A2，氧化物半导体层A2位于第二源极S2和第二漏极D2所在金属层(即第一金属层110)靠近衬底100的一侧；氧化物半导体层A2包括第一源极区SC、第一漏极区DC和第一源极区SC与第一漏极区DC之间的导电沟道；第二源极S2电连接至第一源极区SC，第二漏极D2电连接至第一漏极区DC；导电沟道相对于第一源极SC区和第一漏极区DC的氧化物半导体层A2向衬底100凹陷。本实施例中，氧化物薄膜晶体管30的氧化物半导体层A2在第二栅极G2的长度保持不变的情况下，可以相对于第二栅极G2的长度更小，有利于布局空间改善，同时多晶硅薄膜晶体管有绝缘层保护，电性更稳定。

图5是本实用新型提供的又一种阵列基板的剖面结构示意图，结合图2和图5，可选地，阵列基板包括像素电路，像素电路还包括发光器件OLED，至少一个多晶硅薄膜晶体管20的第一源极S1或第一漏极D1电连接发光器件OLED的阳极40。

氧化物薄膜晶体管30包括第三栅极G3，第三栅极G3位于氧化物半导体层A2靠近衬底100的一侧；阵列基板还包括电容50，电容50的第一极板与第三栅极G3同层，电容50的第二极板与第二栅极G2同层。

阵列基板还包括屏蔽结构60，屏蔽结构60位于多晶硅半导体层A1靠近衬底100的一侧，且屏蔽结构60在衬底100上的正投影与第一栅极G1在衬底100上的正投影至少部分交叠。通过进一步设置屏蔽结构60可以防止光射入到设置在屏蔽结构60一侧的多晶硅半导体层A1，同时可以屏蔽柔性衬底尤其是聚酰亚胺(PI)对多晶硅半导体层的电场作用，提升可靠性。

衬底10的整个表面上沉积有缓冲层。根据情况可不包括缓冲层，或者，缓冲层可具有多个层。图中示意性给出了缓冲层包括第一缓冲层140和第二缓冲层150的情况，第二缓冲层150覆盖屏蔽结构。

继续参考图5，可选地，该阵列基板还包括第一栅极绝缘层160，第一栅极绝缘层160设置于多晶硅半导体层A1与第一栅极G1所在金属层之间。

可选地，该阵列基板还包括第一层间绝缘层170，第一层间绝缘层170设置于第一栅极G1所在金属层与第三栅极G3所在金属层之间。

可选地，该阵列基板还包括第二栅极绝缘层180，第二栅极绝缘层180设置于第三栅极G3所在金属层与氧化物半导体层A2之间。

可选地，该阵列基板还包括第三栅极绝缘层190，第三栅极绝缘层190设置于氧化物半导体层A2与第二栅极G2所在金属层之间。

可选地，该阵列基板还包括第二层间绝缘层200，第二层间绝缘层200设置于第二栅极G2所在金属层与第一源极S1所在金属层之间。

可选地，该阵列基板还包括平坦化层210，平坦化层210设置于第二层间绝缘层200远离衬底100的一侧。

可选地，该阵列基板还包括像素定义层220，像素定义层220设置于平坦化层210远离衬底100的一侧，像素定义层220包括多个开口，开口暴露至少部分发光器件OLED的阳极40。

此外，本实用新型对氧化物薄膜晶体管30的器件结构没有特别的限定，可以是如图1所示的背沟道刻蚀型(BCE)，还可以是图3所示的顶栅极(top gate)-顶接触(topcontact)型，还可以是图4所示的顶栅极(top gate)-底接触(bottom contact)型，还可以是刻蚀阻挡层型(ESL hole)。

优选的，当氧化物薄膜晶体管30的器件结构为ESL hole型时，同层设置的第一源极S1和第二漏极D2，同层设置的第一漏极D1和第二源极S2的材料可以均为钛铝钛，此时第二漏极D2无需引出电极AE1。

优选的，当氧化物薄膜晶体管30的器件结构为其他类型时，第一源极S1和引出电极AE1的材料可以为钛铝钛材料，同层设置的第一漏极D1和第二源极S2以及第二漏极D2的材料可以为钼。

基于同样的实用新型构思，本实用新型实施例还提供一种显示装置，该显示装置包括上述实施方式提供的任一种阵列基板。该显示装置也具有上述实施方式中的阵列基板所具有的有益效果，相同之处可参照上文对阵列基板的解释说明进行理解，下文不再赘述。

可以理解的是，显示装置可以选自于LCD显示装置、OLED显示装置、Mini-LED显示装置或Micro-LED显示装置，但不以此为限。

上述具体实施方式，并不构成对本实用新型保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本实用新型的精神和原则之内所作的修改、等同替换和改进等，均应包含在本实用新型保护范围之内。

Claims (10)

1.一种阵列基板，其特征在于，包括：

衬底以及在所述衬底一侧的至少一个多晶硅薄膜晶体管和至少一个氧化物薄膜晶体管；

所述多晶硅薄膜晶体管包括第一源极和第一漏极；至少一个所述多晶硅薄膜晶体管的第一源极和所述第一漏极不同层；所述氧化物薄膜晶体管包括第二源极和第二漏极；

至少一个所述多晶硅薄膜晶体管的第一电极与至少一个所述氧化物薄膜晶体管的第二电极同层且电连接，其中，所述第一电极包括第一源极或第一漏极，第二电极包括第二源极或第二漏极。

2.根据权利要求1所述的阵列基板，其特征在于，还包括电源信号线，所述电源信号线与至少一个所述多晶硅薄膜晶体管的所述第一源极电连接，且与所述第一源极同层。

3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括第一金属层，设置于所述衬底的一侧；

第二金属层，设置于所述衬底远离所述第一金属层的一侧；

所述第一漏极、所述第二源极和所述第二漏极位于所述第一金属层；

所述第一源极位于所述第二金属层。

4.根据权利要求3所述的阵列基板，其特征在于，所述多晶硅薄膜晶体管包括多晶硅半导体层和第一栅极，所述氧化物薄膜晶体管包括氧化物半导体层；

所述多晶硅半导体层和所述氧化物半导体层均位于所述第一金属层靠近所述衬底的一层，且所述氧化物半导体层位于所述多晶硅半导体层远离所述衬底的一侧；

所述第一栅极位于所述氧化物半导体层与所述多晶硅半导体层之间。

5.根据权利要求1所述的阵列基板，其特征在于，所述氧化物薄膜晶体管包括氧化物半导体层和第二栅极；

所述第二栅极位于所述氧化物半导体层远离所述衬底的一侧，且所述第二栅极与所述第二源极以及所述第二漏极同层；

在所述氧化物半导体层与所述第二栅极之间还包括栅极绝缘层，所述栅极绝缘层在所述衬底上的正投影与所述第二源极以及所述第二漏极在所述衬底上的正投影均不存在交叠。

6.根据权利要求5所述的阵列基板，其特征在于，所述氧化物薄膜晶体管包括第三栅极，所述第三栅极位于所述氧化物半导体层靠近所述衬底的一侧；

所述阵列基板还包括电容，所述电容的第一极板与所述第三栅极同层，所述电容的第二极板与所述第二栅极同层。

7.根据权利要求1所述的阵列基板，其特征在于，所述氧化物薄膜晶体管包括氧化物半导体层，所述第二源极以及所述第二漏极均与所述氧化物半导体层接触。

8.根据权利要求1所述的阵列基板，其特征在于，所述氧化物薄膜晶体管还包括氧化物半导体层，所述氧化物半导体层位于所述第二源极和所述第二漏极所在金属层靠近所述衬底的一侧；所述氧化物半导体层包括第一源极区、第一漏极区和所述第一源极区与所述第一漏极区之间的导电沟道；

所述第二源极电连接至所述第一源极区，所述第二漏极电连接至所述第一漏极区；所述导电沟道相对于所述第一源极区和所述第一漏极区的所述氧化物半导体层向所述衬底凹陷。

9.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括像素电路，所述像素电路还包括发光器件，至少一个所述多晶硅薄膜晶体管的所述第一源极或所述第一漏极电连接所述发光器件的阳极。

10.一种显示装置，其特征在于，包括权利要求1-9任一项所述的阵列基板。