CN114267687B - 阵列基板及显示面板 - Google Patents
阵列基板及显示面板 Download PDFInfo
- Publication number
- CN114267687B CN114267687B CN202111533607.2A CN202111533607A CN114267687B CN 114267687 B CN114267687 B CN 114267687B CN 202111533607 A CN202111533607 A CN 202111533607A CN 114267687 B CN114267687 B CN 114267687B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- metal shielding
- bending region
- array substrate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种阵列基板及显示面板,阵列基板包括:基板;金属屏蔽图案,设置于基板上;电极板,位于金属屏蔽图案远离基板的一侧,且对应金属屏蔽图案设置;以及薄膜晶体管,设置于电极板远离基板的一侧,薄膜晶体管包括:有源图案,位于电极板远离金属屏蔽图案的一侧,且对应电极板设置;栅极,位于有源图案远离电极板的一侧,且对应有源图案设置;以及源漏电极,位于栅极远离有源图案的一侧,且包括源极和漏极,源极和漏极与有源图案接触。本申请通过电极板与金属屏蔽图案构成电容器的两个极板的同时,两者同时起到改善基板极化造成薄膜晶体管的沟道衰减的问题,提高薄膜晶体管的可靠性。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种阵列基板及显示面板。
背景技术
有机发光二极管(Organic Light Emitting Diode,OLED)显示器与传统的液晶显示器(Liquid Crystal Display,LCD)不同,其是一种电流驱动型装置,通过采用有机发光材料作为发光材料,而无需背光。
通常,有机发光二极管显示器采用柔性聚酰亚胺层作为衬底,在柔性聚酰亚胺层上成膜以形成薄膜晶体管(Thin Film Transistor,TFT),使得有机发光二极管显示器可以做得更轻更薄。然而,通过电流驱动的薄膜晶体管的可靠性受制于柔性聚酰亚胺层的电学特性,导致薄膜晶体管的可靠性衰减明显。
发明内容
本申请的目的在于提供一种阵列基板及显示面板,以解决薄膜晶体管设置于柔性聚酰亚胺层上而可靠性降低的问题。
一种阵列基板,所述阵列基板包括:
基板;
金属屏蔽图案,设置于所述基板上;
电极板,位于所述金属屏蔽图案远离所述基板的一侧,且对应所述金属屏蔽图案设置;以及
薄膜晶体管,设置于所述电极板远离所述基板的一侧,所述薄膜晶体管包括:
有源图案,位于所述电极板远离所述金属屏蔽图案的一侧,且对应所述电极板设置;
栅极,位于所述有源图案远离所述电极板的一侧,且对应所述有源图案设置;以及
源漏电极,位于所述栅极远离所述有源图案的一侧,且包括源极和漏极,所述源极和所述漏极与所述有源图案接触。
在上述阵列基板中,所述电极板在所述基板上的正投影位于所述金属屏蔽图案在所述基板上的正投影内。
在上述阵列基板中,所述阵列基板还包括:
电源线,所述电源线与所述金属屏蔽图案电性连接。
在上述阵列基板中,所述阵列基板具有非弯曲区和弯曲区,所述薄膜晶体管设置于所述非弯曲区,所述阵列基板还包括:
第一绝缘层,设置于所述金属屏蔽图案与所述电极板之间;
第二绝缘层,设置于所述电极板与所述有源图案之间;
第三绝缘层,设置于所述有源图案与所述栅极之间;
第四绝缘层,设置于所述栅极与所述电源线之间;
第一接触孔,贯穿所述第四绝缘层、所述第三绝缘层、所述第二绝缘层以及所述第一绝缘层,位于所述非弯曲区;以及
连接线,与所述金属屏蔽图案同层设置且连接;
其中,所述电源线通过所述第一接触孔与所述连接线电性连接。
在上述阵列基板中,所述阵列基板具有非弯曲区和弯曲区,所述薄膜晶体管设置于所述非弯曲区,所述阵列基板还包括:
第一绝缘层,位于所述非弯曲区和所述弯曲区,且设置于所述金属屏蔽图案与所述电极板之间;
第二绝缘层,位于所述非弯曲区和所述弯曲区,且设置于所述电极板与所述有源图案之间;
第三绝缘层,位于所述非弯曲区和所述弯曲区,且设置于所述有源图案与所述栅极之间;
第四绝缘层,位于所述非弯曲区和所述弯曲区,且设置于所述栅极与所述电源线之间;
连接线,与所述金属屏蔽图案同层设置且连接;
开口,设置于所述弯曲区,且贯穿所述第四绝缘层、所述第三绝缘层、所述第二绝缘层以及所述第一绝缘层;以及
填充单元,填充于所述开口中;
其中,所述连接线由所述非弯曲区延伸至所述弯曲区的开口中,所述电源线的部分沿着所述开口的侧壁延伸至与所述开口中的所述连接线接触。
在上述阵列基板中,所述阵列基板还包括:
第二接触孔,所述第二接触孔贯穿所述第三绝缘层、所述第二绝缘层以及所述有源图案;
其中,所述电极板与所述栅极通过第二接触孔电性连接。
在上述阵列基板中,所述第一绝缘层的制备材料选自氮化硅或者氧化硅中的至少一种。
在上述阵列基板中,所述金属屏蔽图案和所述电极板的制备材料相同。
在上述阵列基板中,所述基板包括:
聚酰亚胺层,所述金属屏蔽图案设置于聚酰亚胺层的表面上。
一种显示面板,所述显示面板包括上述阵列基板。
有益效果:本申请提供一种阵列基板及显示面板,通过在有源图案的下方设置金属屏蔽图案,金属屏蔽图案与有源图案之间设置电极板,金属屏蔽图案与电极板组成电容器的两个电极板的同时,电极板和金属屏蔽图案配合能更好地改善基板极化,进而改善极化基板对有源图案的沟道造成的衰减问题,相较于一个金属屏蔽图案改善基板对有源图案的沟道造成的衰减问题,更能提高薄膜晶体管的可靠性。
附图说明
图1为本申请实施例显示面板的示意图;
图2为图1所示显示面板的像素电路的示意图
图3为图1所示显示面板的阵列基板的第一种局部截面示意图;
图4为图1所示显示面板的阵列基板的第二种局部截面示意图;
图5为图1所示显示面板的阵列基板的第三种局部截面示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
如图1所示,本申请提供一种显示面板100,显示面板100为柔性有机发光二极管显示面板。可以理解的是,显示面板100也可以为液晶显示面板。
如图2所示,显示面板100包括多个像素电路20,每个像素电路20包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、电容器C以及发光器件OLED。
在本实施例中,第一薄膜晶体管T1为驱动晶体管,用于为发光器件OLED提供驱动电流。第一薄膜晶体管T1的栅极与电容器C的第一极板以及第四薄膜晶体管T4的漏极以及第三薄膜晶体管T3的漏极连接,第一薄膜晶体管T1的源极和漏极连接于第一电源线VDD和第二电源线VSS之间。
在本实施例中,第二薄膜晶体管T2的源极接入数据信号D(n),第二薄膜晶体管T2的栅极接入第二扫描信号Scan(n-1),第二薄膜晶体管T2的漏极连接第一薄膜晶体管T1的源极。
在本实施例中,第三薄膜晶体管T3的源极和漏极连接于第一薄膜晶体管T1的栅极与第一薄膜晶体管T1的漏极之间,第三薄膜晶体管T3的栅极接入第二扫描信号Scan(n-1)。第三薄膜晶体管T3导通时,第一薄膜晶体管T1的栅极与第一薄膜晶体管T1的漏极之间短接。
在本实施例中,第四薄膜晶体管T4的源极接入初始化信号Vini,第四薄膜晶体管T4的栅极接入第一扫描信号Scan(n),第四薄膜晶体管T4的漏极连接第一薄膜晶体管T1的栅极和第三薄膜晶体管T3的漏极。
在本实施例中,第五薄膜晶体管T5的源极和漏极连接于第一电源线VDD与第一薄膜晶体管T1的源极之间,第五薄膜晶体管T5的栅极接入发光控制信号EM。
在本实施例中,第六薄膜晶体管T6的源极和漏极连接于发光器件OLED的阳极与第一薄膜晶体管T1的漏极之间,第六薄膜晶体管T6的栅极接入发光控制信号EM。
在本实施例中,第七薄膜晶体管T7的源极与第四薄膜晶体管T4的源极连接且接入初始化信号Vini,第七薄膜晶体管T7的漏极连接发光器件OLED的阳极,第七薄膜晶体管T7的栅极接入第一扫描信号Scan(n)。
在本实施例中,电容器C的第一极板与第一薄膜晶体管T1的栅极连接,电容器C的第二极板与第一电源线VDD连接。
在本实施例中,发光器件OLED为有机发光二极管。发光器件OLED的阳极通过第六薄膜晶体管T6与第一薄膜晶体管T1的漏极连接,发光器件OLED的阴极与第二电源线VSS连接。
需要说明的是,第一薄膜晶体管T1、第二薄膜晶体管T2、第五薄膜晶体管T5、第六薄膜晶体管T6以及第七薄膜晶体管T7均为低温多晶硅薄膜晶体管,第三薄膜晶体管T3以及第四薄膜晶体管T4均为金属氧化物薄膜晶体管。第三薄膜晶体管T3以及第四薄膜晶体管T4均为金属氧化物薄膜晶体管,有利于降低第一薄膜晶体管T1驱动发光器件OLED发光时的漏电流。
如图3所示,显示面板100包括阵列基板200,阵列基板200具有非弯曲区200a和弯曲区200b。阵列基板200包括基板10、金属屏蔽图案C2、电极板C1、第一薄膜晶体管T1、连接线202、第一绝缘层203、第二绝缘层204、第三绝缘层206、第四绝缘层208、第一电源线VDD以及开口200c。
在本实施例中,基板10包括依次叠置的第一有机层101、无机层102以及第二有机层103。具体地,第一有机层101和第二有机层103均为聚酰亚胺层。无机层102为氮化硅层或氧化硅层中的至少一种。其中,第一有机层101和第二有机层103的厚度为5微米-12微米,无机层102的厚度为500纳米-800纳米。可以理解的是,第一有机层101和第二有机层103也可以为其他有机材料。
需要说明的是,由于聚酰亚胺层中含有离子,显示面板100中的像素电路20工作过程中会形成电流,电流产生电场,离子在电场作用下容易被极化而产生极化电荷,极化电荷会导致第一薄膜晶体管T1的有源图案的沟道出现衰减问题,因此,需要改善聚酰亚胺层极化对有源图案的沟道造成的衰减问题。
在本实施例中,金属屏蔽图案C2设置于基板10的第二有机层103的表面上,即金属屏蔽图案C2设置于聚酰亚胺层的表面上。金属屏蔽图案C2与第一电源线VDD电性连接以接入恒定电压,起到屏蔽电场的作用,进而改善聚酰亚胺层在电场作用下的极化效应。金属屏蔽图案C2还用于作为电容器C的第二极板。金属屏蔽图案C2的制备材料可以为钼、铝、钛、铜以及银中的至少一种。金属屏蔽图案C2的厚度为0.5微米-1微米。
在本实施例中,金属屏蔽图案C2与基板10之间还设置有第五绝缘层(未示意出),第五绝缘层为氮化硅层或氧化硅层中的至少一种。第五绝缘层用于保证金属屏蔽图案C2的制备氛围。其中,第五绝缘层的厚度为50纳米-100纳米。具体地,第五绝缘层为氧化硅层。
在本实施例中,电极板C1位于金属屏蔽图案C2远离基板10的一侧,且电极板C1对应金属屏蔽图案C2设置。电极板C1作为电容器的第一极板,电极板C1也起到屏蔽电场的作用。金属屏蔽图案C2在基板10上的正投影与电极板C1在基板10上的正投影完全重合,此时,金属屏蔽图案C2在基板10上的正投影面积等于电极板C1在基板10上的正投影面积。电极板C1和金属屏蔽图案C2的制备材料相同,以提高电容器的性能。
在本实施例中,第一绝缘层203位于非弯曲区200a和弯曲区200b,且第一绝缘层203设置于金属屏蔽图案C2与电极板C1之间。第一绝缘层203的制备材料选自氮化硅或者氧化硅中的至少一种。具体地,第一绝缘层203的制备材料为氧化硅。
需要说明的是,金属屏蔽图案C2、电极板C1以及两者之间的第一绝缘层203构成电容器。可以调整第一绝缘层203为氮化硅层,或者,第一绝缘层203为氮化硅层与氧化硅层的叠层,或者,减少第一绝缘层203的厚度,以增加电容器C的电容。
在本实施例中,第一薄膜晶体管T1设置于电极板C1远离基板10的一侧。第一薄膜晶体管T1设置于非弯曲区200a。第一薄膜晶体管T1包括有源图案205、栅极207以及源漏电极。
其中,有源图案205位于电极板C1远离金属屏蔽图案C2的一侧,且有源图案205对应电极板C1设置,电极板C1在基板10上的正投影位于有源图案205在基板10上的正投影内,此时,电极板C1在基板10上的正投影面积小于有源图案205在基板10上的正投影面积。有源图案205的制备材料选自低温多晶硅、金属氧化物中的至少一种。具体地,有源图案205的制备材料为低温多晶硅。
第二绝缘层204位于非弯曲区200a和弯曲区200b,第二绝缘层204设置于电极板C1与有源图案205之间。第二绝缘层204的制备材料选自氮化硅或氧化硅中的至少一种。
栅极207位于有源图案205远离电极板C1的一侧,且栅极207对应有源图案205设置。栅极207在基板10上的正投影与电极板C1在基板10上的正投影完全重合,因此,栅极207的面积与电极板C1的面积相同。栅极207的制备材料选自钼、铝、钛、铜以及银中的至少一种。
第三绝缘层206位于非弯曲区200a和弯曲区200b,第三绝缘层206设置于有源图案205与栅极207之间。第三绝缘层206为栅极绝缘层。第三绝缘层206的制备材料选自氮化硅或者氧化硅中的至少一种。
电极板C1与栅极207通过第二接触孔207a电性连接,第二接触孔207a贯穿第三绝缘层206、第二绝缘层204以及有源图案205,第二接触孔207a位于非弯曲区200a,以使得电容器的第一极板与第一薄膜晶体管T1的栅极207电性连接。
源漏电极位于栅极207远离有源图案205的一侧,且源漏电极包括源极210和漏极211,源极210和漏极211与有源图案205接触。源漏电极的制备材料选自钼、铝、钛、铜以及银中的至少一种。
第一电源线VDD与源极210和漏极211同层设置,第一电源线VDD位于非弯曲区200a。第一电源线VDD传输恒定电源电压。第一电源线VDD与源漏电极通过图案化同一个金属膜层制备得到。
第四绝缘层208位于非弯曲区200a和弯曲区200b,第四绝缘层208设置于栅极207与第一电源线VDD之间,且第四绝缘层208也设置于栅极207与源漏电极之间。第四绝缘层208包括氮化硅层或氧化硅中的至少一种。
具体地,源极210通过第一连接孔210a与有源图案205连接,漏极211通过第二连接孔211a与有源图案205连接,第一连接孔210a贯穿第四绝缘层208和第三绝缘层206,第二连接孔211a贯穿第四绝缘层208和第三绝缘层206。连接线202位于非弯曲区200a,连接线202与金属屏蔽图案C2同层设置且连接,第一电源线VDD通过第一接触孔212a与连接线202电性连接,第一接触孔212a贯穿第四绝缘层208、第三绝缘层206、第二绝缘层204以及第一绝缘层203,第一接触孔212a位于非弯曲区200a。
在本实施例中,开口200c设置于弯曲区200b,且开口200c贯穿第四绝缘层208、第三绝缘层206、第二绝缘层204以及第一绝缘层203。开口200c包括第一开口200c1和第二开口200c2,第一开口200c1与第二开口200c2连通,第一开口200c1的尺寸大于第二开口200c2的尺寸,第一开口200c1贯穿第四绝缘层208和第三绝缘层206,第二开口200c2贯穿第二绝缘层204和第一绝缘层203。第二开口200c2的纵截面对应的图形和第一开口200c1的纵截面对应的图形均为倒梯形。
需要说明的是,第四绝缘层208形成之后,通过蚀刻工艺同时形成第一连接孔210a、第二连接孔211a、第一开口200c1,接着,进一步地蚀刻形成第二开口200c2。而第一接触孔212a是通过两次蚀刻形成,第一次蚀刻贯穿第四绝缘层208和第三绝缘层206,第一次蚀刻与第一开口200c1的蚀刻同时进行,第二次蚀刻是贯穿第二绝缘层204和第一绝缘层203。
在本实施例中,填充单元209填充于开口200c中。填充单元209的制备材料为有机材料。
本实施例显示面板的阵列基板通过有源图案的下方设置金属屏蔽图案,金属屏蔽图案与有源图案之间设置电极板,金属屏蔽图案与电极板组成电容器的两个电极板的同时,电极板和金属屏蔽图案配合能更好地改善基板极化,进而改善极化基板对有源图案的沟道造成的衰减问题,相较于一个金属屏蔽图案改善基板对有源图案的沟道造成的衰减问题,更能提高薄膜晶体管的可靠性,进而改善显示面板的显示效果。
如图4所示,其为图1所示显示面板的阵列基板的第二种局部截面示意图。图4所示阵列基板与图3所示阵列基板基本相似,不同之处在于,电极板C1在基板10上的正投影位于金属屏蔽图案C2在基板10上的正投影内,此时,电极板C1在基板10上的正投影面积小于金属屏蔽图案C2在基板10上的正投影面积,以减小电极板C1与金属屏蔽图案C2重叠之后形成的坡度,以保证有源图案具有合适的坡度,进而保证有源图案的性能。
具体地,有源图案205在基板10上的正投影与金属屏蔽图案C2在基板10上的正投影完全重合,此时,有源图案205在基板10上的正投影面积等于金属屏蔽图案C2在基板10上的正投影面积。
在其他实施例中,有源图案205在基板10上的正投影位于金属屏蔽图案C2在基板10上的正投影内,以进一步地减小电极板C1与金属屏蔽图案C2重叠之后形成的坡度,保证有源图案的平整度,进而保证有源图案的性能。
如图5所示,其为图1所示显示面板的阵列基板的第三种局部截面示意图。图5所示阵列基板与图4所示阵列基板基本相似,不同之处在于,连接线202由非弯曲区200a延伸至弯曲区200b的开口200c中,第一电源线VDD的一部分位于第四绝缘层208上,第一电源线VDD的另一部分沿着开口200c的侧壁延伸至与开口200c中的连接线202接触,以利用开口200c实现第一电源线VDD与金属屏蔽图案C2之间的电性连接的同时,减少制备第一接触孔212a的制程,进而简化阵列基板的制程工艺。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板,其特征在于,所述阵列基板包括:
基板;
金属屏蔽图案,设置于所述基板上;
电极板,位于所述金属屏蔽图案远离所述基板的一侧,且对应所述金属屏蔽图案设置;以及
薄膜晶体管,设置于所述电极板远离所述基板的一侧,所述薄膜晶体管包括:
有源图案,位于所述电极板远离所述金属屏蔽图案的一侧,且对应所述电极板设置;
栅极,位于所述有源图案远离所述电极板的一侧,且对应所述有源图案设置;以及
源漏电极,位于所述栅极远离所述有源图案的一侧,且包括源极和漏极,所述源极和所述漏极与所述有源图案接触。
2.根据权利要求1所述的阵列基板,其特征在于,所述电极板在所述基板上的正投影位于所述金属屏蔽图案在所述基板上的正投影内。
3.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括:
电源线,所述电源线与所述金属屏蔽图案电性连接。
4.根据权利要求3所述的阵列基板,其特征在于,所述阵列基板具有非弯曲区和弯曲区,所述薄膜晶体管设置于所述非弯曲区,所述阵列基板还包括:
第一绝缘层,设置于所述金属屏蔽图案与所述电极板之间;
第二绝缘层,设置于所述电极板与所述有源图案之间;
第三绝缘层,设置于所述有源图案与所述栅极之间;
第四绝缘层,设置于所述栅极与所述电源线之间;
第一接触孔,贯穿所述第四绝缘层、所述第三绝缘层、所述第二绝缘层以及所述第一绝缘层,位于所述非弯曲区;以及
连接线,与所述金属屏蔽图案同层设置且连接;
其中,所述电源线通过所述第一接触孔与所述连接线电性连接。
5.根据权利要求3所述的阵列基板,其特征在于,所述阵列基板具有非弯曲区和弯曲区,所述薄膜晶体管设置于所述非弯曲区,所述阵列基板还包括:
第一绝缘层,位于所述非弯曲区和所述弯曲区,且设置于所述金属屏蔽图案与所述电极板之间;
第二绝缘层,位于所述非弯曲区和所述弯曲区,且设置于所述电极板与所述有源图案之间;
第三绝缘层,位于所述非弯曲区和所述弯曲区,且设置于所述有源图案与所述栅极之间;
第四绝缘层,位于所述非弯曲区和所述弯曲区,且设置于所述栅极与所述电源线之间;
连接线,与所述金属屏蔽图案同层设置且连接;
开口,设置于所述弯曲区,且贯穿所述第四绝缘层、所述第三绝缘层、所述第二绝缘层以及所述第一绝缘层;以及
填充单元,填充于所述开口中;
其中,所述连接线由所述非弯曲区延伸至所述弯曲区的开口中,所述电源线的部分沿着所述开口的侧壁延伸至与所述开口中的所述连接线接触。
6.根据权利要求4或5所述的阵列基板,其特征在于,所述阵列基板还包括:
第二接触孔,所述第二接触孔贯穿所述第三绝缘层、所述第二绝缘层以及所述有源图案;
其中,所述电极板与所述栅极通过第二接触孔电性连接。
7.根据权利要求4或5所述的阵列基板,其特征在于,所述第一绝缘层的制备材料选自氮化硅或者氧化硅中的至少一种。
8.根据权利要求1所述的阵列基板,其特征在于,所述金属屏蔽图案和所述电极板的制备材料相同。
9.根据权利要求1所述的阵列基板,其特征在于,所述基板包括:
聚酰亚胺层,所述金属屏蔽图案设置于聚酰亚胺层的表面上。
10.一种显示面板,其特征在于,所述显示面板包括权利要求1-9任一项所述阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111533607.2A CN114267687B (zh) | 2021-12-15 | 2021-12-15 | 阵列基板及显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111533607.2A CN114267687B (zh) | 2021-12-15 | 2021-12-15 | 阵列基板及显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114267687A CN114267687A (zh) | 2022-04-01 |
CN114267687B true CN114267687B (zh) | 2023-06-27 |
Family
ID=80827295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111533607.2A Active CN114267687B (zh) | 2021-12-15 | 2021-12-15 | 阵列基板及显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114267687B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105842904A (zh) * | 2016-05-25 | 2016-08-10 | 京东方科技集团股份有限公司 | 阵列基板、显示装置及制备方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN203871327U (zh) * | 2014-05-28 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
CN110416253B (zh) * | 2018-04-26 | 2022-05-03 | 上海和辉光电股份有限公司 | 一种柔性显示面板及柔性显示装置 |
CN110190091B (zh) * | 2019-05-15 | 2021-07-23 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
KR20210142045A (ko) * | 2020-05-15 | 2021-11-24 | 삼성디스플레이 주식회사 | 표시 패널 및 이를 포함하는 표시 장치 |
CN113745253B (zh) * | 2021-09-06 | 2022-11-08 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
-
2021
- 2021-12-15 CN CN202111533607.2A patent/CN114267687B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105842904A (zh) * | 2016-05-25 | 2016-08-10 | 京东方科技集团股份有限公司 | 阵列基板、显示装置及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN114267687A (zh) | 2022-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10916185B1 (en) | Array substrate, display panel, display device and array-substrate manufacturing method | |
US7319243B2 (en) | Flat panel display device and method of manufacturing the same | |
KR100491141B1 (ko) | 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법 | |
US7501658B2 (en) | Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device | |
US11335709B2 (en) | Array substrate, display panel, display device and method for forming array substrate | |
CN106992185B (zh) | 薄膜晶体管基板、包括其的显示器及其制造方法 | |
KR20000071311A (ko) | 일렉트로 루미네선스 표시 장치 | |
KR20030069668A (ko) | 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법 | |
US20190187500A1 (en) | Tft substrate and manufacturing method thereof | |
KR20110051784A (ko) | 어레이 기판 | |
KR20110036377A (ko) | 어레이 기판 | |
CN112687190B (zh) | 显示面板、显示装置及显示面板的制备方法 | |
CN111415995B (zh) | 一种显示面板、其制作方法及显示装置 | |
CN111710685A (zh) | 显示面板及其制作方法、显示装置 | |
US20060061290A1 (en) | Organic electroluminescent device and method for fabricating the same | |
CN111584577A (zh) | 显示面板及其制作方法 | |
KR20090002717A (ko) | 전계발광소자 및 그 제조방법 | |
US20080054268A1 (en) | Display device and method of manufacturing the display device | |
CN114267687B (zh) | 阵列基板及显示面板 | |
CN100492653C (zh) | 有机发光显示设备 | |
CN112086487B (zh) | 一种显示面板及显示设备 | |
CN112713157A (zh) | 阵列基板、显示面板以及阵列基板的制备方法 | |
CN220829962U (zh) | 一种阵列基板和显示装置 | |
CN109860236A (zh) | 有机发光二极管显示面板及掩模板 | |
US11997895B2 (en) | Display device including first and second lower patterns and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |