CN111710685A - 显示面板及其制作方法、显示装置 - Google Patents

显示面板及其制作方法、显示装置 Download PDF

Info

Publication number
CN111710685A
CN111710685A CN202010615083.0A CN202010615083A CN111710685A CN 111710685 A CN111710685 A CN 111710685A CN 202010615083 A CN202010615083 A CN 202010615083A CN 111710685 A CN111710685 A CN 111710685A
Authority
CN
China
Prior art keywords
silicon
substrate
oxide
layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010615083.0A
Other languages
English (en)
Other versions
CN111710685B (zh
Inventor
谢锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202010615083.0A priority Critical patent/CN111710685B/zh
Publication of CN111710685A publication Critical patent/CN111710685A/zh
Application granted granted Critical
Publication of CN111710685B publication Critical patent/CN111710685B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

本发明公开了一种显示面板及其制作方法、显示装置。显示面板包括：衬底；驱动阵列层，驱动阵列层包括硅晶体管以及氧化物晶体管，硅晶体管包括硅有源层以及第一栅极，氧化物晶体管包括氧化物有源层以及第二栅极，其中，硅有源层与氧化物有源层同层设置；驱动阵列层还包括氮化硅栅绝缘层和第一氧化硅栅绝缘层，氮化硅栅绝缘层、第一氧化硅栅绝缘层中的至少一者位于硅有源层背离衬底的表面，氮化硅栅绝缘层包括第一开口，第一开口在衬底上的正投影覆盖氧化物有源层在衬底上的正投影，第一氧化硅栅绝缘层还位于氧化物有源层背离衬底的表面。根据本发明实施例的显示面板，降低包含两种半导体材料晶体管的显示面板的制作难度。

Description

显示面板及其制作方法、显示装置
技术领域
本发明涉及显示领域，具体涉及一种显示面板及其制作方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Display，OLED)显示装置作为平面显示装置，因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
OLED显示装置通常采用主动矩阵(Active matrix，AM)的驱动方式，即OLED显示装置的阵列基板上包括阵列排布的多个像素驱动单元，每个像素驱动单元用于驱动对应一个发光元件发光。其中，每个像素驱动单元包括至少两个晶体管。例如，每个像素驱动单元可以同时包括硅晶体管和氧化物晶体管，使得像素驱动单元能够融合硅晶体管的驱动能力强和氧化物晶体管的功耗低的优点。
然而，现有技术在制作同时包含硅晶体管和氧化物晶体管的阵列基板时的工艺，通常是在原本完成硅晶体管制作的基础上，新增用于制作氧化物晶体管的膜层，使得整体膜层厚度更大。在自层间介质层表面形成连接至的硅晶体管有源层的过孔时，该过孔的深度较大，使得工艺难度较大。
发明内容
本发明提供一种显示面板及其制作方法、显示装置，降低在制作同时包含硅晶体管和氧化物晶体管的显示面板时的工艺难度。
第一方面，本发明实施例提供一种显示面板，其包括：衬底；驱动阵列层，位于衬底上，驱动阵列层包括多个像素驱动单元，每个像素驱动单元包括硅晶体管以及氧化物晶体管，硅晶体管包括硅有源层以及位于硅有源层背离衬底侧的第一栅极，氧化物晶体管包括氧化物有源层以及位于氧化物有源层背离衬底侧的第二栅极，其中，硅有源层与氧化物有源层同层设置；驱动阵列层还包括氮化硅栅绝缘层和第一氧化硅栅绝缘层，氮化硅栅绝缘层、第一氧化硅栅绝缘层中的至少一者位于硅有源层背离衬底的表面，以将第一栅极与硅有源层绝缘间隔，氮化硅栅绝缘层包括至少一个第一开口，每个第一开口在衬底上的第一正投影，覆盖对应一个氧化物晶体管的氧化物有源层在衬底上的第二正投影，且第一正投影的边缘与第二正投影的边缘之间最小距离大于0，第一氧化硅栅绝缘层还位于氧化物有源层背离衬底的表面，以将第二栅极与氧化物有源层绝缘间隔。
第二方面，本发明实施例提供一种显示装置，其包括根据前述任一实施方式的显示面板。
第三方面，本发明实施例提供一种显示面板的制作方法，其包括：在衬底上形成硅晶体管的硅有源层；形成覆盖硅有源层的氮化硅栅绝缘层；氢化及活化硅有源层；图案化氮化硅栅绝缘层，在氮化硅栅绝缘层上形成至少一个第一开口；在第一开口内、衬底上形成氧化物晶体管的氧化物有源层，其中，每个第一开口在衬底上的第一正投影，覆盖对应一个氧化物晶体管的氧化物有源层在衬底上的第二正投影，且第一正投影的边缘与第二正投影的边缘之间最小距离大于0；在氧化物晶体管背离衬底的表面形成第一氧化硅栅绝缘层；以及在硅有源层背离衬底侧形成第一栅极，在氧化物有源层背离衬底侧形成第二栅极，第一栅极与硅有源层绝缘间隔，第二栅极与氧化物有源层通过第一氧化硅栅绝缘层绝缘间隔。
根据本发明实施例的显示面板，每个像素驱动单元包括硅晶体管以及氧化物晶体管，其中硅晶体管的驱动能力强，氧化物晶体管的漏电流小、功耗低，使得像素驱动单元能够融合硅晶体管和氧化物晶体管的优点，提高显示面板的品质。硅晶体管的硅有源层与氧化物晶体管的氧化物有源层同层设置，使得硅晶体管与氧化物晶体管大致在衬底上的同一高度，使得硅晶体管的部分膜层与氧化物晶体管的部分膜层能够同时形成，降低显示面板的膜层数量，从而降低显示面板的厚度。因此，连通至硅有源层的过孔的深度降低，降低了包含两种材质晶体管的显示面板中硅晶体管的制作难度。
驱动阵列层还包括氮化硅栅绝缘层和第一氧化硅栅绝缘层，氮化硅栅绝缘层、第一氧化硅栅绝缘层中的至少一者位于硅有源层背离衬底的表面，其中氮化硅栅绝缘层的存在，便于在硅晶体管的形成过程中对硅有源层进行氢化及活化。氮化硅栅绝缘层包括第一开口，第一开口在衬底上的第一正投影，覆盖氧化物有源层在衬底上的第二正投影，并且氧化物有源层与氮化硅栅绝缘层之间相互间隔，避免氧化物有源层与氮化硅栅绝缘层相互接触使得两者之间一定程度能够导电，从而避免第二栅极与氧化物有源层之间导通。第一氧化硅栅绝缘层将第二栅极与氧化物有源层绝缘间隔，保证第二栅极与氧化物有源层之间的良好绝缘，从而保证氧化物晶体管工作的稳定性。上述氮化硅栅绝缘层和第一氧化硅栅绝缘层的布置方式，能够保证硅有源层与氧化物有源层同层设置的成功实现。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1是根据本发明一种实施例提供的显示面板的截面结构示意图；
图2是根据本发明一种实施例提供的显示面板中像素驱动单元的等效电路图；
图3是根据本发明又一种实施例提供的显示面板的截面结构示意图；
图4是根据本发明又一种实施例提供的显示面板的截面结构示意图；
图5是根据本发明又一种实施例提供的显示面板的截面结构示意图；
图6是根据本发明又一种实施例提供的显示面板的截面结构示意图；
图7是根据本发明一种实施例提供的显示面板的制作方法的流程图；
图8至图16是根据本发明一种实施例提供的显示面板的制作方法中各阶段的截面结构示意图。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
本发明实施例提供一种显示面板，该显示面板例如是有机发光二极管(OrganicLight Emitting Display，OLED)显示面板。
图1是根据本发明一种实施例提供的显示面板的截面结构示意图。显示面板100包括衬底110以及驱动阵列层120。
衬底110可以是玻璃等硬性衬底，也可以是聚酰亚胺(Polyimide，PI)或包含PI层的柔性衬底。驱动阵列层120位于衬底110上。在一些实施例中，显示面板100还包括位于衬底110上的缓冲层140，缓冲层140可以是包括氧化硅、氮化硅中的至少任一的单层结构或叠层结构。驱动阵列层120位于缓冲层140上。
驱动阵列层120包括多个像素驱动单元DU，每个像素驱动单元DU包括硅晶体管T1以及氧化物晶体管T2。每个像素驱动单元DU可以不限于包括两个晶体管，在一些实施例中，每个像素驱动单元DU还可以包括其它晶体管以及电容。
图2是根据本发明一种实施例提供的显示面板中像素驱动单元的等效电路图。氧化物晶体管T2可以是开关晶体管，硅晶体管T1可以是驱动晶体管。氧化物晶体管T2的第一端与数据线DL连接，氧化物晶体管T2的第二端与硅晶体管T1的控制端以及存储电容Cst的第一端连接，氧化物晶体管T2的控制端与扫描线SL连接。存储电容Cst的第二端连接至稳定电源，例如是连接至第一电源端VDD。硅晶体管T1的第一端与第一电源端VDD连接，硅晶体管T1的第二端与发光元件PX的第一端连接，发光元件PX的第二端与第二电源端VSS连接。
当扫描线SL被选定时，其提供至氧化物晶体管T2的控制端一个导通电压，此时氧化物晶体管T2导通。数据线DL将用于发光元件PX发光的灰阶电压提供至硅晶体管T1的控制端，同时该灰阶电压存储至存储电容Cst，发光元件PX发出与灰阶电压亮度对应的光。在扫描线SL被未选定时，存储电容Cst放电以将灰阶电压继续提供至硅晶体管T1的控制端，使得发光元件PX继续发出与灰阶电压亮度对应的光。
请继续参考图1，硅晶体管T1包括硅有源层121以及位于硅有源层121背离衬底110侧的第一栅极G1，氧化物晶体管T2包括氧化物有源层122以及位于氧化物有源层122背离衬底110侧的第二栅极G2，其中，硅有源层121与氧化物有源层122同层设置。
硅有源层121可以是单晶硅有源层或多晶硅有源层，本文中以硅有源层121是多晶硅有源层为例进行说明，具体地，该多晶硅有源层可以是低温多晶硅(Low TemperaturePoly-Silicon，LTPS)。氧化物有源层122例如是铟镓锌氧化物(indium gallium zincoxide，IGZO)有源层。
驱动阵列层120还包括氮化硅栅绝缘层123和第一氧化硅栅绝缘层124。氮化硅栅绝缘层123、第一氧化硅栅绝缘层124中的至少一者位于硅有源层121背离衬底110的表面，以将第一栅极G1与硅有源层121绝缘间隔。其中，在一些实施方式中，可以是氮化硅栅绝缘层123位于第一栅极G1与硅有源层121之间；在一些实施方式中，可以是第一氧化硅栅绝缘层124位于第一栅极G1与硅有源层121之间；在一些实施方式中，可以是氮化硅栅绝缘层123和第一氧化硅栅绝缘层124的叠层位于第一栅极G1与硅有源层121之间。氮化硅栅绝缘层123包括至少一个第一开口K1，每个第一开口K1在衬底110上的第一正投影，覆盖对应一个氧化物晶体管T2的氧化物有源层122在衬底110上的第二正投影，且第一正投影的边缘与第二正投影的边缘之间最小距离大于0，第一氧化硅栅绝缘层124还位于氧化物有源层122背离衬底110的表面，以将第二栅极G2与氧化物有源层122绝缘间隔。
根据本发明实施例的显示面板100，每个像素驱动单元DU包括硅晶体管T1以及氧化物晶体管T2，其中硅晶体管T1的驱动能力强，氧化物晶体管T2的漏电流小、功耗低，使得像素驱动单元DU能够融合硅晶体管T1和氧化物晶体管T2的优点，提高显示面板100的品质。硅晶体管T1的硅有源层121与氧化物晶体管T2的氧化物有源层122同层设置，使得硅晶体管T1与氧化物晶体管T2大致在衬底110上的同一高度，使得硅晶体管T1的部分膜层与氧化物晶体管T2的部分膜层能够同时形成，降低显示面板100的膜层数量，从而降低显示面板100的厚度。因此，连通至硅有源层121的过孔的深度降低，降低了包含两种材质晶体管的显示面板100中硅晶体管T1的制作难度。
驱动阵列层120还包括氮化硅栅绝缘层123和第一氧化硅栅绝缘层124，氮化硅栅绝缘层123、第一氧化硅栅绝缘层124中的至少一者位于硅有源层121背离衬底110的表面，其中氮化硅栅绝缘层123的存在，便于在硅晶体管T1的形成过程中对硅有源层121进行氢化及活化。氮化硅栅绝缘层123包括第一开口K1，第一开口K1在衬底110上的第一正投影，覆盖氧化物有源层122在衬底110上的第二正投影，并且氧化物有源层122与氮化硅栅绝缘层123之间相互间隔，避免氧化物有源层122与氮化硅栅绝缘层123相互接触使得两者之间一定程度能够导电，从而避免第二栅极G2与氧化物有源层122之间导通。第一氧化硅栅绝缘层124将第二栅极G2与氧化物有源层122绝缘间隔，保证第二栅极G2与氧化物有源层122之间的良好绝缘，从而保证氧化物晶体管T2工作的稳定性。上述氮化硅栅绝缘层123和第一氧化硅栅绝缘层124的布置方式，能够保证硅有源层121与氧化物有源层122同层设置的成功实现。
图3是根据本发明又一种实施例提供的显示面板的截面结构示意图。在一些实施例中，驱动阵列层120还包括第二氧化硅栅绝缘层125，第二氧化硅栅绝缘层125位于氧化物有源层122朝向衬底110的表面。
氧化物晶体管T2还包括第三栅极G3，第三栅极G3位于氧化物有源层122朝向衬底110侧，并且通过第二氧化硅栅绝缘层125与氧化物有源层122绝缘间隔。上述实施例中，氧化物晶体管T2的氧化物有源层122的顶部设有第二栅极G2，底部设有第三栅极G3，即氧化物晶体管T2为具有上下双栅的晶体管，使得氧化物晶体管T2的器件信赖性更好，迁移率更高，进而提高像素驱动单元DU的信号稳定性。
图4是根据本发明又一种实施例提供的显示面板的截面结构示意图。在一些实施例中，氮化硅栅绝缘层123还包括至少一个第二开口K2，每个第二开口K2在衬底110上的第三正投影，覆盖对应一个硅晶体管T1的硅有源层121在衬底110上的第四正投影。第一氧化硅栅绝缘层124位于硅有源层121背离衬底110的表面，以将第一栅极G1与硅有源层121绝缘间隔。第二开口K2和第一开口K1可以在同一图案化工艺中同时形成，以提高显示面板100的制作效率。在上述实施例的显示面板100中，硅晶体管T1的硅有源层121与第一栅极G1之间夹设第一氧化硅栅绝缘层124，其中氧化硅层与氮化硅层相比，将第一栅极G1与硅有源层121绝缘间隔的绝缘能力更强，从而保证硅晶体管T1具有更稳定的器件特性。此外，硅晶体管T1的硅有源层121与第一栅极G1之间夹设第一氧化硅栅绝缘层124，氧化物晶体管T2的氧化物有源层122与第二栅极G2之间也夹设第一氧化硅栅绝缘层124，使得硅有源层121上的膜层结构与氧化物有源层122上的膜层结构大致相同，使得硅晶体管T1和氧化物晶体管T2在衬底110上基本处于同一高度，降低在制作同时包含硅晶体管T1和氧化物晶体管T2的显示面板100时的工艺难度。
请继续参考图4，在一些实施例中，驱动阵列层120还包括层间绝缘层126。层间绝缘层126位于第一栅极G1、第二栅极G2背离衬底110侧，并且层间绝缘层126覆盖硅有源层121、第一栅极G1、氧化物有源层122、第二栅极G2设置。
硅晶体管T1还包括第一源电极S1以及第一漏电极D1。第一源电极S1、第一漏电极D1位于层间绝缘层126背离衬底110侧。第一源电极S1、第一漏电极D1分别通过设于层间绝缘层126内的第一过孔V1与硅有源层121连接。
氧化物晶体管T2还包括第二源电极S2以及第二漏电极D2。第二源电极S2、第二漏电极D2位于层间绝缘层126背离衬底110侧。第二源电极S2、第二漏电极D2分别通过设于层间绝缘层126内的第二过孔V2与氧化物有源层122连接。
在本实施例中，第一过孔V1、第二过孔V2在垂直于衬底110方向上的深度相等，使得第一过孔V1和第二过孔V2可以在同一图案化过程中同时形成，提高显示面板100的制作效率，并且提高硅晶体管T1与氧化物晶体管T2膜层厚度的一致性，便于显示面板100阵列阶段的工艺实施。
在一些实施例中，第一过孔V1在垂直于衬底110方向上的深度为380纳米至1100纳米。第二过孔V2在垂直于衬底110方向上的深度为380纳米至1100纳米。相对于现有显示面板中硅有源层与氧化物有源层不同层设置的技术方案，本实施例的第一过孔V1、第二过孔V2的深度更小，一方面降低过孔刻蚀工艺的难度，另一方面可以缩小刻蚀工艺中的第一过孔V1处、第二过孔V2处的条宽损失(CD loss)，从而可以减小第一过孔V1周边、第二过孔V2周边的条宽损失预留区域的面积，使得显示面板100上第一过孔V1、第二过孔V2的孔间距可以缩小。因此，可以缩小像素驱动单元DU的所需空间，有利于提升显示面板100的像素密度(PixelsPer Inch，PPI)。
请继续参考图4，在一些实施例中，驱动阵列层120还包括平坦化层127。平坦化层127位于第一源电极S1、第一漏电极D1、第二源电极S2、第二漏电极D2的背离衬底110侧。
显示面板100还包括发光元件阵列层130，发光元件阵列层130位于平坦化层127的背离衬底110侧。发光元件阵列层130包括多个发光元件PX，每个发光元件PX包括与对应一个像素驱动单元DU的硅晶体管T1相连接的第一电极131。
在一些实施例中，发光元件阵列层130还包括像素定义层134，像素定义层134位于平坦化层127的背离衬底110侧。像素定义层134包括多个像素开口。发光元件阵列层130还可以包括发光层(Emitting Layer，EML)132以及第二电极133，发光层132位于像素开口内，并且位于第一电极131的背离衬底110侧，第二电极133位于发光层132的背离衬底110侧。第一电极131、第二电极133中的一者为阳极，另一者为阴极。本文中，以第一电极131是阳极，第二电极133是阴极为例进行说明。根据发光元件PX的具体设计的不同，发光元件阵列层130还可以包括以下中的至少任一：空穴注入层(Hole Inject Layer，HIL)、空穴传输层(Hole Transport Layer，HTL)、电子阻挡层(Electron Blocking Layer，EBL)、空穴阻挡层(Hole Blocking Layer，HBL)、电子传输层(Electron Transport Layer，ETL)、电子注入层(Electron Inject Layer，EIL)，其中，这些层可以位于第一电极与第二电极133之间。
图5是根据本发明又一种实施例提供的显示面板的截面结构示意图。在一些实施例中，平坦化层127包括第一子平坦化层127a和第二子平坦化层127b。第一子平坦化层127a位于第一源电极S1、第一漏电极D1、第二源电极S2、第二漏电极D2的背离衬底110侧。第二子平坦化层127b位于第一子平坦化层127a的背离衬底110侧。
驱动阵列层120还可以包括辅助导线128。辅助导线128夹设于第一子平坦化层127a与第二子平坦化层127b之间，辅助导线128将第一电极131与对应硅晶体管T1的第一源电极S1或第一漏电极D1连接。辅助导线128可以是金属材料制成的导线，硅晶体管T1的第一源电极S1或第一漏电极D1与辅助导线128连接，辅助导线128与第一电极131连接，辅助导线128在衬底110上的正投影面积可以大于第一源电极S1或第一漏电极D1在衬底110上的正投影面积，通过设置辅助导线128，降低硅晶体管T1的第一源电极S1或第一漏电极D1与第一电极131相互连接结构的电阻，提高像素驱动单元DU对发光元件PX驱动信号的保真性。
图6是根据本发明又一种实施例提供的显示面板的截面结构示意图。在一些实施例中，驱动阵列层120还包括遮挡结构129。遮挡结构129位于层间绝缘层126的背离衬底110侧，遮挡结构129在衬底110上的正投影与硅有源层121、氧化物有源层122的至少一者在衬底110上的正投影至少部分交叠。例如在本实施例中，遮挡结构129包括第一遮挡部分129a和第二遮挡部分129b，其中第一遮挡部分129a在衬底110上的正投影与硅有源层121在衬底110上的正投影交叠，从而遮挡硅有源层121的至少部分。第二遮挡部分129b在衬底110上的正投影与氧化物有源层122在衬底110上的正投影交叠，从而遮挡氧化物有源层122的至少部分。通过设置遮挡结构129，能够对硅有源层121的至少部分和/或氧化物有源层122的至少部分进行遮挡，一方面避免遮挡结构129背离衬底110侧的膜层在形成过程中部分杂质向硅晶体管T1和/或氧化物晶体管T2渗透，从而避免这部分杂质对硅晶体管T1和/或氧化物晶体管T2膜层材料的影响。另一方面，遮挡结构129能够阻挡来自其背离衬底110侧的光线，从而避免光线照射在硅有源层121和/或氧化物有源层122上，降低光线对硅晶体管T1和/或氧化物晶体管T2特性的影响。
在一些实施例中，遮挡结构129的至少部分与辅助导线128同层设置。例如，遮挡结构129的第二遮挡部分129b与辅助导线128同层设置，使得遮挡结构129的至少一部分与辅助导线128能够同时形成，提高显示面板100的制作效率，并且节省图案化工艺中光罩的数量。在本实施例中，遮挡结构129的第一遮挡部分129a与第一源电极S1、第一漏电极D1、第二源电极S2、第二漏电极D2同层设置，使得遮挡结构129的至少一部分与第一源电极S1、第一漏电极D1、第二源电极S2、第二漏电极D2能够同时形成，提高显示面板100的制作效率，并且节省图案化工艺中光罩的数量。
本发明实施例还提供一种显示面板的制作方法，该制作方法例如是用于制作上述本发明各实施方式的显示面板100。
图7是根据本发明一种实施例提供的显示面板的制作方法的流程图。该显示面板的制作方法大致包括步骤S110至步骤S170。
如图8，在步骤S110中，在衬底110上形成硅晶体管的硅有源层121。在一些实施例中，可以先在衬底110上形成缓冲层140，之后将硅有源层121形成于缓冲层140上。
如图9，在步骤S120中，形成覆盖硅有源层121的氮化硅栅绝缘层123。
如图10，在步骤S130中，氢化及活化硅有源层121。
如图11，在步骤S140中，图案化氮化硅栅绝缘层123，在氮化硅栅绝缘层123上形成至少一个第一开口K1。
在一些实施例中，图案化氮化硅栅绝缘层的步骤S140还包括：在氮化硅栅绝缘层123上形成至少一个第二开口K2，每个第二开口K2在衬底110上的第三正投影，覆盖对应一个硅晶体管的硅有源层121在衬底110上的第四正投影。
在氮化硅栅绝缘层123上形成第二开口K2的步骤不是必须的，即在一些实施例中，可以不形成第二开口K2。
如图12，在步骤S150中，在第一开口K1内、衬底110上形成氧化物晶体管T2的氧化物有源层122。其中，每个第一开口K1在衬底110上的第一正投影，覆盖对应一个氧化物晶体管T2的氧化物有源层122在衬底110上的第二正投影，且第一正投影的边缘与第二正投影的边缘之间最小距离大于0。
如图13，在步骤S160中，在氧化物晶体管T2背离衬底110的表面形成第一氧化硅栅绝缘层124。
在一些实施例中，在氧化物晶体管T2背离衬底110的表面形成第一氧化硅栅绝缘层124的同时，显示面板的制作方法还包括：在硅有源层121背离衬底110的表面形成第一氧化硅栅绝缘层124。
如图14，在步骤S170中，在硅有源层121背离衬底110侧形成第一栅极G1，在氧化物有源层122背离衬底110侧形成第二栅极G2。第一栅极G1与硅有源层121绝缘间隔，第二栅极G2与氧化物有源层122通过第一氧化硅栅绝缘层124绝缘间隔。
如图15，在步骤S180中，形成覆盖硅有源层121、第一栅极G1、氧化物有源层122、第二栅极G2的层间绝缘层126，以及在层间绝缘层126背离衬底110侧形成硅晶体管T1的第一源电极S1和第一漏电极D1以及氧化物晶体管T2的第二源电极S2和第二漏电极D2。第一源电极S1、第一漏电极D1分别通过设于层间绝缘层126内的第一过孔V1与硅有源层121连接。第二源电极S2、第二漏电极D2分别通过设于层间绝缘层126内的第二过孔V2与氧化物有源层122连接。
如图16，在步骤S180中，在第一源电极S1、第一漏电极D1、第二源电极S2、第二漏电极D2的背离衬底110侧形成平坦化层127，以及在平坦化层127的背离衬底110侧形成发光元件阵列层130。发光元件阵列层130包括多个发光元件PX。
在其它一些实施例中，显示面板的制作方法还可以包括在发光元件阵列层130背离衬底110侧形成封装层以及保护层(盖板)的步骤。
根据本发明实施例的显示面板的制作方法，形成覆盖硅有源层121的氮化硅栅绝缘层123后，氢化及活化硅有源层121，由于氮化硅栅绝缘层123的存在，便于在硅晶体管T1的形成过程中对硅有源层121进行氢化及活化。之后，在氮化硅栅绝缘层123上形成第一开口K1，然后在第一开口K1内形成氧化物晶体管T2的氧化物有源层122。第一开口K1在衬底110上的第一正投影，覆盖氧化物有源层122在衬底110上的第二正投影，并且氧化物有源层122与氮化硅栅绝缘层123之间相互间隔，避免氧化物有源层122与氮化硅栅绝缘层123相互接触使得两者之间一定程度能够导电，从而避免之后形成的第二栅极G2与氧化物有源层122之间导通。上述氮化硅栅绝缘层123和第一氧化硅栅绝缘层124的布置方式，能够保证硅有源层121与氧化物有源层122同层设置的成功实现。由于硅晶体管T1的硅有源层121与氧化物晶体管T2的氧化物有源层122同层设置，使得硅晶体管T1与氧化物晶体管T2大致在衬底110上的同一高度，使得硅晶体管T1的部分膜层与氧化物晶体管T2的部分膜层能够同时形成，降低显示面板100的膜层数量，从而降低显示面板100的厚度。因此，连通至硅有源层121的过孔的深度降低，降低了包含两种材质晶体管的显示面板100中硅晶体管T1的制作难度。
本发明实施例还提供一种显示装置，其包括前述本发明任一实施方式的显示面板100。显示面板100包括衬底110以及驱动阵列层120。驱动阵列层120位于衬底110上。驱动阵列层120包括多个像素驱动单元DU，每个像素驱动单元DU包括硅晶体管T1以及氧化物晶体管T2。
硅晶体管T1包括硅有源层121以及位于硅有源层121背离衬底110侧的第一栅极G1，氧化物晶体管T2包括氧化物有源层122以及位于氧化物有源层122背离衬底110侧的第二栅极G2，其中，硅有源层121与氧化物有源层122同层设置。
驱动阵列层120还包括氮化硅栅绝缘层123和第一氧化硅栅绝缘层124。氮化硅栅绝缘层123、第一氧化硅栅绝缘层124中的至少一者位于硅有源层121背离衬底110的表面，以将第一栅极G1与硅有源层121绝缘间隔。氮化硅栅绝缘层123包括至少一个第一开口K1，每个第一开口K1在衬底110上的第一正投影，覆盖对应一个氧化物晶体管T2的氧化物有源层122在衬底110上的第二正投影，且第一正投影的边缘与第二正投影的边缘之间最小距离大于0，第一氧化硅栅绝缘层124还位于氧化物有源层122背离衬底110的表面，以将第二栅极G2与氧化物有源层122绝缘间隔。
根据本发明实施例的显示装置，其中显示面板100的每个像素驱动单元DU包括硅晶体管T1以及氧化物晶体管T2，硅晶体管T1的驱动能力强，氧化物晶体管T2的漏电流小、功耗低，使得像素驱动单元DU能够融合硅晶体管T1和氧化物晶体管T2的优点，提高显示面板100的品质。硅晶体管T1的硅有源层121与氧化物晶体管T2的氧化物有源层122同层设置，使得硅晶体管T1与氧化物晶体管T2大致在衬底110上的同一高度，使得硅晶体管T1的部分膜层与氧化物晶体管T2的部分膜层能够同时形成，降低显示面板100的膜层数量，从而降低显示面板100的厚度。因此，连通至硅有源层121的过孔的深度降低，降低了包含两种材质晶体管的显示面板100中硅晶体管T1的制作难度。由于氮化硅栅绝缘层123的存在，便于在硅晶体管T1的形成过程中对硅有源层121进行氢化及活化。氮化硅栅绝缘层123包括第一开口K1，使得氧化物有源层122与氮化硅栅绝缘层123之间相互间隔，避免氧化物有源层122与氮化硅栅绝缘层123相互接触使得两者之间一定程度能够导电，从而避免第二栅极G2与氧化物有源层122之间导通。上述氮化硅栅绝缘层123和第一氧化硅栅绝缘层124的布置方式，能够保证硅有源层121与氧化物有源层122同层设置的成功实现。
依照本发明如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (12)

1.一种显示面板，其特征在于，包括：
衬底；
驱动阵列层，位于所述衬底上，所述驱动阵列层包括多个像素驱动单元，每个所述像素驱动单元包括硅晶体管以及氧化物晶体管，所述硅晶体管包括硅有源层以及位于所述硅有源层背离所述衬底侧的第一栅极，所述氧化物晶体管包括氧化物有源层以及位于所述氧化物有源层背离所述衬底侧的第二栅极，其中，所述硅有源层与所述氧化物有源层同层设置；
所述驱动阵列层还包括氮化硅栅绝缘层和第一氧化硅栅绝缘层，所述氮化硅栅绝缘层、所述第一氧化硅栅绝缘层中的至少一者位于所述硅有源层背离所述衬底的表面，以将所述第一栅极与所述硅有源层绝缘间隔，所述氮化硅栅绝缘层包括至少一个第一开口，每个所述第一开口在所述衬底上的第一正投影，覆盖对应一个所述氧化物晶体管的所述氧化物有源层在所述衬底上的第二正投影，且所述第一正投影的边缘与所述第二正投影的边缘之间最小距离大于0，所述第一氧化硅栅绝缘层还位于所述氧化物有源层背离所述衬底的表面，以将所述第二栅极与所述氧化物有源层绝缘间隔。
2.根据权利要求1所述的显示面板，其特征在于，所述驱动阵列层还包括：
第二氧化硅栅绝缘层，所述第二氧化硅栅绝缘层位于所述氧化物有源层朝向所述衬底的表面，
所述氧化物晶体管还包括第三栅极，所述第三栅极位于所述氧化物有源层朝向所述衬底侧，并且通过所述第二氧化硅栅绝缘层与所述氧化物有源层绝缘间隔。
3.根据权利要求1所述的显示面板，其特征在于，所述氮化硅栅绝缘层还包括至少一个第二开口，每个所述第二开口在所述衬底上的第三正投影，覆盖对应一个所述硅晶体管的所述硅有源层在所述衬底上的第四正投影，所述第一氧化硅栅绝缘层位于所述硅有源层背离所述衬底的表面，以将所述第一栅极与所述硅有源层绝缘间隔。
4.根据权利要求3所述的显示面板，其特征在于，所述驱动阵列层还包括：
层间绝缘层，所述层间绝缘层位于所述第一栅极、所述第二栅极背离所述衬底侧，并且所述层间绝缘层覆盖所述硅有源层、所述第一栅极、所述氧化物有源层、所述第二栅极设置，
所述硅晶体管还包括第一源电极以及第一漏电极，所述第一源电极、所述第一漏电极位于所述层间绝缘层背离所述衬底侧，所述第一源电极、所述第一漏电极分别通过设于所述层间绝缘层内的第一过孔与所述硅有源层连接，
所述氧化物晶体管还包括第二源电极以及第二漏电极，所述第二源电极、所述第二漏电极位于所述层间绝缘层背离所述衬底侧，所述第二源电极、所述第二漏电极分别通过设于所述层间绝缘层内的第二过孔与所述氧化物有源层连接，
其中，所述第一过孔、所述第二过孔在垂直于所述衬底方向上的深度相等。
5.根据权利要求4所述的显示面板，其特征在于，所述第一过孔在垂直于所述衬底方向上的深度为380纳米至1100纳米；所述第二过孔在垂直于所述衬底方向上的深度为380纳米至1100纳米。
6.根据权利要求4所述的显示面板，其特征在于，所述驱动阵列层还包括：
平坦化层，所述平坦化层位于所述第一源电极、所述第一漏电极、所述第二源电极、所述第二漏电极的背离所述衬底侧；
所述显示面板还包括发光元件阵列层，位于所述平坦化层的背离所述衬底侧，所述发光元件阵列层包括多个发光元件，每个所述发光元件包括与对应一个像素驱动单元的所述硅晶体管相连接的第一电极。
7.根据权利要求6所述的显示面板，其特征在于，所述平坦化层包括：
第一子平坦化层，位于所述第一源电极、所述第一漏电极、所述第二源电极、所述第二漏电极的背离所述衬底侧；
第二子平坦化层，位于所述第一子平坦化层的背离所述衬底侧，
所述驱动阵列层还包括：
辅助导线，夹设于所述第一子平坦化层与所述第二子平坦化层之间，所述辅助导线将所述第一电极与对应所述硅晶体管的所述第一源电极或所述第一漏电极连接。
8.根据权利要求7所述的显示面板，其特征在于，所述驱动阵列层还包括：
遮挡结构，位于所述层间绝缘层的背离所述衬底侧，所述遮挡结构在所述衬底上的正投影与所述硅有源层、所述氧化物有源层的至少一者在所述衬底上的正投影至少部分交叠。
9.根据权利要求8所述的显示面板，其特征在于，所述遮挡结构的至少部分与所述辅助导线同层设置。
10.一种显示装置，其特征在于，包括根据权利要求1至9任一项所述的显示面板。
11.一种显示面板的制作方法，其特征在于，包括：
在衬底上形成硅晶体管的硅有源层；
形成覆盖所述硅有源层的氮化硅栅绝缘层；
氢化及活化所述硅有源层；
图案化所述氮化硅栅绝缘层，在所述氮化硅栅绝缘层上形成至少一个第一开口；
在所述第一开口内、所述衬底上形成氧化物晶体管的氧化物有源层，其中，每个所述第一开口在所述衬底上的第一正投影，覆盖对应一个所述氧化物晶体管的所述氧化物有源层在所述衬底上的第二正投影，且所述第一正投影的边缘与所述第二正投影的边缘之间最小距离大于0；
在所述氧化物晶体管背离所述衬底的表面形成第一氧化硅栅绝缘层；以及
在所述硅有源层背离所述衬底侧形成第一栅极，在所述氧化物有源层背离所述衬底侧形成第二栅极，所述第一栅极与所述硅有源层绝缘间隔，所述第二栅极与所述氧化物有源层通过所述第一氧化硅栅绝缘层绝缘间隔。
12.根据权利要求11所述的显示面板的制作方法，其特征在于，所述图案化所述氮化硅栅绝缘层还包括：在所述氮化硅栅绝缘层上形成至少一个第二开口，每个所述第二开口在所述衬底上的第三正投影，覆盖对应一个所述硅晶体管的所述硅有源层在所述衬底上的第四正投影；
所述在所述氧化物晶体管背离所述衬底的表面形成第一氧化硅栅绝缘层的同时，所述显示面板的制作方法还包括：在所述硅有源层背离所述衬底的表面形成所述第一氧化硅栅绝缘层。
CN202010615083.0A 2020-06-30 2020-06-30 显示面板及其制作方法、显示装置 Active CN111710685B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010615083.0A CN111710685B (zh) 2020-06-30 2020-06-30 显示面板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010615083.0A CN111710685B (zh) 2020-06-30 2020-06-30 显示面板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN111710685A true CN111710685A (zh) 2020-09-25
CN111710685B CN111710685B (zh) 2022-09-06

Family

ID=72543848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010615083.0A Active CN111710685B (zh) 2020-06-30 2020-06-30 显示面板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN111710685B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289841A (zh) * 2020-10-30 2021-01-29 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
CN112331679A (zh) * 2020-11-05 2021-02-05 湖北长江新型显示产业创新中心有限公司 阵列基板及其制作方法、显示面板和显示装置
CN113192986A (zh) * 2021-04-27 2021-07-30 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2022160331A1 (zh) * 2021-02-01 2022-08-04 京东方科技集团股份有限公司 驱动背板及其制备方法、显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100051993A1 (en) * 2008-09-03 2010-03-04 Casio Computer Co., Ltd. Light emitting apparatus and manufacturing method thereof
US20150123084A1 (en) * 2013-11-05 2015-05-07 Samsung Display Co., Ltd. Thin film transistor array substrate, organic light-emitting display apparatus and method of manufacturing the thin film transistor array substrate
US20170162606A1 (en) * 2015-12-03 2017-06-08 Innolux Corporation Display device
US20170278980A1 (en) * 2013-10-17 2017-09-28 Samsung Display Co., Ltd. Method of Manufacturing Thin Film Transistor
CN107818989A (zh) * 2017-10-20 2018-03-20 武汉华星光电技术有限公司 阵列基板及其制作方法
CN108122991A (zh) * 2016-11-28 2018-06-05 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100051993A1 (en) * 2008-09-03 2010-03-04 Casio Computer Co., Ltd. Light emitting apparatus and manufacturing method thereof
US20170278980A1 (en) * 2013-10-17 2017-09-28 Samsung Display Co., Ltd. Method of Manufacturing Thin Film Transistor
US20150123084A1 (en) * 2013-11-05 2015-05-07 Samsung Display Co., Ltd. Thin film transistor array substrate, organic light-emitting display apparatus and method of manufacturing the thin film transistor array substrate
US20170162606A1 (en) * 2015-12-03 2017-06-08 Innolux Corporation Display device
CN108122991A (zh) * 2016-11-28 2018-06-05 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制作方法
CN107818989A (zh) * 2017-10-20 2018-03-20 武汉华星光电技术有限公司 阵列基板及其制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289841A (zh) * 2020-10-30 2021-01-29 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
CN112331679A (zh) * 2020-11-05 2021-02-05 湖北长江新型显示产业创新中心有限公司 阵列基板及其制作方法、显示面板和显示装置
WO2022160331A1 (zh) * 2021-02-01 2022-08-04 京东方科技集团股份有限公司 驱动背板及其制备方法、显示装置
CN113192986A (zh) * 2021-04-27 2021-07-30 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2022227167A1 (zh) * 2021-04-27 2022-11-03 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
CN111710685B (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
CN111710685B (zh) 显示面板及其制作方法、显示装置
US11631728B2 (en) Array substrate structure and display device
US11264443B2 (en) Display substrate with light shielding layer and manufacturing method thereof, and display panel
US8212247B2 (en) Organic light emitting display device and fabricating method thereof
US6958252B2 (en) Flat panel display device and method of manufacturing the same
CN110729313A (zh) 显示面板、显示面板制备方法、显示装置
CN112331679B (zh) 显示装置
KR20130089044A (ko) 반도체 장치 및 그를 구비하는 평판표시장치
CN109065590B (zh) 有机发光显示基板及其制作方法、有机发光显示装置
CN109309122B (zh) 阵列基板及其制造方法、显示装置
WO2022179142A1 (zh) 显示面板及其制作方法和显示装置
US6850000B1 (en) Thin film transistor organic light emitting diode structure
JP2021108366A (ja) 薄膜デバイス
CN210723028U (zh) 显示面板、显示装置
CN110610947A (zh) Tft阵列基板及oled面板
CN112951846B (zh) 显示面板及其制造方法、显示装置
CN109817816B (zh) 显示面板及制造方法
KR100669715B1 (ko) 유기전계 발광표시장치 및 그의 제조방법
US20220181418A1 (en) Display Circuitry with Semiconducting Oxide Transistors
JP2019153569A5 (zh)
KR20160053383A (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
TWI703735B (zh) 半導體基板、陣列基板、逆變器電路及開關電路
CN112289813B (zh) 阵列基板、显示面板及显示装置
CN112713157A (zh) 阵列基板、显示面板以及阵列基板的制备方法
CN110649003A (zh) 半导体基板、阵列基板、逆变器电路及开关电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant