CN114284317B - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN114284317B
CN114284317B CN202111526365.4A CN202111526365A CN114284317B CN 114284317 B CN114284317 B CN 114284317B CN 202111526365 A CN202111526365 A CN 202111526365A CN 114284317 B CN114284317 B CN 114284317B
Authority
CN
China
Prior art keywords
transistor
active portion
horizontal plane
orthographic projection
driving circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111526365.4A
Other languages
English (en)
Other versions
CN114284317A (zh
Inventor
张乐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202111526365.4A priority Critical patent/CN114284317B/zh
Priority to US17/622,851 priority patent/US20240038156A1/en
Priority to PCT/CN2021/139976 priority patent/WO2023108709A1/zh
Publication of CN114284317A publication Critical patent/CN114284317A/zh
Application granted granted Critical
Publication of CN114284317B publication Critical patent/CN114284317B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明实施例公开一种显示面板，显示面板包括多个发光单元和驱动发光单元发光的多个像素驱动电路，像素驱动电路包括第一像素驱动电路层、第二像素驱动电路层以及电容器，第一像素驱动电路层和第二像素驱动电路层均包括至少一晶体管，电容器与第一像素驱动电路层的一晶体管电连接，电容器包括电连接第一电压线的第一电极板，第二像素驱动电路层设于所述第一电极板上，所述第二像素驱动电路层的至少一所述晶体管在所述第一电极板上的正投影与所述第一电极板至少部分重叠，不仅可节省像素驱动电路所占据的空间，还能屏蔽上下层晶体管之间的串扰。

Description

显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种显示面板。
背景技术
提升显示面板的分辨率是显示面板行业不变的追求，这就意味着需设计出更小的像素单元，更小的像素单元可进一步拓展面板运用场景。例如在AR、VR等领域，对显示面板的分辨率有极高要求；在透明显示(显示和透视功能兼顾)等领域，对像素不透光的布线区域的面积也有严格限制。如何减少像素单元面积，使显示面板应用在高分辨率或高透光性等显示领域，是值得研究的方向。
目前的主流显示面板之一为LTPS-AMOLED(Low Temperature Poly-SiliconActive MatrixOrganic Light Emitting Diode，低温多晶硅有源矩阵有机发光二极管)面板，LTPS-AMOLED亚像素驱动电路基本均为带补偿功能的驱动电路。目前，LTPS-AMOLED带补偿功能的亚像素驱动电路为7T1C(7个TFT、1个电容)电路设计。由于7T1C驱动电路电容在长时间电压保持阶段，电容会不断漏电。为降低电容漏电问题，对电容容量有要求，即电容板面积越大越好，所以7T1C电路中电容板占用面积较高。此外，基板亚像素驱动电路连线、TFT均需占用一定面积。LTPS-AMOLED面板的像素单元面积基本取决于驱动电路面积，目前LTPS-AMOLED面板驱动基板线路已极其密集，无法进一步缩小驱动基板线路所占用的面积。
发明内容
本发明实施例提供一种显示面板，以解决现有的显示面板的驱动电路面积占用过多，导致像素单元面积无法进一步缩小，进而不利于显示面板向高分辨率发展的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种显示面板，包括：
多个发光单元；
多个像素驱动电路，用于驱动多个所述发光单元发光，所述像素驱动电路包括：
第一像素驱动电路层，包括至少一晶体管；
电容器，与所述第一像素电路层的一所述晶体管电连接，所述电容器包括电连接第一电压线的第一电极板；
第二像素驱动电路层，设于所述电容器上且与所述第一像素驱动电路层电连接；其中，
所述第二像素驱动电路层的至少一所述晶体管在所述第一电极板上的正投影与所述第一电极板至少部分重叠。
在本发明的一些实施例中，所述第一像素驱动电路层包括第一晶体管，所述显示面板包括异层设置的第一半导体层、第一金属层、第二金属层以及第二半导体层；
所述第一半导体层包括所述第一像素驱动电路层的所述晶体管的第一有源部；
所述第二半导体层包括所述第二像素驱动电路层的所述晶体管的第二有源部；
所述第一金属层包括所述第一晶体管的栅极，所述栅极复用于所述电容器的第二极板；
所述第二金属层包括所述第一电极板，所述栅极在水平面上的正投影与所述第一电极板在所述水平面上的正投影至少部分重叠；
其中，所述栅极在所述水平面上的正投影与所述第二有源部在所述水平面上的正投影部分重叠，和/或，所述第一电极板在所述水平面上的正投影与所述第二有源部在所述水平面上的正投影部分重叠。
在本发明的一些实施例中，所述第二有源部在所述水平面上的正投影位于所述栅极在所述水平面上的正投影之内，和/或，所述第二有源部在所述水平面上的正投影位于所述第一电极板在所述水平面上的正投影之内。
在本发明的一些实施例中，所述第一半导体层在所述水平面上的正投影与所述第二半导体层在所述水平面上的正投影部分重叠。
在本发明的一些实施例中，所述第一电极板包括过孔，所述第二像素驱动电路层的部分所述晶体管通过所述过孔与所述第一像素驱动电路层的相应的所述晶体管电连接。
在本发明的一些实施例中，所述显示面板还包括第一转换线，所述第一转换线通过所述过孔电连接所述第二像素驱动电路层的部分所述晶体管的源漏极中的一者与所述第一像素驱动电路层的相应的所述晶体管的源漏极中的一者。
在本发明的一些实施例中，所述第二像素驱动电路层的所述晶体管的栅极设于所述第一电极板上，所述第二像素驱动电路层的至少部分所述晶体管的栅极电连接至同一信号线。
在本发明的一些实施例中，电连接所述第二像素驱动电路层的所述晶体管的栅极的信号线在所述第一极板上的正投影与所述第一电极板部分重叠。
在本发明的一些实施例中，所述像素驱动电路还包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管，所述第二晶体管的栅极和所述第三晶体管的栅极接收同一第一驱动信号，所述第四晶体管的栅极和所述第七晶体管的栅极接收同一第二驱动信号，所述第五晶体管的栅极和所述第六晶体管的栅极接收同一第三驱动信号，所述第二晶体管的源漏极中的一者电连接于第二电压线，所述第二晶体管的源漏极中的另一者电连接于所述第五晶体管的源漏极中的一者与所述第一晶体管的源漏极中的一者之间，所述第一电极板电连接于第一电压线与所述第五晶体管的源漏极中的另一者之间，所述第三晶体管的源漏极中的一者电连接于所述第四晶体管的源漏极中的一者与所述第一晶体管的所述栅极之间，所述第三晶体管的源漏极中的另一者电连接于所述第一晶体管的源漏极中的另一者与所述第六晶体管的源漏极中的一者之间，所述第六晶体管的源漏极中的另一者电连接于一所述发光单元的阳极与所述第七晶体管的源漏极中的一者之间，所述第四晶体管的源漏极中的另一者电连接于第三电压线与所述第七晶体管的源漏极中的另一者之间。
在本发明的一些实施例中，所述第一有源部包括所述第一晶体管的有源部、所述第四晶体管的有源部以及所述第七晶体管的有源部；所述第二有源部包括所述第二晶体管的有源部、所述第三晶体管的有源部、所述第五晶体管的有源部、所述第六晶体管的有源部。
在本发明的一些实施例中，所述第二晶体管的有源部在所述水平面上的正投影、所述第三晶体管的有源部在所述水平面上的正投影、所述第五晶体管的有源部在所述水平面上的正投影、所述第六晶体管的有源部在所述水平面上的正投影均与所述栅极在所述水平面上的正投影至少部分重叠，和/或，所述第二晶体管的有源部在所述水平面上的正投影、所述第三晶体管的有源部在所述水平面上的正投影、所述第五晶体管的有源部在所述水平面上的正投影、所述第六晶体管的有源部在所述水平面上的正投影均与所述第一电极板在所述水平面上的正投影至少部分重叠。
在本发明的一些实施例中，所述第一金属层包括传输所述第二驱动信号的第一信号线，所述第二金属层包括所述第三电压线，所述显示面板包括第三金属层，所述第三金属层包括传输所述第一驱动信号的第二信号线和传输所述第三驱动信号的第三信号线。
在本发明的一些实施例中，所述第一有源部包括所述第一晶体管的有源部、所述第二晶体管的有源部、所述第三晶体管的有源部、所述第五晶体管的有源部、所述第六晶体管的有源部；所述第二有源部包括所述第四晶体管的有源部和所述第七晶体管的有源部。
在本发明的一些实施例中，所述第四晶体管的有源部在所述水平面上的正投影以及所述第七晶体管的有源部在所述水平面上的正投影均与所述栅极在所述水平面上的正投影至少部分重叠，和/或所述第四晶体管的有源部在所述水平面上的正投影以及所述第七晶体管的有源部在所述水平面上的正投影均与所述第一电极板在所述水平面上的正投影至少部分重叠。
在本发明的一些实施例中，所述第二半导体层在所述水平面上的正投影位于所述栅极在所述水平面上的正投影内，和/或，所述第二半导体层在所述水平面上的正投影位于所述第一电极板在所述水平面上的正投影内。
在本发明的一些实施例中，所述第一金属层包括传输所述第一驱动信号的第二信号线和传输所述第三驱动信号的第三信号线，所述显示面板包括第三金属层，所述第三金属层包括传输所述第二驱动信号的第一信号线。
本发明的有益效果为：本发明实施例提供一种显示面板，显示面板包括多个发光单元和驱动发光单元发光的多个像素驱动电路，像素驱动电路包括异层设置的第一像素驱动电路层、和第二像素驱动电路层以及电容器，第一像素驱动电路层和第二像素驱动电路层均包括至少一晶体管，电容器与第一像素驱动电路层的一晶体管电连接，电容器包括电连接第一电压线的第一电极板，第二像素驱动电路层设于所述第一电极板上，所述第二像素驱动电路层的至少一所述晶体管在所述第一电极板上的正投影与所述第一电极板至少部分重叠，不仅可节省像素驱动电路所占据的空间，还能屏蔽上下层晶体管之间的串扰。
附图说明
图1为本发明实施例提供的显示面板的剖面示意图；
图2为本发明实施例提供的显示面板的像素驱动电路的平面示意图；
图3为本发明实施例提供的显示面板的部分膜层的平面示意图；
图4为本发明实施例提供的显示面板的部分膜层的另一平面示意图；
图5为本发明实施例提供的像素驱动电路的电路原理图；
图6为本发明像素驱动电路的工作时序图；
图7为现有技术的7T1C像素驱动电路的平面示意图；
图8为本发明其他实施例提供的像素驱动电路的平面示意图；
图9为其他实施例提供的第一半导体层和第一金属层的膜层平面示意图；
图10为其他实施例提供的第二半导体层和电容器的膜层平面示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“上”、“下”、“水平面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。
本发明针对现有的显示面板，由于像素驱动电路面积占用过多，导致像素单元面积无法进一步缩小，进而不利于显示面板向高分辨率发展的技术问题，提出本实施例以克服该缺陷。
请参阅图1，图1为本发明实施例提供的显示面板的剖面示意图，本发明实施例提供一种显示面板100，包括多个发光单元和多个像素驱动电路，所述像素驱动电路用于驱动所述发光单元发光。本发明的实施例的发光单元可为OLED发光单元，每一发光单元包括一个有机电致发光二极管，所述发光单元还可为Micro-LED发光单元或Mini-LED发光单元等，所述像素驱动电路包括若干个晶体管，每个晶体管包括有源部、栅极、源极以及漏极等器件，该若干个晶体管至少分两层设置，使得不同层的晶体管可有交叠面，以减少单一平面布置的驱动电路的占用面积。
具体地，请参阅图1和图5，所述像素驱动电路包括第一像素驱动电路层10和第二像素驱动电路层20以及电容器Cst，所述第一像素驱动电路层10和所述第二像素驱动电路层20电连接且异层设置，所述第一像素驱动电路层10和所述第二像素驱动电路层20均包括至少一个晶体管，所述电容器Cst与所述第一像素驱动电路层10的一晶体管电连接，所述电容器Cst包括电连接第一电压线VDD的第一电极板131，所述第二像素驱动电路层20设于所述电容器Cst上。其中，所述第二像素驱动电路层20的至少一所述晶体管在所述第一电极板131上的正投影与所述第一电极板131至少部分重叠。
通过将像素驱动电路的部分晶体管设于所述电容器Cst的第一电极板131上，且该部分晶体管中的至少一个与所述第一电极板131具有交叠，不仅可以节省像素驱动电路所占用的布线空间，还能屏蔽上下层的晶体管之间的串扰。当位于上层的晶体管为氧化物晶体管时，还能够改善下层的晶体管中的氢对上层氧化物晶体管器件性能的影响。
请参阅图1至图4，图2为本发明实施例提供的显示面板的像素驱动电路的平面示意图，图3和图4为本发明实施例提供的显示面板的部分膜层的平面示意图。进一步地，本发明实施例中的所述第一像素驱动电路层10包括第一晶体管T1，所述第一晶体管T1可为驱动晶体管。所述显示面板100包括异层设置的第一半导体层11、第一金属层12、第二金属层13以及第二半导体层21。
所述第一半导体层11包括所述第一像素驱动电路层10的晶体管的第一有源部111，即所述第一半导体层11用于形成第一像素驱动电路层10的各个晶体管的有源部；所述第二半导体层21包括所述第二像素驱动电路层20的晶体管的第二有源部211，即所述第二半导体层21用于形成第二像素驱动电路层20的各个晶体管的有源部，所述第一金属层12包括第一晶体管T1的栅极121，所述第二金属层13包括第一电极板131，所述第一晶体管T1的栅极121在所述水平面上的正投影与所述第一电极板131在所述水平面上的正投影至少部分重叠，即所述第一晶体管T1的栅极121和所述第一电极板131在所述显示面板100的厚度方向上具有交叠，所述第一晶体管T1的栅极121还复用于形成电容器Cst的第二电极板，所述栅极121和所述第一电极板131形成所述像素驱动电路的电容器Cst。为了使得像素驱动电路正常工作时电容长时间处于电压保持阶段，因此所述第一晶体管T1的栅极121和所述第一电极板131所正对的面积越大越好。
请参阅图3和图4，由于本发明实施例的像素驱动电路的晶体管的有源部分成至少两层设置，即分成不同层的第一有源部111和第二有源部211设置，因此上层的有源部可与下层的栅极121和/或第一电极板131之间重叠，即所述第一晶体管T1的栅极121在所述水平面上的正投影与所述第二有源部211在所述水平面上的正投影部分重叠，和/或，所述第一电极板131在所述水平面上的正投影与所述第二有源部211在所述水平面上的正投影部分重叠。
现有技术的像素驱动电路中的电容器的两电极板除了与驱动晶体管的有源层有部分重叠外，其他晶体管的有源部均布置在两电极板外侧，导致像素驱动电路整体占据的平面面积较大，而本发明实施例将像素驱动电路的部分晶体管移到其他层设置，可使得部分晶体管的有源部与电容器Cst的两电极板(即栅极121和所述第一电极板131)之间具有重叠部分，缩减部分晶体管所占据的空间，从而降低整个像素驱动电路所占据的平面面积，此外第一电极板131也能起到屏蔽上下层晶体管之间的相互串扰。请参阅图2，所述第二像素驱动电路层20的晶体管的栅极设于所述第一电极板131上，所述第二像素驱动电路层20的至少部分所述晶体管的栅极电连接至同一信号线，即将连接同一信号线的晶体管移至第一电极板131上方设置，如此可进一步节省布线空间。进一步地，电连接所述第二像素驱动电路层20的晶体管的栅极的信号线在所述第一电极板131上的正投影与所述第一电极板131部分重叠，即连接第二像素驱动电路层20的晶体管的信号线可与第一电极板131具有重叠部分。
请参阅图5，图5为本发明实施例提供的像素驱动电路的电路原理图，本发明实施例的像素驱动电路以7T1C(7个晶体管和1个电容器)电路架构为例进行说明，但可以理解的是，本发明实施例的像素驱动电路还可为3T1C等其他电路架构。所述像素驱动电路包括第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6以及第七晶体管T7，所述第二晶体管T2的栅极和所述第三晶体管T3的栅极接收同一第一驱动信号Scan(n)，所述第四晶体管T4的栅极和所述第七晶体管T7的栅极接收同一第二驱动信号Scan(n-1)，所述第五晶体管T5的栅极和所述第六晶体管T6的栅极接收同一第三驱动信号EM(n)，所述第二晶体管T2的源漏极中的一者电连接于第二电压线DATA，所述第二晶体管T2的源漏极中的另一者电连接于所述第五晶体管T5的源漏极中的一者与所述第一晶体管T1的源漏极中的一者之间，所述第一电极板131电连接于第一电压线VDD与所述第五晶体管T5的源漏极中的另一者之间，所述第三晶体管T3的源漏极中的一者电连接于所述第四晶体管T4的源漏极中的一者与所述第一晶体管T1的所述栅极121之间，所述第三晶体管T3的源漏极中的另一者电连接于所述第一晶体管T1的源漏极中的另一者与所述第六晶体管T6的源漏极中的一者之间，所述第六晶体管T6的源漏极中的另一者电连接于一所述发光单元D1的阳极与所述第七晶体管T7的源漏极中的一者之间，所述第四晶体管T4的源漏极中的另一者电连接于第三电压线VI与所述第七晶体管T7的源漏极中的另一者之间。
本发明实施例的所述第二晶体管T2可为开关晶体管，所述第三晶体管T3可为补偿晶体管，所述第四晶体管T4可为初始化晶体管，所述第五晶体管T5可为第一发光控制晶体管，所述第六晶体管T6为第二发光控制晶体管，所述第七晶体管T7可为阳极复位晶体管。所述像素驱动电路的各个晶体管可为P型晶体管，所述第三晶体管T3和所述第四晶体管T4可为双栅极晶体管，也可为单栅晶体管。所述第一驱动信号Scan(n)可为第n级扫描信号，所述第二驱动信号Scan(n-1)可为第n-1级扫描信号，所述第三驱动信号EM(n)可为第n级发光控制信号，所述第二电压线DATA可为数据线，所述第一电压线VDD可为直流电源线，所述第三电压线VI可为初始化电压线。
请参阅图6，图6为本发明像素驱动电路的工作时序图，所述像素驱动电路的工作阶段可分为三个阶段：初始还原阶段t1、电路补偿阶段t2、发光阶段t3。初始还原阶段t1：Scan(n-1)为低电平，第四晶体管T4和第七晶体管T7打开，第一晶体管T1的栅极121复位到初始电压，发光单元D1的阳极电位复位到初始电压；电路补偿阶段t2：Scan(n)为低电平，第二晶体管T2和第三晶体管T3打开，第一晶体管T1的栅极121电位充电至Vdata-Vth，Vdata为数据线传输的电压，Vth为阈值电压；发光阶段t3：EM(n)为低电平，第五晶体管T5和第六晶体管T6打开，发光单元D1发光。
在本发明的一些实施例中，请参阅图1和图2，将所述第二晶体管T2、所述第三晶体管T3、所述第五晶体管T5、所述第六晶体管T6与所述第一晶体管T1分层设置，移到第二像素驱动电路20中设置，所述第四晶体管T4和所述第七晶体管T7可保留在第一像素驱动电路层10中设置，即所述第二像素驱动电路层20包括所述第二晶体管T2、所述第三晶体管T3、所述第五晶体管T5、所述第六晶体管T6，所述第一像素驱动电路层10包括所述第四晶体管T4和所述第七晶体管T7。
具体地，请参阅图3，所述第一有源部111包括所述第一晶体管T1的有源部1111、所述第四晶体管T4的有源部1112以及所述第七晶体管T7的有源部1113。请参阅图4，所述第二有源部211包括所述第二晶体管T2的有源部2111、所述第三晶体管T3的有源部2112、所述第五晶体管T5的有源部2113、所述第六晶体管T6的有源部2114。其中，所述第四晶体管T4的有源部1112和所述第七晶体管T7的有源部1113连接，所述第二晶体管T2的有源部2111和所述第五晶体管T5的有源部2113连接，所述第三晶体管T3的有源部2112和所述第六晶体管T6的有源部2114连接。
请参阅图4，所述第二晶体管T2的有源部2111、所述第三晶体管T3的有源部2112、所述第五晶体管T5的有源部2113、所述第六晶体管T6的有源部2114均与所述第一晶体管T1的栅极121以及第一电极板131之间具有交叠，即所述第二晶体管T2的有源部2111在所述水平面上的正投影、所述第三晶体管的有源部2112在所述水平面上的正投影、所述第五晶体管的有源部2113在所述水平面上的正投影、所述第六晶体管的有源部2114在所述水平面上的正投影均与所述第一晶体管T1的栅极121在所述水平面上的正投影以及第一电极板131在所述水平面上的正投影之间至少部分重叠，以缩减像素驱动电路整体的有源部所占的平面面积。
本发明实施例中提及的晶体管的有源部指的是该有源部所在的半导体层与该晶体管的栅极所交叠的部分，即两者在显示面板100的厚度方向上所交叠的部分，即晶体管的栅极所遮挡的半导体层的部分。例如，如图3所示，第一晶体管T1的有源部1111指的是第一半导体层11与第一晶体管T1的栅极121所交叠的部分。不同晶体管之间的源、漏极之间的电连接是通过下层对应的半导体层将对应的有源部连接而实现。
请参阅图7，图7为现有技术的7T1C(7个晶体管T1’、T2’、T3’、T4’、T5’、T6’、T7’、1个电容C1)像素驱动电路的平面示意图，现有技术中的像素驱动电路的各个晶体管的有源层10’为同一层半导体图案化而来，为了降低电容漏电问题，对电容容量有要求，因此像素驱动电路中电容C1的两块电极板的占用面积较高，电极板的面积是无法进一步缩小的，两块电极板正对的晶体管是驱动晶体管T1’，开关晶体管T2’、补偿晶体管T3’、第一发光控制晶体管T5’以及第二发光控制晶体管T6’会设计在驱动晶体管T1’的外围，即T2’、T3’、T5’、T6’设置在电容板C1的外围，会占据一定的面积。相比于现有技术，由于本实施例中的第二晶体管T2、第三晶体管T3、第五晶体管T5、第六晶体管T6移到第二像素驱动电路层20设置了，第二晶体管T2的有源部2111、第三晶体管T3的有源部2112、第五晶体管T5的有源部2113、第六晶体管T6的有源部2114可与电容器Cst具有交叠，从而节约出第二晶体管T2、第三晶体管T3、第五晶体管T5、第六晶体管T6所占据的面积，减小像素驱动电路所占据的面积。
请参阅图8，图8为本发明其他实施例提供的像素驱动电路的平面示意图。在其他实施例中，也可将接收同一第二驱动信号Scan(n-1)的第四晶体管T4和第七晶体管T7移到第二像素驱动电路层20设置，第二晶体管T2、第三晶体管T3、第五晶体管T5、以及第六晶体管T6可与第一晶体管T1同层设置于所述第一像素驱动电路层10中。此种设计，能够使得第四晶体管T4的有源部1112和第七晶体管T7的有源部1113与电容器Cst之间具有交叠，同样能够减小像素驱动电路所占据的平面面积。
具体地，请参阅图9和图10，图9为其他实施例提供的第一半导体层和第一金属层的膜层平面示意图，图10为其他实施例提供的第二半导体层和电容器的膜层平面示意图。第一半导体层11包括第一像素驱动电路层10中的晶体管的第一有源部111，所述第一有源部111包括所述第一晶体管T1的有源部1111、所述第二晶体管T2的有源部2111、所述第三晶体管T3的有源部2112、所述第五晶体管T5的有源部2113、所述第六晶体管T6的有源部2114；第二半导体层21包括第二有源部211，所述第二有源部211包括所述第四晶体管T4的有源部1112和所述第七晶体管T7的有源部1113。
请参阅图10，所述第四晶体管T4的有源部1112在所述水平面上的正投影以及所述第七晶体管T7的有源部1113在所述水平面上的正投影均与所述栅极121在所述水平面上的正投影至少部分重叠，和/或所述第四晶体管T4的有源部1112在所述水平面上的正投影以及所述第七晶体管T7的有源部1113在所述水平面上的正投影均与所述第一电极板131在所述水平面上的正投影至少部分重叠。
优选地，所述第二半导体层21在所述水平面上的正投影位于所述栅极121在所述水平面上的正投影内，和/或，所述第二半导体层21在所述水平面上的正投影位于所述第一电极板131在所述水平面上的正投影内，以最大程度的减小像素驱动电路所占的平面面积。
如图2和图8所示，所述第一电极板131包括过孔101，所述第二像素驱动电路层20的部分所述晶体管通过所述过孔101与所述第一像素驱动电路层10的相应的所述晶体管电连接。具体地，上下两层的晶体管之间的电连接可通过第一转换线141电连接，所述第一转换线141在所述过孔101处将上下两层的晶体管电连接。换言之，所述第一转换线141通过所述过孔101电连接所述第二像素驱动电路层20的部分所述晶体管的源漏极中的一者与所述第一像素驱动电路层10的相应的晶体管的源漏极中的一者。如图2所示，第一转换线141电连接第四晶体管T4的源漏极中的一者与第三晶体管T3的源漏极中的一者。又如图8所示，第一转换线141电连接第四晶体管T4的源漏极中的一者与第三晶体管T3的源漏极中的一者。
请参阅图1，在本发明的实施例中，所述第二像素驱动电路层20中的晶体管类型可与第一像素驱动电路层10中的晶体管类型不同，以避免不同层中的晶体管的电性受到影响。例如，所述第一像素驱动电路层10中的晶体管可为低温多晶硅薄膜晶体管，为顶栅结构。第二像素驱动电路层20中的晶体管可为非晶硅薄膜晶体管或铟镓锌氧化物薄膜晶体管等，可为底栅结构，但不以此为限。
请继续参阅图1，在本发明的实施例中，所述第二像素驱动电路层20设置于所述第一像素驱动电路层10上，所述发光单元(图中未示出)设置于所述第二像素驱动电路层20上，所述第一电极板131设置于所述第一半导体层11和所述第二半导体层21之间。
所述显示面板100包括异层设置的第三金属层22、第一源漏极层14、第二源漏极层23，所述第三金属层22包括所述第二驱动电路层20中的晶体管的栅极，所述第一源漏极层14包括所述第一驱动电路层10中的晶体管的源极和漏极，所述第二源漏极层23包括所述第二驱动电路层20中的晶体管的源极和漏极。在本发明的实施例中，各个金属层还包括信号线，信号线所在的金属层视各个功能的晶体管所在的膜层而定。
具体地，在图2至图4所示的实施例中，所述第一金属层12除了包括第一晶体管T1的栅极121以外，还包括传输所述第二驱动信号Scan(n-1)的第一信号线G2；所述第二金属层13除了包括第一电极板131以外，还包括所述第三电压线VI，所述第三金属层22还包括传输所述第一驱动信号Scan(n)的第二信号线G1，即第二像素驱动电路层20中的第二晶体管T2的栅极以及第三晶体管T3的栅极均电连接至第二信号线G1，所述第三金属层22还包括传输所述第三驱动信号EM(n)的第三信号线EM，即第二像素驱动电路层20中的第五晶体管T5的栅极以及第六晶体管的栅极均电连接所述第三信号线EM，所述第二源漏极层23还包括第二电压线DATA和第一电压线VDD。
而在图8至图10所示的实施例中，所述第一金属层12包括传输所述第一驱动信号Scan(n)的第二信号线G1和传输所述第三驱动信号EM(n)的第三信号线EM，所述第三金属层22还包括传输所述第二驱动信号Scan(n-1)的第一信号线G2，即第二像素驱动电路层中的第四晶体管的栅极和第七晶体管的栅极电连接至第一信号线G2，所述第一源漏极层14还包括第二电压线DATA和第一电压线VDD，所述第二源漏极层23还包括第三电压线VI。
可以理解的是，各个金属层、源漏极层以及半导体层之间可通过不同的绝缘层绝缘，所述绝缘层可为无机绝缘层，在绝缘的同时达到阻隔水氧的目的。
所述第一像素驱动电路层10和所述第二像素驱动电路层20之间的电连接，可通过第二源漏极层23与第一源漏极层14电连接而实现。
综上，本发明实施例提供一种显示面板，显示面板包括多个发光单元和驱动发光单元显示的多个像素驱动电路，像素驱动电路包括第一像素驱动电路层、第二像素驱动电路层以及电容器，第一像素驱动电路层和第二像素驱动电路层均包括至少一晶体管，电容器与第一像素驱动电路层的一晶体管电连接，电容器包括电连接第一电压线的第一电极板，第二像素驱动电路层设于所述第一电极板上，所述第二像素驱动电路层的至少一所述晶体管在所述第一电极板上的正投影与所述第一电极板至少部分重叠，不仅可节省像素驱动电路所占据的空间，还能屏蔽上下层晶体管之间的串扰。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明实施例所提供的一种显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (16)

1.一种显示面板，其特征在于，包括：
多个发光单元，每个发光单元包括一个发光二极管；
多个像素驱动电路，用于驱动多个所述发光单元发光，所述像素驱动电路包括：
第一像素驱动电路层，包括第一晶体管，所述第一晶体管和所述发光二极管串接于高电源信号线和低电源信号线之间；
电容器，与所述第一晶体管电连接，所述电容器包括电连接所述高电源信号线的第一电极板和第二电极板；
第二像素驱动电路层，设于所述电容器上且与所述第一像素驱动电路层电连接，所述第二像素驱动电路层包括至少一晶体管；
所述显示面板还包括：
第一半导体层，包括第一有源部，所述第一有源部包括所述第一晶体管的有源部；
第二半导体层，所述第二半导体层包括所述第二像素驱动电路的所述晶体管的第二有源部；
其中，所述第一晶体管的栅极复用为所述第二电极板，所述栅极在所述水平面上的正投影与所述第二有源部在所述水平面上的正投影部分重叠，和/或，所述第一电极板在所述水平面上的正投影与所述第二有源部在所述水平面上的正投影部分重叠。
2.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括异层设置的第一金属层和第二金属层；
所述第一金属层包括所述第一晶体管的栅极；
所述第二金属层包括所述第一电极板，所述栅极在水平面上的正投影与所述第一电极板在所述水平面上的正投影至少部分重叠。
3.根据权利要求2所述的显示面板，其特征在于，所述第二有源部在所述水平面上的正投影位于所述栅极在所述水平面上的正投影之内，和/或，所述第二有源部在所述水平面上的正投影位于所述第一电极板在所述水平面上的正投影之内。
4.根据权利要求3所述的显示面板，其特征在于，所述第一半导体层在所述水平面上的正投影与所述第二半导体层在所述水平面上的正投影部分重叠。
5.根据权利要求2所述的显示面板，其特征在于，所述第一电极板包括过孔，所述第二像素驱动电路层的部分所述晶体管通过所述过孔与所述第一像素驱动电路层的相应的所述晶体管电连接。
6.根据权利要求5所述的显示面板，其特征在于，所述显示面板还包括第一转换线，所述第一转换线通过所述过孔电连接所述第二像素驱动电路层的部分所述晶体管的源漏极中的一者与所述第一像素驱动电路层的相应的所述晶体管的源漏极中的一者。
7.根据权利要求2所述的显示面板，其特征在于，所述第二像素驱动电路层的所述晶体管的栅极设于所述第一电极板上，所述第二像素驱动电路层的至少部分所述晶体管的栅极电连接至同一信号线。
8.根据权利要求7所述的显示面板，其特征在于，电连接所述第二像素驱动电路层的所述晶体管的栅极的信号线在所述第一电极板上的正投影与所述第一电极板部分重叠。
9.根据权利要求7所述的显示面板，其特征在于，所述像素驱动电路还包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管，所述第二晶体管的栅极和所述第三晶体管的栅极接收同一第一驱动信号，所述第四晶体管的栅极和所述第七晶体管的栅极接收同一第二驱动信号，所述第五晶体管的栅极和所述第六晶体管的栅极接收同一第三驱动信号，所述第二晶体管的源漏极中的一者电连接于第一电压线，所述第一电压线为所述高电源信号线，所述第二晶体管的漏极电连接于所述第五晶体管的源漏极中的一者与所述第一晶体管的源漏极中的一者之间，所述第一电极板电连接于所述第一电压线与所述第五晶体管的源漏极中的另一者之间，所述第三晶体管的源漏极中的一者电连接于所述第四晶体管的源漏极中的一者与所述第一晶体管的所述栅极之间，所述第三晶体管的源漏极中的另一者电连接于所述第一晶体管的源漏极中的另一者与所述第六晶体管的源漏极中的一者之间，所述第六晶体管的源漏极中的另一者电连接于一所述发光单元的阳极与所述第七晶体管的源漏极中的一者之间，所述第四晶体管的源漏极中的一者电连接于第三电压线与所述第七晶体管的源漏极中的另一者之间。
10.根据权利要求9所述的显示面板，其特征在于，所述第一有源部还包括所述第四晶体管的有源部以及所述第七晶体管的有源部；所述第二有源部包括所述第二晶体管的有源部、所述第三晶体管的有源部、所述第五晶体管的有源部、所述第六晶体管的有源部。
11.根据权利要求10所述的显示面板，其特征在于，所述第二晶体管的有源部在所述水平面上的正投影、所述第三晶体管的有源部在所述水平面上的正投影、所述第五晶体管的有源部在所述水平面上的正投影、所述第六晶体管的有源部在所述水平面上的正投影均与所述栅极在所述水平面上的正投影至少部分重叠，和/或，所述第二晶体管的有源部在所述水平面上的正投影、所述第三晶体管的有源部在所述水平面上的正投影、所述第五晶体管的有源部在所述水平面上的正投影、所述第六晶体管的有源部在所述水平面上的正投影均与所述第一电极板在所述水平面上的正投影至少部分重叠。
12.根据权利要求10所述的显示面板，其特征在于，所述第一金属层包括传输所述第二驱动信号的第一信号线，所述第二金属层包括所述第三电压线，所述显示面板包括第三金属层，所述第三金属层包括传输所述第一驱动信号的第二信号线和传输所述第三驱动信号的第三信号线。
13.根据权利要求12所述的显示面板，其特征在于，所述第一有源部还包括有源部、所述第二晶体管的有源部、所述第三晶体管的有源部、所述第五晶体管的有源部、所述第六晶体管的有源部；所述第二有源部包括所述第四晶体管的有源部和所述第七晶体管的有源部。
14.根据权利要求13所述的显示面板，其特征在于，所述第四晶体管的有源部在所述水平面上的正投影以及所述第七晶体管的有源部在所述水平面上的正投影均与所述栅极在所述水平面上的正投影至少部分重叠，和/或所述第四晶体管的有源部在所述水平面上的正投影以及所述第七晶体管的有源部在所述水平面上的正投影均与所述第一电极板在所述水平面上的正投影至少部分重叠。
15.根据权利要求13所述的显示面板，其特征在于，所述第二半导体层在所述水平面上的正投影位于所述栅极在所述水平面上的正投影内，和/或，所述第二半导体层在所述水平面上的正投影位于所述第一电极板在所述水平面上的正投影内。
16.根据权利要求13所述的显示面板，其特征在于，所述第一金属层包括传输所述第一驱动信号的第二信号线和传输所述第三驱动信号的第三信号线，所述显示面板包括第三金属层，所述第三金属层包括传输所述第二驱动信号的第一信号线。
CN202111526365.4A 2021-12-14 2021-12-14 显示面板 Active CN114284317B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202111526365.4A CN114284317B (zh) 2021-12-14 2021-12-14 显示面板
US17/622,851 US20240038156A1 (en) 2021-12-14 2021-12-21 Display panel
PCT/CN2021/139976 WO2023108709A1 (zh) 2021-12-14 2021-12-21 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111526365.4A CN114284317B (zh) 2021-12-14 2021-12-14 显示面板

Publications (2)

Publication Number Publication Date
CN114284317A CN114284317A (zh) 2022-04-05
CN114284317B true CN114284317B (zh) 2023-08-22

Family

ID=80872083

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111526365.4A Active CN114284317B (zh) 2021-12-14 2021-12-14 显示面板

Country Status (3)

Country Link
US (1) US20240038156A1 (zh)
CN (1) CN114284317B (zh)
WO (1) WO2023108709A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115064115A (zh) * 2022-07-01 2022-09-16 武汉华星光电半导体显示技术有限公司 显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109742131A (zh) * 2019-02-28 2019-05-10 上海天马微电子有限公司 显示面板及显示装置
CN110148610A (zh) * 2018-02-13 2019-08-20 三星显示有限公司 显示设备
CN112802873A (zh) * 2019-10-28 2021-05-14 乐金显示有限公司 发光显示面板
CN114093898A (zh) * 2021-11-25 2022-02-25 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102305442B1 (ko) * 2017-03-30 2021-09-28 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기 발광 표시 장치
CN110895915A (zh) * 2018-09-13 2020-03-20 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
KR20210057448A (ko) * 2019-11-12 2021-05-21 엘지디스플레이 주식회사 발광 표시 패널
CN111863892B (zh) * 2020-07-13 2022-08-23 武汉华星光电半导体显示技术有限公司 显示装置及其制备方法
CN112420794B (zh) * 2020-11-18 2023-04-14 京东方科技集团股份有限公司 显示基板和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110148610A (zh) * 2018-02-13 2019-08-20 三星显示有限公司 显示设备
CN109742131A (zh) * 2019-02-28 2019-05-10 上海天马微电子有限公司 显示面板及显示装置
CN112802873A (zh) * 2019-10-28 2021-05-14 乐金显示有限公司 发光显示面板
CN114093898A (zh) * 2021-11-25 2022-02-25 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
WO2023108709A1 (zh) 2023-06-22
CN114284317A (zh) 2022-04-05
US20240038156A1 (en) 2024-02-01

Similar Documents

Publication Publication Date Title
US20200211477A1 (en) Display substrate and driving method thereof
US11195897B2 (en) OLED array substrate and OLED display device
EP3331019B1 (en) Display device
US20180012950A1 (en) Organic light emitting diode display
US11037491B1 (en) Display panel and display device
US11482170B2 (en) Display panel and display device
US11437457B2 (en) Display substrate and display device
US20210391402A1 (en) Display Substrate, Preparation Method Therefor and Display Apparatus
US10985185B2 (en) Display panel and display device
US20230097504A1 (en) Display substrate and display device
US11600689B2 (en) Display substrate having a varying width power supply wire, display panel and display device having the same
KR20230140545A (ko) 어레이 기판, 그 표시 패널 및 표시 장치
US20220199734A1 (en) Display panel and display device
CN110610947A (zh) Tft阵列基板及oled面板
US20240164162A1 (en) Display panel and display apparatus
CN114284317B (zh) 显示面板
CN115226412A (zh) 显示面板及显示装置
CN115552625A (zh) 显示面板和显示装置
US20230180554A1 (en) Light emitting display device and manufacturing method thereof
US11972727B2 (en) Display substrate and display device
CN114616616B (zh) 一种显示基板及其制作方法、显示装置
KR20200076191A (ko) 표시장치
US11844255B2 (en) Display device having a second electrode layer connected to an auxiliary electrode layer, display panel and manufacturing method thereof
CN110649003A (zh) 半导体基板、阵列基板、逆变器电路及开关电路
US11837142B2 (en) Array substrate and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant