CN112802873A - 发光显示面板 - Google Patents

Abstract

提供了一种具有高分辨率的发光显示面板。该发光显示面板包括多个像素。多个像素中的每个像素包括：第一像素电路层，包括第一像素电路，第一像素电路具有第一层电极；第二像素电路层，包括第二像素电路，第二像素电路包括驱动晶体管和第二层电极；第一电容器，具有第一板和第二板，第一板包括第一层电极，第二板包括第二层电极；以及发光器件层，其包括电连接到设置在第二像素电路层中的驱动晶体管的发光器件。

Description

发光显示面板

相关申请的交叉引用

本申请要求于2019年10月28日提交的韩国专利申请第10-2019-0134397号的权益，该申请通过引用并入本文，如同在本文中完全阐述一样。

技术领域

本公开涉及一种发光显示面板。

背景技术

由于发光显示装置通过使用自发光器件显示图像，所以发光显示装置具有快速响应时间、低功耗和良好视角，因此，发光显示装置作为下一代显示装置受到许多关注。

构成发光显示装置的发光显示面板的多个像素中的每一个包括像素驱动电路。像素驱动电路基于驱动晶体管根据数据电压的开关控制从驱动电源流向发光器件的电流的电平，从而使发光器件发光。因此，发光显示装置显示特定图像。

在发光显示面板中，每个像素的发光器件中流动的电流可以基于由工艺偏差引起的驱动晶体管的阈值电压的偏差而变化。因此，即使当向发光显示面板的像素驱动电路供应相同的数据电压时，从驱动晶体管输出的电流也可能针对每个像素变化，由此，可能无法实现均匀的图像质量。因此，在每个像素驱动电路中包括用于补偿驱动晶体管的阈值电压的内部补偿电路。

近来，应用于移动电子设备、虚拟图像显示装置或头戴式显示装置的发光显示面板的分辨率逐渐提高。随着发光显示面板的分辨率逐渐提高，每个像素的尺寸逐渐减小。因此，难以在像素中形成(或放置)包括内部补偿电路的像素驱动电路，由此，难以制造高分辨率发光显示面板。

发明内容

因此，本公开旨在提供一种发光显示面板，该发光显示面板基本上避免了由于现有技术的限制和缺点导致的一个或多个问题。

本公开的一个方面旨在提供一种具有高分辨率的发光显示面板。

本公开的其它优点和特征将部分地在以下描述中阐述，并且部分地对于本领域普通技术人员在阅读以下内容后将变得显而易见，或可以从本公开的实践中获悉。本公开的目的和其它优点可以通过书面描述及其权利要求以及附图中具体指出的结构实现和获得。

为了实现这些和其它优点，并且根据本公开的目的，如本文中所体现和广泛描述的，提供了一种发光显示面板，该发光显示面板包括多个像素，其中多个像素中的每一个包括：第一像素电路层，第一像素电路层包括第一像素电路，第一像素电路具有第一层电极；第二像素电路层，第二像素电路层包括第二像素电路，第二像素电路包括驱动晶体管和第二层电极；第一电容器，第一电容器具有第一板和第二板，其中，第一板包括第一层电极，并且第二板包括第二层电极；以及发光器件层，其包括电连接到设置在第二像素电路层中的驱动晶体管的发光器件。

本公开还提供了一种显示装置，包括：显示面板，包括多个像素，其中，多个像素中的每一个包括：第一像素电路层，第一像素电路层包括第一像素电路，第一像素电路具有第一层电极；第二像素电路层，第二像素电路层包括第二像素电路，第二像素电路包括第二层电极，第二层电极与第一层电极一起构成第一电容器；以及发光器件层，发光器件层包括电连接到设置在第二像素电路层中的驱动晶体管的发光器件。

在根据本公开的发光显示面板中，包括在每个像素中的像素驱动电路可以实现为双层结构。因此，即使在因实现高分辨率而减小每个像素的尺寸的情况下，也可以在每个像素中充分地设置像素驱动电路，从而实现高分辨率发光显示面板。

应理解，本公开的前述一般描述以及以下详细描述均是示例性和解释性的，并且旨在提供对要求保护的本公开的进一步解释。

附图说明

本公开包括附图以提供对本公开的进一步理解，附图被并入并构成本申请的一部分，附图示出了本公开的实施例并且与说明书一起用于解释本公开的原理。在附图中：

图1是示意性地示出应用有根据本公开的实施例的发光显示面板的发光显示装置的图；

图2是应用于根据本公开的发光显示面板的像素的实施例的电路图；

图3是示出图2中所示的像素的层结构的剖视图；

图4是示出图3中所示的每个层的电路配置的图；

图5是示出图2中所示的第一像素电路的示例性图；

图6是示出包括图5中所示的第一像素电路的第一像素电路层的布局的示例性图；

图7是沿着图6中所示的线A-A’截取的剖视图；

图8是示出图2中所示的第二像素电路的示例性图；

图9是示出包括图8中所示的第二像素电路的第二像素电路层的布局的示例性图；

图10是沿着图9中所示的线B-B’截取的剖视图；

图11A和图11B是分别示出分别构成根据本公开的实施例的发光显示面板的第一像素电路层和第二像素电路层的分解剖视图；并且

图12是示出分别在图11A和图11B中示出的第一像素电路层和第二像素电路层彼此耦接的示例的剖视图。

具体实施方式

现在将详细参考本公开的示例性实施例，实施例的示例在附图中示出。尽可能地，在整个附图中相同的附图标记将用于指代相同或相似的部件。

将通过参考附图描述的以下实施例来阐述本公开的优点和特征及其实施方法。然而，本公开可以以不同的形式实现，并且应不被解释为限制于本文中所阐述的实施例。相反，提供这些实施例以使本公开变得透彻和完整，并将本公开的范围完全传达给本领域技术人员。此外，本公开仅由权利要求的范围限定。

用于描述本公开的实施例的附图中所公开的形状、尺寸、比率、角度和数量仅是示例，因此本公开不限于所列举的细节。在整个附图中类似的附图标记指代类似的元件。在以下描述中，当确定相关公知功能或配置的详细描述不必要地模糊了本公开的要点时，将省略该详细描述。在使用本说明书中描述的“包括”、“具有”和“包含”的情况下，除非使用“仅”，否则可以添加另一部件。除非相反地指代，否则单数形式的术语可以包括复数形式。

在解释元件时，尽管没有明确的描述，但是该元件被解释为包括误差范围。

在描述位置关系时，例如，当两个部件之间的位置关系被描述为“在～上”“在～上方”“在～下方”“在～附近”时，除非使用“恰好”或“直接”，否则一个或多个其它部件可以设置在该两个部件之间。

在描述时间关系时，例如，当时间顺序被描述为“在～之后”“随后”“接下来”和“在～之前”时，除非使用“恰好”或“直接”，否则可以包括不连续的情况。

将理解的是，尽管术语“第一”“第二”等在本文中用于描述各种元件，但这些元件不应由这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不偏离本公开的范围的情况下，第一元件可以被称为第二元件，类似地，第二元件可以被称为第一元件。

在描述本公开的元件时，可以使用诸如第一、第二、A、B、(a)、(b)等的术语。这些术语仅用于将对应元件与其它元件进行区别，并且对应元件不被这些术语限制其本质、顺序和优先级。将理解的是，当一元件或层被称为在另一元件或层“上”或“连接到”另一元件或层时，其可以直接在另一元件或层上或直接连接到另一元件或层，或者可以存在中间元件或层。另外，应当理解，当一元件设置在另一元件上或下时，这可以表示元件被设置成彼此直接接触的情况，但也可以表示元件被设置成不彼此直接接触。

术语“至少一个”应被理解为包括一个或多个相关所列元件的任意和所有组合。例如，“第一元件、第二元件和第三元件中的至少一个”的含义表示从两个或更多个第一元件、第二元件和第三元件中提出的所有元件的组合以及第一元件、第二元件和第三元件。

如本领域技术人员能够充分理解的，本公开的各种实施例的特征可以部分地或全部地彼此耦合或结合，并且可以以各种方式彼此相互操作并在技术上驱动。本公开的实施例可以彼此独立地实施，或可以以依赖关系一起实施。

图1是示意性地示出应用有根据本公开的实施例的发光显示面板的发光显示装置的图。

如图1所示，应用有根据本公开的实施例的发光显示面板的发光显示装置可以包括发光显示面板100、时序控制器400、数据驱动器300和栅极驱动器200。

发光显示面板100可以包括基板、在基板上限定的显示区域AA以及围绕显示区域AA的非显示区域IA。

基板可以是基底基板(或基底层)并且可以包括塑料材料或玻璃材料。根据实施例的基板可以具有平面四方形状、各角部以特定曲率半径倒圆的四方形状或者包含至少七个边的非四方形状。这里，具有非四方形状的基板可以包括至少一个突起部或至少一个凹口部。

根据实施例的基板可以包括彩色聚酰亚胺材料。例如，包括聚酰亚胺材料的基板可以通过固化聚酰亚胺树脂而形成，该聚酰亚胺树脂被涂覆为在相对较厚的载体基板中设置的释放层的前表面上具有特定厚度。在这种情况下，可以通过激光释放工艺将释放层释放来将载体基板与该基板分离。根据实施例的基板可以进一步包括相对于厚度方向Z耦接到基板的后表面的背板。背板可以将基板保持在平面状态。根据实施例的背板可以包括塑料材料，例如，可以包括聚对苯二甲酸乙二醇酯。背板可以层叠在与载体基板分离的基板的后表面上。

根据另一实施例，基板可以是柔性玻璃基板。例如，包括玻璃材料的基板可以是具有100μm以下厚度的薄玻璃基板，或可以是通过在制造工艺完成后执行的基板蚀刻工艺被蚀刻为具有100μm以下厚度的载体玻璃基板。

在显示区域AA中可以设置有多条初始化电压线IVL、多条扫描控制线SCL、多条发光控制线ECL、多条数据线DL、多条像素驱动电压线PL、公共电极层以及多个像素P。

多条初始化电压线IVL可以在与第一方向X相交的第二方向Y上延伸得很长，并且可以在第一方向X上彼此隔开。这里，第一方向X可以是与基板的横向平行的方向并且第二方向Y可以是与基板的纵向平行的方向。然而，本公开不限于此，第一方向X可以是与基板的纵向平行的方向并且第二方向Y可以是与基板的横向平行的方向。多条初始化电压线IVL中的每一条可以将从数据驱动器300或电源电路供应的初始化电压传输到多个像素中的对应像素。

多条扫描控制线SCL可以在第一方向X上延伸得很长并且可以分别邻近多条发光控制线ECL设置。多条扫描控制线SCL中的每一条可以将从栅极驱动器200供应的扫描控制信号传输到多个像素中的对应像素。

多条发光控制线ECL可以在第一方向X上延伸得很长并且可以与多条扫描控制线SCL平行设置。多条发光控制线ECL中的每一条可以将从栅极驱动器200供应的发光控制信号传输到多个像素中的对应像素。

多条数据线DL可以在第二方向Y上延伸得很长并且可以在第一方向X上彼此隔开。多条数据线DL中的每一条可以将从数据驱动器300供应的数据电压传输到多个像素中的对应像素。

多条像素驱动电压线PL可以分别与多条数据线DL平行设置。多条像素驱动电压线PL中的每一条可以将从数据驱动器300或电源电路供应的像素驱动电压传输到多个像素中的对应像素。

根据实施例的多条像素驱动电压线PL中的每一条可以设置成对应于在第一方向X上各自彼此相邻设置的两个像素。也就是说，一条像素驱动电压线PL可以设置成由在第一方向X上彼此相邻设置的两个像素共享。

公共电极层可以设置在整个显示区域AA中。公共电极层可以将从数据驱动器300或电源电路供应的公共电压Vss传输到多个像素。在显示区域AA中可以设置与公共电极层电连接的至少一条公共电源线。

多个像素P中的每一个可以设置于显示区域AA中限定的像素区域中，并且可以电连接到穿过像素区域或邻近像素区域设置的对应初始化电压线IVL、对应扫描控制线SCL、对应发光控制线ECL、对应数据线DL、像素驱动电压线PL以及公共电极层。

在这种情况下，为了实现具有高分辨率的发光显示面板100，扫描控制线SCL和发光控制线ECL中的每一条可以设置成穿过或经过像素区域，并且初始化电压线IVL、数据线DL和像素驱动电压线PL中的每一条可以设置在像素区域的外部。另外，在第一方向X上彼此相邻设置的两个像素可以相对于像素驱动电压线PL具有对称结构。

根据实施例的像素P可以在显示区域AA中设置成条纹结构。在这种情况下，一个单位像素可以包括红色像素、绿色像素和蓝色像素，此外，还可以包括白色像素。

根据另一实施例，像素P可以在显示区域AA中设置成具有Pentile结构。在这种情况下，一个单位像素可以包括至少一个红色像素、至少两个绿色像素和至少一个蓝色像素，这些像素排列成一维地具有多边形形状。例如，具有Pentile结构的一个单位像素可以设置成使得一个红色像素、两个绿色像素和一个蓝色像素排列成一维地具有八边形形状，在这种情况下，蓝色像素可以包括具有相对最大尺寸的开口区域(或发光区域)并且绿色像素可以包括具有相对最小尺寸的开口区域。

多个像素P中的每一个可以按初始化时段、采样时段和发光时段的顺序操作，以发射具有与通过对应的数据线DL供应的数据电压相对应的亮度的光。

非显示区域IA可以沿着基板的边缘设置以围绕显示区域AA。非显示区域IA中的一个非显示区域可以包括焊盘部。

焊盘部可以设置在基板的一个非显示区域中，并且可以电连接到沿第二方向Y设置于显示区域AA中的线。另外，焊盘部可以电连接到数据驱动器300。

时序控制器400可以基于发光显示面板100的驱动使输入视频数据Idata对准，以生成像素数据Pdata，基于时序同步信号TSS生成数据控制信号DCS，并将像素数据Pdata和数据控制信号DCS提供给数据驱动器300。

时序控制器400可以基于时序同步信号TSS生成包含栅极起始信号和多个栅极移位时钟的栅极控制信号GCS，并且可以将栅极控制信号GCS提供给栅极驱动器200。栅极控制信号GCS可以经由焊盘部被提供到栅极驱动器200。

数据驱动器300可以经由焊盘部连接到设置于发光显示面板100中的多条数据线DL。数据驱动器300可以通过使用数据控制信号DCS和从时序控制器400提供的多个基准伽马电压将像素数据Pdata转换成模拟数据电压，并可以将转换的数据电压提供给相应的数据线DL。

栅极驱动器200可以基于从时序控制器400提供的栅极控制信号GCS分别对应于多个像素P中的每个像素的初始化时段、采样时段和发光时段生成初始化控制信号、扫描控制信号和发光控制信号，并且可以将初始化控制信号、扫描控制信号和发光控制信号提供给多个像素P。

根据实施例的栅极驱动器200可以生成具有相同周期和顺序移相的发光控制信号，并且可以将发光控制信号提供给多条发光控制线ECL。

可以通过制造每个像素P的薄膜晶体管(TFT)的工艺将根据实施例的栅极驱动器200设置在基板的左非显示区域和/或右非显示区域中。

例如，栅极驱动器200可以设置在基板的左非显示区域中，并且可以基于单级馈电方法将发光控制信号供应到每条发光控制线ECL的一端。

作为另一示例，栅极驱动器200可以设置在基板的左非显示区域和右非显示区域中的每一个中，并且可以基于双馈方法将发光控制信号供应到每条发光控制线ECL的两端。

图2是应用于根据本公开的发光显示面板的像素的实施例的电路图，图3是示出图2中所示的像素的层结构的剖视图，图4是示出图3中所示的每个层的电路构成的图。

如图2至图4所示，应用于根据本公开的发光显示面板的像素P可以包括：像素驱动电路层130，其包含像素驱动电路PDC；发光器件层170，其包含电连接到像素驱动电路PDC的发光器件ED；以及平坦化层160，其设置在像素驱动电路层130与发光器件层170之间。

像素驱动电路层130可以包括包含第一像素电路PC1的第一像素电路层110和包含第二像素电路PC2的第二像素电路层120。

首先，根据实施例的第一像素电路层110可以包括基板10、第一像素电路PC1、用于将发光控制信号传输到第一像素电路PC1的发光控制线ECL、用于将数据电压传输到第一像素电路PC1的数据线DL以及用于将第n扫描控制信号传输到第一像素电路PC1的第n扫描控制线SCL(n)。

发光控制线ECL可以平行于第一方向X设置在像素P中。

像素驱动电压线PL可以平行于第二方向Y设置在像素P中。

数据线DL可以平行于第二方向Y设置在像素P的一个边缘处。根据实施例的数据线DL可以设置在像素P的一个边缘处以一维地与设置在第一像素电路层110中的像素驱动电压线PL重叠或不重叠。例如，数据线DL可以设置在像素P的一个边缘处以与设置在第一像素电路层110中的像素驱动电压线PL重叠。

第n扫描控制线SCL(n)可以设置在像素P中并且可以与发光控制线ECL隔开并平行于发光控制线ECL。根据实施例的第n扫描控制线SCL(n)可以设置在像素P中以一维地与设置在第一像素电路层110中的发光控制线ECL重叠或不重叠。

第一像素电路PC1可以存储通过数据线DL供应的数据电压和第二像素电路PC2中包括的驱动晶体管Tdr的阈值电压，并且可以控制发光器件ED的发光时序。

根据实施例的第一像素电路PC1可以包括：包含第一端子C1a的第一电容器C1；包含连接到发光控制线ECL的栅极和连接到像素驱动电压线PL的第一端子的第一晶体管T1；包含连接到第n-2扫描控制线SCL(n-2)的栅极和连接到第一电容器C1的第一端子C1a的第一端子的第二晶体管T2；包含连接到第n扫描控制线SCLn的栅极、连接到数据线DL的第一端子和连接到第二晶体管T2的第一端子的第二端子的第三晶体管T3；以及包含连接到第一晶体管T1的第一端子的第一端子C2a和连接到第一电容器C1的第一端子C1a的第二端子C2b的第二电容器C2。在以下描述中，第二电容器C2的第一端子C2a可以被称为第一电极C2a，第二电容器C2的第二端子C2b可以被称为第二电极C2b，第一电容器C1的第一端子C1a可以被称为第三电极C1a，第一电容器C1的第二端子C1b可以被称为第四电极C1b。

首先，第一晶体管T1可以基于通过发光控制线ECL供应的发光控制信号导通，当第一晶体管T1导通时，电流可以流过驱动晶体管Tdr和发光器件ED，因此发光器件ED可以发光。

根据实施例的第一晶体管T1可以包括连接到发光控制线ECL的第一栅极、连接到驱动晶体管Tdr的第一端子的第二端子和连接到第二电容器C2的第一端子。在以下描述中，在第一晶体管T1至第五晶体管T5的栅极应相互区别的情况下，栅极可以被称为第一栅极至第五栅极。另外，驱动晶体管Tdr的栅极可以被称为驱动栅极。

驱动晶体管Tdr的第一端子可以是源极，其第二端子可以是漏极。第一晶体管T1可以基于通过发光控制线ECL供应的发光控制信号导通，因此，电流可以在第一晶体管T1、驱动晶体管Tdr和发光器件ED中流动。

随后，第二晶体管T2可以基于通过多条扫描控制线SCL中的第n-2扫描控制线SCL(n-2)供应的第二扫描控制信号导通或截止。当第二晶体管T2导通时，通过数据线DL供应的数据电压或感测电压可以充入至第一电容器C1和第二电容器C2中的至少一个中。

根据实施例的第二晶体管T2可以包括连接到第n-2扫描控制线SCL(n-2)的第二栅极、连接到第三晶体管T3的第二端子的第一端子以及连接到第一晶体管T1的第二端子的第二端子。

随后，第三晶体管T3可以基于通过多条扫描控制线SCL中的第n扫描控制线SCL(n)供应的第n扫描控制信号导通或截止。当第三晶体管T3导通时，通过数据线DL供应的数据电压或感测电压可以充入至第一电容器C1和第二电容器C2中的至少一个中。

根据实施例的第三晶体管T3可以包括连接到第n扫描线SCL(n)的第三栅极、连接到数据线DL的第一端子以及连接到第二晶体管T2的第一端子的第二端子。

第一晶体管T1至第三晶体管T3中的每一个可以包括包含非晶硅材料、多晶硅材料或氧化物半导体材料的半导体层，并且可以是包含掺杂有P型杂质的半导体层的P型TFT，而不限于此，并且可以是包含掺杂有N型杂质的半导体层的N型TFT。也就是说，在图2中，示出了包括多个P型TFT的像素驱动电路PDC，但像素驱动电路PDC可以包括多个N型TFT。也就是说，在图2中，示出了包括多个P型TFT的像素驱动电路PDC，并且像素驱动电路PDC可以构成有多个N型TFT。

多晶硅材料可以在强偏压应力方面具有良好的可靠性，并且可以具有高电子迁移性。因此，根据实施例的第一晶体管T1至第三晶体管T3中的每一个可以包括包含具有掺杂有P型杂质的多晶硅材料的半导体层的P型TFT。

随后，第一电容器C1可以存储通过初始化电压线IVL供应的初始化电压。另外，第一电容器C1可以与第二电容器C2一起存储补偿驱动晶体管Tdr的特性变化的电压。

根据实施例的第一电容器C1的第三电极C1a可以连接到第三晶体管T3的第二端子、第二电容器C2的第二电极C2b和第二晶体管T2的第一端子。

第一电容器C1的第四电极C1b可以连接到第四晶体管T4的第二端子和驱动晶体管Tdr的栅极。

在这种情况下，第一电容器C1的第三电极C1a可以被包括在第一像素电路层110中，第一电容器C1的第四电极C1b可以被包括在第二像素电路层120中。

也就是说，在本公开中，第一电容器C1可以通过使用包括在第一像素电路层110中的第三电极C1a和包括在第二像素电路层120中的第四电极C1b产生电容。因此，对于第一电容器C1，第一像素电路层110或第二像素电路层120可以不需要额外的区域。

为了提供附加描述，在像素驱动电路PDC中第一电容器C1的区域的比重可以较大。因此，当第一电容器C1应被包括在第一像素电路层110或第二像素电路层120中时，应确保第一电容器C1较宽的区域，因此，对于像素驱动电路PDC，第一像素电路层110或第二像素电路层120的区域应扩大。

然而，在本公开中，如上所述，第一电容器C1可以通过包括在第一像素电路层110中的第三电极C1a和包括在第二像素电路层120中的第四电极C1b而形成。因此，对于第一电容器C1，第一像素电路层110或第二像素电路层120可以不需要额外的区域，因此，第一像素电路层110或第二像素电路层120的区域可以减小。

此外，因为包括在第二像素电路层120中的第四电极C1b可以用作用于阻挡电场或光的阻挡层，因此可以减小寄生电容，并且可以防止诸如二维(2D)串扰的缺陷。

最后，第二电容器C2可以存储驱动晶体管Tdr的驱动栅极和源极之间的差电压。另外，第二电容器C2可以与第一电容器C1一起存储用于补偿驱动晶体管Tdr的特性变化的电压。也就是说，通过使用第一电容器C1和第二电容器C2，通过数据线DL供应的数据电压、通过初始化电压线IVL供应的初始化电压和驱动晶体管Tdr的阈值电压可以被存储在第一像素电路PC1和第二像素电路PC2中。

因此，发光器件ED可以发出具有与数据电压相对应的亮度的光，而不论驱动晶体管Tdr的阈值电压的变化如何。

根据实施例的第二电容器C2的第一电极C2a可以连接到第一晶体管T1的第一端子，第二电容器C2的第二电极C2b可以连接到第三晶体管T3的第二端子、第一电容器C1的第三电极C1a和第二晶体管T2的第一端子。

第一像素电路层110中包括的第一晶体管T1的第二端子可以通过连接线CL1电连接到第二像素电路层120中包括的驱动晶体管Tdr的第一端子。

第一像素电路层110中包括的第n-2扫描控制线SCL(n-2)可以通过扫描连接线CL2连接到第二像素电路层120中包括的第n-2扫描控制线SCL(n-2)。在这种情况下，扫描连接线CL2可以设置在显示区域AA中，此外，可以设置在非显示区域IA中。另外，至少一条扫描连接线CL2可以仅设置在非显示区域IA中，或者至少一条扫描连接线CL2可以仅设置在显示区域AA中。或者，至少两条扫描连接线CL2可以设置在显示区域AA和非显示区域IA中。

其次，第二像素电路层120可以设置在第一像素电路层110的顶面(或表面)上。

根据实施例的第二像素电路层120可以包括第二像素电路PC2、用于将初始化电压传输到第二像素电路PC2的初始化电压线IVL以及用于将第n-2扫描控制信号传输到第二像素电路PC2的第n-2扫描控制线SCL(n-2)。

初始化电压线IVL可以平行于数据线DL设置在像素P中。通过初始化电压线IVL供应的初始化电压可以将第一电容器C1、第二电容器C2和发光器件ED初始化。

第n-2扫描控制线SCL(n-2)可以设置在像素P中，并且可以平行于发光控制线ECL并与发光控制线ECL隔开。根据实施例的第n-2扫描控制线SCL(n-2)可以设置在像素P中以一维地与设置在第一像素电路层110中的发光控制线ECL重叠或不重叠。

此外，第n-2扫描控制线SCL(n-2)可以设置在像素P中以一维地与设置在第一像素电路层110中的第n-2扫描控制线SCL(n-2)重叠或不重叠。

第二像素电路PC2可以向发光器件ED供应与通过数据线DL供应的数据电压相对应的电流。

根据实施例的第二像素电路PC2可以包括：驱动晶体管Tdr，其包括连接到第四电极C1b的驱动栅极、连接到第一晶体管T1的第二端子的第一端子和连接到发光器件ED的第二端子；第四晶体管T4，其包括连接到第n-2扫描控制线SCL(n-2)的第四栅极、连接到初始化电压线IVL的第一端子和连接到第四电极C1b的第二端子；以及第五晶体管T5，其包括连接到第n-2扫描控制线SCL(n-2)的第五栅极、连接到初始化电压线IVL的第一端子和连接到驱动晶体管Tdr的第二端子的第二端子。

首先，驱动晶体管Tdr可以将基于从第一像素电路PC1供应的数据电压对应于栅极-源极电压的电流传输到发光器件ED。

根据实施例的驱动晶体管Tdr可以包括连接到第一晶体管T1的第二端子的第一端子、连接到发光器件ED的第二端子和连接到第一电容器C1的第四电极C1b的驱动栅极。

驱动晶体管Tdr的第一端子可以是源极，驱动晶体管Tdr的第二端子可以是漏极。驱动晶体管Tdr可以基于栅极-源极电压导通，因此，基于数据电压对应于栅极-源极电压的电流可以在第一晶体管T1、驱动晶体管Tdr和发光器件ED中流动。

随后，第四晶体管T4可以基于通过第n-2扫描控制线SCL(n-2)供应的第n-2扫描控制信号导通或截止。当第四晶体管T4导通时，通过初始化电压线IVL供应的初始化电压可以充入至第一电容器C1和第二电容器C2中的至少一个中。

根据实施例的第四晶体管T4可以包括连接到第n-2扫描控制线SCL(n-2)的第四栅极、连接到初始化电压线IVL的第一端子和连接到驱动晶体管Tdr的驱动栅极的第二端子。第四晶体管T4的第二端子可以连接到第一电容器C1的第四电极C1b。也就是说，第一电容器C1的第四电极C1b可以连接到第四晶体管T4的第二端子和驱动晶体管Tdr的驱动栅极。

随后，第五晶体管T5可以基于通过第n-2扫描控制线SCL(n-2)供应的第n-2扫描控制信号导通或截止。当第五晶体管T5导通时，通过初始化电压线IVL供应的初始化电压可以通过第五晶体管T5供应到发光器件ED。因此，发光器件ED可以被初始化至初始化电压。

根据实施例的第五晶体管T5可以包括连接到第n-2扫描控制线SCL(n-2)的第五栅极、连接到初始化电压线IVL的第一端子和连接到驱动晶体管Tdr的第二端子的第二端子。第五晶体管T5的第二端子可以连接到驱动晶体管Tdr的第二端子和发光器件ED。

驱动晶体管Tdr、第四晶体管T4和第五晶体管T5中的每一个可以包括包含非晶硅材料、多晶硅材料或氧化物半导体材料的半导体层，并且可以是包含掺杂有P型杂质的半导体层的P型TFT，但不限于此，并且可以是包含掺杂有N型杂质的半导体层的N型TFT。也就是说，在图2中，示出了包括多个P型TFT的像素驱动电路PDC，但像素驱动电路PDC可以包括多个N型TFT。也就是说，在图2中，示出了包括多个P型TFT的像素驱动电路PDC，并且像素驱动电路PDC可以配置有多个N型TFT。

多晶硅材料可以在强偏压应力方面具有良好的可靠性，并且可以具有高电子迁移性。因此，根据实施例的驱动晶体管Tdr、第四晶体管T4和第五晶体管T5中的每一个可以包括包含具有掺杂有P型杂质的多晶硅材料的半导体层的P型TFT。

最后，如上所述，第一电容器C1可以存储通过初始化电压线IVL供应的初始化电压。另外，第一电容器C1可以与第二电容器C2一起存储用于补偿驱动晶体管Tdr的特性变化的电压。

根据实施例的第一电容器C1的第三电极C1a可以连接到第三晶体管T3的第二端子、第二电容器C2的第二电极C2b和第二晶体管T2的第一端子。

第一电容器C1的第四电极C1b可以连接到第四晶体管T4的第二端子和驱动晶体管Tdr的驱动栅极。

在这种情况下，第一电容器C1的第三电极C1a可以设置在第一像素电路层110中，第一电容器C1的第四电极C1b可以设置在第二像素电路层120中。

也就是说，在本公开中，第一电容器C1可以通过使用第一像素电路层110中包括的第三电极C1a和第二像素电路层120中包括的第四电极C1b产生电容。因此，对于第一电容器C1，第一像素电路层110或第二像素电路层120可以不需要额外的区域。

发光器件层170可以包括发光器件ED和堤部图案BNK，该发光器件ED电连接到第二像素电路PC2并基于从第二像素电路PC2供应的电流发光。

根据实施例的发光器件ED可以包括连接到像素驱动电路PDC的像素驱动电极AE(称为阳极)、形成在像素驱动电极AE上的发光层EL以及电连接到发光层EL的公共电极层CE(称为阴极)。

像素驱动电极AE可以设置在像素P的开口区域中，并且可以电连接到第二像素电路PC2中包括的驱动晶体管Tdr的第二端子。

根据实施例的像素驱动电极AE可以包括反射率高的金属材料。例如，像素驱动电极AE可以形成为诸如铝(Al)和钛(Ti)的叠层结构(钛/铝/钛(Ti/Al/Ti))、铝(Al)和铟锡氧化物(ITO)的叠层结构(铟锡氧化物/铝/铟锡氧化物(ITO/Al/ITO))、APC(银/钯/铜(Ag/Pd/Cu))合金、或APC合金和ITO的叠层结构(ITO/APC/ITO)的多层结构，或者可以包括包含选自Ag、Al、钼(Mo)、金(Au)、镁(Mg)、钙(Ca)和钡(Ba)中的一种材料或两种以上材料的合金材料的单层结构。

像素驱动电极AE的边缘可以被堤部图案BNK覆盖。堤部图案BNK可以设置在除了像素P的开口区域之外的像素区域中，并且可以覆盖像素驱动电极AE的边缘。因此，可以限定像素P的开口区域。

根据实施例的堤部图案BNK可以将像素P的开口区域限定为Pentile结构或条纹结构。

根据实施例的发光层EL可以形成在基板10的整个显示区域AA中以覆盖像素驱动电极AE和堤部图案BNK。

根据实施例的发光层EL可以包括用于发射白光的两个以上的发光部分。例如，根据实施例的发光层EL可以包括第一发光部分和第二发光部分，用于基于第一光和第二光的组合发出白光。这里，第一发光部分可以发射第一光并且可以包括蓝色发光部分、绿色发光部分、红色发光部分、黄色发光部分和黄绿色发光部分中的一者。第二发光部分可以包括蓝色发光部分、绿色发光部分、红色发光部分、黄色发光部分和黄绿色发光部分中的发射与第一光具有补色关系的第二光的发光部分。

根据另一实施例，发光层EL可以包括蓝色发光部分、绿色发光部分和红色发光部分中的一者，用于发射与像素P中设置的颜色相对应的彩色光。例如，根据另一实施例的发光层EL可以包括有机发光层、无机发光层和量子点发光层中的一者，或者可以包括有机发光层(或无机发光层)和量子点发光层的叠层结构或组合结构。

另外，根据实施例的发光器件ED可以进一步包括用于提高发光效率和/或发光层EL的寿命的功能层。

公共电极层CE可以形成为电连接到发光层EL。公共电极层CE可以形成在基板10的整个显示区域AA中并且可以共同连接到设置于每个像素区域PA中的发光层EL。

根据实施例的公共电极层CE可以包括可以透射光的透明导电材料、透明金属或半透射导电材料。当公共电极层CE包括半透射导电材料时，可以基于微腔提高从发光器件ED发出的光的发射效率。根据实施例的半透射导电材料可以包括Mg、Ag或Mg和Ag的合金。另外，可以在公共电极层CE上进一步形成用于调节从发光器件ED发出的光的折射率从而提高光的发射效率的盖层。

根据另一实施例，发光层EL可以包括实现为集成电路(IC)型的微型发光二极管器件。微型发光二极管器件可以包括电连接到像素驱动电极AE的第一端子和电连接到公共电极层CE的第二端子。

根据实施例的像素P可以进一步包括覆盖第二像素电路层120的平坦化层160和覆盖发光器件层170的封装层190。

平坦化层160可以设置在基板10上以覆盖第二像素电路层120并且可以在第二像素电路层120上提供平坦表面。

发光器件层170可以设置在平坦化层160上。在这种情况下，发光器件层170的像素驱动电极AE可以通过设置在平坦化层160中的电极接触孔电连接到第二像素电路PC2的驱动晶体管Tdr的第二端子。

封装层190可以形成在基板10上以围绕发光器件层170。封装层190可以防止氧气或水渗透到发光器件ED中。

根据实施例的封装层190可以包括用于防止或最小化氧气或水的渗透的至少一个无机层以及覆盖制造工艺中出现的颗粒的有机层。例如，封装层190可以包括第一无机层、第一无机层上的有机层和有机层上的第二无机层。

另外，根据本公开的实施例的像素P可以进一步包括与堤部图案BNK重叠的黑矩阵和设置在开口区域中的波长转换层。

黑矩阵可以设置在封装层190上以与堤部图案BNK重叠。

根据实施例的波长转换层可以包括滤色器，设置在与像素P的开口区域重叠的封装层190上以仅透射从发光器件ED入射的白光的设置在像素P中的颜色波长。例如，波长转换层可以仅透射红色、绿色或蓝色的波长。当发光器件ED的发光层EL包括发射红色光、绿色光和蓝色光的发光层时，波长转换层可以省略。

根据本公开的实施例的像素P可以进一步包括阻挡膜和光路控制层。

阻挡膜可以通过使用粘合层附接在封装层190上。阻挡膜可以初步防止氧气或水的渗透并且可以包括水蒸气透过率低的材料。

光路控制层可以控制入射光的路径。

根据实施例的光路控制层可以包括多个折射层。多个折射层可以具有不同的折射率。光路控制层可以具有高折射层和低折射层交替层叠的结构。根据实施例的光路控制层可以改变入射光的路径以使因视角导致的色移现象最小化。

根据另一实施例，光路控制层可以是偏振层。偏振层可以将由设置于像素P中的TFT和/或线反射的外部光改变至圆偏振光，从而提高可见度和对比度。

下面将描述根据本公开的实施例的像素的操作。

根据本公开的实施例的像素P可以在初始化时段、布线时段和发光时段中操作。例如，应用有根据本公开的实施例的发光显示面板的发光显示装置的一帧可以包括：用于将驱动晶体管Tdr的驱动栅极初始化的初始化时段；用于存储各自对应于驱动晶体管Tdr的特征值(例如，阈值电压)的采样电压和数据电压的布线时段；以及用于通过对应于数据电压的电流使发光器件ED发光的发光时段。

在初始化/采样时段中，可以将低电压施加到第n-2扫描控制线SCL(n-2)，因此，第二晶体管T2、第四晶体管T4和第五晶体管T5可以导通。在这种情况下，驱动晶体管Tdr可以作为二极管操作，因此，第三晶体管T3的第二端子与第二晶体管T2的第一端子之间的节点(即，第一节点n1)的电压可以是初始化电压Vinit和驱动晶体管Tdr的阈值电压Vth的和的和电压。因此，阈值电压Vth可以存储在电容器C1中。

在布线时段中，可以将低电压施加到第n扫描控制线SCL(n)，因此，第三晶体管T3可以导通。在这种情况下，第一节点n1的电压可以是通过数据线DL供应的数据电压Vdata。另外，连接到驱动晶体管Tdr的驱动栅极的节点(即，第三节点n3)的电压可以是数据电压Vdata与阈值电压Vth之间的差电压。

在发光时段中，可以将低电压施加到发光控制线ECL，因此，第一晶体管T1可以导通。在这种情况下，供应到发光器件ED的电流可以与驱动晶体管Tdr的栅极-源极电压Vgs与阈值电压Vth的差电压的平方成比例。在发光时段中，驱动晶体管Tdr的栅极电压(即，第三节点n3的电压)可以是数据电压Vdata与阈值电压Vth之间的差电压(＝Vdata-Vth)，并且驱动晶体管Tdr的源极电压可以是通过像素驱动电压线PL施加的像素驱动电压Vdd。因此，供应到发光器件ED的电流可以与数据电压Vdata与像素驱动电压Vdd之间的差电压(＝Vdd-Vdata)的平方成比例。

也就是说，根据本公开，供应到发光器件ED的电流可以与驱动晶体管Tdr的阈值电压Vth无关，并且可以仅由像素驱动电压Vdd和数据电压Vdata确定。

因此，根据本公开，即使当驱动晶体管Tdr劣化从而导致驱动晶体管Tdr的阈值电压Vth变化，供应到发光器件ED的电流可以不受阈值电压Vth的变化的影响。因此，根据本公开，电流可以仅由数据电压Vdata控制，而不论驱动晶体管Tdr的阈值电压Vth的变化量如何。

图5是示出图2中所示的第一像素电路的示例性图，图6是示出包括图5中所示的第一像素电路的第一像素电路层的布局的示例性图，图7是沿着图6中所示的线A-A’截取的剖视图。也就是说，图5示出了一个像素中包括的第一像素电路，图6示出了一个像素中的第一像素电路层的水平结构，图7示出了一个像素中的第一像素电路层的垂直结构。

如图5至图7所示，在根据本公开的实施例的发光显示面板100的像素P中，第一像素电路层110可以包括基板10、第一缓冲层111、形成在基板10的对应于第一晶体管T1至第三晶体管T3的区域中的第一半导体层112、覆盖第一半导体层112的第一栅极绝缘层113、在第一栅极绝缘层113的对应于第一晶体管T1至第三晶体管T3的区域中形成为岛状的第一栅极层114、覆盖第一栅极层114的第一钝化层115、在第一钝化层115上形成为岛状的第一电极C2a、覆盖第一电极C2a的第二钝化层116、在第二钝化层116上形成为岛状的第一层电极DCE、覆盖第一层电极DCE的第三钝化层(下文中称为下端钝化层)117以及在下端钝化层117上形成为岛状并连接到第二像素电路层120的第一连接部CL1a。第一连接部CL1a可以被包括在第一连接层118中。第一层电极DCE可以执行配置第一电容器C1的第三电极C1a的功能和配置第二电容器C2的第二电极C2b的功能。也就是说，在本公开中，第一层电极DCE可以是第二电极C2b，或者可以是第三电极C1a。

首先，基板10可以包括显示区域AA和非显示区域IA，并且多个像素P可以设置在显示区域AA中，图5至图7示出了一个像素。

第一缓冲层111可以设置在基板10上，用于防止水的渗透或者提高与第一半导体层112的粘合力。

第一缓冲层111可以包括有机材料或无机材料并且可以由至少两层形成。

第一半导体层112可以设置在设置有第一晶体管T1至第三晶体管T3的区域中。第一半导体层112可以包括多晶硅材料。

根据实施例的第一半导体层112可以包括彼此隔开的第一沟道区域CA1、第二沟道区域CA2和第三沟道区域CA3，此外，可以包括分别设置在第一沟道区域CA1至第三沟道区域CA3的两端的多个高浓度掺杂区域。

第一沟道区域CA1至第三沟道区域CA3可以分别用作第一晶体管T1至第三晶体管T3的半导体层。

高浓度掺杂区域可以包括金属特性并且可以用作第一晶体管T1至第三晶体管T3中的每一个的第一端子或第二端子。

例如，在图7中，设置到第一沟道区域CA1的左侧的高浓度掺杂区域可以是第一晶体管T1的第一端子，并且设置到第一沟道区域CA1的右侧的高浓度掺杂区域可以是第一晶体管T1的第二端子。

此外，在图7中，设置到第二沟道区域CA2的左侧的高浓度掺杂区域可以是第二晶体管T2的第二端子，并且设置到第二沟道区域CA2的右侧的高浓度掺杂区域可以是第二晶体管T2的第一端子。

此外，在图7中，设置到第三沟道区域CA3的左侧的高浓度掺杂区域可以是第三晶体管T3的第二端子，并且设置到第三沟道区域CA3的右侧的高浓度掺杂区域可以是第三晶体管T3的第一端子。

也就是说，如上面参考图2所述，第一晶体管T1的第一端子可以连接到像素驱动电压线PL，第一晶体管T1的第二端子可以连接到第二晶体管T2的第二端子，并且第二晶体管T2的第一端子可以连接到第三晶体管T3的第二端子。

特别地，如图2、5、7所示，第一晶体管T1的第二端子可以连接到第二晶体管T2的第二端子，将第一晶体管T1的第二端子连接到第二晶体管T2的第二端子的部分可以被称为第二节点n2。

第二节点n2可以连接到用于将第二节点n2连接到第二像素电路层120中包括的驱动晶体管Tdr的第一端子的第一连接部CL1a。

随后，第一栅极绝缘层113可以形成在整个基板10上以覆盖第一半导体层112。根据实施例的第一栅极绝缘层113可以包括硅氧化物(SiOx)、硅氮化物(SiNx)或其多层。

随后，第一栅极层114可以在第一栅极绝缘层113上设置为独立图案形状(例如，岛状)。第一栅极层114可以包括设置在与第一沟道区域CA1重叠的区域中的第一栅极Gate1、设置在与第二沟道区域CA2重叠的区域中的第二栅极Gate2和设置在与第三沟道区域CA3重叠的区域中的第三栅极Gate3。

第一栅极Gate1、设置到第一沟道区域CA1的左侧的高浓度掺杂区域和设置到第一沟道区域CA1的右侧的高浓度掺杂区域可以构成第一晶体管T1。第二栅极Gate2、设置到第二沟道区域CA2的左侧的高浓度掺杂区域和设置到第二沟道区域CA2的右侧的高浓度掺杂区域可以构成第二晶体管T2。第三栅极Gate3、设置到第三沟道区域CA3的左侧的高浓度掺杂区域和设置到第三沟道区域CA3的右侧的高浓度掺杂区域可以构成第三晶体管T3。

第一栅极层114可以包括诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的一种或包含其合金的单层或多层。

随后，第一钝化层115可以形成在整个基板10上以覆盖第一栅极层114。第一钝化层115可以包括SiOx、SiNx或其多层。

随后，第二电容器C2的第一电极C2a可以在第一钝化层115上设置为图案形状(例如，岛状)。第一电极C2a可以包括诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的一种或包含其合金的单层或多层。

随后，第二钝化层116可以形成在整个基板10上以覆盖第一电极C2a。第二钝化层116可以包括SiOx、SiNx或其多层。

随后，第一层电极DCE可以在第二钝化层116上设置为图案形状(例如，岛状)。第一层电极DCE可以包括诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的一种或包含其合金的单层或多层。

第一层电极DCE可以通过设置在第一栅极绝缘层113、第一钝化层115和第二钝化层116中的第三接触孔CH3连接到第一半导体层112的设置在第二沟道区域CA2和第三沟道区域CA3之间的高浓度掺杂区域。第二沟道区域CA2和第三沟道区域CA3之间的高浓度掺杂区域可以是第一节点n1。也就是说，第一节点n1可以将第二晶体管T2的第一端子连接到第三晶体管T3的第二端子。

第一层电极DCE可以与第一电极C2a和第二钝化层116一起构成第二电容器C2。也就是说，第一层电极DCE可以执行构成第二电容器C2的第二电极C2b的功能。

随后，第三钝化层117可以形成在整个基板10上以覆盖第一层电极DCE。第三钝化层117可以包括SiOx、SiNx或其多层。

最后，第一连接层118可以在第三钝化层117上设置为图案形状(例如，岛状)。第一连接层118可以包括诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的一种或包含其合金的单层或多层。

第一连接层118可以包括将第二节点n2电连接到第二像素电路层120中包括的驱动晶体管Tdr的第一端子的第一连接部CL1a，以及连接到第三晶体管T3的第一端子的源极/漏极SD。

第一连接部CL1a可以通过设置在第一栅极绝缘层113、第一钝化层115、第二钝化层116和第三钝化层117中的第一接触孔CH1连接到第一半导体层112的设置在第一沟道区域CA1和第二沟道区域CA2之间的高浓度掺杂区域。第一沟道区域CA1和第二沟道区域CA2之间的高浓度掺杂区域可以是第二节点n2。

第三晶体管T3的第一端子可以通过设置在第一栅极绝缘层113、第一钝化层115、第二钝化层116和第三钝化层117中的第四接触孔CH4连接到源极/漏极SD。

图8是示出图2中所示的第二像素电路的示例性图，图9是示出包括图8中所示的第二像素电路的第二像素电路层的布局的示例性图，图10是沿着图9中所示的线B-B’截取的剖视图。也就是说，图8示出了一个像素中包括的第二像素电路PC2，图9示出了一个像素中的第二像素电路层120的水平结构，图10示出了一个像素中的第二像素电路层120的垂直结构。

如图8至图10所示，在根据本公开的实施例的发光显示面板中，第二像素电路层120可以包括覆盖第一连接层118的第四钝化层(下文中称为上端钝化层)121、在上端钝化层121上形成为岛状的第二层电极UCE、覆盖第二层电极UCE的第五钝化层、设置在第五钝化层122的对应于第四晶体管T4和第五晶体管T5以及驱动晶体管Tdr的区域中的第二半导体层123、覆盖第二半导体层123的第二栅极绝缘层124、在第二栅极绝缘层124的对应于第四晶体管T4和第五晶体管T5以及驱动晶体管Tdr的区域中形成为岛状的第二栅极层125、覆盖第二栅极层125的第六钝化层126以及在第六钝化层126上形成为岛状并连接到第一像素电路层110的第二连接部CL1b。第二连接部CL1b可以被包括在第二连接层127中。

首先，第四钝化层121可以形成在整个基板10上以覆盖第一像素电路层110中包括的第一连接层118。在第二像素电路层120中，第四钝化层121可以执行基底基板的功能。第四钝化层121可以包括SiOx、SiNx或其多层。

随后，第二层电极UCE可以在第二钝化层116上设置为图案形状(例如，岛状)。第二层电极UCE可以包括诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的一种或包含其合金的单层或多层。

第二层电极UCE可以与第一像素电路层110中包括的第一层电极DCE、第三钝化层(下端钝化层)117和第四钝化层(上端钝化层)121一起构成第一电容器C1。

也就是说，第二层电极UCE可以是第一电容器C1的第四电极C1b。

在这种情况下，第一层电极DCE可以与第一电极C2a一起构成第二电容器C2，并且可以与第二层电极UCE一起构成第一电容器C1。

为了提供附加描述，第一像素电路层110中包括的第一层电极DCE可以执行第二电极C2b的功能并且可以执行第三电极C1a的功能。

第二层电极UCE可以设置在驱动晶体管Tdr下方并且可以执行阻挡层的功能。也就是说，第二层电极UCE可以减小设置于第二层电极UCE下方的金属线与设置在第二层电极UCE上的驱动晶体管Tdr之间的寄生电容。

随后，第五钝化层122可以形成在整个基板10上以覆盖第二层电极UCE。第五钝化层122可以包括SiOx、SiNx或其多层。

随后，第二半导体层123可以设置在设置有第四晶体管T4、第五晶体管T5和驱动晶体管Tdr的区域中。第二半导体层123可以包括多晶硅材料。

根据实施例的第二半导体层123可以包括彼此隔开的分别设置在第四沟道区域CA4、第五沟道区域、驱动沟道区域CAdr和第四沟道区域CA4的两端的多个高浓度掺杂区域，此外，可以包括分别设置在第五沟道区域的两端的多个高浓度掺杂区域和分别设置在驱动沟道区域CAdr的两端的多个高浓度掺杂区域。

第四沟道区域CA4可以用作第四晶体管T4的半导体层，第五沟道区域可以用作第五晶体管T5的半导体层，并且驱动沟道区域CAdr可以用作驱动晶体管Tdr的半导体层。

高浓度掺杂区域可以包括金属特性。因此，分别设置在第四晶体管T4的两端的多个高浓度掺杂区域可以用作第四晶体管T4的第一端子和第二端子，分别设置在第五晶体管T5的两端的多个高浓度掺杂区域可以用作第五晶体管T5的第一端子和第二端子，并且分别设置在驱动晶体管Tdr的两端的多个高浓度掺杂区域可以用作驱动晶体管Tdr的第一端子和第二端子。

例如，在图10中，设置到驱动沟道区域CAdr的左侧的高浓度掺杂区域可以是驱动晶体管Tdr的第一端子，设置到驱动沟道区域CAdr的右侧的高浓度掺杂区域可以是驱动晶体管Tdr的第二端子。

此外，在图10中，设置到第四沟道区域CA4的左侧的高浓度掺杂区域可以是第四晶体管T4的第二端子，设置到第四沟道区域CA4的右侧的高浓度掺杂区域可以是第四晶体管T4的第一端子。

也就是说，如上面参考图2所述，驱动晶体管Tdr的第一端子可以连接到第一晶体管T1的第二端子和第二晶体管T2的第二端子，驱动晶体管Tdr的第二端子可以连接到第五晶体管T5的第二端子和发光器件ED。

此外，第四晶体管T4的第一端子可以连接到初始化电压线IVL，第四晶体管T4的第二端子可以连接到驱动晶体管Tdr的驱动栅极Gatedr。

在这种情况下，因为第四晶体管T4的第二端子连接到驱动晶体管Tdr的驱动栅极Gatedr，第四沟道区域CA4可以不直接连接到驱动沟道区域CAdr。

第五晶体管T5的第一端子可以电连接到第四晶体管T4的第一端子。因此，形成第五沟道区域(形成第五晶体管T5)的第一端子的高浓度掺杂区域可以连接到形成第四沟道区域CA4(形成第四晶体管T4)的第一端子的高浓度掺杂区域。

随后，第二栅极绝缘层124可以形成在整个基板10上以覆盖第二半导体层123。根据实施例的第二栅极绝缘层124可以包括SiOx、SiNx或其多层。

随后，第二栅极层125可以在第二栅极绝缘层124上设置为独立图案形状(例如，岛状)。第二栅极层125可以包括设置在与驱动沟道区域CAdr重叠的区域中的驱动栅极Gatedr、设置在与第四沟道区域CA4重叠的区域中的第四栅极Gate4和设置在与第五沟道区域重叠的区域中的第五栅极。

驱动栅极Gatedr、驱动沟道区域CAdr和设置到驱动沟道区域CAdr的右侧和左侧的多个高浓度掺杂区域可以构成驱动晶体管Tdr。第四栅极Gate4、第四沟道区域CA4和设置到第四沟道区域CA4的右侧和左侧的多个高浓度掺杂区域可以构成第四晶体管T4。第五栅极、第五沟道区域和设置到第五沟道区域的右侧和左侧的多个高浓度掺杂区域可以构成第五晶体管T5。

第二栅极层125可以包括诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的一种或包含其合金的单层或多层。

随后，第六钝化层126可以形成在整个基板10上以覆盖第二栅极层125。第六钝化层126可以包括SiOx、SiNx或其多层。

最后，第二连接层127可以在第六钝化层126上设置为图案形状(例如，岛状)。第二连接层127可以包括诸如钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)的金属中的一种或包含其合金的单层或多层。

第二连接层127可以包括将驱动晶体管Tdr的第一端子连接到第一像素电路层110中包括的第一连接部CL1a的第二连接部CL1b，以及将驱动晶体管Tdr的驱动栅极Gatedr连接到第四晶体管T4的第二端子的第三连接部GSD。

第二连接部CL1b可以通过形成在第四钝化层121、第五钝化层122、第二栅极绝缘层124和第六钝化层126中的第二接触孔CH2连接到第一像素电路层110中包括的第一连接部CL1a。第一连接部CL1a可以连接到第一晶体管T1的第二端子。

此外，第二连接部CL1b可以通过形成在第二栅极绝缘层124和第六钝化层126中的第五接触孔CH5连接到驱动晶体管Tdr的第一端子，第一连接部CL1a可以连接到第一晶体管T1的第二端子。因此，驱动晶体管Tdr的第一端子可以通过第一连接部CL1a和第二连接部CL1b电连接到第一晶体管T1的第二端子。

第三连接部GSD可以通过形成在第二栅极绝缘层124中的第六接触孔CH6连接到驱动晶体管Tdr的驱动栅极Gatedr，此外，可以通过形成在第五钝化层122、第二半导体层123、第二栅极绝缘层124和第六钝化层126中的第七接触孔CH7连接到第二层电极UCE和第四晶体管T4的第二端子。

因此，第四晶体管T4的第二端子、第二层电极UCE和驱动晶体管Tdr的驱动栅极Gatedr可以通过第三连接部GSD彼此电连接。

如图3所示，第二连接层127可以被平坦化层160覆盖。

发光器件层170可以包括在平坦化层160中。发光器件层170可以被封装层190覆盖。

也就是说，根据本公开的发光显示面板100可以包括第一像素电路层110、第二像素电路层120和发光器件层170。在这种情况下，平坦化层160可以设置在第二像素电路层120与发光器件层170之间，发光器件层170可以被封装层190覆盖。

图11A和图11B是分别示出分别构成根据本公开的实施例的发光显示面板的第一像素电路层和第二像素电路层的分解剖视图，图12是示出分别在图11A和图11B中示出的第一像素电路层和第二像素电路层彼此耦接的示例的剖视图。也就是说，图11A示出了第一像素电路层110的剖视图，图11B示出了第二像素电路层120的剖视图。

如上所述，根据本公开的实施例的发光显示面板可以包括：第一像素电路层110，其包括包含第一层电极DCE的第一像素电路PC1；第二像素电路层120，其包括包含与第一层电极DCE一起构成第一电容器C1的第二层电极UCE的第二像素电路PC2；以及发光器件层170，其包括电连接到第二像素电路层120中包括的驱动晶体管Tdr的发光器件ED。

第一像素电路层110中包括的下端钝化层(第三钝化层)117和第二像素电路层120中包括的上端钝化层(第四钝化层)121可以设置在第一层电极DCE与第二层电极UCE之间。

第一层电极DCE可以与第一像素电路层110中包括的第一电极C2a一起构成第二电容器C2，并且可以与第二像素电路层120中包括的第二层电极UCE一起构成第一电容器C1。

第一电容器C1和第二电容器C2可以执行存储驱动晶体管Tdr的阈值电压以进行内部补偿的功能。

连接到像素驱动电压线PL并包括在第一像素电路层110中的第一晶体管T1可以通过连接线CL1与连接到发光器件ED并包括在第二像素电路层120中的驱动晶体管Tdr连接。

连接线CL1可以包括通过设置在第一像素电路层110中的第一接触孔CH1连接到第一晶体管T1的第一连接部CL1a，以及通过设置在第二像素电路层120中的第二接触孔CH2连接到驱动晶体管Tdr的第二连接部CL1b。第一连接部CL1a可以连接到第二连接部CL1b。

在这种情况下，驱动晶体管Tdr可以将对应于从第一像素电路PC1供应的数据电压的电流传输到发光器件ED。

第一像素电路PC1可以包括第一层电极DCE；包括连接到发光控制线ECL的栅极和连接到像素驱动电压线PL的第一端子的第一晶体管T1；包括连接到第n-2扫描控制线SCL(n-2)的栅极和连接到第一层电极DCE的第一端子的第二晶体管；包括连接到第n扫描控制线SCL(n)的栅极、连接到数据线DL的第一端子和连接到第一层电极DCE的第二端子的第三晶体管T3；以及包括连接到第一晶体管T1的第一端子的第一端子和连接到第一层电极DCE的第二端子的第二电容器C2。

第二像素电路PC2可以包括第二层电极UCE；包括连接到第二层电极UCE的栅极、连接到第一晶体管T1的第二端子的第一端子和连接到发光器件ED的第二端子的驱动晶体管Tdr；包括连接到第n-2扫描控制线SCL(n-2)的栅极、连接到初始化电压线IVL的第一端子和连接到第二层电极UCE的第二端子的第四晶体管T4；以及包括连接到第n-2扫描控制线SCL(n-2)的栅极、连接到初始化电压线IVL的第一端子和连接到驱动晶体管Tdr的第二端子的第二端子的第五晶体管T5。

第一像素电路层110可以包括基板10、形成在与第一晶体管T1至第三晶体管T3相对应的区域中的第一半导体层112、覆盖第一半导体层112的第一栅极绝缘层113、在第一栅极绝缘层113的对应于第一晶体管T1至第三晶体管T3的区域中形成为岛状的第一栅极层114、覆盖第一栅极层114的第一钝化层115、在第一钝化层115上形成为岛状的第一电极C2a、覆盖第一电极C2a的第二钝化层116、在第二钝化层116上形成为岛状的第一层电极DCE、覆盖第一层电极DCE的下端钝化层(第三钝化层)117以及在下端钝化层117上形成为岛状并连接到第二像素电路层120的第一连接部CL1a。

第二像素电路层120可以包括覆盖第一连接部CL1a的上端钝化层(第四钝化层)121、在上端钝化层121上形成为岛状的第二层电极UCE、覆盖第二层电极UCE的第五钝化层122、设置在第五钝化层122的对应于第四晶体管T4和第五晶体管T5以及驱动晶体管Tdr的区域中的第二半导体层123、覆盖第二半导体层123的第二栅极绝缘层124、在第二栅极绝缘层124的对应于第四晶体管T4和第五晶体管T5以及驱动晶体管Tdr的区域中形成为岛状的第二栅极层125、覆盖第二栅极层125的第六钝化层126以及在第六钝化层126上形成为岛状并连接到第一像素电路层110的第二连接部CL1b。

在本公开的实施例中，描述了像素驱动电路PDC中包括的所有晶体管被实现为P型，但本公开不限于此。因此，在不偏离通过层叠两个电路层实现超高分辨率像素的本公开的技术特征的情况下，晶体管可以全部被更改为N型，或者部分晶体管可以被更改为N型。

应用有本公开的发光显示装置可以应用于诸如智能手机、移动通信终端、移动电话、平板个人电脑(PC)、智能手表、手表电话和可穿戴设备的需要高分辨率的便携式电子设备，诸如电视、笔记本电脑、监视器和冰箱的家用电器，以及诸如虚拟图像显示装置和头戴式显示装置的各种产品。

在根据本公开的发光显示面板中，包括在每个像素中的像素驱动电路可以实现为双层结构。因此，即使在通过实现高分辨率来减小每个像素的尺寸的情况下，也可以在每个像素中充分地设置像素驱动电路，从而实现高分辨率发光显示面板。

本公开的上述特征、结构和效果被包括在本公开的至少一个实施例中，但不仅限于一个实施例。此外，本领域技术人员可以通过对其它实施例的组合或修改来实现在本公开的至少一个实施例中描述的特征、结构和效果。因此，与该组合和修改相关的内容应被解释为在本公开的范围内。

对于本领域技术人员将显而易见的是，在不偏离本公开的精神或范围的情况下，可以对本公开进行各种修改和变化。因此，本公开旨在覆盖本公开的修改和变化，只要它们落入所附权利要求及其等同物的范围内。

Claims (20)

1.一种发光显示面板，所述发光显示面板包括多个像素，

其中，所述多个像素中的每一个包括：

第一像素电路层，所述第一像素电路层包括第一像素电路，所述第一像素电路具有第一层电极；

第二像素电路层，所述第二像素电路层包括第二像素电路，所述第二像素电路包括驱动晶体管和第二层电极；

第一电容器，所述第一电容器具有第一板和第二板，其中，所述第一板包括所述第一层电极，并且所述第二板包括所述第二层电极；以及

发光器件层，所述发光器件层包括电连接到设置在所述第二像素电路层中的所述驱动晶体管的发光器件。

2.根据权利要求1所述的发光显示面板，还包括：

下端钝化层，所述下端钝化层设置在所述第一像素电路层中，并且设置在所述第一层电极与所述第二层电极之间；以及

上端钝化层，所述上端钝化层设置在所述第二像素电路层中，并且设置在所述第一层电极与所述第二层电极之间。

3.根据权利要求1所述的发光显示面板，还包括第二电容器，所述第二电容器具有第三板和第四板，其中，所述第三板包括所述第一层电极，并且所述第四板包括设置在所述第一像素电路层中的第一电极。

4.根据权利要求3所述的发光显示面板，其中，所述第一电容器和所述第二电容器存储所述驱动晶体管的阈值电压，用于内部补偿。

5.根据权利要求1所述的发光显示面板，其中，连接到像素驱动电压线并设置在所述第一像素电路层中的第一晶体管通过连接线与连接到所述发光器件并设置在所述第二像素电路层中的所述驱动晶体管连接。

6.根据权利要求5所述的发光显示面板，其中，

所述连接线包括：

第一连接部，所述第一连接部通过设置在所述第一像素电路层中的第一接触孔连接到所述第一晶体管；以及

第二连接部，所述第二连接部通过设置在所述第二像素电路层中的第二接触孔连接到所述驱动晶体管，并且

所述第一连接部连接到所述第二连接部。

7.根据权利要求1所述的发光显示面板，其中，所述驱动晶体管将与从所述第一像素电路供应的数据电压相对应的电流传输到所述发光器件。

8.根据权利要求1所述的发光显示面板，其中，所述第一像素电路包括：

所述第一层电极；

第一晶体管，所述第一晶体管包括连接到发光控制线的栅极和连接到像素驱动电压线的第一端子；

第二晶体管，所述第二晶体管包括连接到第n-2扫描控制线的栅极和连接至所述第一层电极的第一端子；

第三晶体管，所述第三晶体管包括连接到第n扫描控制线的栅极、连接到数据线的第一端子和连接到所述第一层电极的第二端子；以及

第二电容器，所述第二电容器包括与所述第一晶体管的所述第一端子连接的第一端子和连接到所述第一层电极的第二端子。

9.根据权利要求8所述的发光显示面板，其中，所述第二像素电路包括：

所述第二层电极；

所述驱动晶体管，所述驱动晶体管包括连接到所述第二层电极的栅极、连接到所述第一晶体管的所述第二端子的第一端子以及连接到所述发光器件的第二端子；

第四晶体管，所述第四晶体管包括连接到所述第n-2扫描控制线的栅极、连接到初始化电压线的第一端子以及连接到所述第二层电极的第二端子；以及

第五晶体管，所述第五晶体管包括连接到所述第n-2扫描控制线的栅极、连接到所述初始化电压线的第一端子以及与所述驱动晶体管的所述第二端子连接的第二端子。

10.根据权利要求1所述的发光显示面板，其中，所述第一像素电路层包括：

基板；

第一半导体层，所述第一半导体层形成在与第一晶体管至第三晶体管对应的区域中；

第一栅极绝缘层，所述第一栅极绝缘层至少部分地覆盖所述第一半导体层；

第一栅极层，所述第一栅极层在所述第一栅极绝缘层的与所述第一晶体管至所述第三晶体管对应的区域中形成为岛状；

第一钝化层，所述第一钝化层至少部分地覆盖所述第一栅极层；

第一电极，所述第一电极在所述第一钝化层上形成为岛状；

第二钝化层，所述第二钝化层至少部分地覆盖所述第一电极；

所述第一层电极，所述第一层电极在所述第二钝化层上形成为岛状；

下端钝化层，所述下端钝化层至少部分地覆盖所述第一层电极；以及

第一连接部，所述第一连接部在所述下端钝化层上形成为岛状并连接到所述第二像素电路层。

11.根据权利要求10所述的发光显示面板，其中，所述第二像素电路层包括：

上端钝化层，所述上端钝化层至少部分地覆盖所述第一连接部；

所述第二层电极，所述第二层电极在所述上端钝化层上形成为岛状；

第五钝化层，所述第五钝化层至少部分地覆盖所述第二层电极；

第二半导体层，所述第二半导体层形成在所述第五钝化层的与第四晶体管和第五晶体管以及所述驱动晶体管对应的区域中；

第二栅极绝缘层，所述第二栅极绝缘层至少部分地覆盖所述第二半导体层；

第二栅极层，所述第二栅极层在所述第二栅极绝缘层的与所述第四晶体管和所述第五晶体管以及所述驱动晶体管对应的区域中形成为岛状；

第六钝化层，所述第六钝化层至少部分地覆盖所述第二栅极层；以及

第二连接部，所述第二连接部在所述第六钝化层上形成为岛状并连接到所述第一像素电路层。

12.一种显示装置，包括：

显示面板，包括多个像素，其中，所述多个像素中的每一个包括：

第一像素电路层，所述第一像素电路层包括第一像素电路，所述第一像素电路具有第一层电极；

第二像素电路层，所述第二像素电路层包括第二像素电路，所述第二像素电路包括第二层电极，所述第二层电极与所述第一层电极一起构成第一电容器；以及

发光器件层，所述发光器件层包括电连接到设置在所述第二像素电路层中的驱动晶体管的发光器件。

13.根据权利要求12所述的显示装置，其中，所述显示面板还包括：

下端钝化层，所述下端钝化层设置在所述第一像素电路层中，并且设置在所述第一层电极与所述第二层电极之间；以及

上端钝化层，所述上端钝化层设置在所述第二像素电路层中，并且设置在所述第一层电极与所述第二层电极之间。

14.根据权利要求12所述的显示装置，其中，所述第一层电极与设置在所述第一像素电路层中的第一电极一起构成第二电容器。

15.根据权利要求14所述的显示装置，其中，所述第一电容器和所述第二电容器存储所述驱动晶体管的阈值电压，用于内部补偿。

16.根据权利要求12所述的显示装置，其中，连接到像素驱动电压线并设置在所述第一像素电路层中的第一晶体管通过连接线与连接到所述发光器件并设置在所述第二像素电路层中的所述驱动晶体管连接。

17.根据权利要求16所述的显示装置，其中，

所述连接线包括：

第一连接部，所述第一连接部通过设置在所述第一像素电路层中的第一接触孔连接到所述第一晶体管；以及

第二连接部，所述第二连接部通过设置在所述第二像素电路层中的第二接触孔连接到所述驱动晶体管，并且

所述第一连接部连接到所述第二连接部。

18.根据权利要求12所述的显示装置，其中，所述第一像素电路包括：

所述第一层电极；

第一晶体管，所述第一晶体管包括连接到发光控制线的栅极和连接到像素驱动电压线的第一端子；

第二晶体管，所述第二晶体管包括连接到第n-2扫描控制线的栅极和连接至所述第一层电极的第一端子；

第三晶体管，所述第三晶体管包括连接到第n扫描控制线的栅极、连接到数据线的第一端子和连接到所述第一层电极的第二端子；以及

第二电容器，所述第二电容器包括与所述第一晶体管的所述第一端子连接的第一端子和连接到所述第一层电极的第二端子。

19.根据权利要求18所述的显示装置，其中，所述第二像素电路包括：

所述第二层电极；

所述驱动晶体管，所述驱动晶体管包括连接到所述第二层电极的栅极、连接到所述第一晶体管的所述第二端子的第一端子以及连接到所述发光器件的第二端子；

第四晶体管，所述第四晶体管包括连接到所述第n-2扫描控制线的栅极、连接到初始化电压线的第一端子以及连接到所述第二层电极的第二端子；以及

第五晶体管，所述第五晶体管包括连接到所述第n-2扫描控制线的栅极、连接到所述初始化电压线的第一端子以及与所述驱动晶体管的所述第二端子连接的第二端子。

20.根据权利要求12所述的显示装置，其中，所述第二像素电路包括：

上端钝化层，所述上端钝化层至少部分地覆盖所述第一连接部；

第二层电极，所述第二层电极在所述上端钝化层上形成为岛状；

第五钝化层，所述第五钝化层至少部分地覆盖所述第二层电极；

第二半导体层，所述第二半导体层形成在所述第五钝化层的与第四晶体管和第五晶体管以及所述驱动晶体管对应的区域中；

第二栅极绝缘层，所述第二栅极绝缘层至少部分地覆盖所述第二半导体层；

第二栅极层，所述第二栅极层在所述第二栅极绝缘层的与所述第四晶体管和所述第五晶体管以及所述驱动晶体管对应的区域中形成为岛状；

第六钝化层，所述第六钝化层至少部分地覆盖所述第二栅极层；以及

第二连接部，所述第二连接部在所述第六钝化层上形成为岛状并连接到所述第一像素电路层。

Images