CN116030753A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116030753A
CN116030753A CN202211283324.1A CN202211283324A CN116030753A CN 116030753 A CN116030753 A CN 116030753A CN 202211283324 A CN202211283324 A CN 202211283324A CN 116030753 A CN116030753 A CN 116030753A
Authority
CN
China
Prior art keywords
capacitor electrode
electrode
capacitor
display device
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211283324.1A
Other languages
English (en)
Inventor
李承濬
李镕守
李宰雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116030753A publication Critical patent/CN116030753A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了显示装置。显示装置包括布置在衬底上的发光元件、根据栅电极的电压将驱动电流提供到发光元件的驱动晶体管、将数据电压供给到驱动晶体管的栅电极的第一晶体管、包括电连接到其上施加有第一驱动电压的第一驱动电压线的第一电容器电极和电连接到第一晶体管的第一电极的公共电容器电极的第一电容器以及包括电连接到驱动晶体管的栅电极的第二电容器电极和第一电容器的公共电容器电极的第二电容器，其中，第一电容器电极、公共电容器电极和第二电容器电极在衬底的厚度方向上彼此重叠。

Description

显示装置
技术领域
本公开涉及显示装置。
背景技术
随着面向信息的社会的发展，对用于以各种方式显示图像的显示装置提出了越来越多的需求。显示装置可为平板显示装置，诸如液晶显示器、场发射显示器和发光显示器。发光显示装置可包括：包含有机发光二极管元件作为发光元件的有机发光显示装置、包含无机半导体元件作为发光元件的无机发光显示装置或包含微型发光二极管元件作为发光元件的微型发光显示装置。
显示装置可包括像素，并且像素中的每个可包括发光元件、用于基于栅电极的电压来控制供给到发光元件的驱动电流的量的驱动晶体管以及用于响应于扫描线的扫描信号而将数据线的数据电压供给到驱动晶体管的栅电极的扫描晶体管。
像素中的每个可包括晶体管和电容器以允许发光元件发射光。在像素中的每个中由晶体管占据的面积可为大的，从而为电容器留下的空间不足。由于发光元件发射光需要多个晶体管，因此在像素中的每个中可减少多少面积是受限制的。
应理解，技术部分的此背景部分地旨在提供用于理解技术的有用背景。然而，技术部分的此背景也可包括不属于由相关领域的技术人员在本文中所公开的主题的相应的有效申请日之前已知或领会的内容的思想、构思或认知。
发明内容
本公开的各方面提供能够解决用于形成多个电容器的空间不足的显示装置。
然而，本公开的各方面不限于本文中记载的方面。通过参照下面给出的本公开的详细描述，本公开的上述和其它方面对于本公开所属领域的普通技术人员将变得更加明确。
根据本公开的实施方式，显示装置可包括布置在衬底上的发光元件、根据栅电极的电压将驱动电流提供到发光元件的驱动晶体管、将数据电压供给到驱动晶体管的栅电极的第一晶体管、包括电连接到其上施加有第一驱动电压的第一驱动电压线的第一电容器电极和连接到第一晶体管的第一电极的公共电容器电极的第一电容器以及包括连接到驱动晶体管的栅电极的第二电容器电极和第一电容器的公共电容器电极的第二电容器。第一电容器电极、公共电容器电极和第二电容器电极可在衬底的厚度方向上彼此重叠。
第一电容器电极与公共电容器电极的重叠面积的大小和第二电容器电极与公共电容器电极的重叠面积的大小可彼此实质上相等。
显示装置还可包括将基准电压施加到第一节点的基准电压线以及将初始化电压施加到第二节点的初始化电压线。公共电容器电极可电连接到第一节点。第二电容器电极可电连接到第二节点。
驱动晶体管的栅电极可在衬底的厚度方向上与公共电容器电极重叠。
第一电容器电极可包括在衬底的厚度方向上不与第二电容器电极重叠的非重叠区域。非重叠区域可在衬底的厚度方向上与公共电容器电极重叠。
第一电容器电极可包括在第一方向上延伸的第一边缘和在第二方向上延伸的第二边缘。第二电容器电极可包括在第一方向上延伸的第三边缘和在第二方向上延伸的第四边缘。与第三边缘相比，第一边缘可在第二方向上偏移。与第四边缘相比，第二边缘可在第一方向上偏移。
第一电容器电极可布置在第二电容器电极的平坦顶表面上。
第一电容器电极可在衬底的厚度方向上不与第二电容器电极的倾斜侧表面重叠。
公共电容器电极可包括穿透公共电容器电极的第一开口。第一电容器电极可包括穿透第一电容器电极的第二开口。第一开口和第二开口可在衬底的厚度方向上彼此重叠。
第二开口的面积可大于第一开口的面积。
第一开口在第一方向上的宽度可小于第二开口在第一方向上的宽度。第一开口在第二方向上的宽度可小于第二开口在第二方向上的宽度。
显示装置还可包括通过第一开口和第二开口中的第一接触孔电连接到驱动晶体管的栅电极的连接电极。
公共电容器电极的面积可大于第一电容器电极的面积和第二电容器电极的面积中的每个。
显示装置还可包括将公共电容器电极连接到第一晶体管的第一电极的第二接触孔。
驱动晶体管的栅电极可包括主要部分、从主要部分的一侧在一方向上突出的第一突出部以及从主要部分的另一侧在与一方向相反的方向上突出的第二突出部。
主要部分可在衬底的厚度方向上与包括半导体的有源层重叠。
显示装置还可包括通过暴露第一突出部的第一接触孔电连接到第一突出部的连接电极。
第一突出部和第二突出部中的每个可包括在衬底的厚度方向上不与第一电容器电极和公共电容器电极重叠的部分。
根据本公开的另一实施方式，显示装置包括布置在衬底上的有源层、布置在有源层上的栅极绝缘层、布置在栅极绝缘层上的栅电极和第一电容器电极、布置在栅电极和第一电容器电极上的第一层间绝缘层、布置在第一层间绝缘层上的公共电容器电极、布置在公共电容器电极上的第二层间绝缘层以及布置在第二层间绝缘层上的第二电容器电极，栅电极在衬底的厚度方向上与有源层的一部分重叠，公共电容器电极在衬底的厚度方向上与第一电容器电极重叠，第二电容器电极在衬底的厚度方向上与公共电容器电极重叠。第一电容器电极、公共电容器电极和第二电容器电极在衬底的厚度方向上彼此重叠。
第一电容器电极与公共电容器电极的重叠面积的大小和第二电容器电极与公共电容器电极的重叠面积的大小可彼此实质上相等。
依据根据实施方式的显示装置，能够提供能够通过在像素的每个中堆叠电容器电极来解决用于多个电容器的空间不足的显示装置。
依据根据实施方式的显示装置，能够通过将上电容器电极布置在平坦顶表面上来最小化多个电容器电极的重叠面积的误差。
依据根据实施方式的显示装置，可通过增加电容器电极的重叠面积获得针对电容器中的每个的足够的电容。
然而，本公开的效果不限于这些效果，并且其它效果可包括在说明书中。
附图说明
通过参照附图详细描述本公开的实施方式，本公开的上述和其它方面和特征将变得更加明确，在附图中：
图1是示出根据实施方式的显示装置的示意性透视图；
图2是示出根据实施方式的显示装置的示意性平面图；
图3是示出根据实施方式的显示装置的框图；
图4是示出根据实施方式的子像素的等效电路的示意图；
图5是示出在图4中施加到第一扫描线至第四扫描线和发射控制线的信号以及第二节点的电压的波形图；
图6至图10是示出在图5的第一时段至第五时段期间驱动子像素的方法的等效电路的示意图；
图11是示出因驱动晶体管的磁滞特性而导致的发光元件的亮度的阶梯状增加的曲线图；
图12是示出根据实施方式的子像素的示意性平面图；
图13是示出图12的子像素的有源层的示意性平面图；
图14是示出图12的子像素的第一栅极层的示意性平面图；
图15是示出图12的子像素的第二栅极层和第三栅极层的示意性平面图；
图16是示出图12的子像素的数据金属层的示意性平面图；
图17是示出沿图12的线I-I'截取的实例的示意性剖面图；
图18是示出沿图12的线II-II'截取的实例的示意性剖面图；
图19是根据实施方式的第一栅极层、第二栅极层和第三栅极层的部分的放大剖面图；
图20是示出根据实施方式的子像素的示意性平面图；
图21是示出沿图20的线III-III'截取的实例的示意性剖面图；
图22是图21的区域A的示意性剖面图的放大图；
图23是示出根据另一实施方式的子像素的示意性平面图；
图24是示出沿图23的线IV-IV'截取的实例的示意性剖面图；以及
图25是示出沿图23的线V-V'截取的实例的示意性剖面图。
具体实施方式
现在将在下文中参照其中示出了实施方式的附图对本公开进行更加全面的描述。然而，本公开可以不同的形式实施，并且不应被解释为受限于本文中所阐述的实施方式。相反，提供这些实施方式以使得本公开将是彻底和完整的，并且将向本领域技术人员全面地传达本公开的范围。
如本文中使用的，短语“元件A在元件B上”指示元件A可直接布置在元件B上和/或元件A可经由另一元件C间接布置在元件B上。在整个描述中，相同的附图标记表示相同的元件。附图中给出的图、尺寸、比例、角度、元件的数量仅为说明性的，而不是限制性的。
尽管诸如第一、第二等的术语用于在这种术语所描述的元件之间进行任意区分，但是这些术语并不一定旨在指示这种元件的时间或其它优先顺序。这些术语仅用于将一个元件与另一元件区分开。相应地，如本文中使用的，在本公开的技术范围内第一元件可为第二元件。
在附图中，为了描述的便利和为了清楚，元件的大小、厚度、比例和尺寸可被夸大。相同的附图标记始终指示相同的元件。
除非上下文另有明确说明，否则如本文所使用的单数形式“一(a)”、“一(an)”和“该(the)”也旨在包括复数形式。
在说明书和权利要求书中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可理解为意味着“A、B或者A和B”。术语“和”和“或”可以在结合或分离的意义上使用，并且可理解为相当于“和/或”。
在说明书和权利要求书中，出于其含义和解释的目的，短语“……中的至少一个”旨在包括“选自……的组中的至少一个”的含义。例如，“A和B中的至少一个”可理解为意味着“A、B或者A和B”。
术语“重叠”或“重叠的”意味着第一对象可位于第二对象上方或下方或第二对象的侧面，并且反之亦然。此外，术语“重叠”可包括层叠、堆叠、面对或向、在……之上延伸、覆盖或部分覆盖，或如由本领域普通技术人员将领会和理解的任何其它合适的术语。
当元件被描述为与另一元件“不重叠”或“将不重叠”时，这可包括元件彼此间隔开、彼此偏移或彼此分开，或如由本领域普通技术人员将领会和理解的任何其它合适的术语。
考虑到有关测量和与特定数量的测量相关联的误差(即，测量系统的限制)，如本文所使用的“约”、“实质上”或者“大约”包括所述值并且意味着在如由本领域普通技术人员确定的针对特定值的可接受的偏差范围内。例如，“约”可意味着在一个或者多个标准偏差内，或者在所述值的±30％、±20％、±10％、±5％之内。
除非在本文中另有定义或暗示，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。还应理解，术语，诸如常用词典中定义的那些术语，应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则将不以理想化或者过于正式的含义来解释。
在下文中，将参照附图对实施方式进行详细描述。
图1是示出根据实施方式的显示装置的示意性透视图。图2是示出根据实施方式的显示装置的示意性平面图。图3是示出根据实施方式的显示装置的框图。
本文中使用的术语“上方”、“顶部”和“上表面”指示相对于显示面板10的向上方向(即，Z轴方向)。本文中使用的术语“下方”、“底部”和“下表面”指示相对于显示面板10的向下方向(即，与Z轴方向相反的方向)。此外，“左”、“右”、“上”和“下”指示从上方观察显示面板10时的方向。例如，术语“左”指示与X轴方向相反的方向，术语“右”指示X轴方向，术语“上”指示Y轴方向，并且术语“下”指示与Y轴方向相反的方向。
参照图1至图3，显示装置1可为用于显示运动图像或静止图像的装置。显示装置1可用作诸如电视、膝上型计算机、监视器、广告牌和物联网(IOT)装置的各种装置以及诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP)、导航装置和超移动PC(UMPC)的便携式电子装置的显示屏幕。
显示装置1可为发光显示装置，诸如使用有机发光二极管的有机发光显示装置、包括量子点发光层的量子点发光显示装置、包括无机半导体的无机发光显示装置和使用微型发光二极管(LED)的微型发光显示装置。在下面的描述中，显示装置1被描述为有机发光显示装置，但是本公开不限于此。
显示装置1包括显示面板10、显示驱动电路200和电路板300。
在平面图中显示面板10可具有在第一方向(X轴方向)上具有短边以及在与第一方向(X轴方向)交叉的第二方向(Y轴方向)上具有长边的矩形形状。第一方向(X轴方向)上的短边与第二方向(Y轴方向)上的长边相遇的拐角可被倒圆以具有曲率，或者可为直角的。显示面板10的平面形状不限于矩形形状，并且可具有其他多边形形状、圆形形状或椭圆形形状。显示面板10可为平坦的。然而，不限于此，显示面板10可包括形成在左端和右端处并且具有曲率或具有变化的曲率的弯折部分。显示面板10可为柔性的，以使得其能够被弯折、弯曲、折叠或卷曲。
显示面板10可包括布置有子像素SP以显示图像的显示区域DA和作为显示区域DA的外围区域的非显示区域NDA。与子像素SP电连接的扫描线SL、发射控制线EM、数据线DL和第一驱动电压线VDDL可与子像素SP排列在显示区域DA中。扫描线SL和发射控制线EM可平行于第一方向(X轴方向)，并且数据线DL可平行于与第一方向(X轴方向)交叉的第二方向(Y轴方向)。第一驱动电压线VDDL可在显示区域DA中沿第二方向(Y轴方向)平行地形成。在显示区域DA中沿第二方向(Y轴方向)平行地形成的第一驱动电压线VDDL可在非显示区域NDA中彼此电连接。
子像素SP中的每个可电连接到扫描线SL中的至少一个、数据线DL中的一个、发射控制线EM中的至少一个和第一驱动电压线VDDL。图2示出了子像素SP中的每个与两个扫描线SL、一个数据线DL、一个发射控制线EM和第一驱动电压线VDDL电连接，但是本公开不限于此。例如，子像素SP中的每个可电连接到四个扫描线SL而不是两个扫描线SL。
子像素SP中的每个可包括驱动晶体管、至少一个晶体管、发光元件和电容器。晶体管可在从扫描线SL施加扫描信号时导通，并且因此数据线DL的数据电压可施加到驱动晶体管的栅电极。发光元件可通过驱动晶体管根据施加到栅电极的数据电压而将驱动电流供给到发光元件来发射光。驱动晶体管和至少一个晶体管可为薄膜晶体管。发光元件可根据驱动晶体管的驱动电流来发射光。发光元件可为包括第一电极、有机发光层和第二电极的有机发光二极管。电容器可用于将施加到驱动晶体管的栅电极的数据电压保持恒定。
非显示区域NDA可被限定为从显示区域DA的边界到显示面板10的边缘的区域。在非显示区域NDA中，可布置有用于将扫描信号施加到扫描线SL的扫描驱动电路400、数据线DL与显示驱动电路200之间的扇出线FL以及电连接到显示驱动电路200的焊盘DP。显示驱动电路200和焊盘DP可布置在显示面板10的一个边缘上。焊盘DP可布置成比显示驱动电路200更靠近显示面板10的一个边缘。
扫描驱动电路400可通过扫描控制线SCL电连接到显示驱动电路200。扫描驱动电路400可通过扫描控制线SCL从显示驱动电路200接收扫描控制信号SCS和发射控制信号ECS。
如图3中所示，扫描驱动电路400可包括扫描驱动器410和发射控制驱动器420。
扫描驱动器410可响应于扫描控制信号SCS而生成扫描信号并且将扫描信号顺序地输出到扫描线SL。发射控制驱动器420可响应于发射控制信号ECS而生成发射信号并且将发射信号顺序地输出到发射控制线EM。如图4中所示，扫描线SL可包括第一扫描线GI、第二扫描线GC、第三扫描线GW和第四扫描线GB。
扫描驱动电路400可包括薄膜晶体管。扫描驱动电路400可形成在与子像素SP的薄膜晶体管相同的层上。虽然图2示出了扫描驱动电路400位于显示区域DA的一侧上，例如，左侧上的非显示区域NDA中，但是实施方式不限于此。例如，扫描驱动电路400可形成在显示区域DA的两侧上，例如，左侧和右侧上的非显示区域NDA中。
如图3中所示，显示驱动电路200可包括时序控制器210、数据驱动器220和电源单元230。
时序控制器210从电路板300接收数字视频数据DATA和时序信号。响应于时序信号，时序控制器210可生成用于控制扫描驱动器410的操作时序的扫描控制信号SCS、用于控制发射控制驱动器420的操作时序的发射控制信号ECS以及用于控制数据驱动器220的操作时序的数据控制信号DCS。时序控制器210可通过扫描控制线将扫描控制信号SCS输出到扫描驱动器410并且将发射控制信号ECS输出到发射控制驱动器420。时序控制器210可将数字视频数据DATA和数据控制信号DCS输出到数据驱动器220。
数据驱动器220将数字视频数据DATA转换成正/负模拟数据电压并且通过扇出线将它们输出到数据线DL。子像素SP由扫描驱动电路400的扫描信号选择，并且数据电压供给到所选择的子像素SP。
电源单元230可生成第一驱动电压ELVDD(参见图4)并且将第一驱动电压ELVDD供给到第一驱动电压线VDDL。此外，电源单元230可生成第二驱动电压ELVSS(参见图4)并且将第二驱动电压ELVSS供给到子像素SP中的每个的有机发光二极管的阴极。第一驱动电压ELVDD可为用于驱动有机发光二极管的高电位电压，并且第二驱动电压ELVSS可为用于驱动有机发光二极管的低电位电压。第一驱动电压ELVDD可具有比第二驱动电压ELVSS的电位更高的电位。
显示驱动电路200可为集成电路(IC)，并且通过玻璃上芯片(COG)方法、塑料上芯片(COP)方法或超声波接合方法附接在显示面板10上，但是本公开不限于此。例如，显示驱动电路200可附接在电路板300上。
电路板300可使用各向异性导电膜附接到焊盘DP上。相应地，电路板300的引线可电连接到焊盘DP。电路板300可为柔性印刷电路板、印刷电路板或诸如覆晶薄膜的柔性膜。
图4是示出根据实施方式的子像素的等效电路的示意图。
参照图4，子像素SP包括驱动晶体管ST1、发光元件EL、开关元件、第一电容器C1、第二电容器C2等。开关元件包括第二晶体管ST2、第三晶体管ST3、第四晶体管ST4、第五晶体管ST5、第六晶体管ST6和第七晶体管ST7。
子像素SP可电连接到第一扫描线GI、第二扫描线GC、第三扫描线GW、第四扫描线GB和数据线Dj(j为正整数)。此外，子像素SP可电连接到其上供给有第一驱动电压ELVDD的第一驱动电压线VDDL、其上供给有初始化电压Vinit(参见图5)的初始化电压线VIL、其上供给有基准电压Vref(参见图7)的基准电压线VEL以及其上施加有第二驱动电压ELVSS的第二驱动电压线VSSL。子像素SP可电连接到其上供给有发射信号的发射控制线EM。
驱动晶体管ST1基于施加到栅电极的数据电压来控制漏源电流Ids(在下文中称为“驱动电流”)。如等式1中所示，流过驱动晶体管ST1的沟道的驱动电流Ids与驱动晶体管ST1的源栅电压Vsg与阈值电压之间的差的平方成比例。
Ids＝k′×(Vsg-Vth)2……………………………等式1
在等式1中，k'是由驱动晶体管ST1的结构和物理特性确定的比例系数，Vsg是驱动晶体管ST1的源栅电压，并且Vth是驱动晶体管ST1的阈值电压。
驱动晶体管ST1的栅电极可电连接到第二节点N2，其第一电极可电连接到第一驱动电压线VDDL，并且其第二电极可电连接到第三晶体管ST3的第一电极和第六晶体管ST6的第一电极。
发光元件EL通过驱动电流Ids发射光。由发光元件EL发射的光可与驱动电流Ids成比例。
发光元件EL可为包括阳极、阴极和布置在阳极与阴极之间的有机发光层的有机发光二极管。在其它实例中，发光元件EL可为包括阳极、阴极和布置在阳极与阴极之间的无机半导体的无机发光元件。在其它实例中，发光元件EL可为包括阳极、阴极和布置在阳极与阴极之间的量子点发光层的量子点发光元件。在其它实例中，发光元件EL可为微型发光二极管。
发光元件EL的阳极可电连接到第六晶体管ST6的第二电极和第七晶体管ST7的第一电极，并且阴极可电连接到第二驱动电压线VSSL。
第二晶体管ST2由施加到第三扫描线GW的第三扫描信号导通以将第一节点N1电连接到数据线Dj。第二晶体管ST2的栅电极可电连接到第三扫描线GW，其第一电极可电连接到第一节点N1，并且其第二电极可电连接到数据线Dj。
第三晶体管ST3由施加到第二扫描线GC的第二扫描信号导通以将与驱动晶体管ST1的栅电极电连接的第二节点N2电连接到驱动晶体管ST1的第二电极。当第三晶体管ST3导通时，驱动晶体管ST1的栅电极和第二电极电连接，使得驱动晶体管ST1操作为二极管。第三晶体管ST3的栅电极可电连接到第二扫描线GC，其第一电极可电连接到驱动晶体管ST1的第二电极，并且其第二电极可电连接到第二节点N2。
第四晶体管ST4由施加到第一扫描线GI的第一扫描信号导通以将初始化电压线VIL电连接到与驱动晶体管ST1的栅电极电连接的第二节点N2。驱动晶体管ST1的栅电极可用初始化电压线VIL的初始化电压Vinit放电。第四晶体管ST4的栅电极可电连接到第一扫描线GI，其第一电极可电连接到第二节点N2，并且其第二电极可电连接到初始化电压线VIL。
第五晶体管ST5由施加到第二扫描线GC的第二扫描信号导通以将第一节点N1电连接到基准电压线VEL。基准电压Vref可供给到第一电容器C1的另一个电极和第二电容器C2的另一个电极。第五晶体管ST5的栅电极可电连接到第二扫描线GC，其第一电极可电连接到第一节点N1，并且其第二电极可电连接到基准电压线VEL。
第六晶体管ST6由发射控制线EM的发射信号导通以将驱动晶体管ST1的第二电极连接到发光元件EL的阳极。第六晶体管ST6的栅电极电连接到发射控制线EM，其第一电极电连接到驱动晶体管ST1的第二电极，并且其第二电极电连接到发光元件EL的阳极。当第六晶体管ST6导通时，驱动电流Ids可供给到发光元件EL。
第七晶体管ST7由第四扫描线GB的第四扫描信号导通以将发光元件EL的阳极电连接到初始化电压线VIL。发光元件EL可用初始化电压线VIL的初始化电压Vinit放电。第七晶体管ST7的栅电极可电连接到第四扫描线GB，其第二电极可电连接到初始化电压线VIL，并且其第一电极可电连接到发光元件EL的阳极。
第一电容器C1形成在第一驱动电压线VDDL与第一节点N1之间。第一电容器C1的一个电极可电连接到第一驱动电压线VDDL，并且其另一个电极可电连接到第一节点N1。第一电容器C1可存储第一驱动电压线VDDL与第一节点N1之间的电压差。相应地，第一驱动电压线VDDL与第一节点N1之间的电压差可由第一电容器C1保持。
第二电容器C2形成在第一节点N1与第二节点N2之间。第二电容器C2的一个电极可电连接到第二节点N2，并且其另一个电极可电连接到第一节点N1。第二电容器C2可存储第一节点N1与第二节点N2之间的电压差。相应地，第一节点N1与第二节点N2之间的电压差可由第二电容器C2保持。
如下面将描述的，第一电容器C1的另一个电极和第二电容器C2的另一个电极可称为公共电容器电极CEC(参照图17)。公共电容器电极CEC可为针对第一电容器C1和第二电容器C2的公共电容器电极。此外，第一电容器C1的一个电极可称为第一电容器电极CE1(参照图17)，并且第二电容器C2的一个电极可称为第二电容器电极CE2(参照图17)。
第一节点N1可为第二晶体管ST2的第一电极、第五晶体管ST5的第一电极、第一电容器C1的另一个电极和第二电容器C2的另一个电极的接触点。第二节点N2可为驱动晶体管ST1的栅电极、第三晶体管ST3的第二电极和第四晶体管ST4的第一电极的接触点。
当第二晶体管ST2至第七晶体管ST7和驱动晶体管ST1中的每个的第一电极为源电极时，其第二电极可为漏电极。在其它实例中，当第二晶体管ST2至第七晶体管ST7和驱动晶体管ST1中的每个的第一电极为漏电极时，其第二电极可为源电极。
第二晶体管ST2至第七晶体管ST7和驱动晶体管ST1中的每个的有源层可包括多晶硅、非晶硅和氧化物半导体中的至少一种。当第二晶体管ST2至第七晶体管ST7和驱动晶体管ST1中的每个的有源层包括多晶硅时，其可通过低温多晶硅(LTPS)工艺形成。
尽管图4将驱动晶体管ST1和第二晶体管ST2至第七晶体管ST7示出为P型金属氧化物半导体场效应晶体管(MOSFET)，但是本公开不限于此，并且它们可为N型MOSFET。当驱动晶体管ST1和第二晶体管ST2至第七晶体管ST7形成为N型MOSFET时，应根据N型MOSFET的特性修改图5的时序图。
第一驱动电压线VDDL的第一驱动电压ELVDD、第二驱动电压线VSSL的第二驱动电压ELVSS、初始化电压线VIL的初始化电压Vinit和基准电压线VEL的基准电压Vref可考虑驱动晶体管ST1的特性和发光元件EL的特性来设置。例如，初始化电压Vinit和提供到驱动晶体管ST1的源电极的第一驱动电压ELVDD之间的电压差可设置为小于驱动晶体管ST1的阈值电压。
图5是示出在图4中施加到第一扫描线至第四扫描线和发射控制线的信号以及第二节点的电压的波形图。
参照图5，施加到第三扫描线GW的第三扫描信号为用于控制第二晶体管ST2的导通和关断的信号。施加到第二扫描线GC的第二扫描信号为用于控制第三晶体管ST3和第五晶体管ST5的导通和关断的信号。施加到第一扫描线GI的第一扫描信号为用于控制第四晶体管ST4的导通和关断的信号。施加到第四扫描线GB的第四扫描信号为用于控制第七晶体管ST7的导通和关断的信号。施加到发射控制线EM的发射信号为用于控制第六晶体管ST6的信号。
施加到第一扫描线GI的第一扫描信号、施加到第二扫描线GC的第二扫描信号、施加到第三扫描线GW的第三扫描信号和施加到第四扫描线GB的第四扫描信号以及施加到发射控制线EM的发射信号可以一个帧时段的间隔生成。一个帧时段可划分为第一时段t1至第五时段t5。第一时段t1为其中驱动晶体管ST1的栅电极被初始化的时段，第二时段t2为其中驱动晶体管ST1的阈值电压被采样的时段，第三时段t3为其中数据电压供给到第一节点N1的时段，第四时段t4为其中阳极被初始化的时段，并且第五时段t5为其中发光元件EL发射光的时段。
第一时段t1可包括多个第一时段t1、t1'和t1”，并且第二时段t2可包括多个第二时段t2、t2'和t2”。第一时段t1、t1'和t1”和第二时段t2、t2'和t2”可交替地重复。例如，第一时段t1、t1'和t1”和第二时段t2、t2'和t2”可按照第一时段t1、第二时段t2、第一时段t1'、第二时段t2'、第一时段t1”和第二时段t2”的顺序排列。此外，第四时段t4可包括多个第四时段t4、t4'和t4”。其详细描述将参照图11来描述。在图5至图10中，第一时段t1指示所有第一时段t1、t1'和t1”，第二时段t2指示所有第二时段t2、t2'和t2”，并且第四时段t4指示所有第四时段t4、t4'和t4”。
施加到第一扫描线GI的第一扫描信号、施加到第二扫描线GC的第二扫描信号、施加到第三扫描线GW的第三扫描信号和施加到第四扫描线GB的第四扫描信号可在第一时段t1、第二时段t2、第三时段t3和第四时段t4期间以栅极导通电压Von顺序地输出。
例如，施加到第一扫描线GI的第一扫描信号可在第一时段t1期间具有栅极导通电压Von并且可在剩余时段期间具有栅极关断电压Voff。施加到第二扫描线GC的第二扫描信号可在第二时段t2期间具有栅极导通电压Von并且可在剩余时段期间具有栅极关断电压Voff。施加到第三扫描线GW的第三扫描信号可在第三时段t3期间具有栅极导通电压Von并且可在剩余时段期间具有栅极关断电压Voff。施加到第四扫描线GB的第四扫描信号可在第四时段t4期间具有栅极导通电压Von并且可在剩余时段期间具有栅极关断电压Voff。
尽管图5示出了其中施加到第一扫描线GI的第一扫描信号具有栅极导通电压Von的时段比第一时段t1更短并且与第一时段t1'和t1”实质上相同，但是第一时段t1、t1'和t1”中的每个可与其中第一扫描信号具有栅极导通电压Von的时段实质上相同。
发射信号可在第五时段t5期间具有栅极导通电压Von并且可在剩余时段期间具有栅极关断电压Voff。
在图5中，示出了第一时段t1、第二时段t2、第三时段t3和第四时段t4中的每个为一个水平时段。由于一个水平时段指示其中数据电压供给到与显示面板10的特定扫描线连接的子像素SP中的每个的时段，因此其可被限定为一个水平线扫描时段。数据电压可与扫描信号中的每个的栅极导通电压Von同步地供给到数据线Dj。
栅极导通电压Von对应于能够导通第二晶体管ST2至第七晶体管ST7和驱动晶体管ST1中的每个的导通电压。栅极关断电压Voff对应于能够关断第二晶体管ST2至第七晶体管ST7和驱动晶体管ST1中的每个的关断电压。
图6至图10是示出在图5的第一时段至第五时段期间驱动子像素的方法的等效电路的示意图。
在下文中，将参照图5至图10对在第一时段t1至第五时段t5期间子像素SP的操作进行详细描述。
首先，在第一时段t1期间具有栅极导通电压Von的第一扫描信号供给到第一扫描线GI。在第一时段t1期间，如图6中所示，第四晶体管ST4由具有栅极导通电压Von的第一扫描信号导通。因第四晶体管ST4的导通，第二节点N2被初始化为初始化电压Vinit。
在第二时段t2期间具有栅极导通电压Von的第二扫描信号供给到第二扫描线GC。在第二时段t2期间，如图7中所示，第三晶体管ST3和第五晶体管ST5中的每个由具有栅极导通电压Von的第二扫描信号导通。
因第三晶体管ST3的导通，驱动晶体管ST1的栅电极和第二电极彼此电连接，并且驱动晶体管ST1操作为二极管。驱动晶体管ST1的源电极(例如，第一电极)和栅电极之间的电压差(Vsg＝ELVDD-Vinit)大于阈值电压Vth，使得驱动晶体管ST1形成电流通路，直到源电极和栅电极之间的电压差Vsg达到阈值电压Vth。相应地，在第二时段t2期间，驱动晶体管ST1的栅电极的电压增加到第一驱动电压ELVDD和驱动晶体管ST1的阈值电压Vth之间的电压差(ELVDD-Vth)。
因第五晶体管ST5的导通，基准电压Vref供给到第一节点N1。“ELVDD-Vref”可存储在第一电容器C1中，并且“ELVDD-Vth-Vref”可存储在第二电容器C2中。
在第三时段t3期间具有栅极导通电压Von的第三扫描信号供给到第三扫描线GW。在第三时段t3期间，如图8中所示，第二晶体管ST2由具有栅极导通电压Von的第三扫描信号导通。因第二晶体管ST2的导通，数据电压Vdata供给到第一节点N1。第一节点N1的电压可变为“Vref+ΔV”，并且因为第一节点N1的电压变化ΔV通过第二电容器C2反映在第二节点N2中，所以第二节点N2的电压GATE可变为“ELVDD-Vth+ΔV”。“ELVDD-Vdata”可存储在第一电容器C1中。第二节点N2和第一节点N1之间的电压差“ELVDD-Vth-Vref”可由第二电容器C2保持。
在第四时段t4期间具有栅极导通电压Von的第四扫描信号供给到第四扫描线GB。在第四时段t4期间，如图9中所示，第七晶体管ST7由具有栅极导通电压Von的第四扫描信号导通。因第七晶体管ST7的导通，发光元件EL的阳极被初始化为初始化电压Vinit。
在第五时段t5期间具有栅极导通电压Von的发射信号供给到发射控制线EM。在第五时段t5期间，如图10中所示，第六晶体管ST6由具有栅极导通电压Von的发射信号导通。因第六晶体管ST6的导通，驱动晶体管ST1的第二电极连接到发光元件EL的阳极。
当第六晶体管ST6导通时，根据驱动晶体管ST1的栅电极的电压而流动的驱动电流Ids可供给到发光元件EL。驱动电流Ids可按等式2来限定。
Ids＝k’×(ELVDD-(ELVDD-Vth+ΔV)-Vth)2………………等式2
在等式2中，k'指示由驱动晶体管ST1的结构和物理特性确定的比例系数，Vth指示驱动晶体管ST1的阈值电压，ELVDD指示第一驱动电压，并且Vdata指示数据电压。驱动晶体管ST1的栅极电压为(ELVDD-Vth+ΔV)，并且第一电极的电压为ELVDD。等式3通过简化等式2导出。
Ids＝k’×ΔV2
   ＝k’×(Vdntn-Vref)2……………………等式3
因此，如等式3中所示，驱动电流Ids不取决于驱动晶体管ST1的阈值电压Vth。驱动晶体管ST1的阈值电压Vth被补偿。
图11是示出因驱动晶体管的磁滞特性而导致的发光元件的亮度的阶梯状增加的曲线图。
在显示黑色亮度并且然后显示白色亮度的情况下，因驱动晶体管ST1的磁滞特性，驱动晶体管ST1的驱动电流Ids以阶梯状方式增加。相应地，发光元件EL的亮度也以阶梯状方式增加。在图11中，第一帧时段FR1对应于其中发光元件EL用黑色亮度发射光的黑色显示时段，并且第二帧时段FR2至第四帧时段FR4对应于其中发光元件EL用白色亮度发射光的白色显示时段。在图11中，X轴指示时间，并且Y轴指示发光元件EL的亮度。
当发光元件EL显示黑色亮度时，驱动晶体管ST1的驱动电流Ids的曲线可正移，并且当发光元件EL显示白色亮度时，驱动晶体管ST1的驱动电流Ids的曲线可负移。当发光元件EL显示黑色亮度并且然后显示白色亮度时，驱动晶体管ST1的驱动电流Ids的曲线可逐渐负移。因此，即使当施加相同的数据电压时，在第二帧时段FR2至第四帧时段FR4期间供给到发光元件EL的驱动晶体管ST1的驱动电流Ids也以阶梯状方式增加。相应地，如图11中所示，在第二帧时段FR2至第四帧时段FR4期间从发光元件EL发射的光的亮度也以阶梯状方式增加。
为了减小由因驱动晶体管ST1的磁滞特性而导致的发光元件EL的亮度的阶梯状增加引起的第一帧时段FR1到第五帧时段FR5之间的亮度差，在第一时段t1、t1'和t1”的每个中对驱动晶体管ST1施加导通偏置。当初始化电压Vinit在第一时段t1、t1'和t1”中的每个中施加到驱动晶体管ST1的栅电极G1(参见图12)时，由于驱动晶体管ST1的栅电极G1和第一电极之间的电压差小于驱动晶体管ST1的阈值电压Vth，所以驱动晶体管ST1可导通。导通偏置可施加到驱动晶体管ST1。
由于如图5中所示第一时段t1、t1'和t1”和第二时段t2、t2'和t2”交替地重复，因此在第一时段t1、t1'和t1”中的每个中导通偏置可施加到驱动晶体管ST1。因此，当一个帧时段包括第一时段t1、t1'和t1”时，与当一个帧时段包括一个第一时段时相比，能够进一步抑制因驱动晶体管ST1的磁滞特性而导致的发光元件EL的亮度的阶梯状增加。
在图5中，第四时段t4可包括第四时段t4、t4'和t4”。闪烁现象可通过由具有不同频率的第四扫描信号驱动第四时段t4、t4'和t4”中的每个来防止。闪烁现象可通过减小驱动晶体管ST1的导通偏置的初始值和最后值之间的差来防止。
图12是示出根据实施方式的子像素的示意性平面图，图13是示出图12的子像素的有源层的示意性平面图，图14是示出图12的子像素的第一栅极层的示意性平面图，图15是示出图12的子像素的第二栅极层和第三栅极层的示意性平面图，并且图16是示出图12的子像素的数据金属层的示意性平面图。在附图中示出了驱动晶体管ST1、第二晶体管ST2、第三晶体管ST3和第六晶体管ST6以及第一电容器C1和第二电容器C2的平面图。
参照图12至图16，子像素SP可包括驱动晶体管ST1、第二晶体管ST2至第七晶体管ST7、第一电容器C1和第二电容器C2。在下文中，将结合其上形成有它们的有源层ACT、第一栅极层105、第二栅极层110和第三栅极层115以及数据金属层120来描述它们。
在图12和图13中，有源层ACT可包括驱动晶体管ST1以及第二晶体管ST2至第七晶体管ST7的沟道区、第一电极和第二电极。
在图12和图14中，布置在有源层ACT上的第一栅极层105可包括驱动晶体管ST1的栅电极G1、第二扫描线GC和第三扫描线GW以及发射控制线EM。第二扫描线GC、第三扫描线GW和发射控制线EM可在第一方向(X轴方向)上延伸。第二扫描线GC、第三扫描线GW和发射控制线EM可在与第二方向(Y轴方向)相反的方向上顺序地布置。驱动晶体管ST1的栅电极G1可布置在第三扫描线GW与发射控制线EM之间，并且可在第三方向(Z轴方向)上与有源层ACT重叠。
在图12和图15中，布置在第一栅极层105上的第二栅极层110可包括公共电容器电极CEC。布置在第二栅极层110上的第三栅极层115可包括第一电容器电极CE1。
公共电容器电极CEC可在第三方向(Z轴方向)上与驱动晶体管ST1的栅电极G1(或第二电容器电极CE2)和第一电容器电极CE1重叠。公共电容器电极CEC和第一电容器电极CE1可布置在第三扫描线GW与发射控制线EM之间。
公共电容器电极CEC的面积可大于第二电容器电极CE2的面积或第一电容器电极CE1的面积。相应地，公共电容器电极CEC可包括不与第一电容器电极CE1和第二电容器电极CE2重叠的区，并且可通过该区中的第四接触孔CNT4电连接到第二晶体管ST2的第一电极S2。
在图12和图16中，布置在第三栅极层115上的数据金属层120可包括数据线DL、第一驱动电压线VDDL、连接电极BE和发光元件EL的阳极连接电极ANDE。数据线DL和第一驱动电压线VDDL可在第二方向(Y轴方向)上延伸。
第一驱动电压线VDDL可与第二扫描线GC、第三扫描线GW和发射控制线EM相交，并且可在第三方向(Z轴方向)上与有源层ACT重叠。
连接电极BE的一部分可在第三方向(Z轴方向)上与公共电容器电极CEC、驱动晶体管ST1的栅电极G1和有源层ACT中的每个重叠，并且可与第三扫描线GW相交。
阳极连接电极ANDE可在第三方向(Z轴方向)上与发射控制线EM和有源层ACT中的每个重叠。
在图12中，驱动晶体管ST1可包括有源层ACT1、栅电极G1、第一电极S1和第二电极D1。驱动晶体管ST1的有源层ACT1可与驱动晶体管ST1的栅电极G1重叠。驱动晶体管ST1的栅电极G1可与连接电极BE重叠。驱动晶体管ST1的栅电极G1可布置在连接电极BE下，并且栅电极G1和连接电极BE可通过第一接触孔CNT1彼此电连接。驱动晶体管ST1的第一电极S1可通过第五接触孔CNT5电连接到第一驱动电压线VDDL。驱动晶体管ST1的第二电极D1可电连接到第三晶体管ST3的第一电极S3和第六晶体管ST6的第一电极S6。
第二晶体管ST2可包括有源层ACT2、栅电极G2、第一电极S2和第二电极D2。作为第三扫描线GW的一部分的第二晶体管ST2的栅电极G2可为第二晶体管ST2的有源层ACT2和第三扫描线GW的重叠区。第二晶体管ST2的第一电极S2可通过第四接触孔CNT4电连接到公共电容器电极CEC。第二晶体管ST2的第二电极D2可通过第七接触孔CNT7电连接到数据线DL。
第三晶体管ST3可包括有源层ACT3、栅电极G3、第一电极S3和第二电极D3。作为第二扫描线GC的一部分的第三晶体管ST3的栅电极G3可为第三晶体管ST3的有源层ACT3和第二扫描线GC的重叠区。第三晶体管ST3的第一电极S3可电连接到驱动晶体管ST1的第二电极D1。第三晶体管ST3的第二电极D3可通过第二接触孔CNT2电连接到连接电极BE。
第四晶体管ST4(图12至图16中未示出)可包括有源层、栅电极、第一电极和第二电极。作为第一扫描线GI(图12至图16中未示出)的一部分的第四晶体管ST4的栅电极可为第四晶体管ST4的有源层和第一扫描线GI的重叠区。第四晶体管ST4的第一电极可通过第二接触孔CNT2电连接到连接电极BE和第三晶体管ST3的第二电极D3。第四晶体管ST4的第二电极可电连接到第七晶体管ST7的第二电极(图12至图16中未示出)，并且可通过接触孔连接到初始化电压线VIL(图12至图16中未示出)。
第五晶体管ST5(图12至图16中未示出)可包括有源层、栅电极、第一电极和第二电极。作为第二扫描线GC的一部分的第五晶体管ST5的栅电极可为第五晶体管ST5的有源层和第二扫描线GC的重叠区。第五晶体管ST5的第一电极可连接到公共电容器电极CEC，并且第五晶体管ST5的第二电极可连接到基准电压线VEL(图12至图16中未示出)。
第六晶体管ST6可包括有源层ACT6、栅电极G6、第一电极S6和第二电极D6。作为发射控制线EM的一部分的第六晶体管ST6的栅电极G6可为第六晶体管ST6的有源层ACT6和发射控制线EM的重叠区。第六晶体管ST6的第一电极S6可连接到驱动晶体管ST1的第二电极D1。第六晶体管ST6的第二电极D6可通过第六接触孔CNT6连接到发光元件EL的阳极连接电极ANDE。发光元件的阳极171(参照图17)可通过阳极接触孔AND_CNT连接到阳极连接电极ANDE。
第七晶体管ST7(图12至图16中未示出)可包括有源层、栅电极、第一电极和第二电极。作为第四扫描线GB(图12至图16中未示出)的一部分的第七晶体管ST7的栅电极可为第七晶体管ST7的有源层和第四扫描线GB的重叠区。第七晶体管ST7的第一电极可连接到第六晶体管ST6的第二电极D6。第七晶体管ST7的第二电极可连接到第四晶体管ST4的第二电极，并且可连接到初始化电压线VIL。
第一电容器C1(参照图17)的一个电极可为与第一驱动电压线VDDL重叠的第一电容器电极CE1，并且第一电容器C1的另一个电极可为与驱动晶体管ST1的第一电极S1重叠的公共电容器电极CEC。第一电容器电极CE1可通过第三接触孔CNT3电连接到第一驱动电压线VDDL。此外，公共电容器电极CEC可通过第四接触孔CNT4电连接到第二晶体管ST2的第一电极S2。
第二电容器C2(参照图17)的一个电极可为与驱动晶体管ST1的栅电极G1的一部分对应的第二电容器电极CE2，并且第二电容器C2的另一个电极可为与第一电容器电极CE1重叠的公共电容器电极CEC。
第二电容器电极CE2、公共电容器电极CEC和第一电容器电极CE1可在第三方向(Z轴方向)上顺序地堆叠，并且可包括重叠部分。第二电容器电极CE2与公共电容器电极CEC的重叠面积和第一电容器电极CE1与公共电容器电极CEC的重叠面积可为实质上相等的大小。由于第一电容器C1和第二电容器C2共享公共电容器电极CEC，因此第二电容器电极CE2的面积和第一电容器电极CE1的面积可实质上相同。相应地，第一电容器C1的电容和第二电容器C2的电容可实质上相同。
在实施方式中，即使当多个电容器布置在一个子像素SP中时，电容器电极顺序地堆叠成彼此重叠以使得在水平方向上占据的面积可保持在恒定水平或减小。例如，即使当第一电容器C1和第二电容器C2二者在一个子像素SP中时，电容器电极CE2、CEC和CE1在第三方向(Z轴方向)上重叠，使得多个电容器可在不增加(X轴方向或Y轴方向上的)水平面积的情况下形成。结果，可减小由电容器占据的面积，并且可最小化由一个子像素SP占据的面积。
图17是示出沿图12的线I-I'截取的实例的示意性剖面图，并且图18是示出沿图12的线II-II'截取的实例的示意性剖面图。
参照图17和图18，薄膜晶体管层TFTL、发光元件层EML和封装层TFE可顺序地形成在衬底SUB1上。
薄膜晶体管层TFTL包括缓冲层BF、有源层ACT、第一栅极层105、第二栅极层110、第三栅极层115、数据金属层120、栅极绝缘层130、第一层间绝缘层141、第二层间绝缘层142、第三层间绝缘层143、钝化层150和平坦化层160。
缓冲层BF可形成在衬底SUB1的表面上。缓冲层BF可形成在衬底SUB1上以保护薄膜晶体管和发光元件层EML的有机发光层172免受透过易于湿气渗透的衬底SUB1的湿气的影响。缓冲层BF可包括交替地堆叠的无机层。例如，缓冲层BF可包括其中氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层中的一种或多种无机层交替地堆叠的多层。在其它实例中，缓冲层BF可被省略。
有源层ACT可形成在衬底SUB1或缓冲层BF上。有源层ACT可包括多晶硅、单晶硅、低温多晶硅、非晶硅或氧化物半导体。用于阻挡入射到有源层ACT的外部光的光阻挡层可形成在有源层ACT下。
当由多晶硅制成的有源层ACT掺杂有离子时，掺杂有离子的有源层ACT可具有导电性。相应地，有源层ACT可包括驱动晶体管ST1和第二晶体管ST2至第七晶体管ST7的源电极S1至S7和漏电极D1至D7以及有源层ACT1至ACT7。
栅极绝缘层130可形成在有源层ACT上。栅极绝缘层130可包括无机层，例如，氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。
第一栅极层105可形成在栅极绝缘层130上。第一栅极层105可包括扫描线GI、GC、GW和GB和发射控制线EM以及驱动晶体管ST1和第二晶体管ST2至第七晶体管ST7的栅电极G1至G7。第一栅极层105可为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或它们的合金制成的单层或多层。
第一层间绝缘层141可形成在第一栅极层105上。第一层间绝缘层141可包括无机层，例如，氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。第一层间绝缘层141可包括多个无机层。
第二栅极层110可形成在第一层间绝缘层141上。第二栅极层110可包括初始化电压线VIL、基准电压线VEL和公共电容器电极CEC。第二栅极层110可包括由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或它们的合金制成的单层或多层。
第二层间绝缘层142可形成在第二栅极层110上。第二层间绝缘层142可包括无机层，例如，氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。第二层间绝缘层142可包括多个无机层。
第三栅极层115可形成在第二层间绝缘层142上。第三栅极层115可包括第一电容器电极CE1。第三栅极层115可形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或它们的合金制成的单层或多层。
第三层间绝缘层143可形成在第三栅极层115上。第三层间绝缘层143可包括无机层，例如，氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。第三层间绝缘层143可由无机膜制成。
数据金属层120可形成在第三层间绝缘层143上。数据金属层120可包括数据线DL、第一驱动电压线VDDL、连接电极BE和阳极连接电极ANDE。数据金属层120可形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的至少一种或它们的合金制成的单层或多层。
用于平坦化由有源层ACT、第一栅极层105、第二栅极层110、第三栅极层115和数据金属层120形成的台阶部分的平坦化层160可形成在数据金属层120上。平坦化层160可包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机层。
钝化层150可进一步形成在数据金属层120与平坦化层160之间。钝化层150可包括无机层，例如，氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。
尽管如图17中所示，示出了驱动晶体管ST1和第二晶体管ST2至第七晶体管ST7形成为其中栅电极位于有源层上方的顶栅结构，但是应注意，本公开不限于此。驱动晶体管ST1和第二晶体管ST2至第七晶体管ST7可形成为其中栅电极位于有源层下的底栅结构或其中栅电极位于有源层上方和下的双栅结构。
如图17中所示，第一接触孔CNT1可为在穿透第一层间绝缘层141、第二层间绝缘层142和第三层间绝缘层143的同时暴露驱动晶体管ST1的栅电极G1的孔。连接电极BE可通过第一接触孔CNT1电连接到驱动晶体管ST1的栅电极G1。
第二接触孔CNT2(参照图12)可为在穿透栅极绝缘层130、第一层间绝缘层141、第二层间绝缘层142和第三层间绝缘层143的同时暴露第三晶体管ST3的第二电极D3的孔。连接电极BE可通过第二接触孔CNT2电连接到第三晶体管ST3的第二电极D3。
第三接触孔CNT3(参照图12)可为在穿透第三层间绝缘层143的同时暴露第一电容器电极CE1的孔。第一驱动电压线VDDL可通过第三接触孔CNT3电连接到第一电容器电极CE1。
第四接触孔CNT4可为在穿透栅极绝缘层130和第一层间绝缘层141的同时暴露第二晶体管ST2的第一电极S2的孔。公共电容器电极CEC可通过第四接触孔CNT4电连接到第二晶体管ST2的第一电极S2。
第五接触孔CNT5(参照图12)可为在穿透栅极绝缘层130、第一层间绝缘层141、第二层间绝缘层142和第三层间绝缘层143的同时暴露驱动晶体管ST1的第一电极S1的孔。第一驱动电压线VDDL可通过第五接触孔CNT5连接到驱动晶体管ST1的第一电极S1。
第六接触孔CNT6可为在穿透栅极绝缘层130、第一层间绝缘层141、第二层间绝缘层142和第三层间绝缘层143的同时暴露第六晶体管ST6的第二电极D6的孔。阳极连接电极ANDE可通过第六接触孔CNT6连接到第六晶体管ST6的第二电极D6。
第七接触孔CNT7可为在穿透栅极绝缘层130、第一层间绝缘层141、第二层间绝缘层142和第三层间绝缘层143的同时暴露第二晶体管ST2的第二电极D2的孔。数据线DL可通过第七接触孔CNT7连接到第二晶体管ST2的第二电极D2。
阳极接触孔AND_CNT可为在穿透钝化层150和平坦化层160的同时暴露阳极连接电极ANDE的孔。
发光元件层EML形成在薄膜晶体管层TFTL上。发光元件层EML包括发光元件170和像素限定层180。
发光元件170和像素限定层180形成在平坦化层160上。发光元件170中的每个可包括第一电极171、有机发光层172和第二电极173。
第一电极171可形成在平坦化层160上。第一电极171可通过穿透钝化层150和平坦化层160的阳极接触孔AND_CNT电连接到阳极连接电极ANDE。
在其中当相对于有机发光层172观察时朝向第二电极173发射光的顶部发射结构中，第一电极171可包括具有高反射率的金属材料，诸如铝和钛的堆叠结构(Ti/Al/Ti)、铝和ITO的堆叠结构(ITO/Al/ITO)、APC合金以及APC合金和ITO的堆叠结构(ITO/APC/ITO)。APC合金是银(Ag)、钯(Pd)和铜(Cu)的合金。
像素限定层180可形成为在平坦化层160上划分第一电极171以限定子像素SP的发射区域EA。像素限定层180可形成为覆盖第一电极171的边缘。像素限定层180可包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂等的有机层。
子像素SP的发射区域EA表示其中第一电极171、有机发光层172和第二电极173顺序地堆叠并且来自第一电极171的空穴和来自第二电极173的电子在有机发光层172中彼此结合以发射光的区。
有机发光层172可布置在第一电极171和像素限定层180上。有机发光层172可包括以选定颜色发射光的有机材料。例如，有机发光层172可包括空穴传输层、有机材料层和电子传输层。子像素SP的有机发光层172可发射红色光、蓝色光或绿色光。
第二电极173形成在有机发光层172上。第二电极173可形成为覆盖有机发光层172。第二电极173可为遍及子像素SP公共地形成的公共层。覆盖层可形成在第二电极173上。
在顶部发射结构中，第二电极173可包括能够透射光的诸如ITO或IZO的透明导电材料(TCO)，或者诸如镁(Mg)、银(Ag)或镁(Mg)和银(Ag)的合金的半透射导电材料。当第二电极173由半透射导电材料制成时，因微腔效应而能够增加发光效率。
封装层TFE可形成在发光元件层EML上。封装层TFE可包括至少一个无机层以防止氧气或湿气渗透到发光元件层EML中。封装层TFE可包括至少一个有机层以保护发光元件层EML免受诸如灰尘的异物的影响。
在其它实例中，替代封装层TFE，第二衬底可布置在发光元件层EML上，并且发光元件层EML与第二衬底之间的空间可在真空状态下为空的，或者填充膜可布置在其中。填充膜可为环氧树脂填充膜或硅填充膜。
图19是根据实施方式的第一栅极层、第二栅极层和第三栅极层的部分的放大示意性剖面图。
根据实施方式，第二电容器电极CE2、公共电容器电极CEC和第一电容器电极CE1可顺序地堆叠在一个子像素SP中。第一电容器C1的电容和第二电容器C2的电容可相同。当第一电容器C1的电容与第二电容器C2的电容不相同时，在第三时段t3期间在子像素SP中的每个中第一节点N1的反映在第二节点N2中的电压变化ΔV与预期的电压变化不同，使得流过驱动晶体管ST1的驱动电流Ids可能与预期的驱动电流不同。
当第一电容器C1的电容与第二电容器C2的电容相同时，第一电容器电极CE1和公共电容器电极CEC的重叠面积与第二电容器电极CE2和公共电容器电极CEC的重叠面积可彼此实质上相等。为此，第一电容器电极CE1的边缘E1和第二电容器电极CE2的边缘E2可设计为在第三方向DR3上重叠。
然而，如图19中所示，第二电容器电极CE2的侧表面以选定角度倾斜。相应地，为了允许第一电容器电极CE1的边缘E1与第二电容器电极CE2的边缘E2在第三方向DR3上重叠，第一电容器电极CE1的边缘E1应布置在第二层间绝缘层142的倾斜顶表面上。然而，在制造工艺期间形成第一电容器电极CE1时，当第一电容器电极CE1的边缘E1布置在第二层间绝缘层142的倾斜侧表面上时，可能出现错位。第一电容器电极CE1的边缘E1和第二电容器电极CE2的边缘E2可能在第三方向DR3上彼此不对齐。
因此，第二电容器电极CE2和公共电容器电极CEC的重叠面积可能不同于第一电容器电极CE1和公共电容器电极CEC的重叠面积。例如，由于第一电容器电极CE1和公共电容器电极CEC的重叠面积大于第二电容器电极CE2和公共电容器电极CEC的重叠面积，因此第一电容器C1的电容和第二电容器C2的电容可不同。
在下文中，将结合图20至图22和图23至图25对第一电容器C1的电容和第二电容器C2的电容实质上相同或者第一电容器C1的电容与第二电容器C2的电容之间的差被最小化的实施方式进行描述。
在实施方式中，为了防止第一电容器电极CE1的边缘E1在第三方向DR3上与第二电容器电极CE2的边缘E2重叠时与第二层间绝缘层142的倾斜顶表面重叠，可调节第一电容器电极CE1和公共电容器电极CEC的排列位置和平面形状。第一电容器电极CE1的边缘E1可与第二电容器电极CE2的边缘E2不对齐。例如，如图23中一样，第一电容器电极CE1可相对于第二电容器电极CE2在第一方向(X轴方向)和第二方向(Y轴方向)上偏移。
相应地，第一电容器电极CE1可布置成与第二电容器电极CE2或第二层间绝缘层142的平坦顶表面P2(参照图22和图24)重叠，而不与第二电容器电极CE2的倾斜侧表面S2(参照图22)重叠。相应地，第一电容器电极CE1与公共电容器电极CEC的重叠面积和第二电容器电极CE2与公共电容器电极CEC的重叠面积可设计成彼此实质上相等，或者重叠面积之间的差可被最小化。
在根据实施方式的显示装置1中，第一电容器C1与第二电容器C2之间的电容差可被最小化，并且每个电容可被最大化。此外，由于可预测供给到发光元件EL的电流量，因此能够确保显示装置1的可靠性并且提高工艺良率。
在实施方式中，第二电容器电极CE2的侧表面S2(参照图22)指示相对于在水平方向(X轴方向或Y轴方向)上延伸的表面具有恒定倾斜角的表面。第二电容器电极CE2的顶表面P2(参照图22和图24)为平坦表面，而没有倾斜角。顶表面P2(参照图22和图24)的倾斜角为约0°，但是取决于工艺误差，可包括接近于约0°的角度。
图20是示出根据实施方式的子像素的示意性平面图，图21是示出沿图20的线III-III'截取的实例的示意性剖面图，并且图22是图21的区域A的放大示意性剖面图。
参照图20至图22，根据实施方式的显示装置1与图12至图18的实施方式的不同之处在于布置在第二栅极层110中的公共电容器电极CEC的第一开口OP1的宽度与布置在第三栅极层115中的第一电容器电极CE1的第二开口OP2的宽度不同，并且第一电容器电极CE1的边缘不与驱动晶体管ST1的栅电极G1的边缘重叠。
公共电容器电极CEC可包括穿透公共电容器电极CEC的第一开口OP1，并且第一电容器电极CE1可包括穿透第一电容器电极CE1的第二开口OP2。第一开口OP1和第二开口OP2可在第三方向(Z轴方向)上重叠。第二开口OP2的面积可大于第一开口OP1的面积。第一开口OP1在第一方向(X轴方向)上的宽度可小于第二开口OP2在第一方向(X轴方向)上的宽度，并且第一开口OP1在第二方向(Y轴方向)上的宽度可小于第二开口OP2在第二方向(Y轴方向)上的宽度。
将连接电极BE电连接到驱动晶体管ST1的栅电极G1的第一接触孔CNT1可布置在第一开口OP1和第二开口OP2中。
相应地，如图22中所示，公共电容器电极CEC可在水平方向(X轴方向或Y轴方向)上比第一电容器电极CE1突出得更多。例如，公共电容器电极CEC的边缘EC可比第一电容器电极CE1的边缘E12突出得更多。第一电容器电极CE1可布置在公共电容器电极CEC的平坦顶表面上。根据实施方式，可防止第一电容器电极CE1与公共电容器电极CEC的侧表面重叠，并且因此可防止超出边缘EC而错位。
即使当公共电容器电极CEC的暴露面积(即，第二开口OP2的面积)大于第一电容器电极CE1的暴露面积(即，第一开口OP1的面积)时，如图12的实施方式一样，公共电容器电极CEC的面积可大于第一电容器电极CE1的面积和第二电容器电极CE2的面积。
与第二电容器电极CE2相比，第一电容器电极CE1可布置成朝向水平方向(X轴方向或Y轴方向)上的一侧偏移。例如，与第二电容器电极CE2的第一方向(X轴方向)上延伸的边缘相比，第一电容器电极CE1的第一方向(X轴方向)上延伸的边缘可布置成朝向第二方向(Y轴方向)上的一侧偏移。与第二电容器电极CE2的第二方向(Y轴方向)上延伸的边缘相比，第一电容器电极CE1的第二方向(Y轴方向)上延伸的边缘可布置成朝向第一方向(X轴方向)上的一侧偏移。尽管在附图中示出了第一电容器电极CE1向第一方向(X轴方向)上的右侧和第二方向(Y轴方向)上的下侧偏移，但是在其它实例中，第一电容器电极CE1可在不同的方向上偏移。
由于第一电容器电极CE1和第二电容器电极CE2不完全重叠，因此第一电容器电极CE1可包括不与第二电容器电极CE2重叠的非重叠区域NOA。非重叠区域NOA可与公共电容器电极CEC重叠。
相应地，作为驱动晶体管ST1的栅电极G1的一部分的第二电容器电极CE2可包括比第一电容器电极CE1在水平方向(X轴方向或Y轴方向)上突出得更多的部分。例如，第二电容器电极CE2的边缘E2可比第一电容器电极CE1的边缘E11突出得更多。第一电容器电极CE1可与第二电容器电极CE2的平坦顶表面P2重叠，并且可不与第二电容器电极CE2的侧表面S2重叠。根据实施方式，可防止第一电容器电极CE1超出第二电容器电极CE2的边缘E2而错位。
在实施方式中，第一电容器电极CE1的与公共电容器电极CEC重叠的面积可设计在预测范围内，从而能够最小化因面积的变化而导致的电容器的电容的误差。此外，第一电容器C1的电容和第二电容器C2的电容可设计成实质上相同，并且每个电容可被最大化。由于在显示装置1中可预测供给到发光元件EL的电流量，因此可增强显示装置1的可靠性。
在下文中，将参照图23至图25对根据实施方式的显示装置1进行描述。图23是示出根据实施方式的子像素的示意性平面图，图24是示出沿图23的线IV-IV'截取的实例的示意性剖面图，并且图25是示出沿图23的线V-V'截取的实例的示意性剖面图。
参照图23至图25，根据实施方式的显示装置1与图20至图22的实施方式的不同之处在于驱动晶体管ST1的栅电极G1包括第一突出部G1a、第二突出部G1b和主要部分G1c，并且公共电容器电极CEC和第一电容器电极CE1不包括开口。它们的相同之处在于第一电容器电极CE1的边缘布置成避免与驱动晶体管ST1的包括第二电容器电极CE2的栅电极G1的边缘重叠。
驱动晶体管ST1的栅电极G1可包括第一突出部G1a、第二突出部G1b和主要部分G1c。驱动晶体管ST1的栅电极G1可布置在第三扫描线GW与发射控制线EM之间。
栅电极G1的主要部分G1c可包括在第三方向(Z轴方向)上与有源层ACT重叠的区。
栅电极G1的第一突出部G1a和第二突出部G1b可相对于栅电极G1的主要部分G1c在相反方向上突出。第一突出部G1a和第二突出部G1b可在第二方向(Y轴方向)上突出。第一突出部G1a和第二突出部G1b可为实质上对称的。相应地，能够最小化在第二方向(Y轴方向)上发生错位时以及在第一方向(X轴方向)上发生错位时发生的误差。
在实施方式中，第一接触孔CNT1可暴露驱动晶体管ST1的栅电极G1的第一突出部G1a。第一接触孔CNT1可位于栅电极G1的第二方向(Y轴方向)上的一侧(例如，上侧)上。
连接电极BE可通过第一接触孔CNT1电连接到栅电极G1的第一突出部G1a。连接电极BE可不与栅电极G1的主要部分G1c、公共电容器电极CEC和有源层ACT重叠。连接电极BE可与第三扫描线GW相交。
由于第一接触孔CNT1不暴露栅电极G1的主要部分G1c，因此其可不包括暴露公共电容器电极CEC和第一电容器电极CE1的开口。相应地，第一电容器电极CE1与公共电容器电极CEC的重叠面积和第二电容器电极CE2与公共电容器电极CEC的重叠面积可增加。这可增加第一电容器C1和第二电容器C2的电容。
栅电极G1的第一突出部G1a和第二突出部G1b可包括不与第一电容器电极CE1和公共电容器电极CEC重叠的部分。
相应地，如图24中所示，公共电容器电极CEC可在水平方向(X轴方向或Y轴方向)上比第一电容器电极CE1突出得更多。例如，公共电容器电极CEC的边缘EC可比第一电容器电极CE1的边缘E12突出得更多。第一电容器电极CE1可布置成在第三方向(Z轴方向)上与公共电容器电极CEC的平坦顶表面重叠。根据实施方式，第一电容器电极CE1避免与公共电容器电极CEC的侧表面重叠，并且因此可防止超出边缘EC而错位。
此外，与第二电容器电极CE2相比，第一电容器电极CE1可布置成在水平方向(X轴方向或Y轴方向)上偏移。例如，与第二电容器电极CE2的第一方向(X轴方向)上延伸的边缘相比，第一电容器电极CE1的第一方向(X轴方向)上延伸的边缘可在第二方向(Y轴方向)上偏移。与第二电容器电极CE2的第二方向(Y轴方向)上延伸的边缘相比，第一电容器电极CE1的第二方向(Y轴方向)上延伸的边缘可在第一方向(X轴方向)上偏移。尽管在附图中示出了第一电容器电极CE1向第一方向(X轴方向)上的右侧偏移和第二方向(Y轴方向)上的下侧偏移，但是偏移的方向可被修改。
在剖面图中，第一电容器电极CE1的边缘E11可布置在与第二电容器电极CE2的顶表面P2对应的第二层间绝缘层142上。此外，第一电容器电极CE1的边缘E12可布置在与公共电容器电极CEC的顶表面PC对应的第二层间绝缘层142上。
在实施方式中，第一电容器电极CE1与平坦顶表面重叠，而不与公共电容器电极CEC和第二电容器电极CE2的侧表面重叠，并且因此可防止超出边缘而错位。相应地，能够最小化因电容器电极的面积的变化而导致的电容器的电容的误差。
第一电容器C1可由第一电容器电极CE1与公共电容器电极CEC的重叠区域形成。第二电容器C2可由第二电容器电极CE2、第一突出部G1a、第二突出部G1b与公共电容器电极CEC的重叠区域形成。由于第一电容器电极CE1和公共电容器电极CEC都一体地形成而没有被接触孔暴露，因此可使重叠区域最大化。第一电容器C1和第二电容器C2的电容可被最大化。第一电容器C1的电容和第二电容器C2的电容可实质上相同。
在根据实施方式的显示装置1中，可预测供给到发光元件EL的电流量，使得能够确保显示装置1的可靠性并且提高工艺良率。
本文中已公开了实施方式，并且尽管采用了术语，但是它们仅在一般和描述性意义上使用和解释，而不是为了限制的目的。在一些情况下，如对本领域普通技术人员显而易见的是，除非另有明确指示，否则结合实施方式描述的特征、特性和/或元件可单独使用或者与结合其它实施方式描述的特征、特性和/或元件组合使用。相应地，本领域普通技术人员将理解，在不背离如所附权利要求书中所记载的本公开的精神和范围的情况下，可作出形式和细节上的各种改变。

Claims (20)

1.一种显示装置，包括：
发光元件，所述发光元件布置在衬底上；
驱动晶体管，所述驱动晶体管根据栅电极的电压将驱动电流提供到所述发光元件；
第一晶体管，所述第一晶体管将数据电压供给到所述驱动晶体管的所述栅电极；
第一电容器，所述第一电容器包括：
第一电容器电极，所述第一电容器电极电连接到施加有第一驱动电压的第一驱动电压线；以及
公共电容器电极，所述公共电容器电极电连接到所述第一晶体管的第一电极；以及
第二电容器，所述第二电容器包括：
第二电容器电极，所述第二电容器电极电连接到所述驱动晶体管的所述栅电极；以及
所述第一电容器的所述公共电容器电极，
其中，所述第一电容器电极、所述公共电容器电极和所述第二电容器电极在所述衬底的厚度方向上彼此重叠。
2.如权利要求1所述的显示装置，其中，所述第一电容器电极与所述公共电容器电极的重叠面积的大小和所述第二电容器电极与所述公共电容器电极的重叠面积的大小彼此相等。
3.如权利要求1所述的显示装置，还包括：
基准电压线，所述基准电压线将基准电压施加到第一节点；以及
初始化电压线，所述初始化电压线将初始化电压施加到第二节点，
其中，所述公共电容器电极电连接到所述第一节点，以及
所述第二电容器电极电连接到所述第二节点。
4.如权利要求1所述的显示装置，其中，所述驱动晶体管的所述栅电极在所述衬底的所述厚度方向上与所述公共电容器电极重叠。
5.如权利要求1所述的显示装置，其中，
所述第一电容器电极包括在所述衬底的所述厚度方向上不与所述第二电容器电极重叠的非重叠区域，以及
所述非重叠区域在所述衬底的所述厚度方向上与所述公共电容器电极重叠。
6.如权利要求5所述的显示装置，其中，
所述第一电容器电极包括在第一方向上延伸的第一边缘和在第二方向上延伸的第二边缘，
所述第二电容器电极包括在所述第一方向上延伸的第三边缘和在所述第二方向上延伸的第四边缘，
所述第一边缘与所述第三边缘相比在所述第二方向上偏移，以及
所述第二边缘与所述第四边缘相比在所述第一方向上偏移。
7.如权利要求5所述的显示装置，其中，所述第一电容器电极布置在所述第二电容器电极的平坦顶表面上。
8.如权利要求7所述的显示装置，其中，所述第一电容器电极在所述衬底的所述厚度方向上不与所述第二电容器电极的倾斜侧表面重叠。
9.如权利要求5所述的显示装置，其中，
所述公共电容器电极包括穿透所述公共电容器电极的第一开口，
所述第一电容器电极包括穿透所述第一电容器电极的第二开口，以及
所述第一开口和所述第二开口在所述衬底的所述厚度方向上彼此重叠。
10.如权利要求9所述的显示装置，其中，所述第二开口的面积大于所述第一开口的面积。
11.如权利要求9所述的显示装置，其中，
所述第一开口在第一方向上的宽度小于所述第二开口在所述第一方向上的宽度，以及
所述第一开口在第二方向上的宽度小于所述第二开口在所述第二方向上的宽度。
12.如权利要求9所述的显示装置，还包括：
连接电极，所述连接电极通过所述第一开口和所述第二开口中的第一接触孔电连接到所述驱动晶体管的所述栅电极。
13.如权利要求11所述的显示装置，其中，所述公共电容器电极的面积大于所述第一电容器电极的面积和所述第二电容器电极的面积中的每个。
14.如权利要求13所述的显示装置，还包括：
第二接触孔，所述第二接触孔将所述公共电容器电极连接到所述第一晶体管的所述第一电极。
15.如权利要求5所述的显示装置，其中，所述驱动晶体管的所述栅电极包括：
主要部分；
第一突出部，所述第一突出部从所述主要部分的一侧在一方向上突出；以及
第二突出部，所述第二突出部从所述主要部分的另一侧在与所述一方向相反的方向上突出。
16.如权利要求15所述的显示装置，其中，所述主要部分在所述衬底的所述厚度方向上与包括半导体的有源层重叠。
17.如权利要求16所述的显示装置，还包括：
连接电极，所述连接电极通过暴露所述第一突出部的第一接触孔电连接到所述第一突出部。
18.如权利要求17所述的显示装置，其中，所述第一突出部和所述第二突出部中的每个包括在所述衬底的所述厚度方向上不与所述第一电容器电极和所述公共电容器电极重叠的部分。
19.一种显示装置，包括：
有源层，所述有源层布置在衬底上；
栅极绝缘层，所述栅极绝缘层布置在所述有源层上；
栅电极和第一电容器电极，所述栅电极和所述第一电容器电极布置在所述栅极绝缘层上，所述栅电极在所述衬底的厚度方向上与所述有源层的一部分重叠；
第一层间绝缘层，所述第一层间绝缘层布置在所述栅电极和所述第一电容器电极上；
公共电容器电极，所述公共电容器电极布置在所述第一层间绝缘层上，所述公共电容器电极在所述衬底的所述厚度方向上与所述第一电容器电极重叠；
第二层间绝缘层，所述第二层间绝缘层布置在所述公共电容器电极上；以及
第二电容器电极，所述第二电容器电极布置在所述第二层间绝缘层上，所述第二电容器电极在所述衬底的所述厚度方向上与所述公共电容器电极重叠，
其中，所述第一电容器电极、所述公共电容器电极和所述第二电容器电极在所述衬底的所述厚度方向上彼此重叠。
20.如权利要求19所述的显示装置，其中，所述第一电容器电极与所述公共电容器电极的重叠面积的大小和所述第二电容器电极与所述公共电容器电极的重叠面积的大小彼此相等。
CN202211283324.1A 2021-10-25 2022-10-20 显示装置 Pending CN116030753A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0142569 2021-10-25
KR1020210142569A KR20230059861A (ko) 2021-10-25 2021-10-25 표시 장치

Publications (1)

Publication Number Publication Date
CN116030753A true CN116030753A (zh) 2023-04-28

Family

ID=86057303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211283324.1A Pending CN116030753A (zh) 2021-10-25 2022-10-20 显示装置

Country Status (3)

Country Link
US (1) US20230131089A1 (zh)
KR (1) KR20230059861A (zh)
CN (1) CN116030753A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101982074B1 (ko) * 2012-10-08 2019-08-29 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102038076B1 (ko) * 2013-04-04 2019-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102208918B1 (ko) * 2013-10-22 2021-01-29 삼성디스플레이 주식회사 유기발광표시장치
KR102584303B1 (ko) * 2018-06-25 2023-10-04 삼성디스플레이 주식회사 표시 장치
KR102620074B1 (ko) * 2019-03-22 2024-01-02 삼성디스플레이 주식회사 발광 표시 장치

Also Published As

Publication number Publication date
KR20230059861A (ko) 2023-05-04
US20230131089A1 (en) 2023-04-27

Similar Documents

Publication Publication Date Title
US10825394B2 (en) Display device
KR102642869B1 (ko) 표시 장치
US11335273B2 (en) Display device containing indium
US20220157249A1 (en) Light-emitting display device
KR20210030542A (ko) 표시 장치
EP3819938A1 (en) Display device
US20210384284A1 (en) Display device including a lower metal line
CN114792512A (zh) 显示装置
CN116030753A (zh) 显示装置
CN113990885A (zh) 显示装置和用于制造显示装置的方法
CN219696457U (zh) 显示装置
US20230326410A1 (en) Display device
EP3929904A1 (en) Display device
US20230165073A1 (en) Display device
KR20240074139A (ko) 표시 장치
CN117461074A (zh) 显示基板及显示装置
CN116646357A (zh) 显示装置和制造显示装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication