KR102642869B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102642869B1
KR102642869B1 KR1020190115124A KR20190115124A KR102642869B1 KR 102642869 B1 KR102642869 B1 KR 102642869B1 KR 1020190115124 A KR1020190115124 A KR 1020190115124A KR 20190115124 A KR20190115124 A KR 20190115124A KR 102642869 B1 KR102642869 B1 KR 102642869B1
Authority
KR
South Korea
Prior art keywords
electrode
driving transistor
scan line
transistor
voltage
Prior art date
Application number
KR1020190115124A
Other languages
English (en)
Other versions
KR20210034135A (ko
Inventor
황영인
김성호
김응택
조주현
최정미
추성백
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190115124A priority Critical patent/KR102642869B1/ko
Priority to US16/906,688 priority patent/US11501711B2/en
Priority to CN202010986600.5A priority patent/CN112614462A/zh
Publication of KR20210034135A publication Critical patent/KR20210034135A/ko
Application granted granted Critical
Publication of KR102642869B1 publication Critical patent/KR102642869B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Abstract

표시 장치가 제공된다. 표시 장치는 서로 나란하게 배치된 제k-1 스캔 라인과 제k 스캔 라인, 제k-1 스캔 라인 및 제k 스캔 라인과 교차하는 제j 데이터 라인, 및 제k-1 스캔 라인, 제k 스캔 라인, 및 제j 데이터 라인과 접속되는 서브 화소를 구비하고, 서브 화소는 제1 게이트 전극에 인가된 데이터 전압에 따라 제1 전극으로부터 제2 전극으로 흐르는 구동 전류를 제어하며, 제2 게이트 전극이 제k-1 스캔 라인과 접속되는 구동 트랜지스터, 및 구동 트랜지스터의 제2 전극에 전기적으로 연결되는 발광 소자를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 예를 들어, 표시 장치는 스마트폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비전과 같이 다양한 전자기기에 적용되고 있다. 표시 장치는 액정 표시 장치(Liquid Crystal Display Device), 전계 방출 표시 장치(Field Emission Display Device), 유기발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 평판 표시 장치일 수 있다. 이러한 평판 표시 장치 중에서 유기 발광 표시 장치는 표시 패널의 화소들 각각이 스스로 발광할 수 있는 발광 소자를 포함하므로, 표시 패널에 광을 제공하는 백라이트 유닛 없이도 화상을 표시할 수 있다.
유기발광 표시 장치는 복수의 화소들을 포함할 수 있으며, 복수의 화소들 각각은 발광 소자, 게이트 전극의 전압에 따라 전원 라인으로부터 발광 소자에 공급되는 구동 전류의 양을 조절하는 구동 트랜지스터, 및 스캔 라인의 스캔 신호에 응답하여 데이터라인의 데이터전압을 구동 트랜지스터의 게이트 전극에 공급하기 위한 스캔 트랜지스터를 포함할 수 있다. 이때, 블랙 휘도를 표시하다가 화이트 휘도를 표시하는 경우 구동 트랜지스터의 히스테리시스 특성에 의해 구동 트랜지스터의 드레인-소스간 전류가 계단과 같이 상승하므로, 화소의 화이트 휘도 역시 계단과 같이 상승할 수 있다.
본 발명이 해결하고자 하는 과제는 구동 트랜지스터의 문턱전압을 보상함과 동시에, 블랙 휘도를 표시하다가 화이트 휘도를 표시하는 경우 구동 트랜지스터의 히스테리시스 특성에 의해 구동 트랜지스터의 드레인-소스간 전류가 계단과 같이 상승함으로써 발생되는 화소의 화이트 휘도 차이를 최소화할 수 있는 표시 장치를 제공하고자 하는 것이다.
본 발명의 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 표시 장치는 서로 나란하게 배치된 제k-1 스캔 라인과 제k 스캔 라인, 제k-1 스캔 라인 및 제k 스캔 라인과 교차하는 제j 데이터 라인, 및 제k-1 스캔 라인, 제k 스캔 라인, 및 제j 데이터 라인과 접속되는 서브 화소를 구비하고, 상기 서브 화소는 제1 게이트 전극에 인가된 데이터 전압에 따라 제1 전극으로부터 제2 전극으로 흐르는 구동 전류를 제어하며, 제2 게이트 전극이 상기 제k-1 스캔 라인과 접속되는 구동 트랜지스터, 및 상기 구동 트랜지스터의 제2 전극에 전기적으로 연결되는 발광 소자를 포함한다.
초기화 전압이 인가되는 초기화 전압 라인을 더 구비하고, 상기 서브 화소는 상기 제k-1 스캔 라인의 제k-1 스캔 신호에 의해 턴-온되어 상기 구동 트랜지스터의 상기 제1 게이트 전극과 상기 초기화 전압 라인을 접속시키는 제1 트랜지스터를 더 포함할 수 있다.
상기 서브 화소는 상기 제k 스캔 라인의 제k 스캔 신호에 의해 턴-온되어 상기 구동 트랜지스터의 상기 제1 전극과 상기 제j 데이터 라인을 접속시키는 제2 트랜지스터, 상기 제k 스캔 신호에 의해 턴-온되어 상기 구동 트랜지스터의 상기 제1 게이트 전극과 상기 구동 트랜지스터의 상기 제2 전극을 접속시키는 제3 트랜지스터, 및 상기 제k 스캔 신호에 의해 턴-온되어 상기 발광 소자의 제1 전극과 상기 초기화 전압 라인을 접속시키는 제4 트랜지스터를 더 포함할 수 있다.
제k-1 스캔 라인 및 제k 스캔 라인과 나란하게 배치되는 제k 발광 라인, 및 제1 구동 전압이 인가되는 제1 구동 전압 라인을 더 구비하고, 상기 서브 화소는 제k 발광 라인의 제k 발광 신호에 의해 턴-온되어 상기 구동 트랜지스터의 상기 제1 전극과 상기 제1 구동 전압 라인을 접속시키는 제5 트랜지스터, 및 상기 제k 발광 신호에 의해 턴-온되어 상기 구동 트랜지스터의 제2 전극과 상기 발광 소자를 접속시키는 제6 트랜지스터를 포함할 수 있다.
초기화 전압이 인가되는 초기화 전압 라인을 더 구비하고, 상기 구동 트랜지스터의 상기 제1 게이트 전극에 상기 초기화 전압이 인가되는 제1 기간 동안 상기 제2 게이트 전극에는 제k-1 스캔 신호의 제1 레벨 전압이 인가될 수 있다.
상기 제1 기간 동안 상기 제k-1 스캔 신호의 상기 제1 레벨 전압은 상기 초기화 전압보다 낮을 수 있다.
상기 제1 기간 동안 상기 구동 트랜지스터의 상기 제2 게이트 전극과 상기 제1 전극 간의 전압은 상기 구동 트랜지스터의 상기 제1 게이트 전극과 상기 제1 전극 간의 전압보다 낮을 수 있다.
상기 구동 트랜지스터의 상기 제1 게이트 전극에 상기 제j 데이터 라인의 데이터 전압이 인가되는 제2 기간 동안 상기 제2 게이트 전극에는 상기 제k-1 스캔 라인의 제k-1 스캔 신호의 제2 레벨 전압이 인가될 수 있다.
상기 제2 기간 동안 상기 제k-1 스캔 신호의 상기 제2 레벨 전압은 상기 데이터 전압보다 높을 수 있다.
상기 제2 기간 동안 상기 구동 트랜지스터의 상기 제2 게이트 전극과 상기 제1 전극 간의 전압은 상기 구동 트랜지스터의 상기 제1 게이트 전극과 상기 제1 전극 간의 전압보다 높을 수 있다.
상기 구동 트랜지스터의 상기 구동 전류에 따라 상기 발광 소자가 발광하는 제3 기간 동안 상기 제2 게이트 전극에는 상기 제k-1 스캔 라인의 제k-1 스캔 신호의 제2 레벨 전압이 인가될 수 있다.
상기 제3 기간 동안 상기 구동 트랜지스터의 상기 제2 게이트 전극과 상기 제2 전극 간의 전압은 상기 구동 트랜지스터의 상기 제1 게이트 전극과 상기 제1 전극 간의 전압보다 높을 수 있다.
상기 제k-1 스캔 라인과 상기 구동 트랜지스터의 상기 제2 게이트 전극을 연결하는 제1 연결 전극을 더 구비할 수 있다.
상기 제1 연결 전극은 상기 구동 트랜지스터의 제2 게이트 전극과 동일한 층에 배치될 수 있다.
상기 제k-1 스캔 라인과 상기 제1 연결 전극 사이에 배치되는 적어도 하나의 절연막을 더 구비할 수 있다.
상기 적어도 하나의 절연막은 상기 제1 연결 전극과 상기 구동 트랜지스터의 제2 게이트 전극 상에 배치되는 버퍼막, 및 상기 구동 트랜지스터의 제1 전극 상에 배치되는 게이트 절연막을 포함할 수 있다.
상기 제k-1 스캔 라인은 상기 게이트 절연막 상에 배치될 수 있다.
상기 제k-1 스캔 라인은 상기 버퍼막과 상기 게이트 절연막을 관통하는 제1 연결 콘택홀을 통해 상기 제1 연결 전극에 접속될 수 있다.
초기화 전압이 인가되는 초기화 전압 라인을 더 구비하고, 상기 서브 화소는 게이트 전극에 상기 제k-1 스캔 라인에 접속되고, 제1 전극이 상기 초기화 전압 라인에 접속되며, 제2 전극이 상기 구동 트랜지스터의 상기 제1 게이트 전극에 접속되는 제1 트랜지스터를 더 포함하며, 상기 제1 트랜지스터의 제2 전극과 상기 구동 트랜지스터의 상기 제1 게이트 전극을 연결하는 제2 연결 전극을 더 구비할 수 있다.
상기 제1 연결 전극과 상기 제2 연결 전극은 서로 중첩할 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
실시예들에 따른 표시 장치에 의하면, 구동 트랜지스터의 제2 게이트 전극을 제k-1 스캔 라인에 연결함으로써, 구동 트랜지스터에 온 바이어스 인가할 때 구동 트랜지스터(DT)의 제2 게이트 전극과 제1 전극 간의 전압을 구동 트랜지스터의 문턱전압보다 낮게 제어할 수 있으므로, 구동 트랜지스터의 구동 전류를 증가시킬 수 있다. 이에 따라, 구동 트랜지스터의 히스테리시스 특성에 의해 블랙 휘도를 표시하다 화이트 휘도를 표시하는 경우 발광 소자의 휘도 차이가 발생하는 것을 개선할 수 있다.
또한, 실시예들에 따른 표시 장치에 의하면, 발광 소자가 발광하는 기간 동안 구동 트랜지스터의 제2 게이트 전극과 제1 전극 간의 전압을 0V보다 크게 제어할 수 있으므로, 구동 트랜지스터의 구동 전류 곡선을 네거티브 쉬프트 시킬 수 있다. 그러므로, 구동 트랜지스터의 히스테리시스 특성에 의해 구동 트랜지스터의 구동 전류 곡선이 블랙 휘도 표시할 때와 화이트 휘도를 표시할 때 사이에서 쉬프트되는 것을 줄일 수 있다. 따라서, 구동 트랜지스터의 히스테리시스 특성에 의해 블랙 휘도를 표시하다 화이트 휘도를 표시하는 경우 발광 소자의 휘도 차이가 발생하는 것을 개선할 수 있을 뿐만 아니라, 순간 잔상이 발생하는 시간을 줄일 수 있다.
나아가, 실시예들에 따른 표시 장치에 의하면, 구동 트랜지스터의 제2 게이트 전극은 제1 연결 전극을 통해 제k-1 스캔 라인과 연결될 수 있다. 제1 연결 전극은 차광층에 형성될 수 있다. 이에 따라, 제1 연결 전극은 제k-1 스캔 라인과 구동 트랜지스터의 제2 게이트 전극 사이에 배치된 제k 스캔 라인, 제2 연결 전극, 제1-2 트랜지스터의 제2 전극, 및 제3-2 트랜지스터의 제2 전극과 교차하여 제k-1 스캔 라인과 구동 트랜지스터의 제2 게이트 전극을 서로 접속시킬 수 있다.
실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다.
도 2는 일 실시예에 따른 표시 장치를 보여주는 평면도이다.
도 3은 일 실시예에 따른 표시 장치를 보여주는 블록도이다.
도 4는 일 실시예에 따른 서브 화소를 상세히 보여주는 회로도이다.
도 5는 도 4의 제k-1 스캔 라인, 제k 스캔 라인, 제k+1 스캔 라인, 및 제k 발광 라인에 인가되는 신호들을 보여주는 파형도이다.
도 6 내지 도 8은 도 5의 복수의 제1 기간들, 복수의 제2 기간들, 및 제3 기간 동안 서브 화소의 구동 방법을 설명하기 위한 회로도들이다.
도 9는 구동 트랜지스터의 히스테리시스 특성에 의한 발광 소자의 휘도가 계단과 같이 상승하는 것을 보여주는 그래프이다.
도 10은 구동 트랜지스터의 제2 게이트 전극에 인가되는 전압에 따른 구동 트랜지스터의 드레인-소스간 전류를 보여주는 그래프이다.
도 11은 구동 트랜지스터의 제2 게이트 전극과 제1 전극 간의 전압에 따른 제4 프레임에서 발광 소자의 휘도 대비 제1 프레임에서 발광 소자의 휘도를 보여주는 그래프이다.
도 12는 구동 트랜지스터의 제2 게이트 전극의 유무에 따른 구동 트랜지스터의 드레인-소스간 전류를 보여주는 그래프이다.
도 13은 구동 트랜지스터의 제2 게이트 전극과 제1 전극 간의 전압에 따른 동일한 구동 전류를 흐르게 하기 위한 블랙 휘도 표시할 때와 화이트 휘도 표시할 때 제1 게이트 전극과 제1 전극 간의 전압의 변동량을 보여주는 그래프이다.
도 14는 구동 트랜지스터의 제2 게이트 전극과 제1 전극 간의 전압에 따른 순간 잔상을 보여주는 그래프이다.
도 15는 일 실시예에 따른 서브 화소를 상세히 보여주는 평면도이다.
도 16은 도 15의 Ⅰ-Ⅰ’의 일 예를 보여주는 단면도이다.
도 17은 도 15의 Ⅱ-Ⅱ’의 일 예를 보여주는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "상(on)"으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하 첨부된 도면을 참조하여 구체적인 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 보여주는 사시도이다. 도 2는 일 실시예에 따른 표시 장치를 보여주는 평면도이다. 도 3은 일 실시예에 따른 표시 장치를 보여주는 블록도이다.
본 명세서에서, “상부”, “탑”, “상면”은 표시 패널(100)을 기준으로 상부 방향, 즉 Z축 방향을 가리키고, “하부”, “바텀”, “하면”은 표시 패널(100)을 기준으로 하부 방향, 즉 Z축 방향의 반대 방향을 가리킨다. 또한, “좌”, “우”, “상”, “하”는 표시 패널(100)을 평면에서 바라보았을 때의 방향을 가리킨다. 예를 들어, “좌”는 X축 방향의 반대 방향, “우”는 X축 방향, “상”은 Y축 방향, “하”는 Y축 방향의 반대 방향을 가리킨다.
도 1 내지 도 3을 참조하면, 표시 장치(10)는 동영상이나 정지영상을 표시하는 장치로서, 모바일 폰(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet personal computer), 및 스마트 워치(smart watch), 워치 폰(watch phone), 이동 통신 단말기, 전자 수첩, 전자 책, PMP(portable multimedia player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라, 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷(internet of things, IOT) 등의 다양한 제품의 표시 화면으로 사용될 수 있다.
표시 장치(10)는 유기 발광 다이오드를 이용하는 유기 발광 표시 장치, 양자점 발광층을 포함하는 양자점 발광 표시 장치, 무기 반도체를 포함하는 무기 발광 표시 장치, 및 초소형 발광 다이오드(micro light emitting diode(LED))를 이용하는 초소형 발광 표시 장치와 같은 발광 표시 장치일 수 있다. 이하에서는, 표시 장치(10)가 유기 발광 표시 장치인 것을 중심으로 설명하였으나, 본 발명은 이에 제한되지 않는다.
표시 장치(10)는 표시 패널(100), 표시 구동 회로(200), 및 회로 보드(300)를 포함한다.
표시 패널(100)은 제1 방향(X축 방향)의 단변과 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)의 장변을 갖는 직사각형 형태의 평면으로 형성될 수 있다. 제1 방향(X축 방향)의 단변과 제2 방향(Y축 방향)의 장변이 만나는 코너(corner)는 소정의 곡률을 갖도록 둥글게 형성되거나 직각으로 형성될 수 있다. 표시 패널(100)의 평면 형태는 사각형에 한정되지 않고, 다른 다각형, 원형 또는 타원형으로 형성될 수 있다. 표시 패널(100)은 평탄하게 형성될 수 있으나, 이에 한정되지 않으며, 좌우측 끝단에 형성되며, 일정한 곡률을 갖거나 변화하는 곡률을 갖는 곡면부를 포함할 수 있다. 이외에, 표시 패널(100)은 구부러지거나, 휘어지거나, 벤딩되거나, 접히거나, 말릴 수 있도록 유연하게 형성될 수 있다.
표시 패널(100)은 서브 화소(SP)들이 형성되어 영상을 표시하는 표시 영역(DA)과 표시 영역(DA)의 주변 영역인 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)에는 서브 화소(SP)들 뿐만 아니라, 서브 화소(SP)들에 접속되는 스캔 라인(SL)들, 발광 라인(EL)들, 데이터 라인(DL)들, 및 제1 구동 전압 라인(VDDL)이 배치될 수 있다. 스캔 라인(SL)들과 발광 라인(EL)들은 제1 방향(X축 방향)으로 나란하게 형성되고, 데이터 라인(DL)들은 제1 방향(X축 방향)과 교차하는 제2 방향(Y축 방향)으로 나란하게 형성될 수 있다. 제1 구동 전압 라인(VDDL)은 표시 영역(DA)에서 제2 방향(Y축 방향)으로 나란하게 형성될 수 있다. 표시 영역(DA)에서 제2 방향(Y축 방향)으로 나란하게 형성된 제1 구동 전압 라인(VDDL)의 비표시 영역(NDA)에서 서로 연결될 수 있다.
서브 화소(SP)들 각각은 스캔 라인(SL)들 중 적어도 어느 하나, 데이터 라인(DL)들 중 어느 하나, 발광 라인(EL)들 중 적어도 하나, 제1 구동 전압 라인(VDDL)에 접속될 수 있다. 도 2에서는 서브 화소(SP)들 각각이 2 개의 스캔 라인(SL)들, 1 개의 데이터 라인(DL), 1 개의 발광 라인(EL), 및 제1 구동 전압 라인(VDDL)에 접속된 것을 예시하였지만, 이에 한정되지 않는다. 예를 들어, 서브 화소(SP)들 각각은 2 개의 스캔 라인(SL)들이 아닌 3 개의 스캔 라인(SL)들에 접속될 수도 있다.
서브 화소(SP)들 각각은 구동 트랜지스터, 적어도 하나의 트랜지스터, 발광 소자, 및 커패시터를 포함할 수 있다. 트랜지스터는 스캔 라인(SL)으로부터 스캔 신호가 인가되는 경우 턴-온되며, 이로 인해 데이터 라인(DL)의 데이터 전압은 구동 트랜지스터(DT)의 게이트 전극에 인가될 수 있다. 구동 트랜지스터(DT)는 게이트 전극에 인가된 데이터 전압에 따라 발광 소자에 구동 전류를 공급함으로써 발광할 수 있다. 구동 트랜지스터(DT)와 적어도 하나의 트랜지스터(ST)는 박막 트랜지스터(thin film transistor)일 수 있다. 발광 소자는 구동 트랜지스터(DT)의 구동 전류에 따라 발광할 수 있다. 발광 소자는 제1 전극, 유기 발광층, 및 제2 전극을 포함하는 유기 발광 다이오드(organic light emitting diode)일 수 있다. 커패시터는 구동 트랜지스터(DT)의 게이트 전극에 인가된 데이터 전압을 일정하게 유지하는 역할을 할 수 있다.
비표시 영역(NDA)은 표시 영역(DA)의 바깥쪽에서부터 표시 패널(100)의 가장자리까지의 영역으로 정의될 수 있다. 비표시 영역(NDA)에는 스캔 라인(SL)들에 스캔 신호들을 인가하기 위한 스캔 구동 회로(SDC), 및 데이터 라인(DL)들과 표시 구동 회로(200) 사이의 팬 아웃 라인(FL)들, 및 표시 구동 회로(200)에 접속되는 패드(DP)들이 배치될 수 있다. 표시 구동 회로(200)와 패드(DP)들은 표시 패널(100)의 일 측 가장자리에 배치될 수 있다. 패드(DP)들은 표시 구동 회로(200)보다 표시 패널(100)의 일 측 가장자리에 인접하게 배치될 수 있다.
스캔 구동 회로(SDC)는 복수의 스캔 제어 라인(SCL)을 통해 표시 구동 회로(200)에 연결될 수 있다. 스캔 구동 회로(SDC)는 복수의 스캔 제어 라인(SCL)을 통해 표시 구동 회로(200)로부터 스캔 제어 신호(SCS)와 발광 제어 신호(ECS)를 입력 받을 수 있다.
스캔 구동 회로(SDC)는 도 3과 같이 스캔 구동부(410)와 발광 제어 구동부(420)를 포함할 수 있다.
스캔 구동부(410)는 스캔 제어 신호(SCS)에 따라 스캔 신호들을 생성하고, 스캔 신호들을 스캔 라인(SL)들에 순차적으로 출력할 수 있다. 발광 제어 구동부(420)는 발광 제어 신호(ECS)에 따라 발광 제어 신호들을 생성하고, 발광 제어 신호들을 발광 라인(EL)들에 순차적으로 출력할 수 있다.
스캔 구동 회로(SDC)는 복수의 박막 트랜지스터들을 포함할 수 있다. 스캔 구동 회로(SDC)는 서브 화소(SP)들의 박막 트랜지스터들과 동일한 층에 형성될 수 있다. 도 2에서는 스캔 구동 회로(SDC)가 표시 영역(DA)의 일 측, 예를 들어 좌측의 비표시 영역(NDA)에 형성된 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 스캔 구동 회로(SDC)는 표시 영역(DA)의 양 측, 예를 들어, 좌측과 우측의 비표시 영역(NDA)에 형성될 수 있다.
표시 구동 회로(200)는 도 3과 같이 타이밍 제어부(210), 데이터 구동부(220), 및 전원 공급 회로(230)를 포함할 수 있다.
타이밍 제어부(210)는 회로 보드(300)로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들을 입력 받는다. 타이밍 제어부(210)는 타이밍 신호들에 따라 스캔 구동부(410)의 동작 타이밍을 제어하기 위한 스캔 제어 신호(SCS)를 생성하고, 발광 제어 구동부(420)의 동작 타이밍을 제어하기 위한 발광 제어 신호(ECS)를 생성하며, 데이터 구동부(220)의 동작 타이밍을 제어하기 위한 데이터 제어 신호(DCS)를 생성할 수 있다. 타이밍 제어부(210)는 복수의 스캔 제어 라인(SCL)을 통해 스캔 제어 신호(SCS)를 스캔 구동부(410)로 출력하고, 발광 제어 신호(ECS)를 발광 제어 구동부(420)로 출력할 수 있다. 타이밍 제어부(210)는 디지털 비디오 데이터(DATA)와 데이터 제어 신호(DCS)를 데이터 구동부(220)로 출력할 수 있다.
데이터 구동부(220)는 디지털 비디오 데이터(DATA)를 아날로그 정극성/부극성 데이터 전압들로 변환하여 팬 아웃 라인(FL)들을 통해 데이터 라인(DL)들에 출력한다. 스캔 구동 회로(SDC)의 스캔 신호들에 의해 서브 화소(SP)들이 선택되며, 선택된 서브 화소(SP)들에 데이터 전압들이 공급된다.
전원 공급 회로(230)는 제1 구동 전압을 생성하여 제1 구동 전압 라인(VDDL)에 공급할 수 있다. 또한, 전원 공급 회로(230)는 제2 구동 전압을 생성하여 서브 화소(SP)들 각각의 유기 발광 다이오드의 캐소드 전극에 공급할 수 있다. 제1 구동 전압은 유기 발광 다이오드의 구동을 위한 고전위 전압일 수 있으며, 제2 구동 전압은 유기 발광 다이오드의 구동을 위한 저전위 전압일 수 있다. 즉, 제1 구동 전압은 제2 구동 전압보다 높은 전위를 가질 수 있다.
표시 구동 회로(200)는 집적회로(integrated circuit, IC)로 형성되어 COG(chip on glass) 방식, COP(chip on plastic) 방식, 또는 초음파 접합 방식으로 표시 패널(100) 상에 부착될 수 있으나, 이에 한정되지 않는다. 예를 들어, 표시 구동 회로(200)는 회로 보드(300) 상에 부착될 수 있다.
회로 보드(300)는 이방성 도전 필름(anisotropic conductive film)을 이용하여 패드(DP)들 상에 부착될 수 있다. 이로 인해, 회로 보드(300)의 리드 라인들은 패드(DP)들에 전기적으로 연결될 수 있다. 회로 보드(300)는 연성 인쇄 회로 보드(flexible prinited circuit board), 인쇄 회로 보드(printed circuit board) 또는 칩온 필름(chip on film)과 같은 연성 필름(flexible film)일 수 있다.
도 4는 일 실시예에 따른 서브 화소를 상세히 보여주는 회로도이다.
도 4를 참조하면, 서브 화소(SP)는 제k-1(k는 2 이상의 양의 정수) 스캔 라인(Sk-1), 제k 스캔 라인(Sk), 제k+1 스캔 라인(Sk+1), 및 제j(j는 양의 정수) 데이터 라인(Dj)에 접속될 수 있다. 또한, 서브 화소(SP)는 제1 구동 전압이 공급되는 제1 구동 전압 라인(VDDL), 초기화 전압(Vini)이 공급되는 초기화 전압 라인(VIL), 및 제2 구동 전압이 공급되는 제2 구동 전압 라인(VSSL)에 접속될 수 있다.
서브 화소(SP)는 구동 트랜지스터(transistor)(DT), 발광 소자(Light Emitting Element, LE), 스위치 소자들, 및 커패시터(C1)를 포함한다. 스위치 소자들은 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6)을 포함한다.
구동 트랜지스터(DT)는 제1 게이트 전극(DT_G1), 제2 게이트 전극(DT_G2), 제1 전극, 및 제2 전극을 포함할 수 있다. 제1 게이트 전극(DT_G1)은 구동 트랜지스터(DT)의 액티브층의 상부에 배치되는 상부 게이트 전극이고, 제2 게이트 전극(DT_G2)은 구동 트랜지스터(DT)의 액티브층의 하부에 배치되는 하부 게이트 전극일 수 있다.
구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)은 제k-1 스캔 라인(Sk-1)에 접속될 수 있다. 구동 트랜지스터(DT)는 제1 게이트 전극(DT_G1)에 인가되는 데이터 전압에 따라 드레인-소스간 전류(Ids, 이하 “구동 전류”라 칭함)를 제어한다. 구동 트랜지스터(DT)의 채널을 통해 흐르는 구동 전류(Ids)는 수학식 1과 같이 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 소스 전극 간의 전압(Vgs)과 문턱전압(threshold voltage) 간의 차이의 제곱에 비례한다.
수학식 1에서, k'는 구동 트랜지스터의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vgs는 구동 트랜지스터의 게이트-소스간 전압, Vth는 구동 트랜지스터의 문턱전압을 의미한다.
발광 소자(EL)는 구동 전류(Ids)에 따라 발광한다. 발광 소자(EL)의 발광량은 구동 전류(Ids)에 비례할 수 있다.
발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 또는, 발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 무기 반도체를 포함하는 무기 발광 소자일 수 있다. 또는, 발광 소자(EL)는 애노드 전극, 캐소드 전극, 및 애노드 전극과 캐소드 전극 사이에 배치된 양자점 발광층을 포함하는 양자점 발광 소자일 수 있다. 또는, 발광 소자(EL)는 마이크로 발광 다이오드(micro light emitting diode)일 수 있다.
발광 소자(EL)의 애노드 전극은 제4 트랜지스터(ST4)의 제1 전극과 제6 트랜지스터(ST6)의 제2 전극에 접속되며, 캐소드 전극은 제2 구동 전압 라인(VSSL)에 접속될 수 있다. 발광 소자(EL)의 애노드 전극과 캐소드 전극 사이에는 기생 용량(Cel)이 형성될 수 있다.
제1 트랜지스터(ST1)는 제1-1 트랜지스터(ST1-1)와 제1-2 트랜지스터(ST1-2)를 포함하는 듀얼 트랜지스터로 형성될 수 있다. 제1-1 트랜지스터(ST1-1)와 제1-2 트랜지스터(ST1-2)는 제k-1 스캔 라인(Sk-1)의 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극과 초기화 전압 라인(VIL)을 접속시킨다. 구동 트랜지스터(DT)의 게이트 전극은 초기화 전압 라인(VIL)의 초기화 전압으로 방전될 수 있다. 제1-1 트랜지스터(ST1-1)의 게이트 전극은 제k-1 스캔 라인(Sk-1)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 제2 전극은 제1-2 트랜지스터(ST1-2)의 제1 전극에 접속될 수 있다. 제1-2 트랜지스터(ST1-2)의 게이트 전극은 제k-1 스캔 라인(Sk-1)에 접속되고, 제1 전극은 제1-1 트랜지스터(ST1-1)의 제2 전극에 접속되며, 제2 전극은 초기화 전압 라인(VIL)에 접속될 수 있다.
제2 트랜지스터(ST2)는 제k 스캔 라인(Sk)의 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극과 제j 데이터 라인(Dj)을 접속시킨다. 제2 트랜지스터(ST2)의 게이트 전극은 제k 스캔 라인(Sk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 제1 전극에 접속되며, 제2 전극은 데이터 라인(Dj)에 접속될 수 있다.
제3 트랜지스터(ST3)는 제3-1 트랜지스터(ST3-1)와 제3-2 트랜지스터(ST3-2)를 포함하는 듀얼 트랜지스터로 형성될 수 있다. 제3-1 트랜지스터(ST3-1)와 제3-2 트랜지스터(ST3-2)는 제k 스캔 라인(Sk)의 스캔 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극과 제2 전극을 접속시킨다. 즉, 제3-1 트랜지스터(ST3-1)와 제3-2 트랜지스터(ST3-2)가 턴-온되는 경우, 구동 트랜지스터(DT)의 게이트 전극과 제2 전극이 접속되므로, 구동 트랜지스터(DT)는 다이오드(diode)로 구동한다. 제3-1 트랜지스터(ST3-1)의 게이트 전극은 제k 스캔 라인(Sk)에 접속되고, 제1 전극은 제3-2 트랜지스터(ST3-2)의 제2 전극에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속될 수 있다. 제2-2 트랜지스터(ST2-1)의 게이트 전극은 제k 스캔 라인(Sk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 접속되며, 제2 전극은 제3-2 트랜지스터(ST3-2)의 제1 전극에 접속될 수 있다.
제4 트랜지스터(ST4)는 제k 스캔 라인(Sk)의 스캔 신호에 의해 턴-온되어 발광 소자(EL)의 애노드 전극과 초기화 전압 라인(VIL)을 접속시킨다. 발광 소자(EL)의 애노드 전극은 초기화 전압으로 방전될 수 있다. 제4 트랜지스터(ST4)의 게이트 전극은 제k 스캔 라인(Sk)에 접속되고, 제1 전극은 발광 소자(EL)의 애노드 전극에 접속되며, 제2 전극은 초기화 전압 라인(VIL)에 접속된다.
제5 트랜지스터(ST5)는 제k 발광 라인(Ek)의 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제1 전극과 제1 구동 전압 라인(VDDL)을 접속시킨다. 제5 트랜지스터(ST5)의 게이트 전극은 제k 발광 라인(Ek)에 접속되고, 제1 전극은 제1 구동 전압 라인(VDDL)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 소스 전극에 접속된다.
제6 트랜지스터(ST6)는 구동 트랜지스터(DT)의 제2 전극과 발광 소자(EL)의 애노드 전극 사이에 접속된다. 제6 트랜지스터(ST6)는 제k 발광 라인(Ek)의 발광 제어 신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제2 전극과 발광 소자(EL)의 애노드 전극을 접속한다. 제6 트랜지스터(ST6)의 게이트 전극은 제k 발광 라인(Ek)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 제2 전극에 접속되며, 제2 전극은 발광 소자(EL)의 애노드 전극에 접속된다. 제5 트랜지스터(ST5)와 제6 트랜지스터(ST6)가 모두 턴-온되는 경우, 구동 전류(Ids)는 발광 소자(EL)에 공급될 수 있다.
커패시터(C1)는 구동 트랜지스터(DT)의 제2 전극과 제1 구동 전압 라인(VDDL) 사이에 형성된다. 커패시터(C1)의 일 전극은 구동 트랜지스터(DT)의 제2 전극에 접속되고, 타 전극은 제1 구동 전압 라인(VDDL)에 접속될 수 있다.
제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다. 또는, 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 제1 전극이 드레인 전극인 경우, 제2 전극은 소스 전극일 수 있다.
제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 액티브층 폴리 실리콘(Poly Silicon), 아몰포스 실리콘, 및 산화물 반도체 중 어느 하나로 형성될 수도 있다. 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT) 각각의 반도체층이 폴리 실리콘으로 형성되는 경우, 그를 형성하기 위한 공정은 저온 폴리 실리콘(Low Temperature Poly Silicon: LTPS) 공정일 수 있다.
또한, 도 4에서는 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않으며, N 타입 MOSFET으로 형성될 수도 있다. 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6), 및 구동 트랜지스터(DT)가 N 타입 MOSFET으로 형성되는 경우, N 타입 MOSFET의 특성에 맞도록 도 5의 타이밍은 수정되어야 할 것이다.
제1 구동 전압 라인(VDDL)의 제1 구동 전압, 제2 구동 전압 라인(VSSL)의 제2 구동 전압, 초기화 전압 라인(Vini)의 초기화 전압은 구동 트랜지스터(DT)의 특성, 발광 소자(EL)의 특성 등을 고려하여 설정될 수 있다. 예를 들어, 초기화 전압과 구동 트랜지스터(DT)의 소스 전극에 공급되는 데이터 전압 간의 전압 차는 구동 트랜지스터(DT)의 문턱전압보다 작도록 설정될 수 있다.
도 5는 도 4의 제k-1 스캔 라인, 제k 스캔 라인, 및 제k 발광 라인에 인가되는 신호들을 보여주는 파형도이다.
도 5를 참조하면, 제k-1 스캔 라인(Sk-1)에 인가되는 제k-1 스캔 신호(SCANk-1)는 제1 트랜지스터(ST1)의 턴-온과 턴-오프를 제어하기 위한 신호이다. 제k 스캔 라인(Sk)에 인가되는 제k 스캔 신호(SCANk)는 제2 트랜지스터(ST2), 제3 트랜지스터(ST3), 및 제4 트랜지스터(ST4) 각각의 턴-온과 턴-오프를 제어하기 위한 신호이다. 제k 발광 신호(EMk)는 제5 트랜지스터(ST5)와 제6 트랜지스터(ST6)를 제어하기 위한 신호이다.
제k-1 스캔 신호(SCANk-1), 제k 스캔 신호(SCANk), 및 제k 발광 신호(EMk)는 1 프레임 기간을 주기로 발생할 수 있다. 1 프레임 기간은 복수의 제1 기간들(t1, t1’, t1”), 복수의 제2 기간들(t2, t2’, t2”), 제1 오프 기간(off1), 및 제2 오프 기간(off2)으로 구분될 수 있다. 복수의 제1 기간들(t1, t1’, t1”) 각각은 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)에 초기화 전압(Vini)을 인가하여 구동 트랜지스터(DT)에 온 바이어스를 인가하는 기간이고, 복수의 제2 기간들(t2, t2’, t2”) 각각은 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)에 데이터 전압을 공급하고 구동 트랜지스터(DT)의 문턱전압을 샘플링하는 기간이며, 제3 기간(t3)은 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)의 전압에 따라 발광 소자(EL)를 발광하는 기간이다. 제1 오프 기간(off1)은 1 프레임 기간에서 가장 앞선 제1 기간(t1) 이전에 배치되며, 제2 오프 기간(off2)은 1 프레임 기간에서 가장 뒤에 있는 제2 기간(t2)과 제3 기간(t3) 사이에 배치될 수 있다. 제1 오프 기간(off1)과 제2 오프 기간(off2) 각각은 구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6)이 모두 턴-오프되는 기간이다.
복수의 제1 기간들(t1, t1’, t1”)과 복수의 제2 기간들(t2, t2’, t2”)은 교번하여 반복될 수 있다. 예를 들어, 복수의 제1 기간들(t1, t1’, t1”)과 복수의 제2 기간들(t2, t2’, t2”)은 제1 기간(t1), 제2 기간(t2), 제1 기간(t1’), 제2 기간(t2’), 제1 기간(t1”), 및 제2 기간(t2”)의 순서로 배치될 수 있다. 한편, 도 5에서는 1 프레임 기간이 3 개의 제1 기간들(t1, t1’, t1”)과 제2 기간들(t2, t2’, t2”)을 포함하는 것을 예시하였으나, 이에 한정되지 않는다. 예를 들어, 1 프레임 기간은 하나의 제1 기간(t1)과 제2 기간(t2)을 포함하거나, 두 개의 제1 기간들(t1, t1’)과 제2 기간들(t2, t2’)을 포함하거나, 네 개 이상의 제1 기간들과 제2 기간들을 포함할 수 있다. 1 프레임 기간 내에서 제1 기간의 개수와 제2 기간의 개수는 동일할 수 있다.
제k-1 스캔 신호(SCANk-1)는 복수의 제1 기간들(t1, t1’, t1”) 동안 제1 레벨 전압(V1)으로 출력되고, 복수의 제2 기간들(t2, t2’, t2”) 동안 제2 레벨 전압(V2)으로 출력될 수 있다. 예를 들어, 제k-1 스캔 신호(SCANk-1)는 복수의 제1 기간들(t1, t1’, t1”) 동안 제1 레벨 전압(V1)을 가지며, 나머지 기간들 동안 제2 레벨 전압(V2)을 가질 수 있다. 제k 스캔 신호(SCANk)는 복수의 제2 기간들(t2, t2’, t2”) 동안 제1 레벨 전압(V1)을 가지며, 나머지 기간들 동안 제2 레벨 전압(V2)을 가질 수 있다. 제k 발광 신호(EMk)는 제3 기간(t3) 동안 제1 레벨 전압(V1)을 가지며, 나머지 기간들 동안 제2 레벨 전압(V2)을 가질 수 있다.
도 5에서는 복수의 제1 기간들(t1, t1’, t1”), 복수의 제2 기간들(t2, t2’, t2”), 제1 오프 기간(off1), 및 제2 오프 기간(off2) 각각이 1 수평 기간인 것으로 예시하였다. 1 수평 기간은 표시 패널(100)의 어느 스캔 라인에 접속된 서브 화소(SP)들 각각에 데이터 전압이 공급되는 기간을 지시하므로, 1 수평 라인 스캔 기간으로 정의될 수 있다. 데이터 전압들은 스캔 신호들 각각의 제1 레벨 전압(V1)에 동기화하여 데이터 라인(DL)들에 공급될 수 있다.
제1 레벨 전압(V1)은 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6) 각각을 턴-온시킬 수 있는 스캔 온 전압에 해당한다. 제2 레벨 전압(V2)은 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6) 각각을 턴-오프시킬 수 있는 스캔 오프 전압에 해당한다. 제1 레벨 전압(V1)은 대략 -8V이고, 제2 레벨 전압(V2)은 7V일 수 있다. 초기화 전압(Vini)은 제1 레벨 전압(V1)보다 높고 제2 레벨 전압(V2)보다 낮을 수 있다. 초기화 전압(Vini)은 대략 -3.5V일 수 있다.
도 6 내지 도 8은 도 5의 제1 내지 제4 기간들 동안 서브 화소의 구동 방법을 설명하기 위한 회로도들이다.
이하에서, 도 6 내지 도 8을 결부하여 제1 오프 기간(off1), 복수의 제1 기간들(t1, t1’, t1”), 복수의 제2 기간들(t2, t2’, t2”), 제2 오프 기간(off2), 및 제3 기간(t3) 동안 서브 화소(SP)의 동작을 상세히 설명한다.
첫 번째로, 제1 오프 기간(off1) 동안 서브 화소(SP)의 구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6)는 모두 턴-오프된다.
두 번째로, 복수의 제1 기간들(t1, t1’, t1”) 각각에서 제k-1 스캔 라인(Sk-1)에는 제1 레벨 전압(V1)을 갖는 제k-1 스캔 신호(SCANk-1)가 공급된다. 복수의 제1 기간들(t1, t1’, t1”) 각각에서 도 6과 같이 제1 트랜지스터(ST1)는 제1 레벨 전압(V1)을 갖는 제k-1 스캔 신호(SCANk-1)에 의해 턴-온된다. 제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)에는 초기화 전압 라인(VIL)의 초기화 전압(Vini)이 인가된다.
블랙 휘도를 표시하다가 화이트 휘도를 표시하고자 할 때, 구동 트랜지스터(DT)의 구동 전류(Ids)는 구동 트랜지스터(DT)의 히스테리시스(hysteresis) 특성에 의해 계단과 같이 상승하며, 이로 인해 발광 소자(EL)의 휘도 역시 계단과 같이 상승한다. 도 9에서 제1 프레임 기간(FR1)은 발광 소자(EL)가 블랙 휘도로 발광하는 블랙 표시기간, 제2 내지 제4 프레임 기간들(FR2~FR4)은 발광 소자(EL)가 화이트 휘도로 발광하는 화이트 표시기간에 해당한다. 도 9에서 X축은 시간을 가리키고, Y축은 발광 소자(EL)의 휘도를 가리킨다.
발광 소자(EL)가 블랙 휘도 표시할 때 구동 트랜지스터(DT)의 구동 전류(Ids) 곡선은 포지티브 쉬프트되고, 발광 소자(EL)가 화이트 휘도 표시할 때 구동 트랜지스터(DT)의 구동 전류(Ids) 곡선은 네거티브 쉬프트될 수 있다. 발광 소자(EL)가 블랙 휘도를 표시하다가 화이트 휘도를 표시하는 경우, 구동 트랜지스터(DT)의 구동 전류(Ids) 곡선은 점차 네거티브 쉬프트될 수 있다. 그러므로, 동일한 데이터 전압이 인가되더라도 제2 내지 제4 프레임 기간들(FR2~FR4)에서 발광 소자(EL)에 공급되는 구동 트랜지스터(DT)의 구동 전류(Ids)는 계단과 같이 증가하게 된다. 이에 따라, 발광 소자(EL)가 발광하는 휘도 역시 도 9와 같이 제2 내지 제4 프레임 기간들(FR2~FR4)에서 계단과 같이 증가하게 된다.
구동 트랜지스터(DT)의 히스테리시스 특성에 의해 발광 소자(EL)의 휘도가 계단과 같이 상승함으로써 발생하는 프레임 기간들 사이의 휘도 차이를 줄이기 위해, 복수의 제1 기간들(t1, t1’, t1”) 각각에서 구동 트랜지스터(DT)에 온 바이어스를 인가한다. 복수의 제1 기간들(t1, t1’, t1”) 각각에서 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)에 초기화 전압(Vini)이 인가되는 경우, 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 제1 전극 간의 전압이 구동 트랜지스터(DT)의 문턱전압(Vth)보다 작기 때문에, 구동 트랜지스터(DT)는 턴-온될 수 있다. 즉, 구동 트랜지스터(DT)에 온 바이어스(on bias)가 인가될 수 있다.
또한, 복수의 제1 기간들(t1, t1’, t1”) 각각에서 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)에는 제k-1 스캔 신호(SCANk-1)의 제1 레벨 전압(V1)이 인가된다. 제1 레벨 전압(V1)은 초기화 전압(Vini)보다 작을 수 있다. 이로 인해, 제1 기간(t1) 동안 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 간의 전압은 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 제1 전극 간의 전압보다 낮을 수 있다.
구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 간의 전압(Vbs)이 0V보다 작은 경우, 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 제1 전극 간의 전압(Vgs)에 따른 구동 전류(Ids) 곡선은 포지티브 쉬프트된다. 또한, 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 사이의 전압(Vbs)이 0V보다 큰 경우, 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 제1 전극 간의 전압(Vgs)에 따른 구동 전류(Ids) 곡선은 네거티브 쉬프트된다. 이로 인해, 도 10과 같이 복수의 제1 기간들(t1, t1’, t1”) 각각에서 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 간의 전압(Vbs)이 작을수록 구동 트랜지스터(DT)의 전류(Ids)는 증가할 수 있다. 도 10에서 X축은 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 사이의 전압(Vbs)을 가리키고, Y축은 구동 트랜지스터(DT)의 구동 전류(Ids)를 가리킨다.
그러므로, 도 11과 같이 복수의 제1 기간들(t1, t1’, t1”) 각각에서 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 사이의 전압(Vbs)이 작을수록 도 9와 같이 블랙 휘도를 표시하다가 화이트 휘도를 표시하는 제2 프레임 기간(FR2)과 제2 프레임 기간(FR2)로부터 3 프레임 기간 이후의 제5 프레임 기간(FR5)의 휘도 차이를 최소화할 수 있다. 도 11에서 X축은 복수의 제1 기간들(t1, t1’, t1”) 각각에서 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 사이의 전압(Vbs)을 가리키고, Y축은 제5 프레임 기간(FR5)의 발광 소자(EL)의 대비 제2 프레임 기간(FR2)의 발광 소자(EL)의 휘도, 즉 휘도 비율을 가리킨다.
복수의 제1 기간들(t1, t1’, t1”) 각각에서 구동 트랜지스터(DT)가 제2 게이트 전극(DT_G2)에 인가되는 제k-1 스캔 신호(SCANk-1)의 제1 레벨 전압(V1)은 초기화 전압(Vini)보다 낮다. 이로 인해, 복수의 제1 기간들(t1, t1', t1") 각각에서 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 사이의 전압 차이는 제1 게이트 전극(DT_G1)과 제1 전극 사이의 전압 차이보다 작을 수 있다. 그러므로, 구동 트랜지스터(DT)가 제2 게이트 전극(DT_G2)을 포함하는 경우, 제2 게이트 전극(DT_G2)이 생략되는 경우에 비해, 복수의 제1 기간들(t1, t1’, t1”) 각각에서 구동 트랜지스터(DT)의 전류(Ids)는 증가할 수 있다. 따라서, 구동 트랜지스터(DT)의 히스테리시스 특성에 의해 발광 소자(EL)의 휘도가 계단과 같이 상승하는 것을 줄일 수 있다.
세 번째로, 복수의 제2 기간들(t2, t2’, t2”) 각각에서 제k 스캔 라인(Sk)에는 제1 레벨 전압(V1)을 갖는 제k 스캔 신호(SCANk)가 공급된다. 복수의 제2 기간들(t2, t2’, t2”) 각각에서 도 7과 같이 제2 트랜지스터(ST2)와 제3 트랜지스터(ST3) 각각은 제1 레벨 전압(V1)을 갖는 제k 스캔 신호(SCANk)에 의해 턴-온된다.
복수의 제2 기간들(t2, t2’, t2”) 각각에서 제3 트랜지스터(ST3)의 턴-온으로 인해 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 제2 전극이 서로 접속되며, 구동 트랜지스터(DT)는 다이오드로 구동한다. 제2 트랜지스터(ST2)의 턴-온으로 인해, 구동 트랜지스터(DT)의 제1 전극에는 데이터 전압(Vdata)이 공급된다. 이때, 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 제1 전극 간의 전압(Vgs=Vini-Vdata)이 문턱전압(Vth)보다 작기 때문에, 구동 트랜지스터(DT)는 제1 게이트 전극(DT_G1)과 소스 전극 간의 전압(Vgs)이 문턱전압(Vth)에 도달할 때까지 전류패스를 형성하게 된다. 이로 인해, 복수의 제2 기간들(t2, t2’, t2”) 각각에서 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 제2 전극은 데이터 전압(Vdata)과 구동 트랜지스터(DT)의 문턱전압(Vth)을 합한 전압(Vdata+Vth)까지 상승한다. 커패시터(C1)에는 “Vdata+Vth”가 저장될 수 있다.
또한, 복수의 제2 기간들(t2, t2’, t2”) 각각에서 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)에는 제k-1 스캔 신호(SCANk-1)의 제2 레벨 전압(V2)이 인가된다. 제2 레벨 전압(V2)은 데이터 전압(Vdata)보다 클 수 있다. 이로 인해, 복수의 제2 기간들(t2, t2', t2") 각각에서 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 간의 전압은 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 제1 전극 간의 전압보다 클 수 있다.
구동 트랜지스터(DT)가 P 타입 MOSFET으로 형성되므로, 구동 트랜지스터(DT)의 구동 전류(Ids)는 도 12와 같이 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 소스 전극 간의 전압(Vgs)이 0V보다 작은 구간에서, 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 소스 전극 간의 전압(Vgs)에 반비례할 수 있다. 또한, 구동 트랜지스터(DT)가 P 타입 MOSFET으로 형성되므로, 문턱전압(Vth)은 0V보다 작을 수 있다.
또한, 복수의 제2 기간들(t2, t2’, t2”) 각각에서 제4 트랜지스터(ST4)는 제1 레벨 전압(V1)을 갖는 제k 스캔 신호(SCANk)에 의해 턴-온된다. 제4 트랜지스터(ST4)의 턴-온으로 인해, 발광 소자(EL)의 애노드 전극은 초기화 전압 라인(VIL)의 초기화 전압(Vini)으로 초기화될 수 있다.
한편, 도 5와 같이 복수의 제1 기간들(t1, t1’, t1”)과 복수의 제2 기간들(t2, t2’, t2”)이 교번하여 반복됨으로써, 복수의 제1 기간들(t1, t1’, t1”) 각각에서 구동 트랜지스터(DT)에 온 바이어스가 인가될 수 있다. 그러므로, 1 프레임 기간이 복수의 제1 기간들(t1, t1’, t1”)을 포함하는 경우 하나의 제1 기간을 포함할 때에 비해, 구동 트랜지스터(DT)의 히스테리시스 특성에 의해 발광 소자(EL)의 휘도가 계단과 같이 상승하는 것을 더욱 줄일 수 있다.
네 번째로, 제2 오프 기간(off2) 동안 서브 화소(SP)의 구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(ST1, ST2, ST3, ST4, ST5, ST6)는 모두 턴-오프된다. 제2 오프 기간(off2) 동안 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)은 커패시터(C1)에 의해 “Vdata+Vth”를 유지할 수 있다.
다섯 번째로, 제3 기간(t3) 동안 제k 발광 라인(Ek)에는 제1 레벨 전압(V1)을 갖는 제k 발광 신호(EMk)가 공급된다. 제3 기간(t3) 동안 도 8과 같이 제5 트랜지스터(ST5)와 제6 트랜지스터(ST6) 각각은 제1 레벨 전압(V1)을 갖는 제k 발광 신호(EMk)에 의해 턴-온된다.
제5 트랜지스터(ST5)의 턴-온으로 인해, 구동 트랜지스터(DT)의 제1 전극은 제1 구동 전압 라인(VDDL)에 접속된다. 제6 트랜지스터(ST6)의 턴-온으로 인해, 구동 트랜지스터(DT)의 제2 전극은 발광 소자(EL)의 애노드 전극에 접속된다.
제5 트랜지스터(ST5)와 제6 트랜지스터(ST6)가 턴-온되는 경우, 구동 트랜지스터(DT)의 게이트 전극의 전압에 따라 흐르는 구동 전류(Ids)가 발광 소자(EL)에 공급될 수 있다. 구동 전류(Ids)는 수학식 2와 같이 정의될 수 있다.
수학식 2에서, k'는 구동 트랜지스터(DT)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vth는 구동 트랜지스터(DT)의 문턱전압, ELVDD는 제1 구동 전압 라인(VDDL)의 제1 구동 전압, Vdata는 데이터 전압을 가리킨다. 구동 트랜지스터(DT)의 게이트 전압은 (Vdata+Vth)이고, 제1 전극의 전압은 ELVDD이다. 수학식 2를 정리하면, 수학식 3이 도출된다.
결국, 수학식 3과 같이 구동 전류(Ids)는 구동 트랜지스터(DT)의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 구동 트랜지스터(DT)의 문턱전압(Vth)은 보상된다.
또한, 제3 기간(t3) 동안 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)에는 제k-1 스캔 신호(SCANk-1)의 제2 레벨 전압(V2)이 인가된다. 제2 레벨 전압(V2)은 제1 구동 전압 라인(VDDL)의 제1 구동 전압보다 클 수 있다. 이로 인해, 제3 기간(t3) 동안 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 간의 전압은 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 제1 전극 간의 전압보다 클 수 있다.
구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 간의 전압(Vbs)이 0V보다 작은 경우, 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 제1 전극 간의 전압(Vgs)에 따른 구동 전류(Ids) 곡선은 포지티브 쉬프트된다. 또한, 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 간의 전압(Vbs)이 0V보다 큰 경우, 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 제1 전극 간의 전압(Vgs)에 따른 구동 전류(Ids) 곡선은 네거티브 쉬프트된다. 도 12와 같이 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 간의 전압(Vbs)이 2V인 경우, 제2 게이트 전극(DT_G2)이 생략되는 경우에 비해, 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 제1 전극 간의 전압(Vgs)에 따른 구동 전류(Ids) 곡선은 네거티브 쉬프트된다. 도 12에서 X축은 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 제1 전극 간의 전압(Vgs)을 가리키고, Y축은 구동 트랜지스터(DT)의 구동 전류(Ids)를 가리킨다.
또한, 도 13과 같이 제3 기간(t3) 동안 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 간의 전압(Vbs)이 클수록 동일한 구동 전류를 흐르게 하기 위한 블랙 휘도를 표시할 때의 Vgs와 화이트 휘도를 표시할 때의 Vgs의 전압 변동량(ΔV)은 작아질 수 있다. 즉, 구동 트랜지스터(DT)의 히스테리시스 특성에 의해 구동 트랜지스터(DT)의 구동 전류(Ids) 곡선이 블랙 휘도 표시할 때와 화이트 휘도를 표시할 때 사이에서 쉬프트되는 것을 줄일 수 있다. 도 13에서 X축은 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G1)과 제1 전극 간의 전압(Vbs)을 가리키고, Y축은 동일한 구동 전류를 흐르게 하기 위한 블랙 휘도를 표시할 때의 “Vgs”와 화이트 휘도를 표시할 때의 “Vgs” 간의 전압 변동량(ΔV)을 가리킨다.
결국, 구동 트랜지스터(DT)의 히스테리시스 특성에 의해 발광 소자(EL)가 블랙 휘도 표시할 때 구동 트랜지스터(DT)의 구동 전류(Ids) 곡선은 포지티브 쉬프트되고, 발광 소자(EL)가 화이트 휘도 표시할 때 구동 트랜지스터(DT)의 구동 전류(Ids) 곡선은 네거티브 쉬프트될 수 있다. 하지만, 발광 소자(EL)가 발광하는 제3 기간(t3) 동안 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 간의 전압(Vgs)을 0V보다 크게 제어함으로써, 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 제1 전극 간의 전압(Vgs)에 따른 구동 전류(Ids) 곡선은 도 10과 같이 네거티브 쉬프트할 수 있다. 따라서, 제3 기간(t3) 동안 발광 소자(EL)가 블랙 휘도 표시하더라도, 구동 트랜지스터(DT)의 히스테리시스 특성에 의해 구동 트랜지스터(DT)의 구동 전류(Ids) 곡선이 포지티브 쉬프트되는 것을 최소화할 수 있다.
나아가, 제3 기간(t3) 동안 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 간의 전압(Vbs)이 클수록 구동 트랜지스터(DT)의 히스테레시스 특성에 의해 구동 전류(Ids) 곡선이 블랙 휘도 표시할 때와 화이트 휘도를 표시할 때 사이에서 쉬프트되는 것을 줄일 수 있다. 그러므로, 제3 기간(t3) 동안 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 간의 전압(Vbs)이 클수록 순간 잔상이 발생하는 시간(s) 역시 줄어들 수 있다. 순간 잔상 발생하는 시간(s)은 도 14와 같이 표시 패널(100)의 제1 영역에 블랙 휘도(BL)를 표시하고, 제2 영역에 화이트 휘도(WL)를 대략 10초 동안 표시한 후, 표시 패널(100)의 제1 영역과 제2 영역 모두에 화이트 휘도(WL)를 표시할 때, 잔상이 발생하는 시간을 가리킨다. 도 14에서 X축은 제3 기간(t3) 동안 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 간의 전압(Vbs)을 가리키고, Y축은 순간 잔상 발생하는 시간(s)을 가리킨다.
이상에서 살펴본 바와 같이, 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)을 제k-1 스캔 라인(Sk-1)에 연결함으로써, 복수의 제1 기간들(t1, t1’, t1”) 각각에서 구동 트랜지스터(DT)에 온 바이어스 인가시 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 간의 전압을 구동 트랜지스터(DT)의 문턱전압(Vth)보다 낮게 제어할 수 있으므로, 구동 트랜지스터(DT)의 구동 전류(Ids)를 증가시킬 수 있다. 이에 따라, 구동 트랜지스터(DT)의 히스테리시스 특성에 의해 블랙 휘도를 표시하다 화이트 휘도를 표시하는 경우 발광 소자의 휘도 차이가 발생하는 것을 개선할 수 있다.
또한, 제3 기간(t3) 동안 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)과 제1 전극 간의 전압을 0V보다 크게 제어할 수 있으므로, 구동 트랜지스터(DT)의 구동 전류(Ids) 곡선을 네거티브 쉬프트 시킬 수 있다. 그러므로, 구동 트랜지스터(DT)의 히스테리시스 특성에 의해 구동 트랜지스터(DT)의 구동 전류(Ids) 곡선이 블랙 휘도 표시할 때와 화이트 휘도를 표시할 때 사이에서 쉬프트되는 것을 줄일 수 있다. 따라서, 구동 트랜지스터(DT)의 히스테리시스 특성에 의해 블랙 휘도를 표시하다 화이트 휘도를 표시하는 경우 발광 소자의 휘도 차이가 발생하는 것을 개선할 수 있을 뿐만 아니라, 순간 잔상이 발생하는 시간(s)을 줄일 수 있다.
도 15는 일 실시예에 따른 서브 화소를 상세히 보여주는 평면도이다.
도 15를 참조하면, 서브 화소(SP)는 구동 트랜지스터(DT), 제1 내지 제6 트랜지스터들(ST1~ST6), 및 커패시터(C1)를 포함할 수 있다.
구동 트랜지스터(DT)는 액티브층(DT_ACT), 게이트 전극(DT_G), 제1 전극(DT_S), 및 제2 전극(DT_D)을 포함할 수 있다. 구동 트랜지스터(DT)의 액티브층(DT_ACT)은 구동 트랜지스터(DT)의 게이트 전극(DT_G)과 중첩할 수 있다. 구동 트랜지스터(DT)의 게이트 전극(DT_G)은 제1 게이트 전극(DT_G1)과 제2 게이트 전극(DT_G2)을 포함할 수 있다. 제1 게이트 전극(DT_G1)은 구동 트랜지스터(DT)의 액티브층(DT_ACT) 상에 배치되고, 제2 게이트 전극(DT_G2)은 구동 트랜지스터(DT)의 액티브층(DT_ACT) 아래에 배치될 수 있다.
제1 게이트 전극(DT_G1)은 제2 연결 콘택홀(BCNT2)을 통해 제2 연결 전극(BE2)과 접속될 수 있다. 제2 연결 전극(BE2)은 제2 콘택홀(CNT2)을 통해 제1-1 트랜지스터(ST1-1)의 제1 전극(S1)에 접속될 수 있다. 제2 연결 전극(BE2)은 제k 스캔 라인(Sk)과 교차할 수 있다.
제2 게이트 전극(DT_G2)은 제1 연결 전극(BE1)과 직접 연결될 수 있다. 제2 게이트 전극(DT_G2)과 제1 연결 전극(BE1)은 동일한 층에 동일한 물질로 형성될 수 있다. 제1 연결 전극(BE1)은 제1 연결 콘택홀(BCNT1)을 통해 제k-1 스캔 라인(Sk-1)과 접속될 수 있다. 제1 연결 전극(BE1)은 제2 연결 전극(BE2)과 중첩될 수 있다. 제1 연결 전극(BE1)은 제k 스캔 라인(Sk)과 교차할 수 있다.
구동 트랜지스터(DT)의 제1 전극(DT_S)은 제2 트랜지스터(ST2)의 제1 전극(S2)에 접속될 수 있다. 구동 트랜지스터(DT)의 제2 전극(DT_D)은 제3-1 트랜지스터(ST3-1)의 제1 전극(S3-1)과 제6 트랜지스터(ST6)의 제1 전극(S6)에 접속될 수 있다.
제1 트랜지스터(ST1)는 듀얼 트랜지스터로 형성될 수 있다. 제1 트랜지스터(ST1)는 제1-1 트랜지스터(ST1-1)와 제1-2 트랜지스터(ST1-2)를 포함할 수 있다.
제1-1 트랜지스터(ST1-1)는 액티브층(ACT1-1), 게이트 전극(G1-1), 제1 전극(S1-1), 및 제2 전극(D1-1)을 포함할 수 있다. 제1-1 트랜지스터(ST1-1)의 게이트 전극(G1-1)은 제k-1 스캔 라인(Sk-1)의 일 부분으로, 제1-1 트랜지스터(ST1-1)의 액티브층(ACT1-1)과 제k-1 스캔 라인(Sk-1)의 중첩 영역일 수 있다. 제1-1 트랜지스터(ST1-1)의 제1 전극(S1-1)은 제2 콘택홀(CNT2)을 통해 구동 트랜지스터(DT)의 제2 연결 전극(BE2)에 접속될 수 있다. 제1-1 트랜지스터(ST1-1)의 제2 전극(D1-1)은 제1-2 트랜지스터(ST1-2)의 제1 전극(S1-2)에 접속될 수 있다.
제1-2 트랜지스터(ST1-2)는 액티브층(ACT1-2), 게이트 전극(G1-2), 제1 전극(S1-2), 및 제2 전극(D1-2)을 포함할 수 있다. 제1-2 트랜지스터(ST1-2)의 게이트 전극(G1-2)은 제k-1 스캔 라인(Sk-1)의 일 부분으로, 제1-2 트랜지스터(ST1-2)의 액티브층(ACT1-2)과 제k-1 스캔 라인(Sk-1)의 중첩 영역일 수 있다. 제1-2 트랜지스터(ST1-2)의 제1 전극(S1-2)은 제1-1 트랜지스터(ST1-1)의 제2 전극(D1-1)에 접속될 수 있다. 제1-2 트랜지스터(ST1-2)의 제2 전극(D1-2)은 제4 콘택홀(CNT4)을 통해 초기화 연결 전극(VIE)에 접속될 수 있다.
제2 트랜지스터(ST2)는 액티브층(ACT2), 게이트 전극(G2), 제1 전극(S2), 및 제2 전극(D2)을 포함할 수 있다. 제2 트랜지스터(ST2)의 게이트 전극(G2)은 제k 스캔 라인(Sk, k는 2 이상의 양의 정수)의 일 부분으로, 제2 트랜지스터(ST2)의 액티브층(ACT2)과 제k 스캔 라인(Sk)의 중첩 영역일 수 있다. 제2 트랜지스터(ST2)의 제1 전극(S2)은 구동 트랜지스터(DT)의 제1 전극(DT_S)에 접속될 수 있다. 제2 트랜지스터(ST2)의 제2 전극(D2)은 제3 콘택홀(CNT3)을 통해 제j 데이터 라인(Dj)과 접속될 수 있다.
제3 트랜지스터(ST3)는 듀얼 트랜지스터로 형성될 수 있다. 제3 트랜지스터(ST3)는 제3-1 트랜지스터(ST3-1)와 제3-2 트랜지스터(ST3-2)를 포함할 수 있다.
제3-1 트랜지스터(ST3-1)는 액티브층(ACT3-1), 게이트 전극(G3-1), 제1 전극(S3-1), 및 제2 전극(D3-1)을 포함할 수 있다. 제3-1 트랜지스터(ST3-1)의 게이트 전극(G3-1)은 제k 스캔 라인(Sk)의 일 부분으로, 제3-1 트랜지스터(ST3-1)의 액티브층(ACT3-1)과 제k 스캔 라인(Sk)의 중첩 영역일 수 있다. 제3-1 트랜지스터(ST3-1)의 제1 전극(S3-1)은 제3-2 트랜지스터(ST3-2)의 제2 전극(S3-2)에 접속될 수 있다. 제3-1 트랜지스터(ST3-1)의 제2 전극(D3-1)은 제2 콘택홀(CNT2)을 통해 제2 연결 전극(BE2)에 접속될 수 있다.
제3-2 트랜지스터(ST3-2)는 액티브층(ACT3-2), 게이트 전극(G3-2), 제1 전극(S3-2), 및 제2 전극(D3-2)을 포함할 수 있다. 제3-2 트랜지스터(ST3-2)의 게이트 전극(G3-2)은 제k 스캔 라인(Sk)의 일 부분으로, 제3-2 트랜지스터(ST3-2)의 액티브층(ACT3-2)과 제k 스캔 라인(Sk)의 중첩 영역일 수 있다. 제3-2 트랜지스터(ST3-2)의 제1 전극(S3-2)은 구동 트랜지스터(DT)의 제2 전극(DT_D)에 접속될 수 있다. 제3-2 트랜지스터(ST3-2)의 제2 전극(D3-2)은 제3-1 트랜지스터(ST3-1)의 제1 전극(S3-1)에 접속될 수 있다.
제4 트랜지스터(ST4)는 액티브층(ACT4), 게이트 전극(G4), 제1 전극(S4), 및 제2 전극(D4)을 포함할 수 있다. 제4 트랜지스터(ST4)의 게이트 전극(G4)은 제k 스캔 라인(Sk)의 일 부분으로, 제4 트랜지스터(ST4)의 액티브층(ACT4)과 제k 스캔 라인(Sk)의 중첩 영역일 수 있다. 제4 트랜지스터(ST4)의 제1 전극(S4)은 제6 콘택홀(CNT6)을 통해 애노드 연결 전극(ANDE)에 접속될 수 있다. 발광 소자의 애노드 전극(AND)은 애노드 콘택홀(AND_CNT)을 통해 애노드 연결 전극(ANDE)에 접속될 수 있다. 제4 트랜지스터(ST4)의 제2 전극(D4)은 제4 콘택홀(CNT4)을 통해 초기화 연결 전극(VIE)에 접속될 수 있다. 초기화 전압 라인(VIL)은 제5 콘택홀(CNT5)을 통해 초기화 연결 전극(VIE)에 접속되고, 초기화 연결 전극(VIE)은 제4 콘택홀(CNT4)을 통해 제1-2 트랜지스터(ST1-2)의 제2 전극(D3-2)과 제4 트랜지스터(ST4)의 제2 전극(D4)에 접속될 수 있다. 초기화 연결 전극(VIE)은 제k 스캔 라인(Sk)과 교차하도록 배치될 수 있다.
제5 트랜지스터(ST5)는 액티브층(ACT5), 게이트 전극(G5), 제1 전극(S5), 및 제2 전극(D5)을 포함할 수 있다. 제5 트랜지스터(ST5)의 게이트 전극(G5)은 제k 발광 제어 라인(ELk)의 일 부분으로, 제5 트랜지스터(ST5)의 액티브층(ACT5)과 제k 발광 제어 라인(ELk)의 중첩 영역일 수 있다. 제5 트랜지스터(ST5)의 제1 전극(S5)은 제7 콘택홀(CNT7)을 통해 제1-2 구동 전압 라인(VDDL2)에 접속될 수 있다. 제5 트랜지스터(ST5)의 제2 전극(D5)은 구동 트랜지스터(DT)의 제1 전극(DT_S)에 접속될 수 있다.
제6 트랜지스터(ST6)는 액티브층(ACT6), 게이트 전극(G6), 제1 전극(S6), 및 제2 전극(D6)을 포함할 수 있다. 제6 트랜지스터(ST6)의 게이트 전극(G6)은 제k 발광 제어 라인(ELk)의 일 부분으로, 제6 트랜지스터(ST6)의 액티브층(ACT6)과 제k 발광 제어 라인(ELk)의 중첩 영역일 수 있다. 제6 트랜지스터(ST6)의 제1 전극(S6)은 구동 트랜지스터(DT)의 제2 전극(DT_D)에 접속될 수 있다. 제6 트랜지스터(ST6)의 제2 전극(D6)은 제6 콘택홀(CNT6)을 통해 발광 소자의 애노드 전극(AND)에 접속될 수 있다.
커패시터(C1)의 제1 전극(CE11)은 구동 트랜지스터(DT)의 제2 전극(DT_D)의 일 부분이며, 커패시터(C1)의 제2 전극(CE12)은 구동 트랜지스터(DT)의 제2 전극(DT_D)과 중첩하는 제1-1 구동 전압 라인(VDDL1)일 수 있다. 제1-1 구동 전압 라인(VDDL1)은 제8 콘택홀(CNT8)을 통해 제1-1 전원 전압 라인(VDDL1)에 접속될 수 있다. 제1-2 구동 전압 라인(VDDL2)은 제j 데이터 라인(Dj)과 나란하게 배치되며, 제1-1 구동 전압 라인(VDDL1)은 제k 스캔 라인(Sk)과 나란하게 배치될 수 있다.
도 16은 도 15의 Ⅰ-Ⅰ’의 일 예를 보여주는 단면도이다. 도 17은 도 15의 Ⅱ-Ⅱ’의 일 예를 보여주는 단면도이다.
도 16 및 도 17을 참조하면, 제1 기판(SUB1) 상에는 박막 트랜지스터층(TFTL), 발광 소자층(EML), 봉지층(TFE)이 순차적으로 형성될 수 있다.
박막 트랜지스터층(TFTL)은 차광층(BML), 버퍼막(BF), 액티브층(ACT), 제1 게이트층(GTL1), 제2 게이트층(GTL2), 데이터 금속층(DTL), 게이트 절연막(130), 제1 층간 절연막(141), 제2 층간 절연막(142), 보호막(150), 및 평탄화막(160)을 포함한다.
제1 기판(SUB1)의 일면 상에는 차광층(BML)이 형성될 수 있다. 차광층(BML)은 제1 연결 전극(BE1)과 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)을 포함할 수 있다. 차광층(BML)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
차광층(BML) 상에는 버퍼막(BF)이 형성될 수 있다. 버퍼막(BF)은 투습에 취약한 제1 기판(SUB1)을 통해 침투하는 수분으로부터 박막 트랜지스터(120)들과 발광 소자층(EML)의 유기 발광층(172)을 보호하기 위해 제1 기판(SUB1)의 일면 상에 형성될 수 있다. 버퍼막(BF)은 교번하여 적층된 복수의 무기막들로 이루어질 수 있다. 예를 들어, 버퍼막(BF)은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 및 알루미늄옥사이드층 중 하나 이상의 무기막이 교번하여 적층된 다중막으로 형성될 수 있다. 버퍼막(BF)은 생략될 수 있다.
제1 기판(SUB1) 또는 버퍼막(BF) 상에는 액티브층(ACT)이 형성될 수 있다. 액티브층(ACT)은 다결정 실리콘, 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘, 또는 산화물 반도체를 포함할 수 있다. 액티브층(ACT)이 다결정 실리콘으로 이루어지는 경우, 이온 도핑된 액티브층(ACT)은 도전성을 가질 수 있다. 이로 인해, 액티브층(ACT)은 구동 트랜지스터(DT)와 제1 내지 제6 스위칭 트랜지스터들(ST1~ST6)의 액티브층들(DT_ACT, ACT1~ACT6) 뿐만 아니라 소스 전극들(DT_S, S1, S2-1, S2-2, S3-1, S3-2, S4, S5, S6)과 드레인 전극들(DT_D, D1, D2-1, D2-2, D3-1, D3-2, D4, D5, D6)을 포함할 수 있다.
액티브층(ACT) 상에는 게이트 절연막(130)이 형성될 수 있다. 게이트 절연막(130)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
게이트 절연막(130) 상에는 제1 게이트층(GTL1)이 형성될 수 있다. 제1 게이트층(GTL1)은 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)과 제1 내지 제6 스위칭 트랜지스터들(ST1~ST6)의 게이트 전극들(G1~G6) 뿐만 아니라, 스캔 라인들(Sk-1, Sk, Sk+1), 및 발광 제어 라인(Ek)들을 포함할 수 있다. 제1 게이트층(GTL1)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제1 게이트층(GTL1) 상에는 제1 층간 절연막(141)이 형성될 수 있다. 제1 층간 절연막(141)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제1 층간 절연막(141)은 복수의 무기막을 포함할 수 있다.
제1 층간 절연막(141) 상에는 제2 게이트층(GTL2)이 형성될 수 있다. 제2 게이트층(GTL2)은 초기화 전압 라인(VIL)과 제1-1 구동 전압 라인(VDDL1)을 포함할 수 있다. 제2 게이트층(GTL2)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
제2 게이트층(GTL2) 상에는 제2 층간 절연막(142)이 형성될 수 있다. 제2 층간 절연막(142)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다. 제2 층간 절연막(142)은 복수의 무기막을 포함할 수 있다.
제2 층간 절연막(142) 상에는 데이터 금속층(DTL)이 형성될 수 있다. 데이터 금속층(DTL)은 데이터 라인(DL)들, 제1 전원 전압 라인(VDDL1)들, 제2 연결 전극(BE2), 애노드 연결 전극(ANDE), 및 초기화 연결 전극(VIE)을 포함할 수 있다. 데이터 금속층(DTL)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
데이터 금속층(DTL) 상에는 액티브층(ACT), 제1 게이트층(GTL1), 제2 게이트층(GTL2), 및 데이터 금속층(DTL)으로 인한 단차를 평탄하게 하기 위한 평탄화막(160)이 형성될 수 있다. 평탄화막(160)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
한편, 데이터 금속층(DTL)과 평탄화막(160) 사이에는 보호막(150)이 추가로 형성될 수 있다. 보호막(150)은 무기막, 예를 들어 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층으로 형성될 수 있다.
구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(ST1~ST6)은 도 8과 같이 게이트 전극이 액티브층의 상부에 위치하는 상부 게이트(탑 게이트, top gate) 방식으로 형성된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 구동 트랜지스터(DT)와 제1 내지 제6 트랜지스터들(ST1~ST6)은 게이트 전극이 액티브층의 하부에 위치하는 하부 게이트(보텀 게이트, bottom gate) 방식 또는 게이트 전극이 액티브층의 상부와 하부에 모두 위치하는 더블 게이트(double gate) 방식으로 형성될 수 있다.
제1 연결 콘택홀(BCNT1)은 도 17과 같이 버퍼막(BF)과 게이트 절연막(130)을 관통하여 제1 연결 전극(BE1)을 노출하는 홀일 수 있다. 제k-1 스캔 라인(Sk-1)은 제1 연결 콘택홀(BCNT1)을 통해 제1 연결 전극(BE1)에 접속될 수 있다.
제2 연결 콘택홀(BCNT2)은 도 16 및 도 17과 같이 제1 층간 절연막(141)과 제2 층간 절연막(142)을 관통하여 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)을 노출하는 홀일 수 있다. 제2 연결 전극(BE2)은 제1 연결 콘택홀(BCNT1)을 통해 구동 트랜지스터(DT)의 제1 게이트 전극(DT_G1)에 접속될 수 있다.
제2 콘택홀(CNT2)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제3-1 트랜지스터(ST3-1)의 제2 전극(D3-1)을 노출하는 홀일 수 있다. 제2 연결 전극(BE2)은 제2 콘택홀(CNT2)을 통해 제3-1 트랜지스터(ST3-1)의 제2 전극(D3-1)에 접속될 수 있다.
제3 콘택홀(CNT3)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제2 트랜지스터(ST2)의 제1 전극(S2)을 노출하는 홀일 수 있다. 제j 데이터 라인(Dj)은 제3 콘택홀(CNT3)을 통해 제2 트랜지스터(ST2)의 제1 전극(S2)에 접속될 수 있다.
제4 콘택홀(CNT4)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제1 트랜지스터(ST1)의 제2 전극(D1)과 제4 트랜지스터(ST4)의 제2 전극(D4)을 노출하는 홀일 수 있다. 초기화 연결 전극(VIE)은 제4 콘택홀(CNT4)을 통해 제1-2 트랜지스터(ST1-2)의 제1-2 전극(D1-2)과 제4 트랜지스터(ST4)의 제2 전극(D4)에 접속될 수 있다.
제5 콘택홀(CNT5)은 제2 층간 절연막(142)을 관통하여 초기화 전압 라인(VIL)을 노출하는 홀일 수 있다. 초기화 연결 전극(VIE)은 제5 콘택홀(CNT5)을 통해 초기화 전압 라인(VIL)에 접속될 수 있다.
제6 콘택홀(CNT6)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제6 트랜지스터(ST6)의 제2 전극(D6)을 노출하는 홀일 수 있다. 애노드 연결 전극(ANDE)은 제6 콘택홀(CNT6)을 통해 제6 트랜지스터(ST6)의 제2 전극(D6)에 접속될 수 있다.
제7 콘택홀(CNT7)은 게이트 절연막(130), 제1 층간 절연막(141), 및 제2 층간 절연막(142)을 관통하여 제5 트랜지스터(ST5)의 제1 전극(S5)을 노출하는 홀일 수 있다. 제1-2 구동 전압 라인(VDDL2)은 제7 콘택홀(CNT7)을 통해 제5 트랜지스터(ST5)의 제1 전극(S5)에 접속될 수 있다.
제8 콘택홀(CNT8)은 제2 층간 절연막(142)을 관통하여 제1-1 구동 전압 라인(VDDL1)을 노출하는 홀일 수 있다. 제1-2 구동 전압 라인(VDDL2)은 제8 콘택홀(CNT8)을 통해 제1-1 구동 전압 라인(VDDL1)에 접속될 수 있다.
애노드 콘택홀(AND_CNT)은 보호막(150)과 평탄화막(160)을 관통하여 애노드 연결 전극(ANDE)을 노출하는 홀일 수 있다.
박막 트랜지스터층(TFTL) 상에는 발광 소자층(EML)이 형성된다. 발광 소자층(EML)은 발광 소자(170)들과 화소 정의막(180)을 포함한다.
발광 소자(170)들과 화소 정의막(180)은 평탄화막(160) 상에 형성된다. 발광 소자(170)들 각각은 제1 전극(171), 유기 발광층(172), 및 제2 전극(173)을 포함할 수 있다.
제1 전극(171)은 평탄화막(160) 상에 형성될 수 있다. 제1 전극(171)은 보호막(150)과 평탄화막(160)을 관통하는 애노드 콘택홀(AND_CNT)을 통해 애노드 연결 전극(ANDE)에 접속될 수 있다.
유기 발광층(172)을 기준으로 제2 전극(173) 방향으로 발광하는 상부 발광(top emission) 구조에서 제1 전극(171)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.
화소 정의막(180)은 서브 화소들(SP1, SP2, SP3) 각각의 발광 영역(EA)을 정의하는 역할을 하기 위해 평탄화막(250) 상에서 제1 전극(171)을 구획하도록 형성될 수 있다. 화소 정의막(180)은 제1 전극(171)의 가장자리를 덮도록 형성될 수 있다. 화소 정의막(180)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
서브 화소들(SP1, SP2, SP3) 각각의 발광 영역(EA)은 제1 전극(171), 유기 발광층(172), 및 제2 전극(173)이 순차적으로 적층되어 제1 전극(171)으로부터의 정공과 제2 전극(173)으로부터의 전자가 유기 발광층(172)에서 서로 결합되어 발광하는 영역을 나타낸다.
제1 전극(171)과 화소 정의막(180) 상에는 유기 발광층(172)이 형성된다. 유기 발광층(172)은 유기 물질을 포함하여 소정의 색을 발광할 수 있다. 예를 들어, 유기 발광층(172)은 정공 수송층(hole transporting layer), 유기 물질층, 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 제1 서브 화소(SP1)의 유기 발광층(172)은 제1 색의 광을 발광하고, 제2 서브 화소(SP2)의 유기 발광층(172)은 제2 색의 광을 발광하며, 제3 서브 화소(SP3)의 유기 발광층(172)은 제3 색의 광을 발광할 수 있다. 또는, 서브 화소들(SP1, SP2, SP3)의 유기 발광층(172)들은 백색 광을 발광할 수 있으며, 이 경우 제1 서브 화소(SP1)는 제1 색의 컬러필터층과 중첩하고, 제2 서브 화소(SP2)는 제2 색의 컬러필터층과 중첩하며, 제3 서브 화소(SP3)는 제3 색의 컬러필터층과 중첩할 수 있다. 본 명세서에서는 설명의 편의를 위해 제1 색은 적색, 제2 색은 녹색, 제3 색은 청색인 것을 중심으로 설명하였다.
제2 전극(173)은 유기 발광층(172) 상에 형성된다. 제2 전극(173)은 유기 발광층(172)을 덮도록 형성될 수 있다. 제2 전극(173)은 서브 화소들(SP1, SP2, SP3)에 공통적으로 형성되는 공통층일 수 있다. 제2 전극(173) 상에는 캡핑층(capping layer)이 형성될 수 있다.
상부 발광 구조에서 제2 전극(173)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 제2 전극(173)이 반투과 금속물질로 형성되는 경우, 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다.
발광 소자층(EML) 상에는 봉지층(TFE)이 형성될 수 있다. 봉지층(TFE)은 발광 소자층(EML)에 산소 또는 수분이 침투되는 것을 방지하기 위해 적어도 하나의 무기막을 포함할 수 있다. 또한, 봉지층(TFE)은 먼지와 같은 이물질로부터 발광 소자층(EML)을 보호하기 위해 적어도 하나의 유기막을 포함할 수 있다.
또는, 발광 소자층(EML) 상에는 봉지층(TFE) 대신에 제2 기판이 배치되며, 발광 소자층(EML)과 제2 기판 사이의 공간은 진공 상태로 비어 있거나 충전 필름이 배치될 수 있다. 충전 필름은 에폭시 충전필름 또는 실리콘 충전 필름일 수 있다.
도 15 내지 도 17에 도시된 실시예에 의하면, 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)은 제1 연결 전극(BE1)을 통해 제k-1 스캔 라인(Sk-1)과 연결될 수 있다. 제1 연결 전극(BE1)은 차광층(BML)에 형성될 수 있다. 이에 따라, 제1 연결 전극(BE1)은 제k-1 스캔 라인(Sk-1)과 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2) 사이에 배치된 제k 스캔 라인(Sk), 제2 연결 전극(BE2), 제1-2 트랜지스터(ST1-2)의 제2 전극(D1-2), 및 제3-2 트랜지스터(ST3-2)의 제2 전극(D3-2)과 교차하여 제k-1 스캔 라인(Sk-1)과 구동 트랜지스터(DT)의 제2 게이트 전극(DT_G2)을 서로 접속시킬 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 표시 장치 100: 표시 패널
200: 표시 구동 회로 210: 타이밍 제어부
220: 데이터 구동부 230: 전원 공급부
300: 표시 회로 보드 410: 스캔 구동부
420: 발광 제어 구동부

Claims (20)

  1. 서로 나란하게 배치된 제k-1 스캔 라인과 제k 스캔 라인;
    제k-1 스캔 라인 및 제k 스캔 라인과 교차하는 제j 데이터 라인;
    제k-1 스캔 라인, 제k 스캔 라인, 및 제j 데이터 라인과 접속되는 서브 화소; 및
    초기화 전압이 인가되는 초기화 전압 라인을 구비하고,
    상기 서브 화소는,
    제1 게이트 전극에 인가된 데이터 전압에 따라 제1 전극으로부터 제2 전극으로 흐르는 구동 전류를 제어하며, 제2 게이트 전극이 상기 제k-1 스캔 라인과 접속되는 구동 트랜지스터; 및
    상기 구동 트랜지스터의 제2 전극에 전기적으로 연결되는 발광 소자를 포함하며,
    상기 구동 트랜지스터의 상기 제1 게이트 전극에 상기 초기화 전압이 인가되는 제1 기간 동안 상기 제2 게이트 전극에는 제k-1 스캔 신호의 제1 레벨 전압이 인가되고,
    상기 제1 기간 동안 상기 제k-1 스캔 신호의 상기 제1 레벨 전압은 상기 초기화 전압보다 낮은 표시 장치.
  2. 제1 항에 있어서,
    초기화 전압이 인가되는 초기화 전압 라인을 더 구비하고,
    상기 서브 화소는,
    상기 제k-1 스캔 라인의 제k-1 스캔 신호에 의해 턴-온되어 상기 구동 트랜지스터의 상기 제1 게이트 전극과 상기 초기화 전압 라인을 접속시키는 제1 트랜지스터를 더 포함하는 표시 장치.
  3. 제2 항에 있어서,
    상기 서브 화소는,
    상기 제k 스캔 라인의 제k 스캔 신호에 의해 턴-온되어 상기 구동 트랜지스터의 상기 제1 전극과 상기 제j 데이터 라인을 접속시키는 제2 트랜지스터;
    상기 제k 스캔 신호에 의해 턴-온되어 상기 구동 트랜지스터의 상기 제1 게이트 전극과 상기 구동 트랜지스터의 상기 제2 전극을 접속시키는 제3 트랜지스터; 및
    상기 제k 스캔 신호에 의해 턴-온되어 상기 발광 소자의 제1 전극과 상기 초기화 전압 라인을 접속시키는 제4 트랜지스터를 더 포함하는 표시 장치.
  4. 제3 항에 있어서,
    제k-1 스캔 라인 및 제k 스캔 라인과 나란하게 배치되는 제k 발광 라인; 및
    제1 구동 전압이 인가되는 제1 구동 전압 라인을 더 구비하고,
    상기 서브 화소는,
    제k 발광 라인의 제k 발광 신호에 의해 턴-온되어 상기 구동 트랜지스터의 상기 제1 전극과 상기 제1 구동 전압 라인을 접속시키는 제5 트랜지스터; 및
    상기 제k 발광 신호에 의해 턴-온되어 상기 구동 트랜지스터의 제2 전극과 상기 발광 소자를 접속시키는 제6 트랜지스터를 포함하는 표시 장치.
  5. 삭제
  6. 삭제
  7. 제1 항에 있어서,
    상기 제1 기간 동안 상기 구동 트랜지스터의 상기 제2 게이트 전극과 상기 제1 전극 간의 전압은 상기 구동 트랜지스터의 상기 제1 게이트 전극과 상기 제1 전극 간의 전압보다 낮은 표시 장치.
  8. 삭제
  9. 서로 나란하게 배치된 제k-1 스캔 라인과 제k 스캔 라인;
    제k-1 스캔 라인 및 제k 스캔 라인과 교차하는 제j 데이터 라인; 및
    제k-1 스캔 라인, 제k 스캔 라인, 및 제j 데이터 라인과 접속되는 서브 화소를 구비하고,
    상기 서브 화소는,
    제1 게이트 전극에 인가된 데이터 전압에 따라 제1 전극으로부터 제2 전극으로 흐르는 구동 전류를 제어하며, 제2 게이트 전극이 상기 제k-1 스캔 라인과 접속되는 구동 트랜지스터; 및
    상기 구동 트랜지스터의 제2 전극에 전기적으로 연결되는 발광 소자를 포함하며,
    상기 구동 트랜지스터의 상기 제1 게이트 전극에 상기 제j 데이터 라인의 데이터 전압이 인가되는 제2 기간 동안 상기 제2 게이트 전극에는 상기 제k-1 스캔 라인의 제k-1 스캔 신호의 제2 레벨 전압이 인가되고,
    상기 제2 기간 동안 상기 제k-1 스캔 신호의 상기 제2 레벨 전압은 상기 데이터 전압보다 높은 표시 장치.
  10. 제9 항에 있어서,
    상기 제2 기간 동안 상기 구동 트랜지스터의 상기 제2 게이트 전극과 상기 제1 전극 간의 전압은 상기 구동 트랜지스터의 상기 제1 게이트 전극과 상기 제1 전극 간의 전압보다 높은 표시 장치.
  11. 삭제
  12. 서로 나란하게 배치된 제k-1 스캔 라인과 제k 스캔 라인;
    제k-1 스캔 라인 및 제k 스캔 라인과 교차하는 제j 데이터 라인; 및
    제k-1 스캔 라인, 제k 스캔 라인, 및 제j 데이터 라인과 접속되는 서브 화소를 구비하고,
    상기 서브 화소는,
    제1 게이트 전극에 인가된 데이터 전압에 따라 제1 전극으로부터 제2 전극으로 흐르는 구동 전류를 제어하며, 제2 게이트 전극이 상기 제k-1 스캔 라인과 접속되는 구동 트랜지스터; 및
    상기 구동 트랜지스터의 제2 전극에 전기적으로 연결되는 발광 소자를 포함하며,
    상기 구동 트랜지스터의 상기 구동 전류에 따라 상기 발광 소자가 발광하는 제3 기간 동안 상기 제2 게이트 전극에는 상기 제k-1 스캔 라인의 제k-1 스캔 신호의 제2 레벨 전압이 인가되고,
    상기 제3 기간 동안 상기 구동 트랜지스터의 상기 제2 게이트 전극과 상기 제1 전극 간의 전압은 상기 구동 트랜지스터의 상기 제1 게이트 전극과 상기 제1 전극 간의 전압보다 높은 표시 장치.
  13. 제1 항에 있어서,
    상기 제k-1 스캔 라인과 상기 구동 트랜지스터의 상기 제2 게이트 전극을 연결하는 제1 연결 전극을 더 구비하는 표시 장치.
  14. 제13 항에 있어서,
    상기 제1 연결 전극은 상기 구동 트랜지스터의 제2 게이트 전극과 동일한 층에 배치되는 표시 장치.
  15. 삭제
  16. 서로 나란하게 배치된 제k-1 스캔 라인과 제k 스캔 라인;
    제k-1 스캔 라인 및 제k 스캔 라인과 교차하는 제j 데이터 라인; 및
    제k-1 스캔 라인, 제k 스캔 라인, 및 제j 데이터 라인과 접속되는 서브 화소를 구비하고,
    상기 서브 화소는,
    제1 게이트 전극에 인가된 데이터 전압에 따라 제1 전극으로부터 제2 전극으로 흐르는 구동 전류를 제어하며, 제2 게이트 전극이 상기 제k-1 스캔 라인과 접속되는 구동 트랜지스터;
    상기 구동 트랜지스터의 제2 전극에 전기적으로 연결되는 발광 소자; 및
    상기 제k-1 스캔 라인과 상기 구동 트랜지스터의 상기 제2 게이트 전극을 연결하는 제1 연결 전극; 및
    상기 제k-1 스캔 라인과 상기 제1 연결 전극 사이에 배치되는 적어도 하나의 절연막을 포함하며,
    상기 적어도 하나의 절연막은,
    상기 제1 연결 전극과 상기 구동 트랜지스터의 제2 게이트 전극 상에 배치되는 버퍼막; 및
    상기 구동 트랜지스터의 제1 전극 상에 배치되는 게이트 절연막을 포함하는 표시 장치.
  17. 제16 항에 있어서,
    상기 제k-1 스캔 라인은 상기 게이트 절연막 상에 배치되는 표시 장치.
  18. 제16 항에 있어서,
    상기 제k-1 스캔 라인은 상기 버퍼막과 상기 게이트 절연막을 관통하는 제1 연결 콘택홀을 통해 상기 제1 연결 전극에 접속되는 표시 장치.
  19. 제16 항에 있어서,
    초기화 전압이 인가되는 초기화 전압 라인을 더 구비하고,
    상기 서브 화소는,
    게이트 전극에 상기 제k-1 스캔 라인에 접속되고, 제1 전극이 상기 초기화 전압 라인에 접속되며, 제2 전극이 상기 구동 트랜지스터의 상기 제1 게이트 전극에 접속되는 제1 트랜지스터를 더 포함하며,
    상기 제1 트랜지스터의 제2 전극과 상기 구동 트랜지스터의 상기 제1 게이트 전극을 연결하는 제2 연결 전극을 더 구비하는 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 연결 전극과 상기 제2 연결 전극은 서로 중첩하는 표시 장치.
KR1020190115124A 2019-09-19 2019-09-19 표시 장치 KR102642869B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190115124A KR102642869B1 (ko) 2019-09-19 2019-09-19 표시 장치
US16/906,688 US11501711B2 (en) 2019-09-19 2020-06-19 Display device
CN202010986600.5A CN112614462A (zh) 2019-09-19 2020-09-18 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190115124A KR102642869B1 (ko) 2019-09-19 2019-09-19 표시 장치

Publications (2)

Publication Number Publication Date
KR20210034135A KR20210034135A (ko) 2021-03-30
KR102642869B1 true KR102642869B1 (ko) 2024-03-04

Family

ID=74879963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190115124A KR102642869B1 (ko) 2019-09-19 2019-09-19 표시 장치

Country Status (3)

Country Link
US (1) US11501711B2 (ko)
KR (1) KR102642869B1 (ko)
CN (1) CN112614462A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112102778B (zh) * 2020-10-10 2022-12-06 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板和显示装置
KR20220135299A (ko) * 2021-03-29 2022-10-07 삼성디스플레이 주식회사 표시 장치
CN113851082B (zh) * 2021-08-05 2022-07-29 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
KR20230065606A (ko) * 2021-11-05 2023-05-12 엘지디스플레이 주식회사 화소 구동 회로를 포함한 전계발광 표시장치
CN114120920B (zh) * 2021-11-29 2022-12-16 武汉天马微电子有限公司 像素电路及其驱动方法、显示面板、显示装置
CN117730364A (zh) * 2022-05-31 2024-03-19 京东方科技集团股份有限公司 像素电路及其驱动方法和显示面板
CN115202113B (zh) * 2022-06-14 2023-10-24 惠科股份有限公司 阵列基板及显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570696B1 (ko) 2004-06-16 2006-04-12 삼성에스디아이 주식회사 발광 표시 장치 및 그 구동방법
JP5207885B2 (ja) * 2008-09-03 2013-06-12 キヤノン株式会社 画素回路、発光表示装置及びそれらの駆動方法
KR20130007065A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비하는 화소 및 유기 발광 표시 장치
KR102367274B1 (ko) 2014-06-25 2022-02-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시패널과 그 제조방법
KR102603598B1 (ko) * 2016-11-30 2023-11-21 엘지디스플레이 주식회사 표시장치
KR102450894B1 (ko) * 2017-11-10 2022-10-05 엘지디스플레이 주식회사 전계 발광 표시장치와 그 구동 방법

Also Published As

Publication number Publication date
US20210090494A1 (en) 2021-03-25
US11501711B2 (en) 2022-11-15
CN112614462A (zh) 2021-04-06
KR20210034135A (ko) 2021-03-30

Similar Documents

Publication Publication Date Title
KR102642869B1 (ko) 표시 장치
US11411061B2 (en) Display device having an emission layer
US11222603B2 (en) Display device and driving method thereof
US10825394B2 (en) Display device
KR20240007101A (ko) 발광 표시 장치
KR20210011545A (ko) 표시 장치
US20190198819A1 (en) Display device
US11450722B2 (en) Display device
US11580910B2 (en) Display device
KR20210057280A (ko) 표시 장치
KR102344142B1 (ko) 표시장치
US20230317008A1 (en) Display device
US20230131089A1 (en) Display device
KR20230145619A (ko) 표시 장치
US11527197B2 (en) Display device
US20230165073A1 (en) Display device
US20210408208A1 (en) Display device
KR20230127398A (ko) 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant