CN109742131A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN109742131A
CN109742131A CN201910149465.6A CN201910149465A CN109742131A CN 109742131 A CN109742131 A CN 109742131A CN 201910149465 A CN201910149465 A CN 201910149465A CN 109742131 A CN109742131 A CN 109742131A
Authority
CN
China
Prior art keywords
film transistor
tft
thin film
display panel
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910149465.6A
Other languages
English (en)
Other versions
CN109742131B (zh
Inventor
张卿
姚绮君
苏晓越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN201910149465.6A priority Critical patent/CN109742131B/zh
Publication of CN109742131A publication Critical patent/CN109742131A/zh
Priority to US16/454,778 priority patent/US10741626B1/en
Application granted granted Critical
Publication of CN109742131B publication Critical patent/CN109742131B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/341—Short-circuit prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

本发明公开了一种显示面板及显示装置，涉及显示技术领域，包括：衬底基板，设置在衬底基板上的多个像素单元，各像素单元包括驱动薄膜晶体管、开关薄膜晶体管、重置薄膜晶体管和有机发光器件；在沿垂直于衬底基板所在平面的方向，开关薄膜晶体管的源极和漏极分别位于该开关薄膜晶体管的栅极的两侧，重置薄膜晶体管的源极和漏极分别位于该重置薄膜晶体管的栅极的两侧；开关薄膜晶体管的漏极与驱动薄膜晶体管的栅极电连接，重置薄膜晶体管的漏极与驱动薄膜晶体管的漏极电连接，驱动薄膜晶体管的漏极与有机发光器件耦接。如此方案，有利于减小开关薄膜晶体管和重置薄膜晶体管在显示面板上所占用的面积，有利于实现高PPI设计。

Description

显示面板及显示装置
技术领域
本发明涉及显示技术领域，更具体地，涉及一种显示面板及显示装置。
背景技术
随着科学技术的发展，带有显示面板的显示装置的用途越来越广泛，使得人们对显示面板的要求越来越多样化，不再只满足于显示面板的大尺寸、高清晰度等常规的性能指标，也对显示面板的PPI(Pixels Per Inch)有了较高的要求。
显示面板的PPI是图像分辨率的单位，表示的是显示面板的每英寸所拥有的像素(Pixel)数目，当显示面板的PPI达到一定数值时，人眼就分辨不出颗粒感了。现有技术中，为配合像素正常发光，会在显示面板上引入一系列的电路结构，电路结构所占用的空间对PPI有直接的影响，因此，如何实现显示面板的高PPI设计成为现阶段亟待解决的技术问题之一。
发明内容
有鉴于此，本发明提供了一种显示面板及显示装置，将开关薄膜晶体管和重置薄膜晶体管的源漏极设置在栅极的两侧，有利于减小开关薄膜晶体管和重置薄膜晶体管在显示面板上所占用的面积，节约的空间使显示面板能够设置更多的像素单元，因而有利于实现显示面板及显示装置的高PPI设计。
第一方面，本申请提供了一种显示面板，包括：
衬底基板，
设置在所述衬底基板上的多个像素单元，各所述像素单元包括驱动薄膜晶体管、开关薄膜晶体管、重置薄膜晶体管和有机发光器件；
在沿垂直于所述衬底基板所在平面的方向，所述开关薄膜晶体管的源极和漏极分别位于该开关薄膜晶体管的栅极的两侧，所述重置薄膜晶体管的源极和漏极分别位于该重置薄膜晶体管的栅极的两侧；所述开关薄膜晶体管的漏极与所述驱动薄膜晶体管的栅极电连接，所述重置薄膜晶体管的漏极与所述驱动薄膜晶体管的漏极电连接，所述驱动薄膜晶体管的漏极与所述有机发光器件耦接。
第二方面，本申请提供了一种显示装置，包括显示面板，该显示面板为本申请实所提供的任意显示面板。
与现有技术相比，本发明提供的显示面板及显示装置，至少实现了如下的有益效果：
本申请所提供的显示面板及显示装置，在每个像素单元中设置有驱动薄膜晶体管、开关薄膜晶体管和重置薄膜晶体管，由于开关薄膜晶体管的漏极与驱动薄膜晶体管的栅极电连接，重置薄膜晶体管的漏极与驱动薄膜晶体管的漏极电连接，本申请将开关薄膜晶体管的源极和漏极分别位于其栅极的两侧，并将重置薄膜晶体管的源极和漏极也分别位于其栅极的两侧时，开关薄膜晶体管的漏极与驱动薄膜晶体管的栅极之间无需通过跨桥进行连接，重置薄膜晶体管的漏极与驱动薄膜晶体管的漏极之间也无需通过跨桥进行连接，如此有利于减小开关薄膜晶体管和重置薄膜晶体管在显示面板上所占用的面积，节约的空间使显示面板能够设置更多的像素单元，因而有利于实现显示面板及显示装置的高PPI设计，进而有利于提升显示面板及显示装置的分辨率，使显示图像更加精细、清晰。
当然，实施本发明的任一产品必不特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1所示为本申请实施例所提供的显示面板的一种俯视图；
图2所示为图1实施例所提供的显示面板的一种AA’截面图；
图3所示为本申请实施例所提供显示面板中像素单元内的一种电路示意图；
图4所示为本申请实施例所提供的显示面板中1个像素单元的一种电路结构图；
图5所示为图1实施例所提供的显示面板的另一种AA’截面图；
图6所示为图1实施例所提供的显示面板的另一种AA’截面图；
图7所示为图1实施例所提供的显示面板的另一种AA’截面图；
图8所示为图1实施例所提供的显示面板的另一种AA’截面图；
图9所示为本申请实施例所提供的显示面板中部分像素单元的一种排布示意图；
图10所示为与图9中的像素单元对应的一种电路结构图；
图11所示为本申请实施例所提供的显示面板的一种工作时序图；
图12所示为本申请实施例所提供的显示装置的一种俯视图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
显示面板的PPI是图像分辨率的单位，表示的是显示面板的每英寸所拥有的像素(Pixel)数目，当显示面板的PPI达到一定数值时，人眼就分辨不出颗粒感了。现有技术中，为配合像素正常发光，会在显示面板上引入一系列的电路结构，电路结构所占用的空间对PPI有直接的影响，因此，如何实现显示面板的高PPI设计成为现阶段亟待解决的技术问题之一。
有鉴于此，本发明提供了一种显示面板及显示装置，将开关薄膜晶体管和重置薄膜晶体管的源漏极设置在栅极的两侧，有利于减小开关薄膜晶体管和重置薄膜晶体管在显示面板上所占用的面积，节约的空间使显示面板能够设置更多的像素单元，因而有利于实现显示面板及显示装置的高PPI设计。
本申请提供一种显示面板，包括：
衬底基板，
设置在衬底基板上的多个像素单元，各像素单元包括驱动薄膜晶体管、开关薄膜晶体管、重置薄膜晶体管和有机发光器件；
在沿垂直于衬底基板所在平面的方向，开关薄膜晶体管的源极和漏极分别位于该开关薄膜晶体管的栅极的两侧，重置薄膜晶体管的源极和漏极分别位于该重置薄膜晶体管的栅极的两侧；开关薄膜晶体管的漏极与驱动薄膜晶体管的栅极电连接，重置薄膜晶体管的漏极与驱动薄膜晶体管的漏极电连接，驱动薄膜晶体管的漏极与有机发光器件耦接。
以下将结合附图和具体实施例进行详细说明。
图1所示为本申请实施例所提供的显示面板的一种俯视图，图2所示为图1实施例所提供的显示面板的一种AA’截面图，图3所示为本申请实施例所提供显示面板中像素单元内的一种电路示意图，请结合图1-图3，本申请实施例所提供的显示面板100中，设置有多个像素单元20，各像素单元20包括驱动薄膜晶体管T1、开关薄膜晶体管T2、重置薄膜晶体管T3和有机发光器件L1，对于单个像素单元20而言，在工作时，请参见图3，首先将重置薄膜晶体管T3开启、开关薄膜晶体管T2和驱动薄膜晶体管T1关闭，使得有机发光器件L1上阳极的信号复位；其次，将重置薄膜晶体管T3关闭，开关薄膜晶体管T2开启，数据信号Vdata通过开关薄膜晶体管T2传输至驱动薄膜晶体管T1的栅极，使驱动薄膜晶体管T1开启，驱动像素单元20中的有机发光器件L1发光。特别是，请参见图2和图3，由于开关薄膜晶体管T2的漏极P6与驱动薄膜晶体管T1的栅极P1电连接，重置薄膜晶体管T3的漏极P9与驱动薄膜晶体管T1的漏极P3电连接，本申请将开关薄膜晶体管T2的源极P5和漏极P6分别位于其栅极P4的两侧，并将重置薄膜晶体管T3的源极P8和漏极P9也分别位于其栅极P7的两侧时，开关薄膜晶体管T2的漏极P6与驱动薄膜晶体管T1的栅极P1之间无需通过跨桥进行连接，二者之间通过过孔即可实现电连接；需要说明的是，本申请实施例所提及的栅极P4的两侧或栅极P7的两侧，为膜层堆叠方向上的两侧。同时，重置薄膜晶体管T3的漏极P9与驱动薄膜晶体管T1的漏极P3之间也无需通过跨桥进行连接，二者之间通过过孔即可实现电连接；如此有利于减小开关薄膜晶体管T2和重置薄膜晶体管T3在显示面板100上所占用的面积，在显示面板100上可节约出一定的空间，节约的空间使显示面板100能够设置更多的像素单元20，因而有利于实现显示面板100的高PPI设计，进而有利于提升显示面板100的分辨率，使显示图像更加精细、清晰，有利于提升显示面板100的图像显示质量。
需要说明的是，图1所示的显示面板100中，栅极线31和数据线32交叉限定多个像素单元20，图1仅为示意性说明，并不代表栅极线31、数据线32和像素单元20的实际尺寸和数量。图2中的截面图也仅为示意性说明，仅说明各膜层之间的相对位置关系，并不代表实际的尺寸及结构。
可选地，本申请实施例所提供的显示面板100中，开关薄膜晶体管T2和重置薄膜晶体管T3为氧化物薄膜晶体管，驱动薄膜晶体管T1为低温多晶硅薄膜晶体管。
具体地，采用氧化物薄膜晶体管作为开关薄膜晶体管T2和重置薄膜晶体管T3时，使开关薄膜晶体管T2和重置薄膜晶体管T3具有较低的电子迁移率，漏电较小，有利于提升显示面板100的分辨率，使显示面板100的图像更逼真，刷新频率更高，同时还能使光透过率得到提升，能耗进一步降低。采用低温多晶硅薄膜晶体管作为驱动薄膜晶体管T1时，使得驱动薄膜晶体管T1具有较高的电子迁移率，响应速度快，易高度集成化，省电且抗光干扰能力强。本申请将开关薄膜晶体管T2和重置薄膜晶体管T3设置为氧化物薄膜晶体管的同时，还将开关薄膜晶体管T2和重置薄膜晶体管T3的源漏极分别置于栅极的两侧，从而更加有利于提升显示面板100的分辨率，进而提升显示面板100的画面显示效果。
可选地，请参见图4，图4所示为本申请实施例所提供的显示面板100中1个像素单元20的一种电路结构图，显示面板100还包括相互绝缘的多条栅极线31、多条数据线32、多条重置信号线33和多条电源信号线34。
各开关薄膜晶体管T2的栅极连接栅极线31，各开关薄膜晶体管T2的源极连接数据线32；各驱动薄膜晶体管T1的源极连接电源信号线34；各重置薄膜晶体管T3的栅极连接重置信号线33，各重置薄膜晶体管T3的源极连接重置电压信号。
具体地，本申请实施例所提供的显示面板100中，开关薄膜晶体管T2的栅极连接栅极线31，接收通过栅极线31传输的栅极控制信号，并在栅极控制信号的控制下开启或关闭；开关薄膜晶体管T2的源极连接数据线32，漏极连接驱动薄膜晶体管T1的栅极，当开关薄膜晶体管T2开启时，数据线32中的数据信号将通过开关薄膜晶体管T2传输至驱动薄膜晶体管T1，驱动薄膜晶体管T1开启，电源信号线34中的电源信号将传输至有机发光器件L1，使有机发光器件L1得以发光。重置薄膜晶体管T3的源极连接重置电压信号，在对某一子像素单元20进行扫描之前，首先将重置薄膜晶体管T3开启，然后将重置电压信号发送至有机发光器件L1，以使得有机发光器件L1重置至初始状态，避免上一帧的显示数据对当前帧的显示造成影响。
可选地，请继续参见图2，本申请实施例所提供的显示面板100中，还包括沿垂直于衬底基板的方向依次设置于衬底基板上的低温多晶硅沟道层、第一金属层41、第二金属层42、第三金属层43、氧化物沟道层102/103、第四金属层44和第五金属层45。
驱动薄膜晶体管T1的栅极P1位于第一金属层41，源极P2和漏极P3位于第二金属层42；开关薄膜晶体管T2的栅极P4和重置薄膜晶体管T3的栅极P7位于第三金属层43，开关薄膜晶体管T2的源极P5位于第四金属层44，重置薄膜晶体管T3的源极P8位于第五金属层45；开关薄膜晶体管T2的漏极P6位于氧化物沟道层102与衬底基板10之间，重置薄膜晶体管T3的漏极P9位于氧化物沟道层103与第一金属层41之间。
具体地，本申请实施例所提供的显示面板100中，当在像素单元20中同时引入驱动薄膜晶体管T1、开关薄膜晶体管T2和重置薄膜晶体管T3时，三种晶体管的膜层的一种膜层排布关系可参见图2，将驱动薄膜晶体管T1设置在最靠近衬底基板的一侧，即低温多晶硅沟道层，其栅极P1位于第一金属层41，源极P2和漏极P3位于第二金属层42；开关薄膜晶体管T2和重置薄膜晶体管T3分别位于驱动薄膜晶体管T1远离衬底基板的一侧，其中，开关薄膜晶体管T2的栅极P4和重置薄膜晶体管T3的栅极P7位于第三金属层43，开关薄膜晶体管T2的源极P5位于第四金属层44，漏极P6位于氧化物沟道层102与衬底基板10之间；重置薄膜晶体管T3的源极P8位于第五金属层45，漏极P9位于氧化物沟道层103与第一金属层41之间。如此，将开关薄膜晶体管T2和重置薄膜晶体管T3的源极设置在氧化物沟道层102/103远离衬底基板的一侧，将漏极设置在氧化物沟道层102/103靠近衬底基板的一侧，避免了开关薄膜晶体管T2和重置薄膜晶体管T3在分别与驱动薄膜晶体管T1形成电连接时形成跨桥的结构，因而有利于减小开关薄膜晶体管T2和重置薄膜晶体管T3在显示面板100上所占用的面积，进而有利于实现显示面板100的高PPI设计。
需要说明的是，图2所示实施例中，各个金属层之间是通过绝缘层来实现隔离的。另外，图2仅示出了将驱动薄膜晶体管T1、开关薄膜晶体管T2和重置薄膜晶体管T3集成的一种膜层堆叠图，在本申请的一些其他实施例中，三者还可采用其他的膜层堆叠结构，本申请对此不进行具体限定。
可选地，请参见图2，本申请实施例所提供的显示面板100还包括第一金属线51，第一金属线51位于开关薄膜晶体管T2的氧化物沟道层102远离衬底基板10的一侧。
第一金属线51通过第一过孔与开关薄膜晶体管T2的氧化物沟道层102电连接，第一金属线51与开关薄膜晶体管T2的栅极P4和漏极P6在衬底基板10所在平面的正投影交叠，开关薄膜晶体管T2的源极P5和栅极P4在衬底基板所在平面的正投影交叠。
具体地，请继续参见图2，在开关薄膜晶体管T2的氧化物沟道层102远离衬底基板10的一侧引入了第一金属线51，该第一金属线51在衬底基板的正投影与开关薄膜晶体管T2的栅极P4和漏极P6交叠，并且通过过孔与开关薄膜晶体管T2的氧化物沟道层102电连接。本申请在引入第一金属线51后，使得开关薄膜晶体管T2源极P5的电压能够经过氧化物沟道层102传输至第一金属线51，进而从第一金属线51传输至开关薄膜晶体管T2的漏极P6，从而有利于提升开关薄膜晶体管T2的电子迁移率，进而有利于提升开关薄膜晶体管T2的响应速率。
可选地，请继续参见图2，本申请实施例所提供的显示面板100中，第一金属线51在衬底基板10所在平面的正投影覆盖开关薄膜晶体管T2的漏极P6。通常，引入第一金属线51后，第一金属线51对开关薄膜晶体管T2的电子迁移率的提升情况与第一金属线51与开关薄膜晶体管T2的栅极P4和漏极P6的交叠面积有关，交叠面积越大，提升效果越明显，本申请利用第一金属线51将开关薄膜晶体管T2的漏极P6进行覆盖后，增加了第一金属线51与开关薄膜晶体管T2的漏极P6的交叠面积，因而更加有利于提升开关薄膜晶体管T2的电子迁移率，进而有利于提升开关薄膜晶体管T2的响应速率。
可选地，请继续参见图2，第一金属线51与开关薄膜晶体管T2的源极P5位于不同膜层。
具体地，考虑到膜层工艺问题，显示面板100上相邻金属线之间的线距优选大于3μm，因此，为保证工艺可行性，图2所示实施例中，将第一金属线51与开关薄膜晶体管T2的源极P5设置在不同的膜层时，能够有效避免第一金属线51与开关薄膜晶体管T2的源极P5之间发生短路的现象，同时此种设计也有利于减小开关薄膜晶体管T2在显示面板100上所占的面积，因而同样有利于实现显示面板100的高PPI设计。
可选地，第一金属线51位于第五金属层45。需要说明的是，图2仅示出了开关薄膜晶体管T2的源极位于第四金属层44、第一金属线51位于第五金属层45的情形，在本申请的一些其他实施例中，例如，请参见图5，图5所示为图1实施例所提供的显示面板100的另一种AA’截面图，该实施例中，开关薄膜晶体管T2的源极P5位于第五金属层45，第一金属线51位于第四金属层44，此种结构同样有利于减小开关薄膜晶体管T2在显示面板100上所占的面积，同样有利于实现显示面板100的高PPI设计。
可选地，请参见图2，本申请实施例所提供的显示面板100中，驱动薄膜晶体管T1的栅极P1复用为开关薄膜晶体管T2的漏极P6。
具体地，由于开关薄膜晶体管T2的漏极P6是与驱动薄膜晶体管T1的栅极P1电连接的，本申请将驱动薄膜晶体管T1的栅极P1直接复用为开关薄膜晶体管T2的漏极P6时，使得该漏极P6通过过孔与开关薄膜晶体管T2的氧化物沟道层102电连接，避免了单独为开关薄膜晶体管T2的漏极P6设置膜层结构的步骤，既有利于节约生产工序、提升生产效率，又有利于简化显示面板100的膜层结构。
可选地，请继续参见图2，本申请实施例所提供的显示面板100中还包括第二金属线52，第二金属线52位于重置薄膜晶体管T3的氧化物沟道层103远离衬底基板10的一侧；
第二金属线52通过第二过孔与重置薄膜晶体管T3的氧化物沟道层103电连接，第二金属线52与重置薄膜晶体管T3的栅极P7和漏极P9在衬底基板10所在平面的正投影交叠，重置薄膜晶体管T3的源极P8和栅极P7在衬底基板10所在平面的正投影交叠。
具体地，请继续参见图2，在重置薄膜晶体管T3的氧化物沟道层103远离衬底基板10的一侧引入了第二金属线52，该第二金属线52在衬底基板的正投影与重置薄膜晶体管T3的栅极P7和漏极P9交叠，并且通过过孔与重置薄膜晶体管T3的氧化物沟道层103电连接。本申请在引入第二金属线52后，使得重置薄膜晶体管T3源极P8的电压能够经过氧化物沟道层103传输至第二金属线52，进而从第二金属线52传输至重置薄膜晶体管T3的漏极P9，从而有利于提升重置薄膜晶体管T3的电子迁移率，进而有利于提升重置薄膜晶体管T3的响应速率。
可选地，请继续参见图2，第二金属线52在衬底基板10所在平面的正投影覆盖重置薄膜晶体管T3的漏极P9。通常，引入第二金属线52后，第二金属线52对重置薄膜晶体管T3的电子迁移率的提升情况与第二金属线52与重置薄膜晶体管T3的栅极P7和漏极P9的交叠面积有关，交叠面积越大，提升效果越明显，本申请利用第二金属线52将重置薄膜晶体管T3的漏极P9进行覆盖后，增加了第二金属线52与重置薄膜晶体管T3的漏极P9的交叠面积，因而更加有利于提升重置薄膜晶体管T3的电子迁移率，进而有利于提升重置薄膜晶体管T3的响应速率。
可选地，第二金属线52与重置薄膜晶体管T3的源极P8位于不同膜层。
具体地，考虑到膜层工艺问题，显示面板100上相邻金属线之间的线距优选大于3μm，因此，为保证工艺可行性，图2所示实施例中，将第二金属线52与重置薄膜晶体管T3的源极P8设置在不同的膜层时，能够有效避免第二金属线52与重置薄膜晶体管T3的源极P8之间发生短路的现象，同时此种设计也有利于减小重置薄膜晶体管T3在显示面板100上所占的面积，因而同样有利于实现显示面板100的高PPI设计。
可选地，第二金属线52位于第四金属层44。需要说明的是，图2仅示出了重置薄膜晶体管T3的源极P8位于第五金属层45，第二金属线52位于第四金属层44的情形，在本申请的一些其他实施例中，例如，请参见图6，图6所示为图1实施例所提供的显示面板100的另一种AA’截面图，该实施例中，重置薄膜晶体管T3的源极P8位于第四金属层44，第二金属线52位于第五金属层45，此种结构同样有利于减小开关薄膜晶体管T2在显示面板100上所占的面积，同样有利于实现显示面板100的高PPI设计。
可选地，请参见图6，驱动薄膜晶体管T1的漏极复用为重置薄膜晶体管T3的漏极。
具体地，由于重置薄膜晶体管T3的漏极P9与驱动薄膜晶体管T1的漏极P3是电连接的，本申请将驱动薄膜晶体管T1的漏极P3复用为重置薄膜晶体管T3的漏极P9时，使得该漏极P9通过过孔与重置薄膜晶体管T3的氧化物沟道层103电连接，避免了单独为重置薄膜晶体管T3的漏极P9设置膜层结构的步骤，既有利于节约生产工序、提升生产效率，又有利于简化显示面板100的膜层结构。
可选地，图7所示为图1实施例所提供的显示面板100的另一种AA’截面图，请参见图7，有机发光器件L1位于第四金属层44远离衬底基板的一侧，有机发光器件L1包括依次设置的阳极61、发光层62和阴极63，阳极61与驱动薄膜晶体管T1的漏极耦接。
具体地，请参见图7，图7示出了驱动薄膜晶体管T1、开关薄膜晶体管T2和重置薄膜晶体管T3与有机发光器件L1的电连接关系，在第四金属层44和第五金属层45远离衬底基板的一侧，可通过绝缘层形成平坦化膜层50，然后再在平坦化膜层50上形成有机发光器件L1，包括从靠近衬底基板的一侧到远离衬底基板的一侧依次设置的阳极61、发光层62和阴极63，其中，阳极61通过过孔与驱动薄膜晶体管T1的漏极P2耦接，即，阳极61通过过孔首先与第二金属线52电连接，由于氧化物沟道层103的厚度很薄，使得第二金属线52与重置薄膜晶体管T3的漏极P9实现了电连接，由于驱动薄膜晶体管T1的漏极P3复用为重置薄膜晶体管T3的漏极P9，进而使得有机发光器件L1的阳极61与驱动薄膜晶体管T1的漏极P3实现了电连接，在驱动薄膜晶体管T1、开关薄膜晶体管T2和重置薄膜晶体管T3的共同作用下，使得有机发光器件L1得以正常发光。
可选地，图8所示为图1实施例所提供的显示面板100的另一种AA’截面图，请参见图8，本申请实施例所提供的显示面板100中还包括多晶硅层101，多晶硅层101位于第一金属层41朝向衬底基板10的一侧，驱动薄膜晶体管T1的栅极P1、源极P2和漏极P3在衬底基板所在平面的正投影覆盖多晶硅层101。
具体地，请继续参见图8，本申请实施例所提供的显示面板100中，驱动薄膜晶体管T1体现为顶栅结构，即驱动薄膜晶体管T1的栅极P1位于多晶硅层101远离衬底基板10的一侧，且在垂直于衬底基板的方向，驱动薄膜晶体管T1中的多晶硅层101由驱动薄膜晶体管T1的栅极P1、源极P2和漏极P3覆盖，由于多晶硅层101在受到光照时会产生电流，影响驱动薄膜晶体管T1正常发挥驱动功能，因此利用其栅极P1、源极P2和漏极P3将多晶硅层101进行覆盖时，可大大减小反射至多晶硅层101的光线的量，因而有利于减小多晶硅层101由于光照而产生的电流的量，有利于提升驱动薄膜晶体管T1工作的可靠性。
可选地，本申请实施例所提供的显示面板100中，开关薄膜晶体管T2的氧化物沟道层102和重置薄膜晶体管T3的氧化物沟道层103的厚度为D1，20nm≤D1≤80nm。
具体地，请参见图2，本申请在显示面板100中引入了第一金属线51和第二金属线52，第一金属线51通过开关薄膜晶体管T2的氧化物沟道层102与开关薄膜晶体管T2的漏极电连接，第二金属线52通过重置薄膜晶体管T3的氧化物沟道层103与重置薄膜晶体管T3的漏极电连接，当将氧化物沟道层102/103的厚度设置的小于20nm时，其厚度太薄，很容易发生断裂风险，不利于成膜；当将氧化物沟道层102/103的度设置的大于80nm时，会削弱第一金属线51与开关薄膜晶体管T2的漏极之间的电连接关系，同时还会削弱第二金属线52与重置薄膜晶体管T3之间的电连接关系。因此，本申请将氧化物沟道层102/103的厚度设置为20nm≤D1≤80nm时，使得开关薄膜晶体管T2和重置薄膜晶体管T3的性能较佳，成膜工艺更为成熟。
可选地，图9所示为本申请实施例所提供的显示面板100中部分像素单元20的一种排布示意图，图10所示为与图9中的像素单元20对应的一种电路结构图，请结合图9和图10，像素单元20形成多个沿第一方向延伸的像素单元列，像素单元20列包括奇数列和偶数列，奇数列和偶数列沿第二方向交替排布，第一方向和第二方向交叉；
沿第一方向，奇数列和偶数列错位排布，错位距离小于第一方向上两个相邻子像素单元之间的距离。例如，请参见图9，沿第一方向，相邻的两个像素单元之间的距离为H，奇数列和偶数列的错位距离为h，其中，0＜h＜H。
可选地，至少部分相邻的奇数列和偶数列中，各开关薄膜晶体管T2连接同一数据线32，数据线32向奇数列和偶数列的像素单元20提供数据信号。
具体地，请继续参见图9和图10，本申请将像素单元20构成的奇数列和偶数列错位排布时，可以使得相邻的奇数列和偶数列共用同一数据线32，以图10为例，奇数列中，像素单元11和12中的开关薄膜晶体管T21和T22，以及偶数列中，像素单元21和22中的开关薄膜晶体管T23和T24，同时与同一条数据线32电连接，数据线32可分时向不同的像素单元提供数据信号，以实现不同像素单元的正常显示功能。奇数列和偶数列的像素单元共用数据线32的方式，有利于简化显示面板100上的布线复杂度，提升显示面板100的空间利用率。
可选地，请继续参见图9和图10，至少部分位于奇数列的子像素对应的重置信号线33复用为位于偶数列的子像素对应的栅极线31，至少部分位于奇数列的子像素对应的栅极线31复用为位于偶数列的子像素对应的重置信号线33。
具体地，请结合图9和图10，像素单元11中的开关薄膜晶体管T21的栅极与栅极线31电连接，该栅极线31同时作为像素单元21中与重置薄膜晶体管T32电连接的重置信号线33；像素单元12中的开关薄膜晶体管T23的栅极与栅极线31电连接，该栅极线31同时作为像素单元22中与重置薄膜晶体管T34电连接的重置信号线33。如此，将栅极线31与重置信号线33复用，同样有利于简化显示面板100上的布线复杂度，提升显示面板100的空间利用率。
以下将结合图9、图10和图11对各像素单元20的工作时序进行说明，其中图11所示为本申请实施例所提供的显示面板100的一种工作时序图，其中，S1为输入像素单元11的阳极重置信号，S2为输入至像素单元11中开关薄膜晶体管T21的栅极信号以及输入至像素单元21中的阳极重置信号，S3为输入至像素单元21中开关薄膜晶体管T22的栅极信号以及输入至像素单元12中的阳极重置信号，S4为输入至像素单元12中开关薄膜晶体管T23的栅极信号以及输入至像素单元22中的阳极重置信号。
在t1时间段，奇数列像素单元11中的重置薄膜晶体管T31开启，对像素单元11中有机发光器件L11的阳极61电压进行重置；
在t2时间段，奇数列像素单元11中的开关薄膜晶体管T21开启，数据信号(Data信号)通过开关薄膜晶体管T21输入至驱动薄膜晶体管T11的栅极，使得驱动薄膜晶体管T11开启，进而控制像素单元11中的有机发光器件L11发光；同时，由于像素单元11中的栅极线31复用为像素单元21中的重置信号线34，偶数列像素单元21中的重置薄膜晶体管T32开启，像素单元21中有机发光器件L21的阳极电压进行重置；
在t3时间段，像素单元21中的开关薄膜晶体管T22开启，数据信号通过开关薄膜晶体管T22输入至驱动薄膜晶体管T12的栅极，使得驱动薄膜晶体管T12开启，进而控制像素单元21中的有机发光器件L21发光；同时，由于像素单元21中的栅极线31复用为像素单元12中的重置信号线33，奇数列像素单元12中的重置薄膜晶体管T33开启，像素单元12中的有机发光器件L12的阳极电压进行重置；
在t4时间段，像素单元12中的开关薄膜晶体管T23开启，数据信号通过开关薄膜晶体管T23输入至驱动薄膜晶体管T13的栅极，使得驱动薄膜晶体管T13开启，进而控制像素单元12中的有机发光器件L12发光；同时，由于像素单元12中的栅极线31复用为像素单元22中的重置信号线33，偶数列像素单元22中的重置薄膜晶体管T34开启，像素单元22中的有机发光器件L22的阳极电压进行重置。
由于最终需要有一条单独的栅极线来控制最后一个发光的像素单元进行发光，因此，时序图中引入了S2n+1，作为输入至最后一个像素单元中开关薄膜晶体管的栅极信号。
如此循环，实现显示面板100的正常显示。
可选地，本申请实施例所提供的显示面板100中，驱动薄膜晶体管T1为PMOS管或NMOS管，本申请对此不进行具体限定。
需要说明的是，对于开关薄膜晶体管、驱动薄膜晶体管和重置薄膜晶体管，本申请实施例所提及的源极指的是信号输入的一极，漏极指的是信号输出的一极。
基于同一发明构思，本申请还提供一种显示装置，图12所示为本申请实施例所提供的显示装置200的一种俯视图，该显示装置200包括显示面板100，该显示面板100为本申请实施例所提供的任一显示面板。本申请实施例所提供的显示装置的实施例可参见上述显示面板100的实施例，重复之处不再赘述。本申请所提供的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
通过上述实施例可知，本发明提供的显示面板及显示装置，至少实现了如下的有益效果：
本申请所提供的显示面板及显示装置，在每个像素单元中设置有驱动薄膜晶体管、开关薄膜晶体管和重置薄膜晶体管，由于开关薄膜晶体管的漏极与驱动薄膜晶体管的栅极电连接，重置薄膜晶体管的漏极与驱动薄膜晶体管的漏极电连接，本申请将开关薄膜晶体管的源极和漏极分别位于其栅极的两侧，并将重置薄膜晶体管的源极和漏极也分别位于其栅极的两侧时，开关薄膜晶体管的漏极与驱动薄膜晶体管的栅极之间无需通过跨桥进行连接，重置薄膜晶体管的漏极与驱动薄膜晶体管的漏极之间也无需通过跨桥进行连接，如此有利于减小开关薄膜晶体管和重置薄膜晶体管在显示面板上所占用的面积，节约的空间使显示面板能够设置更多的像素单元，因而有利于实现显示面板及显示装置的高PPI设计，进而有利于提升显示面板及显示装置的分辨率，使显示图像更加精细、清晰。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (21)

1.一种显示面板，其特征在于，包括：
衬底基板，
设置在所述衬底基板上的多个像素单元，各所述像素单元包括驱动薄膜晶体管、开关薄膜晶体管、重置薄膜晶体管和有机发光器件；
在沿垂直于所述衬底基板所在平面的方向，所述开关薄膜晶体管的源极和漏极分别位于该开关薄膜晶体管的栅极的两侧，所述重置薄膜晶体管的源极和漏极分别位于该重置薄膜晶体管的栅极的两侧；所述开关薄膜晶体管的漏极与所述驱动薄膜晶体管的栅极电连接，所述重置薄膜晶体管的漏极与所述驱动薄膜晶体管的漏极电连接，所述驱动薄膜晶体管的漏极与所述有机发光器件耦接。
2.根据权利要求1所述的显示面板，其特征在于，所述开关薄膜晶体管和所述重置薄膜晶体管为氧化物薄膜晶体管，所述驱动薄膜晶体管为低温多晶硅薄膜晶体管。
3.根据权利要求1所述的显示面板，其特征在于，还包括相互绝缘的多条栅极线、多条数据线、多条重置信号线和多条电源信号线；
各所述开关薄膜晶体管的栅极连接所述栅极线，各所述开关薄膜晶体管的源极连接所述数据线；各所述驱动薄膜晶体管的源极连接所述电源信号线；各所述重置薄膜晶体管的栅极连接所述重置信号线，各所述重置薄膜晶体管的源极连接重置电压信号。
4.根据权利要求3所述的显示面板，其特征在于，还包括沿垂直于所述衬底基板的方向依次设置于所述衬底基板上的第一金属层、第二金属层、第三金属层、氧化物沟道层、第四金属层和第五金属层；
所述驱动薄膜晶体管的栅极位于所述第一金属层，源极和漏极位于所述第二金属层；所述开关薄膜晶体管和所述重置薄膜晶体管的栅极位于所述第三金属层，所述开关薄膜晶体管的源极位于所述第四金属层，所述重置薄膜晶体管的源极位于所述第五金属层；所述开关薄膜晶体管的漏极位于所述氧化物沟道层与所述衬底基板之间，所述重置薄膜晶体管的漏极位于所述氧化物沟道层与所述第一金属层之间。
5.根据权利要求4所述的显示面板，其特征在于，还包括第一金属线，所述第一金属线位于所述开关薄膜晶体管的氧化物沟道层远离所述衬底基板的一侧；
所述第一金属线通过第一过孔与所述开关薄膜晶体管的氧化物沟道层电连接，所述第一金属线与所述开关薄膜晶体管的栅极和漏极在所述衬底基板所在平面的正投影交叠，所述开关薄膜晶体管的源极和栅极在所述衬底基板所在平面的正投影交叠。
6.根据权利要求5所述的显示面板，其特征在于，所述第一金属线在所述衬底基板所在平面的正投影覆盖所述开关薄膜晶体管的漏极。
7.根据权利要求5所述的显示面板，其特征在于，所述第一金属线与所述开关薄膜晶体管的源极位于不同膜层。
8.根据权利要求7所述的显示面板，其特征在于，所述第一金属线位于所述第五金属层。
9.根据权利要求4所述的显示面板，其特征在于，所述驱动薄膜晶体管的栅极复用为所述开关薄膜晶体管的漏极。
10.根据权利要求4所述的显示面板，其特征在于，还包括第二金属线，所述第二金属线位于所述重置薄膜晶体管的氧化物沟道层远离所述衬底基板的一侧；
所述第二金属线通过第二过孔与所述重置薄膜晶体管的氧化物沟道层电连接，所述第二金属线与所述重置薄膜晶体管的栅极和漏极在所述衬底基板所在平面的正投影交叠，所述重置薄膜晶体管的源极和栅极在所述衬底基板所在平面的正投影交叠。
11.根据权利要求10所述的显示面板，其特征在于，所述第二金属线在所述衬底基板所在平面的正投影覆盖所述重置薄膜晶体管的漏极。
12.根据权利要求10所述的显示面板，其特征在于，所述第二金属线与所述重置薄膜晶体管的源极位于不同膜层。
13.根据权利要求12所述的显示面板，其特征在于，所述第二金属线位于所述第四金属层。
14.根据权利要求10所述的显示面板，其特征在于，所述驱动薄膜晶体管的漏极复用为所述重置薄膜晶体管的漏极。
15.根据权利要求4所述的显示面板，其特征在于，所述有机发光器件位于所述第四金属层远离所述衬底基板的一侧，所述有机发光器件包括依次设置的阳极、发光层和阴极，所述阳极与所述驱动薄膜晶体管的漏极耦接。
16.根据权利要求4所述的显示面板，其特征在于，还包括多晶硅层，所述多晶硅层位于所述第一金属层朝向所述衬底基板的一侧，所述驱动薄膜晶体管的栅极、源极和漏极在所述衬底基板所在平面的正投影覆盖所述多晶硅层。
17.根据权利要求4所述的显示面板，其特征在于，所述氧化物沟道层的厚度为D1，20nm≤D1≤80nm。
18.根据权利要求3所述的显示面板，其特征在于，所述像素单元形成多个沿第一方向延伸的像素单元列，所述像素单元列包括奇数列和偶数列，所述奇数列和所述偶数列沿第二方向交替排布，所述第一方向和所述第二方向交叉；
沿所述第一方向，所述奇数列和所述偶数列错位排布，错位距离小于所述第一方向上两个相邻所述子像素单元之间的距离。
19.根据权利要求18所述的显示面板，其特征在于，至少部分相邻的所述奇数列和所述偶数列中，各所述开关薄膜晶体管连接同一所述数据线，所述数据线向所述奇数列和所述偶数列的像素单元提供数据信号。
20.根据权利要求18所述的显示面板，其特征在于，至少部分位于所述奇数列的子像素对应的重置信号线复用为位于所述偶数列的子像素对应的栅极线，至少部分位于所述奇数列的子像素对应的栅极线复用为位于所述偶数列的子像素对应的重置信号线。
21.一种显示装置，其特征在于，包括权利要求1至20之任一所述的显示面板。
CN201910149465.6A 2019-02-28 2019-02-28 显示面板及显示装置 Active CN109742131B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910149465.6A CN109742131B (zh) 2019-02-28 2019-02-28 显示面板及显示装置
US16/454,778 US10741626B1 (en) 2019-02-28 2019-06-27 Display panels and display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910149465.6A CN109742131B (zh) 2019-02-28 2019-02-28 显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN109742131A true CN109742131A (zh) 2019-05-10
CN109742131B CN109742131B (zh) 2021-01-29

Family

ID=66368681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910149465.6A Active CN109742131B (zh) 2019-02-28 2019-02-28 显示面板及显示装置

Country Status (2)

Country Link
US (1) US10741626B1 (zh)
CN (1) CN109742131B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581144A (zh) * 2019-09-19 2019-12-17 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板和显示面板
US11227538B2 (en) 2020-07-20 2022-01-18 Wuhan Tianma Micro-Electronics Co., Ltd. Display panel and display apparatus having a light-transmitting display area
CN114284317A (zh) * 2021-12-14 2022-04-05 武汉华星光电半导体显示技术有限公司 显示面板
US11367740B2 (en) * 2017-06-09 2022-06-21 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, flexible display panel and display device
WO2022193702A1 (zh) * 2021-03-19 2022-09-22 京东方科技集团股份有限公司 阵列基板、显示面板
US11950468B2 (en) 2020-05-09 2024-04-02 Boe Technology Group Co., Ltd. Display panel, method of manufacturing the same and display device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060127A1 (zh) * 2022-09-22 2024-03-28 京东方科技集团股份有限公司 显示基板和显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1448910A (zh) * 2002-04-04 2003-10-15 三洋电机株式会社 半导体装置及显示装置
CN102388414A (zh) * 2009-05-22 2012-03-21 松下电器产业株式会社 显示装置及其驱动方法
CN102405492A (zh) * 2010-04-05 2012-04-04 松下电器产业株式会社 有机电致发光显示装置及其控制方法
CN106920515A (zh) * 2015-12-24 2017-07-04 群创光电股份有限公司 有源矩阵有机发光二极管的驱动电路及其显示面板
CN207781601U (zh) * 2017-12-14 2018-08-28 京东方科技集团股份有限公司 显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681564B (zh) 2013-12-02 2017-11-03 群创光电股份有限公司 显示面板及应用其的显示装置
EP3113226B1 (en) 2014-02-25 2019-05-08 LG Display Co., Ltd. Display backplane and method for manufacturing same
JP2018028590A (ja) * 2016-08-17 2018-02-22 株式会社ジャパンディスプレイ 表示装置及び表示装置の駆動方法
US10763451B2 (en) * 2016-09-01 2020-09-01 Innolux Corporation Display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1448910A (zh) * 2002-04-04 2003-10-15 三洋电机株式会社 半导体装置及显示装置
CN102388414A (zh) * 2009-05-22 2012-03-21 松下电器产业株式会社 显示装置及其驱动方法
CN102405492A (zh) * 2010-04-05 2012-04-04 松下电器产业株式会社 有机电致发光显示装置及其控制方法
CN106920515A (zh) * 2015-12-24 2017-07-04 群创光电股份有限公司 有源矩阵有机发光二极管的驱动电路及其显示面板
CN207781601U (zh) * 2017-12-14 2018-08-28 京东方科技集团股份有限公司 显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11367740B2 (en) * 2017-06-09 2022-06-21 Boe Technology Group Co., Ltd. Array substrate, manufacturing method thereof, flexible display panel and display device
CN110581144A (zh) * 2019-09-19 2019-12-17 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板和显示面板
US11201179B2 (en) 2019-09-19 2021-12-14 Ordos Yuansheng Optoelectronics Co., Ltd. Thin film transistor assembly, array substrate and display panel
CN110581144B (zh) * 2019-09-19 2022-05-03 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板和显示面板
US11950468B2 (en) 2020-05-09 2024-04-02 Boe Technology Group Co., Ltd. Display panel, method of manufacturing the same and display device
US11227538B2 (en) 2020-07-20 2022-01-18 Wuhan Tianma Micro-Electronics Co., Ltd. Display panel and display apparatus having a light-transmitting display area
US11568800B2 (en) 2020-07-20 2023-01-31 Wuhan Tianma Micro-Electronics Co., Ltd. Display panel and display apparatus having a light-transmitting display area
WO2022193702A1 (zh) * 2021-03-19 2022-09-22 京东方科技集团股份有限公司 阵列基板、显示面板
CN114284317A (zh) * 2021-12-14 2022-04-05 武汉华星光电半导体显示技术有限公司 显示面板
CN114284317B (zh) * 2021-12-14 2023-08-22 武汉华星光电半导体显示技术有限公司 显示面板

Also Published As

Publication number Publication date
US20200279899A1 (en) 2020-09-03
US10741626B1 (en) 2020-08-11
CN109742131B (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
CN109742131A (zh) 显示面板及显示装置
CN107819005B (zh) 包含多种类型薄膜晶体管的有机发光显示装置及其制造方法
JP6783410B1 (ja) 半導体装置
TWI742228B (zh) 顯示裝置、顯示模組及電子裝置
CN105068694B (zh) 一种触控显示面板及触控显示面板的驱动方法
CN105469752B (zh) 显示装置
CN104881170B (zh) 一种阵列基板、显示面板、显示装置及制作方法
CN107342036A (zh) 显示面板及显示装置
KR20180042205A (ko) 표시장치의 구동방법
JP2010224531A (ja) 半導体装置の駆動方法
CN106298842A (zh) 有机发光显示装置及其制造方法
CN107978272A (zh) 有机发光显示器及用于驱动有机发光显示器的装置
US8797371B2 (en) Method for driving field sequential liquid crystal display device
CN102903325A (zh) 电光学装置、电光学装置的驱动方法以及电子设备
US11488561B2 (en) Demultiplexer circuit, array substrate, display panel and device, and driving method
US20130307758A1 (en) Display device
CN109064986A (zh) 一种显示面板及其制作方法、驱动方法、显示装置
CN109637426A (zh) 显示面板和显示装置
KR20190014361A (ko) 표시 패널
KR20190051824A (ko) 발광 소자, 디스플레이 집적 회로 및 마이크로 디스플레이 장치
CN110176202A (zh) 信号处理电路及其驱动方法、显示面板及显示装置
CN105741809A (zh) 液晶显示装置及其驱动方法
CN107112330A (zh) 具有多种类型的薄膜晶体管的显示器背板
JP5454005B2 (ja) 表示装置
CN102592532A (zh) 有机电致发光显示单元和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant