CN114093898A - 阵列基板、显示面板及显示装置 - Google Patents

阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN114093898A
CN114093898A CN202111416088.1A CN202111416088A CN114093898A CN 114093898 A CN114093898 A CN 114093898A CN 202111416088 A CN202111416088 A CN 202111416088A CN 114093898 A CN114093898 A CN 114093898A
Authority
CN
China
Prior art keywords
transistor
layer
metal layer
substrate
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111416088.1A
Other languages
English (en)
Inventor
刘珂
郭丹
丁小琪
冯靖伊
石领
贵炳强
高涛
杨鑫磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202111416088.1A priority Critical patent/CN114093898A/zh
Publication of CN114093898A publication Critical patent/CN114093898A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了一种阵列基板、显示面板及显示装置，涉及显示技术领域，可以减小像素驱动电路的面积。其中阵列基板包括多个像素驱动电路，每个像素驱动电路至少包括驱动晶体管和补偿晶体管；阵列基板包括：衬底、设置于衬底一侧的第一有源膜层和设置于第一有源膜层远离衬底一侧的第二有源膜层，第一有源膜层包括驱动晶体管的有源层；第二有源膜层包括补偿晶体管的有源层；像素驱动电路中，驱动晶体管的有源层在衬底上的正投影与补偿晶体管的有源层在衬底上的正投影至少部分重合，且驱动晶体管的栅极在衬底上的正投影与补偿晶体管的栅极在衬底上的正投影有重叠。上述阵列基板可以应用于显示面板及显示装置中。

Description

阵列基板、显示面板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。
背景技术
目前，OLED(Organic Light-Emitting Diode，有机发光二极管)显示装置因其具有自发光、快速响应、宽视角和可制作在柔性衬底上等特点，受到广泛应用，OLED显示装置包括多个子像素，各子像素包括像素驱动电路和发光器件，通过像素驱动电路驱动发光器件发光，从而实现显示。
发明内容
本发明提供一种阵列基板、显示面板及显示装置，以减小像素驱动电路的面积。
为达到上述目的，本发明采用如下技术方案：
本发明的第一方面提供了一种阵列基板，包括多个像素驱动电路，每个像素驱动电路至少包括驱动晶体管和补偿晶体管。
所述阵列基板包括：衬底、设置于所述衬底一侧的第一有源膜层和设置于所述第一有源膜层远离所述衬底一侧的第二有源膜层；所述第一有源膜层包括所述驱动晶体管的有源层，所述第二有源膜层包括所述补偿晶体管的有源层。
所述像素驱动电路中，所述驱动晶体管的有源层在所述衬底上的正投影与所述补偿晶体管的有源层在所述衬底上的正投影至少部分重合，且所述驱动晶体管的栅极在所述衬底上的正投影与所述补偿晶体管的栅极在所述衬底上的正投影有重叠。
本发明所提供的阵列基板，通过使得驱动晶体管的有源层在衬底上的正投影与补偿晶体管的有源层在衬底上的正投影至少部分重合，且驱动晶体管的栅极在衬底上的正投影与补偿晶体管的栅极在衬底上的正投影有重叠，能够减小驱动晶体管与补偿晶体管在衬底上所占的面积，以此减小像素驱动电路的面积。
一些实施例中，所述像素驱动电路还包括第一复位晶体管。
所述第二有源膜层还包括所述第一复位晶体管的有源层；所述第一复位晶体管的有源层在所述衬底上的正投影与所述第一有源膜层在所述衬底上的正投影无重叠。
一些实施例中，所述像素驱动电路还包括写入晶体管和第二复位晶体管；所述第一有源膜层还包括所述写入晶体管的有源层和所述第二复位晶体管的有源层。
所述写入晶体管的有源层包括第一极区、第二极区以及连接所述第一极区和所述第二极区的沟道区，所述第二复位晶体管的有源层包括第一极区、第二极区以及连接所述第一极区和所述第二极区的沟道区，所述第一复位晶体管的有源层包括第一极区、第二极区以及连接所述第一极区和所述第二极区的沟道区。
所述阵列基板还包括：设置于所述第一有源膜层与所述第二有源膜层之间的第一栅金属层和设置于所述第二有源膜层远离所述衬底一侧的第三栅金属层；所述第一栅金属层包括多条第一扫描信号线，所述第一扫描信号线与所述写入晶体管的沟道区、所述第二复位晶体管的沟道区的交叠部分分别作为所述写入晶体管的栅极和所述第二复位晶体管的栅极。
所述第三栅金属层包括多条第三扫描信号线，所述第三扫描信号线与所述第一复位晶体管的沟道区的交叠部分作为所述第一复位晶体管的栅极；所述写入晶体管的栅极和所述第二复位晶体管的栅极所在的第一扫描信号线与所述第一复位晶体管的栅极所在的第三扫描信号线在所述衬底上的正投影有重叠。
一些实施例中，所述像素驱动电路还包括电容器；所述阵列基板还包括：设置于所述第一栅金属层与所述第二有源膜层之间的第二栅金属层；所述第一栅金属层还包括所述电容器的第一极板，所述第二栅金属层包括所述电容器的第二极板，所述第一极板和第二极板在所述衬底上的正投影有重叠。
所述驱动晶体管的有源层包括第一极区、第二极区以及连接所述第一极区和所述第二极区的沟道区；第一极板与所述驱动晶体管的沟道区的交叠部分作为所述驱动晶体管的栅极；所述补偿晶体管的有源层在所述衬底上的正投影与所述电容器的第二极板在所述衬底上的正投影有重叠。
一些实施例中，所述补偿晶体管的有源层包括第一极区、第二极区以及连接所述第一极区和所述第二极区的沟道区；所述第三栅金属层还包括多条第二扫描信号线，所述第二扫描信号线与所述补偿晶体管的沟道区交叠的部分作为所述补偿晶体管的栅极，所述补偿晶体管的栅极位于经过所述补偿晶体管的沟道区的第二扫描信号线上。
一些实施例中，所述像素驱动电路还包括第一发光控制晶体管和第二发光控制晶体管；所述第一有源膜层还包括所述第一发光控制晶体管的有源层和所述第二发光控制晶体管的有源层；所述第一发光控制晶体管的有源层包括第一极区、第二极区以及连接所述第一极区和所述第二极区的沟道区，所述第二发光控制晶体管的有源层包括第一极区、第二极区以及连接所述第一极区和所述第二极区的沟道区；。
所述第一栅金属层还包括多条发光控制信号线，所述发光控制信号线与所述第一发光控制晶体管的沟道区、所述第二发光控制晶体管的沟道区的交叠部分分别作为所述第一发光控制晶体管的栅极和所述第二发光控制晶体管的栅极，所述第一发光控制晶体管的栅极与所述第二发光控制晶体管的栅极位于同一条发光控制信号线上。
一些实施例中，所述阵列基板还包括第一源漏金属层和第二源漏金属层；所述第一源漏金属层设置于所述第三栅金属层远离所述衬底的一侧，所述第二源漏金属层设置于所述第一源漏金属层远离所述衬底的一侧。
其中，所述第一源漏金属层通过过孔连接于所述第一栅金属层、所述第二栅金属层、所述第一有源膜层和所述第二有源膜层，所述第二源漏金属层通过过孔连接于所述第一源漏金属层。
一些实施例中，所述阵列基板还包括第一源漏金属层和第二源漏金属层；所述第一源漏金属层设置于所述第二栅金属层与所述第二有源膜层之间，所述第二源漏金属层设置于所述第三栅金属层远离所述衬底的一侧。
其中，所述第一源漏金属层通过过孔连接于所述第一栅金属层、所述第二栅金属层和所述第一有源膜层，所述第二源漏金属层通过过孔连接于所述第一源漏金属层和所述第二有源膜层。
一些实施例中，所述阵列基板还包括第三源漏金属层，所述第三源漏金属层设置于所述第二源漏金属层远离所述衬底的一侧，所述第三源漏金属层通过过孔连接于所述第二源漏金属层。
一些实施例中，所述第一源漏金属层包括多条第一初始信号线，所述多条第一初始信号线与所述第二有源膜层电连接，所述多条第一初始信号线被配置为传输第一初始化信号；所述第二栅金属层还包括多条第二初始信号线，所述多条第二初始信号线与所述第一有源膜层电连接，所述多条第二初始信号线被配置为传输第二初始化信号。
所述第二源漏金属层包括多条数据信号线，所述多条数据信号线与所述第一有源膜层电连接，所述多条数据信号线被配置为传输数据信号；所述第二源漏金属层包括多条第一电源信号线，所述多条第一电源信号线与所述第一有源膜层以及所述第二栅金属层中电容器的第二极板电连接，所述第一电源信号线被配置为传输第一电源信号。
一些实施例中，所述阵列基板还包括：遮光层，所述遮光层设置于所述衬底与所述第一有源膜层之间，所述遮光层包括多个遮光图案；每个遮光图案在所述衬底上的正投影至少覆盖一个像素驱动电路的驱动晶体管的有源层在所述衬底上的正投影。
一些实施例中，所述第一有源膜层为低温多晶硅晶层，所述第二有源膜层为氧化物层。
本发明的第二方面提供了一种显示面板，该显示面板包括：第一方面任一项所述的阵列基板。
本发明所提供的显示面板所能实现的有益效果，与第一方面所提供的阵列基板所能达到的有益效果相同，在此不做赘述。
在一些实施例中，显示面板还包括：设置于所述阵列基板上的阳极层和设置于所述阳极层远离所述衬底基板一侧的发光层，所述阳极层包括多个阳极；所述发光层包括多个发光部，每个发光部在所述阵列基板上的正投影落入一个阳极在所述阵列基板上的正投影内。
所述阵列基板包括第一源漏金属层和第二源漏金属层，所述多个阳极通过过孔与所述第二源漏金属层电连接。
或者，所述阵列基板包括第一源漏金属层、第二源漏金属层和第三源漏金属层，所述多个阳极通过过孔与所述第三源漏金属层电连接。
本发明的第三方面提供了一种显示装置，该显示装置包括：以上任一项所述的显示面板。
本发明所提供的显示装置所能实现的有益效果，与第一方面所提供的阵列基板所能达到的有益效果相同，在此不做赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1A为本发明实施例所提供的显示装置的结构图；
图1B为本发明实施例所提供的显示面板的结构图；
图1C为本发明实施例所提供的显示面板的另一结构图；
图1D为本发明实施例中所提供的阵列基板中的像素驱动电路的结构图；
图1E为本发明实施例中所提供的阵列基板中的像素驱动电路的时序图；
图1F～图1H为本发明实施例中所提供的阵列基板中的像素驱动电路的驱动过程图；
图2为本发明实施例所提供的阵列基板的结构图；
图3A为本发明实施例所提供的阵列基板的截面图；
图3B为本发明实施例所提供的另一种阵列基板的截面图；
图4A～图4O依次为本发明实施例所提供的阵列基板中的遮光层、第一有源膜层、第一栅金属层、第二栅金属层、第二有源膜层、第三栅金属层、层间介质层，第一源漏金属层、钝化层、第一平坦化层、第二源漏金属层、第二平坦化层、阳极层以及像素界定层的结构图；
图5A为本发明实施例中所提供的阵列基板的排布图；
图5B为本发明实施例中所提供的阵列基板的另一排布图；
图5C为本发明实施例中所提供的阵列基板的又一排布图；
图5D为本发明实施例中所提供的阵列基板的再一排布图；
图5E为本发明实施例中所提供的阵列基板的另一排布图；
图5F为本发明实施例中所提供的阵列基板的又一排布图；
图5G为本发明实施例中所提供的阵列基板的再一排布图；
图5H为本发明实施例中所提供的阵列基板的另一排布图；
图5I为本发明实施例中所提供的阵列基板的又一排布图；
图5J为本发明实施例中所提供的阵列基板的再一排布图；
图5K为本发明实施例中所提供的阵列基板的另一排布图；
图5L为本发明实施例中所提供的阵列基板的又一排布图；
图5M为本发明实施例中所提供的阵列基板的再一排布图；
图5N为本发明实施例中所提供的阵列基板的另一排布图；
图6为本发明实施例中所提供的阵列基板的又一排布图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一些实施例(some embodiments)”、“示例(example)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本发明的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。
本文中“被配置为”的使用意味着开放和包容性的语言，其不排除被配置为执行额外任务或步骤的设备。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
现有常见的显示装置100包括：手机、平板电脑、车载电脑等。
如图1A和图1B所示，显示装置100中包括显示面板200，显示面板200包括显示区AA和位于显示区AA至少一侧的周边区BB，其中，显示区AA内设置有多个子像素21和多条信号线，多个子像素21按照指定规则排列设置于显示区AA内，其中，子像素21是显示面板200内进行画面显示的最小单元，每个子像素21可以显示单一的颜色，例如红色、绿色或蓝色，通过调节不同子像素21的亮度，使得颜色叠加可以实现多种颜色的显示。其中，如图1C所示，每个子像素21均包括发光器件OLED和用于驱动该发光器件OLED发光的像素驱动电路400。
显示面板200包括依次层叠设置的阵列基板300、发光器件层和封装层，其中，阵列基板300中设置有像素驱动电路400所包括的多个晶体管和电容器，发光器件层包括多个发光器件OLED。如图3B所示，阵列基板300包括：衬底31和多层依次层叠设置于衬底31上的功能层、以及位于相邻功能层之间的绝缘层，其中，功能层可以包括有源膜层、栅金属层和源漏金属层等，有源膜层、栅金属层和源漏金属层用于形成显示面板200中的多个像素驱动电路400，多个像素驱动电路400可以形成于显示面板200的显示区AA。发光器件OLED则设置于像素驱动电路400远离衬底31的一侧。其中，像素驱动电路400包括多个晶体管，多个晶体管的有源层位于有源膜层，每个晶体管的有源层包括第一极区、第二极区和用于连接第一极区和第二极区的沟道区，多个晶体管的栅极位于栅金属层，其中栅金属层例如包括多条信号线，一条信号线中经过某个晶体管的有源层的部分可以作为该晶体管的栅极，此处的“经过”是在二者在衬底上的正投影有重叠的部分。其中，在制作晶体管时，可以先在衬底31上形成有源膜层，得到晶体管的有源层，而后在有源膜层远离衬底的一侧形成栅金属层，栅金属层与有源膜层交叠的位置即为栅金属层“经过”有源层的位置，例如，晶体管的栅极与该晶体管的沟道区交叠设置。
像素驱动电路400主要由晶体管构成，因此，晶体管所占空间大小能够决定像素驱动电路400所占空间大小，例如，晶体管所占空间包括在平行于衬底31所在平面的横向区域尺寸和在垂直于衬底31所在平面的方向上的纵向区域尺寸，而纵向区域尺寸主要与阵列基板300所包括的膜层厚度有关，本发明中重点考虑晶体管以及像素驱动电路400在平行于衬底31所在平面的横向区域尺寸，该横向区域尺寸为晶体管在衬底31上的正投影的区域面积，以下将晶体管在衬底31上的正投影的区域面积统称为晶体管的面积，像素驱动电路400的面积同理。像素驱动电路400中所包括的晶体管的有源层的面积能够影响像素驱动电路400的面积。本发明的发明人发现，相关技术中，像素驱动电路400所占据的面积较大，导致子像素21所占的空间较大，不利于显示面板实现高PPI(Pixels Per Inch，像素密度)，这是由于像素驱动电路400中的全部晶体管的有源层是并列设置的，其中“并列设置”指的是像素驱动电路400中的全部晶体管中，任意两个晶体管在衬底31上的正投影均不重合，此时，像素驱动电路400在衬底31上的正投影的面积为像素驱动电路400中多个晶体管的有源层的面积之和，导致像素驱动电路400在衬底31上的正投影的面积较大，这样像素驱动电路400所占面积增大。
基于此，本发明的一些实施例提供一种阵列基板300，该阵列基板300包括：多个像素驱动电路400和多条信号线，如图1C所示，多个像素驱动电路400呈阵列式排布，多条信号线包括数据信号线Dt和栅线、初始化信号线Vin、电源信号线等，栅线和初始化信号线Vin沿第一方向X延伸，数据信号线Dt和电源信号线沿第二方向Y延伸。每条数据信号线Dt和一列像素驱动电路400电连接，至少一条栅线和一行像素驱动电路400电连接，根据电连接至一行像素驱动电路400的至少一条栅线的功能划分，该至少一条栅线可包括扫描信号线、复位信号线Rst、发光控制信号线EM等。
上述阵列基板300包括衬底31和两个有源膜层，其中两个有源膜层包括依次设置于衬底31上的第一有源膜层32和第二有源膜层33，两个有源膜层之间互相绝缘。将像素驱动电路400中的多个晶体管分成多个第一类晶体管和至少一个第二类晶体管，第一类晶体管的有源层位于第一有源膜层32，第二类晶体管的有源层位于第二有源膜层33，且多个第一类晶体管的有源层在衬底31上的正投影与所述第二类晶体管在衬底31上的正投影至少部分重叠，这样，通过将像素驱动电路400中的晶体管的有源层设置于不同的有源膜层，且不同的有源膜层中晶体管的有源层之间有交叠，从而减小了像素驱动电路400中，多个晶体管在衬底31上的正投影的总面积，降低了像素驱动电路400所占面积。以下对本发明的方案做具体介绍。
在一些实施例中，本发明中的像素驱动电路400可以为包括2T1C、7T1C、或者6T1C的电路，其中T代表晶体管，C代表电容器，以下以7T1C模式的像素驱动电路为例做介绍。
示例性的，如图1D、图1F～图1H所示，像素驱动电路400具体可以包括第一复位晶体管T1、补偿晶体管T2、驱动晶体管T3、写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6、第二复位晶体管T7和电容器Cst，与像素驱动电路400电连接的信号线包括第一扫描信号线G-P、第二扫描信号G-N、复位信号线Rst和发光控制信号线EM。
其中，第一复位晶体管T1的栅极G1与复位信号线Rst电连接，第一复位晶体管T1的第一极区与第一节点A电连接，第一复位晶体管T1的第二极区与初始化信号线Vin电连接；补偿晶体管T2的栅极G2与第二扫描信号线G-N电连接，补偿晶体管T2的第一极区与驱动晶体管T3的第二极区电连接，补偿晶体管T2的第二极区与第一节点A电连接；驱动晶体管T3的栅极G3与第一节点A电连接；写入晶体管T4的栅极G4与第一扫描信号线G-P电连接，写入晶体管T4的第一极区与数据信号线Dt电连接，写入晶体管T4的第二极区与驱动晶体管T3的第一极区电连接；第一发光控制晶体管T5的栅极G5与第二发光控制晶体管T6的栅极G6均与发光控制信号线EM电连接，第一发光控制晶体管T5的第一极区与第一电源信号线VDD电连接，第一发光控制晶体管T5的第二极区与驱动晶体管T3的第一极区电连接，第二发光控制晶体管T6的第一极区与驱动晶体管T3的第二极区电连接，第二发光控制晶体管T6的第二极区与发光器件OLED的阳极电连接；第二复位晶体管T7的栅极G7与第一扫描信号线G-P电连接，第二复位晶体管T7的第一极区与初始化信号线Vin电连接，第二复位晶体管T7的第二极区与发光器件OLED的阳极电连接，发光器件OLED的阴极与第二电源信号线VSS电连接。
其中，第一扫描信号线G-P用于传输第一扫描信号g-P，第二扫描信号线G-N用于传输第二扫描信号g-N，复位信号线Rst用于传输复位时序信号rst，第一电源信号线VDD用于传输第一电源信号，例如为高压直流信号，初始化信号线Vin用于传输初始化信号，数据信号线Dt用于传输数据信号dt，发光控制信号线EM用于传输发光控制时序信号em，第二电源信号线VSS用于传输第二电源信号，例如为低压直流信号。
如图1E所示，上述像素驱动电路400的驱动过程为：一个帧周期包括复位阶段t1、数据刷新及补偿阶段t2和发光阶段t3。其中，如图1E和图1F所示，在复位阶段t1，第一复位晶体管T1在复位时序信号rst的控制下导通，使得初始化信号写入到第一节点A，进而对第一节点A进行复位。此时，驱动晶体管T3导通，而补偿晶体管T2、写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6以及第二复位晶体管T7均处于断开的状态，且发光器件OLED不发光。
如图1E和图1G所示，在数据刷新及补偿阶段t2，第一复位晶体管T1断开，而第二复位晶体管T7在第一扫描信号g-P的控制下导通，进而使得初始化信号写入到发光器件OLED的阳极，进而对发光器件OLED的阳极AND1进行复位。写入晶体管T4在第一扫描信号g-P的控制下导通，补偿晶体管T2在第二扫描信号g-N的控制下导通，驱动晶体管T3维持复位阶段t1的导通状态，因此数据信号dt可以依次通过写入晶体管T4、驱动晶体管T3和补偿晶体管T2传输至第一节点A，使得第一节点A的电压改变，直至第一节点A的电压达到驱动晶体管T3的阈值电压与数据信号dt的电压之和，使得驱动晶体管T3断开。在数据刷新及补偿阶段t2，可以将驱动晶体管T3的阈值电压写入到第一节点A，以此补偿驱动晶体管T3的阈值电压漂移，避免驱动晶体管产生的驱动信号发生变化，避免对发光器件OLED的发光强度所产生的影响。在该阶段，第一发光控制晶体管T5和第二发光控制晶体管T6在发光控制时序信号em的控制下处于断开的状态。
如图1E和图1H所示，在发光阶段t3，第二复位晶体管T7在第一扫描信号g-P的控制下断开，第一复位晶体管T1在复位时序信号的控制下断开，补偿晶体管T2在第二扫描信号g-N的控制下断开，写入晶体管T4和第二复位晶体管T7在第一扫描信号的控制下断开，第一发光控制晶体管T5和第二发光控制晶体管T6在发光控制时序em的控制下导通，进而使得第一电源信号线VDD的电压信号写入到驱动晶体管T3的第一电极，发光器件OLED的阳极AND1电压可以写入到驱动晶体管T3的第二电极，进而使得驱动晶体管T3导通，以此在第一电源信号线VDD与发光器件OLED之间形成通路，使得发光器件OLED发光。
以下介绍阵列基板所包括的各膜层结构，以及像素驱动电路中各晶体管的设置方式，需要说明的是，图4A～图5N仅示出了阵列基板所包括的各功能层，各功能层包括功能图案，相邻两个功能层之间的绝缘膜层没有示出，绝缘膜层例如为栅极绝缘层等，示例性地，绝缘膜层为覆盖阵列基板300的整个区域的完整膜层。
以下介绍像素驱动电路400中驱动晶体管T3和补偿晶体管T2的结构。如图2、图3A和图3B所示，阵列基板300包括：设置于衬底31一侧的第一有源膜层32和设置于第一有源膜层32远离衬底31一侧的第二有源膜层33。如图2、图4B和图5A所示，第一有源膜层32包括驱动晶体管T3的有源层323；第二有源膜层33包括补偿晶体管T2的有源层332。像素驱动电路400中，如图2所示，驱动晶体管T3的有源层323在衬底31上的正投影与补偿晶体管T2的有源层332在衬底31上的正投影至少部分重合，如图5B和图5E所示，且驱动晶体管T3的栅极G3在衬底31上的正投影与补偿晶体管T2的栅极G2在衬底31上的正投影有重叠。
如图2、图3A、图3B、图4B、图5A、图4E和图5D所示，阵列基板300包括第一有源膜层32和第二有源膜层33，其中，第一有源膜层32可以设置于衬底31上，而第二有源膜层33设置于第一有源膜层32远离衬底31的一侧。如图2、图4B和图5A所示，驱动晶体管T3的有源层323位于第一有源膜层32，如图2、图4E和图5D所示，补偿晶体管T2的有源层332位于第二有源膜层33。其中，每个晶体管的有源层包括第一极区、第二极区和连接第一极区和第二极区的沟道区，此处晶体管的第一极区和第二极区为图1D所示的等效电路图中晶体管的第一极和第二极，例如驱动晶体管T3的有源层323包括驱动晶体管T3的第一极区、沟道区和第二极区，补偿晶体管T2的有源层332包括补偿晶体管T2的第一极区、沟道区和第二极区。
如图2所示，驱动晶体管T3的有源层323在衬底31上的正投影与补偿晶体管T2的有源层332在衬底31上的正投影至少部分重合。
其中，需要说明的是，本文中的“正投影”指的是，由垂直于投影面的、相互平行的投射线所产生的投影。
其中，“驱动晶体管T3的有源层323在衬底31上的正投影与补偿晶体管T2的有源层332在衬底31上的正投影至少部分重合”可以包括：驱动晶体管T3的有源层323在衬底31上的正投影的一部分与补偿晶体管T2的有源层332在衬底31上的正投影的一部分重合。至少部分重合还可以包括：驱动晶体管T3的有源层323在衬底31上的正投影位于补偿晶体管T2的有源层332在衬底31上的正投影之内；或者补偿晶体管T2的有源层332在衬底31上的正投影位于驱动晶体管T3的有源层323在衬底31上的正投影之内。至少部分重合还可以包括：驱动晶体管T3的有源层323在衬底31上的正投影边界与补偿晶体管T2的有源层332在衬底31上的正投影边界完全重合。在以上多种情况下，驱动晶体管T3的有源层323与补偿晶体管T2的有源层332在衬底31上的正投影的面积，等于驱动晶体管T3的有源层323的面积加上补偿晶体管T2的有源层332的面积减去二者重合部分的面积，而相关技术中，由于驱动晶体管T3与补偿晶体管T2是并列设置的，因此，驱动晶体管T3的有源层323与补偿晶体管T2的有源层332在衬底31上的正投影的面积等于驱动晶体管T3的面积与补偿晶体管T2的面积之和，因此，本发明相比于相关技术能够减小驱动晶体管T3与补偿晶体管T2的有源层332在衬底31上所占的面积。
除有源层外，晶体管还包括栅极，晶体管的栅极在衬底31上的正投影与其沟道区在衬底31上的正投影重叠，其中，晶体管的栅极位于栅金属层。驱动晶体管T3的栅极G3在衬底31上的正投影与补偿晶体管T2的栅极G2在衬底31上的正投影重叠，由于晶体管的栅极与晶体管的沟道区交叠，因此两个晶体管栅极在衬底31上的正投影有重叠，则表示，两个晶体管的沟道区在衬底31上的正投影有重叠，还表示两个晶体管的栅极分别所在的栅金属层的图案在衬底31上的正投影有重叠。
由于栅极与沟道区交叠设置，因此晶体管的面积等于该晶体管的有源层的面积，因此驱动晶体管T3与补偿晶体管T2在衬底上的正投影的面积等于驱动晶体管T3的有源层323与补偿晶体管T2的有源层332在衬底31上的正投影的面积等于驱动晶体管T3的面积加上补偿晶体管T2的面积，因此，本申请与相关技术相比，能够减小驱动晶体管T3与补偿晶体管T2在衬底31上的正投影所占的面积，进而能够减小像素驱动电路400在衬底31上的正投影所占的面积。
此外，在尺寸相同的区域内，子像素21的数量越多，该显示面板200的PPI越高，从而显示面板的显示效果越好。子像素21的数量与子像素21的面积有关，即每个子像素21的面积越小，在尺寸相同的区域内，子像素21的数量越多，显示面板200的PPI越高。本发明中，通过使得第一类晶体管的有源层(例如驱动晶体管T3)和第二类晶体管(例如补偿晶体管T2)的有源层位于不同的有源膜层，且二者至少部分交叠，能够减小像素驱动电路400的面积，进而能够减小阳极AND1的面积，以此减小子像素21的面积。因此，在相同尺寸的区域内可以设置更多的子像素21，以此提高产品的PPI。
此外，显示面板200中还包括GOA(Gate Driver on Array，阵列基板行驱动)电路，GOA电路与多条栅线电连接，被配置为为栅线提供电信号，该电信号传输至像素驱动电路400中，从而控制像素驱动电路400工作。在一些实施例中，GOA电路设置于周边区BB，在另一些实施例中，若像素驱动电路400的面积较小，则相邻像素驱动电路400之间的空白区域变大，则可以将部分GOA电路设置于显示区AA，例如可以将部分GOA电路放置于相邻两行像素驱动电路400之间的间隙，这样，能够减小GOA电路位于周边区BB的部分所占区域的尺寸，从而可以窄化显示面板200的边框，因此本发明所提供的阵列基板300能够使得显示面板200的边框更窄，有利于制作窄边框显示装置100。
在一些示例中，阵列基板300的衬底31可以是单层结构也可以是层叠结构，其可以是刚性的，也可以是柔性的。示例性的，如图3A和图3B所示，柔性衬底31可以包括依次层叠设置的第一柔性膜PI1(Polyimide，聚酰亚胺)、第一阻挡层Barrier1、第二柔性膜PI2、第二阻挡层Barrier2。其中，还可以在第二阻挡层Barrier2远离第二柔性膜PI2的一侧设置缓冲层Buffer，缓冲层Buffer可以阻水阻气，同时防止第一柔性膜PI1和第二柔性膜PI2中的杂质离子污染子像素21。
在一些实施例中，如图2、图5D、图5E和图5F所示，以下介绍像素驱动电路400中第一复位晶体管T1的结构，第二有源膜层33还包括第一复位晶体管T1的有源层331，即第一复位晶体管T1为第二类晶体管。第一复位晶体管T1的有源层331在衬底31上的正投影与第一有源膜层32在衬底31上的正投影无重叠。
第一复位晶体管T1的有源层331在衬底31上的正投影与第一有源膜层32在衬底31上的正投影无重叠，即第一复位晶体管T1与第一有源膜层32交错设置，这样在至少一个第一类晶体管和至少一个第二类晶体管在衬底31上的正投影有部分重合，减小像素驱动电路400的面积的基础上，避免第一复位晶体管T1内的信号与有源层位于第一有源膜层32上的晶体管的信号互相影响。
在一些实施例中，如图1D所示，以下介绍像素驱动电路400中写入晶体管T4和第二复位晶体管T7的结构，如图4B和图5A所示，第一有源膜层32还包括写入晶体管T4的有源层324和第二复位晶体管T7的有源层327。写入晶体管T4的有源层324包括第一极区、第二极区以及连接第一极区和第二极区的沟道区，第二复位晶体管T7的有源层327包括第一极区、第二极区以及连接第一极区和第二极区的沟道区，第一复位晶体管T1的有源层331包括第一极区、第二极区以及连接第一极区和第二极区的沟道区。如图4F和图5E所示，阵列基板300还包括：设置于第一有源膜层32与第二有源膜层33之间的第一栅金属层Gate1和设置于第二有源膜层33远离衬底31一侧的第三栅金属层Gate3。如图4C、图5B和图5C所示，第一栅金属层Gate1包括多条第一扫描信号线G-P，第一扫描信号线G-P与第一有源膜层32中写入晶体管T4的沟道区、第二复位晶体管T7的沟道区的交叠部分作为写入晶体管T4的栅极G4和第二复位晶体管T7的栅极G7，也就是说，第一扫描信号线G-P与写入晶体管T4的有源层324的沟道区的交叠部分作为写入晶体管T4的栅极，第一扫描信号线G-P与第二复位晶体管T7的有源层327的沟道区的交叠部分作为第二复位晶体管T7的栅极，写入晶体管T4的栅极G4和第二复位晶体管T7的栅极G7位于同一条第一扫描信号线G-P上。如图4F和图5E所示，第三栅金属层Gate3包括多条第三扫描信号线G-O，第三扫描信号线G-O与第二有源膜层33中沟道区的交叠部分作为第一复位晶体管T1的栅极，第三扫描信号线G-O与第一复位晶体管T1的有源层331的沟道区的交叠部分作为第一复位晶体管T1的栅极。如图5E所示，写入晶体管T4的栅极G4和第二复位晶体管T7的栅极G7所在的第一扫描信号线G-P与第一复位晶体管T1的栅极G1所在的第三扫描信号线G-O在衬底31上的正投影有重叠。
其中，如图3A和图3B所示，在第一栅金属层Gate1与第一有源膜层32之间可以设置有第一栅极绝缘层GI1，其中，第一栅极绝缘层GI1可以由SiO制成。在第三栅金属层Gate3与第二有源膜层33之间可以设置有第三栅极绝缘层GI3。
其中，如图5B和图5C所示，第一扫描信号线G-P可以被配置为传输第一扫描信号g-P，其中，写入晶体管T4的栅极G4与第二复位晶体管T7的栅极G7均位于第一扫描信号线G-P上，写入晶体管T4与第二复位晶体管T7均能够接收第一扫描信号g-P。第一扫描信号g-P可以控制写入晶体管T4在数据刷新及补偿阶段t2将数据信号dt传输至驱动晶体管T3。而第一扫描信号g-P还可以控制第二复位晶体管T7在数据刷新及补偿阶段t2将初始化信号写入发光器件OLED的阳极AND1，以此对发光器件OLED的阳极AND1进行复位。示例性地，一行像素驱动电路400内的各写入晶体管T4的栅极G4与各第二复位晶体管T7的栅极G7可以连接于同一条第一扫描信号线G-P。
如图5E所示第三扫描信号线G-O可以被配置为传输第三扫描信号g-O，第一复位晶体管T1的栅极G1位于第三扫描信号线G-O上，因此，第一复位晶体管T1能够接收第三扫描信号g-O，第三扫描信号g-O可以控制第一复位晶体管T1在复位阶段将初始化信号传输至第一节点A，进而对第一节点A进行复位。第三扫描信号g-O可以为复位时序信号Rst。其中，一行像素驱动电路400内的第一复位晶体管T1可以连接于同一条第三扫描信号线G-O。其中，第三扫描信号线G-O即为上述复位信号线Rst，而第三扫描信号g-O即为复位时序信号rst。示例性地，一行像素驱动电路400内的各第一复位晶体管T1可以连接于同一条第三扫描信号线G-O。
其中，如图5E至图5N所示，像素驱动电路400的写入晶体管T4的栅极G4和第二复位晶体管T7的栅极G7所在的第一扫描信号线G-P与第一复位晶体管T1的栅极G1所在的第三扫描信号线G-O在衬底31上的正投影有重叠，这两条第一扫描信号线G-P和第三扫描信号线G-O为电连接于同一行像素驱动电路400。其中，“有重叠”包括：第三扫描信号线G-O与第一扫描信号线G-P在衬底31上的正投影可以完全重合，以及第三扫描信号线G-O与第一扫描信号线G-P在衬底31上的正投影可以部分重合。通过使得第三扫描信号线G-O与第一扫描信号线G-P层叠设置，可以使得像素驱动电路400的结构更加紧凑，进一步减小像素驱动电路400的面积。
在一些实施例中，如图1D所示，以下介绍像素驱动电路400中电容器Cst的结构。如图4C和图4D所示，阵列基板300还包括：设置于第一栅金属层Gate1与第二有源膜层33之间的第二栅金属层Gate2，第一栅金属层Gate1还包括电容器Cst的第一极板Cst1，第二栅金属层Gate2包括电容器Cst的第二极板Cst2，如图5B和图5C所示，第一极板Cst1和第二极板Cst2在衬底31上的正投影有重叠。驱动晶体管T3的有源层323包括第一极区、第二极区以及连接第一极区和第二极区的沟道区；第一极板Cst1与驱动晶体管T3的沟道区的交叠部分作为驱动晶体管T3的栅极。如图5D和至图5E所示，补偿晶体管T2的有源层332在衬底31上的正投影与电容器Cst的第二极板Cst2在衬底31上的正投影有重叠。
其中，如图3A和图3B所示，第二栅金属层Gate2位于第一栅金属层Gate1与第二有源膜层33之间，第一栅金属层Gate1与第二栅金属层Gate2之间可以设置有第二栅极绝缘层GI2。如图5E所示，补偿晶体管T2包括设置于第二有源膜层33中的有源层332以及位于第三栅金属层gate3中的栅极G2。如图4C和图4D所示，像素驱动电路400中包括电容器Cst，电容器Cst的第一极板Cst1可以位于第一栅金属层Gate1，而电容器Cst的第二极板Cst2可以位于第二栅金属层Gate2中，电容器Cst的第二极板Cst2与第一电源信号线VDD电连接，进而使得电容器Cst的第二极板Cst2接收恒压信号，其可以对位于其一侧的补偿晶体管T2进行隔离，避免补偿晶体管T2中的信号影响有源层位于第一有源膜层中的晶体管。在一些实施例中，如图4B和图5A所示，像素驱动电路400中的驱动晶体管T3的有源层323位于第一有源膜层32，如图5B所示，驱动晶体管T3的栅极G3设置于第一栅金属层Gate1中。其中，驱动晶体管T3的有源层323与第二极板Cst2在衬底31上的正投影可以重叠设置，驱动晶体管T3的栅极G3为第一极板Cst1中与驱动晶体管T3的有源层的沟道区有交叠的部分。
在一些实施例中，如图4F和图4E所示，补偿晶体管T2的有源层332包括第一极区、第二极区以及连接第一极区和第二极区的沟道区；第三栅金属层Gate3还包括多条第二扫描信号线G-N，第二扫描信号线G-N与第二有源膜层33中的补偿晶体管T2的沟道区交叠的部分作为补偿晶体管T2的栅极G2，补偿晶体管T2的栅极G2位于经过补偿晶体管T2的沟道区的第二扫描信号线G-N，第二扫描信号线G-N用于传输第二扫描信号g-N。
其中，如图5E所示，第二扫描信号线G-N与补偿晶体管T2的沟道区交叠设置，第二扫描信号线G-N上与补偿晶体管T2的沟道区交叠的部分即为补偿晶体管T2的栅极G2。补偿晶体管T2的栅极G2位于第二扫描信号线G-N上，其可以接收来自第二扫描信号线G-N上的第二扫描信号g-N，在第二扫描信号g-N的控制下，补偿晶体管T2能够在数据刷新及补偿阶段t2，将经过写入晶体管T4、驱动晶体管T3传输过来的数据信号dt写入到第一节点A。其中，一行像素驱动电路400中的补偿晶体管T2可以连接于同一条第二扫描信号线G-N。
在一些实施例中，如图1D所示，以下介绍像素驱动电路400中第一发光控制晶体管T5和第二发光控制晶体管T6的结构，如图4B和图5A所示，第一有源膜层32还包括第一发光控制晶体管T5的有源层325和第二发光控制晶体管T6的有源层326；第一发光控制晶体管T5的有源层325包括第一极区、第二极区以及连接第一极区和第二极区的沟道区，第二发光控制晶体管T6的有源层326包括第一极区、第二极区以及连接第一极区和第二极区的沟道区。如图4D和图5C所示，第一栅金属层Gate1还包括多条发光控制信号线EM，发光控制信号线EM与第一有源膜层32中第一发光控制晶体管T5的沟道区、第二发光控制晶体管T6的沟道区的交叠部分分别作为第一发光控制晶体管T5的栅极G5和第二发光控制晶体管T6的栅极G6，第一发光控制晶体管T5的栅极G5与第二发光控制晶体管T6的栅极G6位于同一条发光控制信号线EM上。
其中，发光控制信号线EM被配置为传输发光控制时序信号em，如图5B所示，第一发光控制晶体管T5的栅极G5与第二发光控制晶体管T6的栅极G6均位于发光控制信号线EM上，进而使得第一发光控制晶体管T5与第二发光控制晶体管T6的栅极G6均能够接收发光控制时序信号em，在发光控制时序信号em的控制下，第一发光控制晶体管T5和第二发光控制晶体管T6在复位阶段t1和数据刷新及补偿阶段t2处于断开的状态，在发光阶段t3处于导通的状态，并使得高压直流信号Vdd与发光器件的阳极AND1电压分别写入驱动晶体管T3的第一极和第二极，进而使得驱动晶体管T3导通，使得第一电源信号能够写入发光器件的阳极AND1，使得发光器件OLED发光。
在一些实施例中，如图4I、图4L和图5K所示，阵列基板300还包括第一源漏金属层SD1和第二源漏金属层SD2，第一源漏金属层SD1设置于第三栅金属层Gate3远离衬底31的一侧，第二源漏金属层SD2设置于第一源漏金属层SD1远离衬底31的一侧。其中，第一源漏金属层SD1通过过孔连接于第一栅金属层Gate1、第二栅金属层Gate2、第一有源膜层32和第二有源膜层33，第二源漏金属层SD2通过过孔连接于第一源漏金属层SD1。
其中，如图4F至图4O、图5F至图5L所示，第三栅金属层Gate3远离衬底31的一侧可以依次设置有层间介质层、第一源漏金属层SD1、钝化层PVX、第一平坦化层PLN1和第二源漏金属层SD2。其中，在制作完层间介质层后，可以在层间介质层上制作过孔，其中，首先在层间介质层中制作第一类过孔ILDO，而后制作第二类过孔ILDL。如图4G、图4H、图5F和图5G所示，其中第一类过孔ILDO具体包括第一类过孔ILDO1、第一类过孔ILDO2、第一类过孔ILDO3、第一类过孔ILDO4、第一类过孔ILDO5，其中，第一类过孔ILDO1延伸至第二有源膜层33的表面，第一类过孔ILDO2延伸至第二栅金属层Gate2的表面，第一类过孔ILDO3延伸至第二有源膜层33的表面，第一类过孔ILDO4延伸至第一栅金属层Gate1的表面，第一类过孔ILDO5延伸至第二有源膜层33的表面。而第二类过孔ILDL具体包括第二类过孔ILDL1、ILDL2、第二类过孔ILDL3、第二类过孔ILDL4、第二类过孔ILDL5、第二类过孔ILDL6和第二类过孔ILDL7，其中，第二类过孔ILDL1～第二类过孔ILDL7均延伸至第一有源膜层32。
而后在层间介质层上形成第一源漏金属层SD1，如图4I和图5F～图5H所示，第一源漏金属层SD1可以通过第一类过孔ILDO和第二类过孔ILDL连接至第一栅金属层Gate1、第二栅金属层Gate2、第一有源膜层32和第二有源膜层33。其中，第一源漏金属层SD1上包括多个桥接图案35，桥接图案35通过上述过孔连接于第一栅金属层Gate1、第二栅金属层Gate2、第一有源膜层32和第二有源膜层33。
而后在第一源漏金属层SD1上制作钝化层PVX和第一平坦化层PLN1，如图4J、图4K图5I和图5J所示，然后在第一平坦化层PLN1上制作第三类过孔，具体地，第三类过孔包括第三类过孔H1、第三类过孔H2、第三类过孔H3和第三类过孔H4，其中，第三类过孔H1～第三类过孔H4均延伸至第一源漏金属层SD1。其中，第三类过孔贯穿钝化层PVX和第一平坦化层PLN1。
而后在第一平坦化层PLN1上制作第二源漏金属层SD2，第二源漏金属层SD2可以通过第三类过孔H1、第三类过孔H2、第三类过孔H3和第三类过孔H4与第一源漏金属层SD1电连接。
如图4N、图4O、图5M和图5N所示，显示面板200除上述阵列基板300外，还包括依次层叠设置于阵列基板300上的第二平坦化层PLN2、阳极层AND和像素界定层PDL等，其中阳极层AND用于形成发光器件OLED的阳极AND1，而像素界定层PDL中形成有多个像素开口PDLO，发光器件OLED中的发光部设置于像素开口PDLO内。其中，如图4M和图5L所示，形成第二平坦化层PLN2后，可以在第二平坦化层PLN2上制作第四类过孔H5，第四类过孔H5延伸至第二源漏金属层SD2的表面，而后阳极层AND则可以通过过孔连接于第二源漏金属层SD2。
第一源漏金属层SD1和第二源漏金属层SD2不仅可以按照上述方案设置于阵列基板300内，还可以通过其他的方式设置于阵列基板300内。在一些实施例中，如图3A和图3B所示，阵列基板300还包括第一源漏金属层SD1和第二源漏金属层SD2。第一源漏金属层SD1设置于第二栅金属层Gate2与第二有源膜层33之间，第二源漏金属层SD2设置于第三栅金属层Gate3远离衬底31的一侧。其中，第一源漏金属层SD1通过过孔连接于第一栅金属层Gate1、第二栅金属层Gate2和第一有源膜层32，第二源漏金属层SD2通过过孔连接于第一源漏金属层SD1和第二有源膜层33。
其中，如图3A和图3B所示，衬底31上依次设置有第一有源膜层32、第一栅极绝缘层GI1、第一栅金属层Gate1、第二栅极绝缘层GI2、第二栅金属层Gate2、第一层间介质层ILD1、第一源漏金属层SD1、第二缓冲层Buffer2、第二有源膜层33、第三栅极绝缘层GI3、第二层间介质层ILD2和第二源漏金属层SD2。其中，可以在第一层间介质层ILD1上制作过孔，多个过孔可以延伸至第一栅金属层Gate1表面、第二栅金属层Gate2表面和第一有源膜层32表面，而后在第一层间介质层ILD1上制作第一源漏金属层SD1，使得第一源漏金属层SD1可以通过过孔连接于第一栅金属层Gate1、第二栅金属层Gate2和第一有源膜层32。而后制作第二缓冲层Buffer2、第二有源膜层33、第三栅极绝缘层GI3和第一层间介质层ILD1，接下来在第二层间介质层ILD2上制作多个过孔，多个过孔可以延伸至第一源漏金属层SD1和第二有源膜层33，在第二层间介质层ILD2上制作过孔后，可以形成第二源漏金属层SD2，使得第二源漏金属层SD2可以通过过孔与第一源漏金属层SD1、第二有源膜层33电连接。
而第二源漏金属层SD2上依次设置有第二钝化层PVX2和第三平坦化层PLN3、阳极层AND和像素界定层PDL，其中，像素界定层PDL中设置有像素开口，发光部EML可以设置于像素开口内，而阳极层AND可以通过过孔与第二源漏金属层SD2连接。
在一些实施例中，如图3B所示，阵列基板300还包括第三源漏金属层SD3，第三源漏金属层SD3设置于第二源漏金属层SD2远离衬底31的一侧，第三源漏金属层SD3通过过孔连接于第二源漏金属层SD2。
其中，如图3B所示，第三源漏金属层SD3可以设置于第三平坦化层PLN3上，而第三源漏金属层SD3上可以依次设置有阳极层AND的像素界定层PDL，其中，像素界定层PDL上形成有像素开口，发光部EML可以设置于发光开口内。第三源漏金属层SD3可以包括桥接金属36，该桥接金属36可以与第二源漏金属层SD2通过过孔连接，而阳极层AND则可以通过过孔与该桥接金属36连接，因此，阳极层AND可以通过桥接金属36与第二源漏金属层SD2电连接。
此外，如图6所示，显示面板200的显示区AA可以包括多个像素电路区域22，像素驱动电路400设置于像素电路区域22内，此外，像素电路区域22内还设置有阵列基板300所包括的多条信号线中经过该像素电路区域22的部分，经过像素电路区域22的信号线为像素驱动电路400传输信号，以下介绍多条信号线中数据信号线Dt、第一电源信号线VDD和初始化信号线Vin的结构。在一些实施例中，可以将第一电源信号线VDD、数据信号线Dt以及初始化信号线Vin中的一个或多个可以设置于第三源漏金属层SD3中，将多条信号线分别设置于第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3中，进而能够使得信号线在衬底31上的投影有重叠，使得像素电路区域22内的信号线排布更加紧凑，以此缩小像素电路区域22的面积，其中，像素电路区域22的面积越小，相同尺寸的区域内能够设置的像素驱动电路400的数量越多，子像素21的数量也就越多，进一步提高了显示面板200的PPI。
在一些实施例中，如图4D、图4I、图5C、图5H以及图5I至图5N所示，第一源漏金属层SD1包括多条第一初始信号线Vin1，多条第一初始信号线Vin1与第二有源膜层33电连接，多条第一初始信号线Vin1被配置为传输第一初始化信号。第二栅金属层Gate2还包括多条第二初始信号线Vin2，多条第二初始信号线Vin2与第一有源膜层32电连接，多条第二初始信号线Vin2被配置为传输第二初始化信号。如图4L和图5K所示，第二源漏金属层SD2包括多条数据信号线Dt，多条数据信号线Dt与第一有源膜层32电连接，多条数据信号线Dt被配置为传输数据信号dt。如图4L和图5K所示，第二源漏金属层SD2包括多条第一电源信号线VDD，多条第一电源信号线VDD与第一有源膜层32以及第二栅金属层Gate2中电容器Cst的第二极板Cst2电连接，多条第一电源信号线VDD被配置为传输第一电源信号。
其中，如图4D、图4I、图5C、图5H以及图5I至图5N所示，初始化信号线Vin包括第一初始信号线Vin1和第二初始信号线Vin2，第一初始信号线Vin1位于第二栅金属层Gate2，第二初始信号线Vin2位于第一源漏金属层SD1，第一初始信号线Vin1与位于第二有源膜层33中的第一复位晶体管T1的第二极区电连接，一行像素驱动电路400中的各第一复位晶体管T1可以连接于同一条第一初始信号线Vin1。第二初始信号线Vin2与位于第一有源膜层32中的第二复位晶体管T7的第一极区电连接，一行像素驱动电路400中的各补偿晶体管T2可以连接于同一条第二初始信号线Vin2。
如图4L和图5K所示，数据信号线Dt位于第二源漏金属层SD2，数据信号线Dt与位于第一有源膜层32中的输入晶体管T4的第一极区电连接，进而使得输入晶体管T4能够接收到数据信号dt。一列像素驱动电路400中的各输入晶体管T4的第一极区可以连接于同一数据信号线Dt。
如图4L和图5K所示，第一电源信号线VDD位于第二源漏金属层SD2，第一电源信号线VDD与电容器Cst的第二极板Cst2以及第一发光控制晶体管T5的第一极区电连接，进而可以使得电容器Cst的第二极板Cst2以及第一发光控制晶体管T5的第一极区能够接收到第一电源信号。一列像素驱动电路400中的各电容器Cst的第二极板Cst2以及各第一发光控制晶体管T5的第一极区可以连接于同一条第一电源信号线VDD。
其中，显示面板200中的像素驱动电路400阵列设置，每行像素驱动电路400沿第一方向X设置，每列像素驱动电路400沿第二方向Y设置，其中，第一方向X与第二方向Y垂直，如图5N所示，在一些实例中，第三扫描信号线G-O、第一扫描信号线G-P、第二扫描信号线G-N、发光控制信号线EM、第一初始信号线Vin1和第二初始信号线Vin2均沿第一方向X延伸；第一电源信号线VDD、数据信号线Dt均沿第二方向Y延伸，其中，第一方向X与第二方向Y垂直。其中，多个信号线的图案可以为一直线图形，也可以为一近似直线图形，上述多个信号线“沿第一方向X延伸”或“沿第二方向Y延伸”是指信号线的主体图案呈沿某一方向延伸的趋势。
此外，如图1C和图5N所示，发光控制信号线EM、第二扫描信号线G-N、第一扫描信号线G-P、第三扫描信号线G-O、第二初始信号线Vin2和第一初始信号线Vin1在衬底31上的正投影沿第二方向Y依次排列，其中，第一扫描信号线G-P与第三扫描信号线G-O在衬底31上的正投影有重叠。
其中，当第一源漏金属层SD1设置于第三栅金属层Gate3远离衬底31的一侧，第二源漏金属层SD2设置于第一源漏金属层SD1远离衬底31的一侧时，如图4B至图4L、图5至图5K所示，第一源漏金属层SD1中的第一桥接图案351通过第一类过孔ILDO1、第一类过孔ILDO2分别连接于第二有源膜层33中的第一复位晶体管T1的第二极区和第二栅金属层Gate2中的第一初始信号线Vin1，进而使得第一初始信号线Vin1与第一复位晶体管T1的第二极区电连接。
第一源漏金属层SD1中的第二桥接图案352通过第一类过孔ILDO3和第一类过孔ILDO4连接于补偿晶体管T2的第二极区(同时也是第一复位晶体管T1的第二极区)和第一栅金属层Gate1上的电容器Cst的第一极板Cst1(同时也是T3的栅极)，进而使得第一极板Cst1与补偿晶体管T2的第一极区电连接。
第一源漏金属层SD1中的第三桥接图案353通过第一类过孔ILDO5连接于补偿晶体管T2的第一极区，第三桥接图案353通过第二类过孔ILDL6连接于第二发光控制晶体管T6的第一极区，进而使得补偿晶体管T2的第一极区与第二发光控制晶体管T6的第一极区电连接。
第二源漏金属层SD2中的数据信号线Dt通过H1连接于第一源漏金属层SD1中的第四桥接图案354，而第四桥接图案354通过第二类过孔ILDL1连接于写入晶体管T4的第一极区，进而使得写入晶体管T4的第一极区与数据信号线Dt电连接。
第二源漏金属层SD2中的第一电源信号线VDD通过H3连接于第一源漏金属层SD1中的第六桥接图案356，第五桥接图案355通过第二类过孔ILDL2和第二类过孔ILDL3分别连接于电容器Cst的第二极板Cst2和第一发光控制晶体管T5的第一极区，进而使得第一发光控制晶体管T5的第一极区与电容器Cst的第二极板Cst2电连接于第一电源信号线VDD。
第一源漏金属层SD1中的第二初始信号线Vin2可以通过第二类过孔ILDL4连接于第二复位晶体管T7第一极区，进而使得第二复位晶体管T7的第二极与第二初始信号线Vin2电连接。
如图4L和图5K所示，第二源漏金属层SD2中还包括第八桥接图案358，第八桥接图案358通过H4连接到第一源漏金属层SD1中的第六桥接图案356，第六桥接图案356通过第二类过孔ILDL7连接于第二发光控制晶体管T6的第二极区；第二源漏金属层SD2中的第八桥接图案358通过第三类过孔H2连接于第一源漏金属层SD1中的第七桥接图案357，第七桥接图案357通过第二类过孔ILDL5连接于第二复位晶体管T7的第二极区，进而使得第二发光控制晶体管T6的第二极区和第二复位晶体管T7的第二极区电连接。
如图4M、图5M所示，阳极AND1通过第四类过孔H5连接于第二源漏金属层SD2中第八桥接图案358，进而使得第二发光控制晶体管T6的第二极区和第二复位晶体管T7的第二极区均通过第八桥接图案358连接于阳极AND1。
除上述实施例外，第一复位晶体管T1和补偿晶体管T2可以为双栅晶体管，具体地，阵列基板300中还包括第四栅金属层(图中未示出)，第四栅金属层设置于第二有源膜层33靠近衬底31的一侧，其位于第二有源膜层33与第二栅金属层Gate2之间，第四栅金属层的图案与第三栅金属层Gate3的图案相同。第三栅金属层Gate3中设置有第三扫描信号线G-O和第二扫描信号线G-N，同样的，第四栅金属层中也设置有第三扫描信号线G-O和第二扫描信号线G-N。第三栅金属层Gate3中的第三扫描信号线G-O与第四栅金属层中的第三扫描信号线G-O电连接，二者共同传输复位时序信号。而第三栅金属层Gate3中的第二扫描信号线G-N与第四栅金属层中的第二扫描信号线G-N电连接，二者共同传输第二扫描信号g-N。其中，第一复位晶体管T1同时利用上下两层第三扫描信号线G-O控制，两条第三扫描信号线G-O均传输复位时序信号，以此降低漏电流的同时加快信号的写入速度，同理，也能够降低补偿晶体管T2的漏电流并加快信号的写入速度。
在一些实施例中，如图4A、图5A、图5B所示，阵列基板300还包括：遮光层LS，遮光层LS设置于衬底31与第一有源膜层32之间，遮光层LS包括多个遮光图案LS1。每个遮光图案LS1在衬底31上的正投影至少覆盖一个像素驱动电路400的驱动晶体管T3的有源层323在衬底31上的正投影。
其中，多个遮光图案LS1阵列设置于衬底31上，驱动晶体管T3的有源层在衬底31上的正投影与遮光图案LS1在衬底31上的正投影重合。其中，驱动晶体管T3的有源层323受到光照载流子容易发生变化，通过设置遮光图案LS1对驱动晶体管T3的有源层323进行遮挡，以此减少驱动晶体管T3因受到光照而导致载流子发生变化。遮光层LS可以与上方膜层之间电绝缘设置，也可以通过过孔与上方膜层电性连接。
在一些实施例中，第一有源膜层32为低温多晶硅晶层，第二有源膜层33为氧化物层。
其中，如图4B和图5A所示，驱动晶体管T3的有源层323、写入晶体管T4的有源层324、第一发光控制晶体管T5的有源层325、第二发光控制晶体管T6的有源层326以及第二复位晶体管T7的有源层327均设置于第一有源膜层32上。第一有源膜层32为低温多晶硅(LowTemperature Poly Silicon，LTPS)层，驱动晶体管T3、写入晶体管T4、第一发光控制晶体管T5、第二发光控制晶体管T6以及第二复位晶体管T7为低温多晶硅(LTPS)晶体管。而如图4E和图5D所示，第一复位晶体管T1的有源层331和补偿晶体管T2的有源层332设置于第二有源膜层33上，而第二有源膜层33为氧化物层，因此第一复位晶体管T1和补偿晶体管T2为氧化物(Oxide)晶体管，氧化物晶体管的迁移率低、漏电流小，因此可以将氧化物晶体管设置于像素电路中易漏电处的薄膜晶体管，以防止低频驱动时薄膜晶体管的栅极连接的薄膜晶体管的电荷漏走，从而使像素驱动电路400适于实现低频驱动，降低显示面板200的功耗。
其中，LTPS晶体管体积较小，氧化物晶体管体积较大，在本发明中，如图4E、图5D和图5E所示，第一复位晶体管T1和补偿晶体管T2为氧化物晶体管，二者的有源层设置于第二有源膜层33中，如图4B、图5A和图5B所示，而驱动晶体管T3～第二复位晶体管T7为LTPS晶体管，其有源层设置于第一有源膜层32中，将体积较大的第一复位晶体管T1和补偿晶体管T2、体积较小的驱动晶体管T3～第二复位晶体管T7层叠设置，以此减小像素驱动电路400在衬底31上的正投影的面积。具体地，氧化物可以为金属氧化物，示例性的，金属氧化物为IGZO(indium gallium zinc oxide，铟镓锌氧化物)。
在一些实例中，氧化物晶体管为N型晶体管，LTPS晶体管为P型晶体管，其中，N型晶体管在栅极接收到高电压信号的情况下导通，而P型晶体管在栅极接收到低电压信号的情况下导通。需要说明的是，上述提到的“高电压信号”和“低电压信号”是通俗说法，一般来说，N型晶体管的导通条件为栅源电压差大于其阈值电压，即N型晶体管的栅极电压大于其源极电压与其阈值电压之和，N型晶体管的阈值电压为正值，则称使得N型晶体管导通的栅极电压信号为高电压信号，P型晶体管的导通条件为栅源电压差的绝对值大于其阈值电压，P型晶体管的阈值电压为负值，即P型晶体管的栅极电压小于其源极电压与其阈值电压之和，则称使得P型晶体管导通的栅极电压信号为低电压信号，“高电压信号”和“低电压信号”中的高低是相对基准电压(例如0V)来说的。
本发明的一些实施例提供一种显示面板200，该显示面板200包括以上任一实施例所提供的阵列基板300。因此本发明所提供的显示面板200具有以上任一实施例所提供的阵列基板300的全部有益效果，在此不进行赘述。
在一些实施例中，如图3A、图3B、图4N和图5M所示，显示面板200还包括：设置于阵列基板300上的阳极层AND和设置于阳极层AND远离衬底31基板一侧的发光层。阳极层AND包括多个阳极AND1，发光层包括多个发光部EML，每个发光部EML在阵列基板300上的正投影落入一个阳极AND1在阵列基板300上的正投影内。阵列基板300包括第一源漏金属层SD1和第二源漏金属层SD2，多个阳极AND1通过过孔与第二源漏金属层SD2电连接。或者，阵列基板300包括第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3，多个阳极AND1通过过孔与第三源漏金属层SD3电连接。
其中发光器件OLED中包括阳极AND1和阴极，以及夹设于阳极AND1和阴极之间的发光层，分别在阳极AND1和阴极上施加电压，使二者之间产生电场，可以驱动阳极AND1中的空穴和阴极中的电子在发光层中复合，发光层从而发出发射光线。其中，阳极AND1设置于阵列基板300上，可以与像素驱动电路400电连接。每个子像素21中，阳极AND1的面积大于发光层的面积，因此阳极AND1的面积决定了发光器件OLED的面积，本发明中由于可以减小像素驱动电路400的面积，因此能够在显示面板200内设置更多的子像素21，以此提高了显示面板200的PPI，进而能够提高显示面板20的显示效果。
其中，如图4N、图4O、图5M和图5N所示，显示面板200除上述阵列基板300外，还包括依次层叠设置于阵列基板300上的第二平坦化层PLN2、阳极层AND和像素界定层PDL等，其中阳极层AND用于形成发光器件OLED的阳极AND1，而像素界定层PDL中形成有多个像素开口PDLO，每个像素开口PDLO暴露一个阳极AND1的一部分，发光层中的发光部EML一一对应设置于像素开口PDLO内，因此发光部EML的边缘与像素开口PDLO的边缘重合。
其中，在阵列基板300中包括第一源漏金属层SD1和第二源漏金属层SD2时，阳极AND1通过过孔与第二源漏金属层SD2搭接，示例性的，阵列基板300的结构可以如图3A所示。除此之外，示例性的，阵列基板300的结构还可以如图4N和图5M所示。具体地，如图4M和图5L所示，在PDL上形成第二平坦化层PLN2后，可以在第二平坦化层PLN2上制作第四类过孔H5，第四类过孔H5延伸值第二源漏金属层SD2的表面，而后阳极层AND则可以通过第四类过孔H5连接于第二源漏金属层SD2。
除上述实施例外，如图3B所示，阵列基板300还可以包括第一源漏金属层SD1、第二源漏金属层SD2和第三源漏金属层SD3，多个阳极AND1通过过孔与第三源漏金属层SD3搭接。
此外，如图3A和图3B所示，显示面板200中还可以包括隔垫物PS，隔垫物PS用于在蒸镀发光层时支撑FMM(Fine Metal Mask，高精度金属掩膜板)。
除此之外，显示面板200中还包括阴极层、封装层等，在此不进行详细的叙述。
本发明的一些实施例提供一种显示装置100，该显示装置例如可以是手机、平板电脑、个人数字助理(Personal Digital Assistant，简称PDA)、车载电脑、可穿戴显示设备等。本公开实施例对上述显示装置的具体形式不做特殊限制。如图1A所示，该显示装置100包括以上任一实施例所提供的显示面板200。因此本发明所提供的显示装置100具有以上任一实施例所提供的显示面板200的全部有益效果，在此不进行赘述。
以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种阵列基板，其特征在于，包括多个像素驱动电路，每个像素驱动电路至少包括驱动晶体管和补偿晶体管；所述阵列基板包括：
衬底；
设置于所述衬底一侧的第一有源膜层，所述第一有源膜层包括所述驱动晶体管的有源层；
设置于所述第一有源膜层远离所述衬底一侧的第二有源膜层，所述第二有源膜层包括所述补偿晶体管的有源层；
所述像素驱动电路中，所述驱动晶体管的有源层在所述衬底上的正投影与所述补偿晶体管的有源层在所述衬底上的正投影至少部分重合，且所述驱动晶体管的栅极在所述衬底上的正投影与所述补偿晶体管的栅极在所述衬底上的正投影有重叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述像素驱动电路还包括第一复位晶体管；
所述第二有源膜层还包括所述第一复位晶体管的有源层；所述第一复位晶体管的有源层在所述衬底上的正投影与所述第一有源膜层在所述衬底上的正投影无重叠。
3.根据权利要求2所述的阵列基板，其特征在于，所述像素驱动电路还包括写入晶体管和第二复位晶体管；
所述第一有源膜层还包括所述写入晶体管的有源层和所述第二复位晶体管的有源层；
所述写入晶体管的有源层包括第一极区、第二极区以及连接所述第一极区和所述第二极区的沟道区，所述第二复位晶体管的有源层包括第一极区、第二极区以及连接所述第一极区和所述第二极区的沟道区，所述第一复位晶体管的有源层包括第一极区、第二极区以及连接所述第一极区和所述第二极区的沟道区；
所述阵列基板还包括：
设置于所述第一有源膜层与所述第二有源膜层之间的第一栅金属层；
设置于所述第二有源膜层远离所述衬底一侧的第三栅金属层；
所述第一栅金属层包括多条第一扫描信号线，所述第一扫描信号线与所述写入晶体管的沟道区、所述第二复位晶体管的沟道区的交叠部分分别作为所述写入晶体管的栅极和所述第二复位晶体管的栅极；
所述写入晶体管的栅极和所述第二复位晶体管的栅极位于同一条第一扫描信号线上；
所述第三栅金属层包括多条第三扫描信号线，所述第三扫描信号线与所述第一复位晶体管的沟道区的交叠部分作为所述第一复位晶体管的栅极；
所述写入晶体管的栅极和所述第二复位晶体管的栅极所在的第一扫描信号线与所述第一复位晶体管的栅极所在的第三扫描信号线在所述衬底上的正投影有重叠。
4.根据权利要求3所述的阵列基板，其特征在于，所述像素驱动电路还包括电容器；
所述阵列基板还包括：
设置于所述第一栅金属层与所述第二有源膜层之间的第二栅金属层；
所述第一栅金属层还包括所述电容器的第一极板，所述第二栅金属层包括所述电容器的第二极板，所述第一极板和第二极板在所述衬底上的正投影有重叠；
所述驱动晶体管的有源层包括第一极区、第二极区以及连接所述第一极区和所述第二极区的沟道区；第一极板与所述驱动晶体管的沟道区的交叠部分作为所述驱动晶体管的栅极；
所述补偿晶体管的有源层在所述衬底上的正投影与所述电容器的第二极板在所述衬底上的正投影有重叠。
5.根据权利要求3或4所述的阵列基板，其特征在于，
所述补偿晶体管的有源层包括第一极区、第二极区以及连接所述第一极区和所述第二极区的沟道区；
所述第三栅金属层还包括多条第二扫描信号线，所述第二扫描信号线与所述补偿晶体管的沟道区交叠的部分作为所述补偿晶体管的栅极，所述补偿晶体管的栅极位于经过所述补偿晶体管的沟道区的第二扫描信号线上。
6.根据权利要求5所述的阵列基板，其特征在于，所述像素驱动电路还包括第一发光控制晶体管和第二发光控制晶体管；
所述第一有源膜层还包括所述第一发光控制晶体管的有源层和所述第二发光控制晶体管的有源层；
所述第一发光控制晶体管的有源层包括第一极区、第二极区以及连接所述第一极区和所述第二极区的沟道区，所述第二发光控制晶体管的有源层包括第一极区、第二极区以及连接所述第一极区和所述第二极区的沟道区；
所述第一栅金属层还包括多条发光控制信号线，所述发光控制信号线与所述第一发光控制晶体管的沟道区、所述第二发光控制晶体管的沟道区的交叠部分分别作为所述第一发光控制晶体管的栅极和所述第二发光控制晶体管的栅极，所述第一发光控制晶体管的栅极与所述第二发光控制晶体管的栅极位于同一条发光控制信号线上。
7.根据权利要求6所述的阵列基板，其特征在于，
所述阵列基板还包括第一源漏金属层和第二源漏金属层；
所述第一源漏金属层设置于所述第三栅金属层远离所述衬底的一侧，所述第二源漏金属层设置于所述第一源漏金属层远离所述衬底的一侧；
其中，所述第一源漏金属层通过过孔连接于所述第一栅金属层、所述第二栅金属层、所述第一有源膜层和所述第二有源膜层，所述第二源漏金属层通过过孔连接于所述第一源漏金属层。
8.根据权利要求6所述的阵列基板，其特征在于，
所述阵列基板还包括第一源漏金属层和第二源漏金属层；
所述第一源漏金属层设置于所述第二栅金属层与所述第二有源膜层之间，所述第二源漏金属层设置于所述第三栅金属层远离所述衬底的一侧；
其中，所述第一源漏金属层通过过孔连接于所述第一栅金属层、所述第二栅金属层和所述第一有源膜层，所述第二源漏金属层通过过孔连接于所述第一源漏金属层和所述第二有源膜层。
9.根据权利要求7或8所述的阵列基板，其特征在于，
所述阵列基板还包括第三源漏金属层，所述第三源漏金属层设置于所述第二源漏金属层远离所述衬底的一侧，所述第三源漏金属层通过过孔连接于所述第二源漏金属层。
10.根据权利要求7或8所述的阵列基板，其特征在于，
所述第一源漏金属层包括多条第一初始信号线，所述多条第一初始信号线与所述第二有源膜层电连接，所述多条第一初始信号线被配置为传输第一初始化信号；
所述第二栅金属层还包括多条第二初始信号线，所述多条第二初始信号线与所述第一有源膜层电连接，所述多条第二初始信号线被配置为传输第二初始化信号；
所述第二源漏金属层包括多条数据信号线，所述多条数据信号线与所述第一有源膜层电连接，所述多条数据信号线被配置为传输数据信号；
所述第二源漏金属层包括多条第一电源信号线，所述多条第一电源信号线与所述第一有源膜层以及所述第二栅金属层中电容器的第二极板电连接，所述第一电源信号线被配置为传输第一电源信号。
11.根据权利要求1～4中任一项所述的阵列基板，其特征在于，
所述阵列基板还包括：遮光层，所述遮光层设置于所述衬底与所述第一有源膜层之间，所述遮光层包括多个遮光图案；
每个遮光图案在所述衬底上的正投影至少覆盖一个像素驱动电路的驱动晶体管的有源层在所述衬底上的正投影。
12.根据权利要求1所述的阵列基板，其特征在于，
所述第一有源膜层为低温多晶硅晶层，所述第二有源膜层为氧化物层。
13.一种显示面板，其特征在于，包括：权利要求1至12任一项所述的阵列基板。
14.根据权利要求13所述的显示面板，其特征在于，还包括：
设置于所述阵列基板上的阳极层，所述阳极层包括多个阳极；
设置于所述阳极层远离所述衬底基板一侧的发光层，所述发光层包括多个发光部，每个发光部在所述阵列基板上的正投影落入一个阳极在所述阵列基板上的正投影内；
所述阵列基板包括第一源漏金属层和第二源漏金属层，所述多个阳极通过过孔与所述第二源漏金属层电连接；
或者，所述阵列基板包括第一源漏金属层、第二源漏金属层和第三源漏金属层，所述多个阳极通过过孔与所述第三源漏金属层电连接。
15.一种显示装置，其特征在于，包括：权利要求13或14所述的显示面板。
CN202111416088.1A 2021-11-25 2021-11-25 阵列基板、显示面板及显示装置 Pending CN114093898A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111416088.1A CN114093898A (zh) 2021-11-25 2021-11-25 阵列基板、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111416088.1A CN114093898A (zh) 2021-11-25 2021-11-25 阵列基板、显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN114093898A true CN114093898A (zh) 2022-02-25

Family

ID=80304846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111416088.1A Pending CN114093898A (zh) 2021-11-25 2021-11-25 阵列基板、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN114093898A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284317A (zh) * 2021-12-14 2022-04-05 武汉华星光电半导体显示技术有限公司 显示面板
CN116097442A (zh) * 2022-06-21 2023-05-09 京东方科技集团股份有限公司 显示面板及显示装置
WO2023225966A1 (zh) * 2022-05-26 2023-11-30 京东方科技集团股份有限公司 显示基板及显示装置
WO2023231810A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板和显示装置
WO2023230919A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板以及显示装置
WO2024087198A1 (zh) * 2022-10-28 2024-05-02 京东方科技集团股份有限公司 一种显示面板及显示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114284317A (zh) * 2021-12-14 2022-04-05 武汉华星光电半导体显示技术有限公司 显示面板
CN114284317B (zh) * 2021-12-14 2023-08-22 武汉华星光电半导体显示技术有限公司 显示面板
WO2023225966A1 (zh) * 2022-05-26 2023-11-30 京东方科技集团股份有限公司 显示基板及显示装置
WO2023231810A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板和显示装置
WO2023230919A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板以及显示装置
CN116097442A (zh) * 2022-06-21 2023-05-09 京东方科技集团股份有限公司 显示面板及显示装置
CN116097442B (zh) * 2022-06-21 2023-09-29 京东方科技集团股份有限公司 显示面板及显示装置
WO2024087198A1 (zh) * 2022-10-28 2024-05-02 京东方科技集团股份有限公司 一种显示面板及显示装置

Similar Documents

Publication Publication Date Title
US10559256B2 (en) Pixel driver circuitry for a display device
CN114093898A (zh) 阵列基板、显示面板及显示装置
JP2021524926A (ja) 表示パネルおよび表示装置
WO2022056907A1 (zh) 显示基板及显示装置
CN113745253B (zh) 显示面板及显示装置
US20230157102A1 (en) Display substrate and display device
WO2022188442A1 (zh) 显示面板及显示装置
US20220254855A1 (en) Display panel and display device
US11538426B2 (en) Display panel and electronic apparatus
US11991910B2 (en) Display substrate and display device
US20220328600A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
US11764254B2 (en) Display apparatus
US20240206256A1 (en) Display panel and display device
US20240087528A1 (en) Display substrate and display device
CN113811940A (zh) 显示面板和显示装置
CN114766064B (zh) 显示面板和显示装置
US20240172509A1 (en) Display panel and display device
US20230117888A1 (en) Display substrate and display device
US20240049532A1 (en) Display panel, method for manufacturing same, and display device
US20240237446A1 (en) Display substrate and display device
US20220319423A1 (en) Pixel circuit, display substrate and display device
CN115101538A (zh) 阵列基板、显示面板及显示装置
CN118015987A (zh) 显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination