CN116666400A - 一种阵列基板和显示面板 - Google Patents

Abstract

本申请提供的一种阵列基板和显示面板，具体地，阵列基板包括第一扫描线和像素电路，像素电路包括第一晶体管和驱动晶体管，第一晶体管的第一电极与驱动晶体管的栅极电连接，第一扫描线与第一晶体管的栅极电连接，阵列基板还包括第一金属层、第二金属层和第三金属层，其中，第三金属层包括第一晶体管的第一电极与驱动晶体管的栅极的连接线；其中，第三金属层中第一晶体管的第一电极与驱动晶体管栅极的连接线在第一金属层所在平面的正投影，与第二金属层在第一金属层所在平面的正投影不重叠。通过上述设计，降低甚至消除了第一晶体管和第一扫描线中的寄生电容，使得驱动晶体管可以获得需要的电压进行工作。

Description

一种阵列基板和显示面板

技术领域

本申请属于显示技术领域，具体涉及一种阵列基板和显示面板。

背景技术

平板显示器需要阵列基板来承载、驱动阵列像素进行发光。阵列基板具有像素驱动电路，像素驱动电路连接阵列像素中的发光单元。

显示面板的显示效果直接决定了使用者的使用感受，当显示面板的显示效果差时，会给使用者带来不好的用户体验。由于产品设计问题，会使得显示面板中出现团状显示不均Mura的问题，极大地影响了使用者的使用体验。

因此亟需对显示面板中团状Mura的问题进行改善，以提高显示面板的显示效果。

发明内容

本申请提供一种阵列基板和显示面板，可以改善显示面板中出现团状显示不均Mura的问题。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种阵列基板，其包括第一扫描线和像素电路，像素电路包括第一晶体管和驱动晶体管，第一晶体管的第一电极与驱动晶体管的栅极电连接，第一扫描线与第一晶体管的栅极电连接，阵列基板还包括：第一金属层，第二金属层和第三金属层，其中，第一金属层包括第一扫描线的第一子扫描线；第二金属层与第一金属层层叠设置，第二金属层和第一金属层之间有绝缘材料，第二金属层包括第一扫描线的第二子扫描线，第一子扫描线和第二子扫描线电连接；第三金属层，设置于第二金属层背离第一金属层的一侧，第三金属层和第二金属层之间有绝缘材料，第三金属层包括第一晶体管的第一电极与驱动晶体管的栅极的连接线；其中，第三金属层中第一晶体管的第一电极与驱动晶体管栅极的连接线在第一金属层所在平面的正投影，与第二金属层在第一金属层所在平面的正投影不重叠。

其中，第一金属层和第二金属层之间具有第一绝缘层；第一绝缘层中具有通孔，第一金属层和第二金属层通过通孔连接，实现第一子扫描线和第二子扫描线之间的电性导通。

其中，通孔在第一金属层所在平面的正投影位于第三金属层中连接线在第一金属层所在平面的正投影外侧。

其中，第三金属层中的连接线在第一金属层上的正投影与第一金属层中的第一子扫描线至少部分重合；和/或，第二金属层中的第二子扫描线在第一金属层上的正投影与第一金属层中的第一子扫描线至少部分重合。

其中，通孔包括第一通孔和第二通孔，其中，第一通孔在第一金属层的正投影位于连接线在第一金属层的正投影的一侧；第二通孔在第一金属层的正投影位于连接线在第一金属层的正投影的另一侧。

优选地，所述第一晶体管为阈值补偿晶体管。

其中，在第一通孔和第二通孔中填充与第二金属层材质相同的导电材料。

其中，像素电路还包括第二晶体管，其中，第二晶体管的第一电极连接数据线；第二晶体管的第二电极与驱动晶体管的第一电极连接；驱动晶体管的栅极与第一晶体管的第一电极连接。

其中，像素电路还包括第三晶体管，第四晶体管和发光控制信号线，其中，第三晶体管的第二电极与第一电源电压线相连，第三晶体管的第一电极与驱动晶体管的第一电极相连；第四晶体管的第二电极与驱动晶体管的第二电极相连，第四晶体管的第一电极与发光单元相连；发光控制信号线同时与第三晶体管和第四晶体管的栅极相连。

其中，第一晶体管为IGZO晶体管，位于第一金属层的第一子扫描线与第一晶体管的副栅极相连，位于第二金属层的第二子扫描线与第一晶体管的主栅极相连。

本申请采用的另一个技术方案是：提供一种显示面板，其包括上述实施例中任一项所述的阵列基板。

本申请的有益效果是：通过上述设计，使得第三金属层中第一晶体管的第一电极与驱动晶体管栅极的连接线在第一金属层所在平面的正投影，与第二金属层在第一金属层所在平面的正投影不重叠，降低或消除该连接线和第一扫描线中的寄生电容，使得经第一晶体管传输至驱动晶体管的数据信号中的电压正常，使得驱动晶体管可以获得需要的电压进行工作，改善了原有的显示不均问题。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

图1是现有技术中阵列基板一实施例的结构示意图；

图2是现有技术中像素电路一实施例的示意图；

图3是本申请中像素电路中充电电路一实施例的示意图；

图4是本申请中阵列基板一实施例的结构示意图；

附图标记说明：1通孔；11第一通孔；12第二通孔；M1第一金属层；M2第二金属层；M3第三金属层；CVD1第一绝缘层；CVD2第二绝缘层；DTFT、DTFT'驱动晶体管；T1、T1'第一晶体管；T2第二晶体管；T3第三晶体管；T4第四晶体管；T5第五晶体管；T6第六晶体管；N1第一节点；N2第二节点；N3第三节点；N4第四节点；N5第五节点；S1、S1'第一扫描线；S2第二扫描线；S3第三扫描线；S4第四扫描线；ELVDD第一电源电压线；EM发光控制信号线；EL发光元件；Vref1第一参考电压线；Vref2第二参考电压线；Gate栅极；Source源极；Drain漏极；X第一方向；Y第二方向。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

请参阅图1及图2，在阵列基板中，由于位于第三金属层M3中的第一晶体管T1'的第一电极与驱动晶体管DTFT'的栅极Gate的连接线，和第二金属层M2中的第一扫描线S1'的第二子扫描线在第一金属层M1所在平面的正投影重合，同时第一晶体管T1'的第一电极与驱动晶体管DTFT'栅极Gate的连接线沿第一方向X延伸，位于第二金属层M2中的第一扫描线S1'沿第二方向Y延伸，且第一晶体管T1'的第一电极与驱动晶体管DTFT'栅极Gate的连接线呈曲线延伸，使得位于第三金属层M3中的该连接线和第二金属层M2中的第一扫描线S1'的第二子扫描线之间存在寄生电容Cgd，寄生电容Cgd相当于金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor,MOSFET)中的米勒电容，它的增大会使得第一晶体管T1的特性阈值电压Vth正偏，这样数据Data'信号通过第一晶体管T1'写入驱动晶体管DTFT'时，会使得写入的电压偏小，也就是驱动晶体管DTFT'的栅极Gate电压偏小，影响对应像素的发光亮度，容易出现团状显示不均Mura的问题，影响显示效果，用户体验较差。

请参阅图3，可选的，本申请一实施例以像素驱动电路为7T1C结构进行说明，7T1C结构的像素驱动电路包括7个晶体管和1个存储电容器。其中：

驱动晶体管DTFT可以被电连接在第一电源电压线ELVDD供给与发光元件EL之间(或者可以在第一节点N1与第二节点N2之间)，并且可以响应于第三节点N3处的第三节点电压而被导通。

第一晶体管T1用于阈值补偿，第一晶体管T1可以被电连接在第二节点N2与第四节点N4之间，并且可以由第一扫描线S1导通。也就是说，第一晶体管T1可以响应于第一扫描线S1而将数据信号传送到第三节点N3。存储电容器Cst可以被电连接在第一电源电压线ELVDD供给与第三节点N3之间，并且可以存储被提供到第三节点N3的数据信号。

第二晶体管T2用于数据写入，第二晶体管T2(或开关晶体管)可以被电连接在数据线Data与第一节点N1之间，并且可以响应于第二扫描线S2的信号而被导通。

第三晶体管T3用于在发光阶段控制发光元件EL发光，第三晶体管T3可以被电连接在第一电源电压线ELVDD供给与第一节点N1之间，并且可以响应于发光控制信号线EM而被导通。

第四晶体管T4用于在发光阶段控制发光元件EL发光，第四晶体管T4可以被电连接在第二节点N2与第五节点N5之间，并且可以响应于发光控制信号线EM被导通。也就是说，第三晶体管T3和第四晶体管T4可以响应于发光控制信号线EM形成从第一电源电压线ELVDD供给到发光元件EL的电流路径。

第五晶体管T5用于对驱动晶体管DTFT的栅极Gate进行复位，第五晶体管T5可以被电连接在第四节点N4与第一参考电压线Vref1供给之间，并且可以响应于第三扫描线S3的信号而被导通。这里，存储电容器Cst可以被初始化以充入(或具有)电压。在一实施例中，第一晶体管T1与第五晶体管T5由铟镓锌氧化物(Indium Gallium Zinc Oxide,IGZO)制得，工作过程中漏电流较小，提升像素电路的稳定性。其它晶体管可以由低温多晶硅(LowTemperature Poly-Silicon，LTPS)制得。

第六晶体管T6用于对发光元件EL进行复位，第六晶体管T6可以被电连接在第二参考电压线Vref2供给与第五节点N5之间，并且可以响应于第四扫描线S4的信号而被导通。也就是说，第六晶体管T6可以响应于第四扫描线S4而形成在第五节点N5与第二电压线Vref2供给之间的旁路路径(或旁路路线)。其中，发光元件EL可以为有机发光二极管EL。

像素驱动电路包括充电电路、发光电路和复位电路，其中充电电路用于对驱动晶体管DTFT进行充电和数据写入；发光电路响应于发光控制信号线EM，实现发光元件EL的发光；复位电路对像素驱动电路中的晶体管进行复位，复位电路包括多条参考电压线Vref。

请继续参阅图4，充电电路包括数据线Data，第二晶体管T2，驱动晶体管DTFT和第一晶体管T1，第二晶体管T2的第一电极连接数据线Data，第二晶体管T2的第二电极连接驱动晶体管DTFT的第一电极，驱动晶体管DTFT的第二电极连接第一晶体管T1的第二电极，第一晶体管T1的第一电极连接驱动晶体管DTFT的栅极Gate；在充电电路中，数据线Data的信号通过第二晶体管T2的第一电极，然后经第二晶体管T2的第二电极到达驱动晶体管DTFT的第一电极，然后经驱动晶体管DTFT的第二电极流出到达第一晶体管T1的第二电极，然后经第一晶体管T1的第一电极到达驱动晶体管DTFT的栅极Gate，对驱动晶体管DTFT进行充电及数据写入。本申请中通过对第一晶体管T1的第一电极与驱动晶体管DTFT'的栅极Gate的连接线，和第二金属层M2中第一扫描线S1之间的寄生电容Cgd进行改善，使得充电过程中到达驱动晶体管DTFT的栅极Gate的驱动电压正常，使得发光元件EL可以正常显示，不会出现亮度不均的问题。

在一实施例中，发光电路包括第一电源电压线ELVDD，发光控制信号线EM，第三晶体管T3、驱动晶体管DTFT，第四晶体管T4和发光元件EL；第三晶体管T3的第二电极连接第一电源电压线ELVDD，第三晶体管T3的栅极Gate连接发光控制信号线EM，第三晶体管T3的第一电极连接驱动晶体管DTFT的第一电极，驱动晶体管DTFT的第二电极连接第四晶体管T4的第二电极，第四晶体管T4的栅极Gate连接发光控制信号线EM，第四晶体管T4的第一电极连接发光元件EL的阳极。在发光电路中，第三晶体管T3和第四晶体管T4的栅极Gate均与发光控制信号线EM相连，响应于发光控制信号线EM发出的信号，实现第三晶体管T3和第四晶体管T4的导通。

进一步地，复位电路包括第一参考电压线Vref 1和第二参考电压线Vref 2，其中，第一参考电压线Vref 1与驱动晶体管DTFT的栅极Gate相连，用于对驱动晶体管DTFT的栅极Gate进行复位；第二参考电压线Vref 2与发光元件EL的阳极相连，用于对发光元件EL的阳极复位；该复位电路具有复位效果好，便于调控，提高了驱动晶体管DTFT作业的稳定性及准确性，实现显示面板显示均匀的效果。

其中，第一晶体管为IGZO晶体管，位于第一金属层M1的第一扫描线的第一子扫描线与第一晶体管T1的副栅极相连，位于第二金属层M2的第一扫描线的第二子扫描线与第一晶体管T1的主栅极相连。由于IGZO晶体管中会有栅极载流子不足的问题，当在第一金属层M1和第二金属层M2均进行第一晶体管T1栅极Gate的制备时，有利于增加第一晶体管T1中的载流子，实现第一晶体管T1的高迁移率。

请参阅图4，本申请提供一种阵列基板，其包括：第一金属层M1，第二金属层M2和第三金属层M3，其中，第一金属层M1包括第一扫描线S1的第一子扫描线，第二金属层M2与第一金属层M1层叠设置，且第二金属层M2与第一金属层M1之间有绝缘材料，第二金属层M2包括第一扫描线S1的第二子扫描线，第一子扫描线和第二子扫描线电连接。在一实施例中，第二金属层M2还包括第一晶体管T1的栅极Gate；第三金属层M3设置于第二金属层M2背离第一金属层M1的一侧，第三金属层M3和第二金属层M2之间有绝缘材料，第三金属层M3包括第一晶体管T1的第一电极与驱动晶体管DTFT栅极Gate的连接线；其中第三金属层M3中第一晶体管T1第一电极和驱动晶体管DTFT栅极Gate的连接线部分在第一金属层M1所在平面的正投影，与第二金属层M2在第一金属层M1所在平面的正投影不重叠。

在阵列基板中，将第一扫描线S1的第一子扫描线设置在第一金属层M1，将第一扫描线S1的第二子扫描线和第一晶体管T1的栅极Gate设置在第二金属层M2；将第一晶体管T1的第一电极和驱动晶体管DTFT栅极Gate设置在第三金属层M3，使得二者的连接线也位于第三金属层M3，且第一金属层M1，第二金属层M2和第三金属层M3依次分层设置，通过上述设计方式，将像素电路中的晶体管及信号线设置在各层金属层中，实现像素电路的正常作业，且提高像素电路布置的集成度。

通过第三金属层M3中第一晶体管T1第一电极和驱动晶体管DTFT栅极Gate的连接线在第一金属层M1所在平面的正投影，与第二金属层M2在第一金属层M1所在平面的正投影不重叠的设计，使得位于第三金属层M3中第一晶体管T1的第一电极和驱动晶体管DTFT栅极Gate的连接线，与第二金属层M2中的第二子扫描线在第一金属层M1所在平面的正投影不重合，消除了第一晶体管T1的第一电极与驱动晶体管DTFT栅极Gate的连接线，和第一扫描线S1中的寄生电容，使得经第一晶体管T1传输至驱动晶体管DTFT的数据信号中的电压正常，使得驱动晶体管DTFT可以获得需要的电压进行工作，消除了原有的显示不均问题。

请继续参阅图4，第一金属层M1和第二金属层M2之间具有第一绝缘层CVD1；第一绝缘层CVD1中具有通孔1，第一金属层M1和第二金属层M2通过通孔1连接，实现第一子扫描线和第二子扫描线之间的电性导通。通孔1位于第一金属层M1和第二金属层M2之间，同时第一金属层M1和第二金属层M2的电位相同，不会出现第一金属层M1和第二金属层M2之间短路的问题，使得第一金属层M1和第二金属层M2之间正常作业。

具体地，通孔1在第一金属层M1所在平面的正投影位于第三金属层M3中连接线在第一金属层M1所在平面的正投影外侧。第一绝缘层CVD1可以起到对第一金属层M1和第二金属层M2之间绝缘的效果，使得第一金属层M1和第二金属层M2正常作业，同时通孔1在第一金属层M1所在平面的正投影，与第三金属层M3中连接线部分在第一金属层M1所在平面的正投影不重合，进而可以实现第三金属层M3中连接线部分与第二金属层M2中的第二子扫描线在第一金属层M1所在平面的正投影不重合，降低甚至消除了连接线和第一扫描线S1中的寄生电容，使得显示面板可以正常显示。

进一步地，第二金属层M2和第三金属层M3之间具有第二绝缘层CVD2，起到对第二金属层M2和第三金属层M3之间绝缘的效果，保证阵列基板的正常作业。

请继续参阅图4，第三金属层M3中的连接线在第一金属层M1上的正投影与第一金属层M1中的第一子扫描线至少部分重合。

在一实施例中，第二金属层M2的第二子扫描线在第一金属层M1上的正投影与第一金属层M1中的第一子扫描线至少部分重合。

由于第一金属层M1，第二金属层M2和第三金属层M3依次分层设置，且不同金属层中会布置不同的晶体管和信号线，使得第三金属层M3中的连接线在第一金属层M1上的正投影与第一金属层M1中的第一子扫描线至少部分重合；第二金属层M2中的第二子扫描线在第一金属层M1上的正投影与第一金属层M1中的第一子扫描线至少部分重合由于第一子扫描线通过通孔1与位于第二金属层的第二子扫描线电连接，上述设计可以保证第一扫描线的正常作业。

进一步地，针对一个第一晶体管T1位置的通孔1而言，数量为二，分别为第一通孔11和第二通孔12，其中，第一通孔11在第一金属层M1的正投影位于连接线在第一金属层M1的正投影的一侧；第二通孔12在第一金属层M1的正投影位于连接线在第一金属层M1的正投影的另一侧；使得位于第三金属层M3中晶体管第一电极部分在第一金属层M1所在平面正投影的两侧位置的第二金属层M2中第一扫描线S1均可以通过第一通孔11和第二通孔12与第一金属层M1相连，同时第一金属层M1和第二金属层M2电位相同，使得位于第二金属层M2中第一扫描线S1的第二子扫描线可以通过第一金属层M1进行桥接，不会影响第二金属层M2中的第二子扫描线作业。

其中，在第一通孔11和第二通孔12中填充与第二金属层M2材质相同的导电材料。同时第一金属层M1和第二金属层M2通过通孔1相连，使得位于第二金属层M2的第二子扫描线，通过第一金属层M1进行传递，不会影响位于第二金属层M2中的第一扫描线S1的正常作业。在阵列基板的制备过程中，可以在第一金属层M1的一侧制备第一绝缘层CVD1，然后在第一绝缘层CVD1的对应位置制备通孔1，完成第一通孔11和第二通孔12的制备，然后在第一绝缘层CVD1背离第一金属层M1的一侧进行第二金属层M2的制备，在第二金属层M2制备的同时在第一通孔11和第二通孔12中填充与第二金属层M2材质相同的导电材料，在另一实施例中，可以先在第一通孔11和第二通孔12中填充与第二金属层M2材质相同的导电材料，然后进行第二金属层M2的制备。在第一通孔11和第二通孔12中填充导电材料后，使得位于第一金属层M1中的第一子扫描线和位于第二金属层M2中的第二子扫描线通过第一通孔11和第二通孔12实现电连接。

本申请还提供一种显示面板，显示面板包括上述实施例中任一项所述的阵列基板。因此，该显示面板具有前面所述的阵列基板的全部特征以及优点。具体地，显示面板可以应用于电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、智能手环、智能手表、超级个人计算机或导航仪等移动或固定终端。

以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种阵列基板，其特征在于，包括：第一扫描线和像素电路，所述像素电路包括第一晶体管和驱动晶体管，所述第一晶体管的第一电极与所述驱动晶体管的栅极电连接，所述第一扫描线与所述第一晶体管的栅极电连接，所述阵列基板还包括：

第一金属层，包括所述第一扫描线的第一子扫描线；

第二金属层，与所述第一金属层层叠设置，所述第二金属层和所述第一金属层之间有绝缘材料，所述第二金属层包括所述第一扫描线的第二子扫描线，所述第一子扫描线和所述第二子扫描线电连接；

第三金属层，设置于所述第二金属层背离所述第一金属层的一侧，所述第三金属层和所述第二金属层之间有绝缘材料，所述第三金属层包括所述第一晶体管的第一电极与所述驱动晶体管的栅极的连接线；

其中，所述第三金属层中所述第一晶体管的第一电极与所述驱动晶体管栅极的所述连接线在所述第一金属层所在平面的正投影，与所述第二金属层在所述第一金属层所在平面的正投影不重叠。

2.根据权利要求1所述的阵列基板，其特征在于，

所述第一金属层和所述第二金属层之间具有第一绝缘层；所述第一绝缘层中具有通孔，所述第一金属层和所述第二金属层通过所述通孔连接，实现所述第一子扫描线和所述第二子扫描线之间的电性导通。

3.根据权利要求2所述的阵列基板，其特征在于，所述通孔在所述第一金属层所在平面的正投影位于所述第三金属层中所述连接线在所述第一金属层所在平面的正投影外侧。

4.根据权利要求1所述的阵列基板，其特征在于，

所述第三金属层中的所述连接线在所述第一金属层上的正投影与所述第一金属层中的所述第一子扫描线至少部分重合；

和/或，所述第二金属层中的所述第二子扫描线在所述第一金属层上的正投影与所述第一金属层中的所述第一子扫描线至少部分重合。

5.根据权利要求2所述的阵列基板，其特征在于，

所述通孔包括：

第一通孔，所述第一通孔在所述第一金属层的正投影位于所述连接线在所述第一金属层的正投影的一侧；

第二通孔，所述第二通孔在所述第一金属层的正投影位于所述连接线在所述第一金属层的正投影的另一侧；

优选地，所述第一晶体管为阈值补偿晶体管。

6.根据权利要求5所述的阵列基板，其特征在于，

在所述第一通孔和所述第二通孔中填充与第二金属层材质相同的导电材料。

7.根据权利要求1所述的阵列基板，其特征在于，所述像素电路还包括：

第二晶体管，所述第二晶体管的第一电极连接数据线，所述第二晶体管的第二电极与所述驱动晶体管的第一电极电连接，所述驱动晶体管的栅极与所述第一晶体管的第一电极电连接。

8.根据权利要求7所述的阵列基板，其特征在于，所述像素电路还包括：

第三晶体管，所述第三晶体管的第二电极与第一电源电压线相连，所述第三晶体管的第一电极与所述驱动晶体管的第一电极相连；

第四晶体管，所述第四晶体管的第二电极与驱动晶体管的第二电极相连，所述第四晶体管的第一电极与发光单元相连；

发光控制信号线，与所述第三晶体管和所述第四晶体管的栅极相连。

9.根据权利要求1所述的阵列基板，其特征在于，

所述第一晶体管为IGZO晶体管，所述第一晶体管的栅极具有主栅极和副栅极，位于所述第一金属层的所述第一子扫描线与所述第一晶体管的副栅极相连，位于所述第二金属层的所述第二子扫描线与所述第一晶体管的主栅极相连。

10.一种显示面板，其特征在于，

包括权利要求1-9中任一项所述的阵列基板。