CN110098262B - 一种薄膜晶体管、显示面板和显示装置 - Google Patents

一种薄膜晶体管、显示面板和显示装置 Download PDF

Info

Publication number
CN110098262B
CN110098262B CN201910403541.1A CN201910403541A CN110098262B CN 110098262 B CN110098262 B CN 110098262B CN 201910403541 A CN201910403541 A CN 201910403541A CN 110098262 B CN110098262 B CN 110098262B
Authority
CN
China
Prior art keywords
thin film
film transistor
carrier injection
injection structure
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910403541.1A
Other languages
English (en)
Other versions
CN110098262A (zh
Inventor
周晓梁
邵阳
徐琳
刘如胜
袁波
朱晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yungu Guan Technology Co Ltd
Original Assignee
Yungu Guan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yungu Guan Technology Co Ltd filed Critical Yungu Guan Technology Co Ltd
Priority to CN201910403541.1A priority Critical patent/CN110098262B/zh
Publication of CN110098262A publication Critical patent/CN110098262A/zh
Priority to PCT/CN2019/124999 priority patent/WO2020228316A1/zh
Application granted granted Critical
Publication of CN110098262B publication Critical patent/CN110098262B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种薄膜晶体管、显示面板和显示装置,薄膜晶体管包括衬底;位于衬底上的有源层和栅极,有源层包括沟道区以及位于沟道区两侧的源区和漏区;位于有源层远离栅极一侧的载流子注入结构,构成载流子注入结构的材料为导体材料;载流子注入结构与有源层的沟道区形成肖特基接触,载流子注入结构用于向有源层的沟道区注入与源区或漏区的掺杂载流子类型相反的载流子。通过本发明的技术方案,有效降低了薄膜晶体管有源层沟道区的残留载流子的浓度,改善了沟道区的残留载流子影响薄膜晶体管的迟滞特性和可靠性的问题,优化了显示面板的显示效果。

Description

一种薄膜晶体管、显示面板和显示装置
技术领域
本发明涉及显示技术领域,尤其涉及一种薄膜晶体管、显示面板和显示装置。
背景技术
薄膜晶体管(Thin Film Transistor,TFT)技术是平板显示技术的核心技术之一,薄膜晶体管自身的特性直接影响显示面板的显示效果,因此薄膜晶体管的优劣对于显示面板显示效果的优化至关重要。
薄膜晶体管在工作一段时间后,其有源层的沟道区会存在残留的载流子,而沟道区的残留载流子会影响薄膜晶体管的迟滞特性和可靠性,从而导致显示面板存在显示残影或亮度退化等问题,影响显示面板的显示效果。
发明内容
本发明提供一种薄膜晶体管、显示面板和显示装置,有效降低了薄膜晶体管有源层沟道区的残留载流子的浓度,改善了沟道区的残留载流子影响薄膜晶体管的迟滞特性和可靠性的问题,优化了显示面板的显示效果。
第一方面,本发明实施例提供了一种薄膜晶体管,包括:
衬底;
位于所述衬底上的有源层和栅极,所述有源层包括沟道区以及位于所述沟道区两侧的源区和漏区;
位于所述有源层远离所述栅极一侧的载流子注入结构,构成所述载流子注入结构的材料为导体材料;
所述载流子注入结构与所述有源层的沟道区形成肖特基接触,所述载流子注入结构用于向所述有源层的沟道区注入与所述源区或漏区的掺杂载流子类型相反的载流子。
进一步地,构成所述载流子注入结构的材料为金属材料或者导电氧化物材料。
进一步地,所述源区或漏区的掺杂载流子为电子且所述载流子注入结构的功函数大于所述沟道区的功函数;或者,所述源区或漏区的掺杂载流子为空穴且所述载流子注入结构的功函数小于所述沟道区的功函数。
进一步地,所述薄膜晶体管为顶栅结构的薄膜晶体管,沿垂直于所述衬底的方向,所述载流子注入结构的截面为梯形截面。
进一步地,沿垂直于所述衬底的方向,所述载流子注入结构的厚度大于等于5nm;
所述薄膜晶体管为顶栅结构的薄膜晶体管,沿垂直于所述衬底的方向,所述载流子注入结构的厚度小于等于500nm。
进一步地,所述薄膜晶体管还包括:
偏置电极,所述薄膜晶体管的所述载流子注入结构与所述偏置电极电连接,所述偏置电极与所述薄膜晶体管的源漏极同层制作或者所述偏置电极与所述薄膜晶体管的栅极同层制作。
进一步地,所述载流子注入结构为面状结构或图案化结构。
进一步地,所述载流子注入结构不与所述源区或所述漏区接触。
第二方面,本发明实施例还提供了一种显示面板,包括:
多个像素单元,每个所述像素单元包括像素驱动电路和有机发光结构,所述像素驱动电路包括如第一方面所述的薄膜晶体管;
所述像素驱动电路中至少驱动晶体管为所述薄膜晶体管,所述驱动晶体管向所述有机发光结构提供驱动电流,所述有机发光结构响应所述驱动电流发光。
第三方面,本发明实施例还提供了一种显示装置,包括如第二方面所述的显示面板。
本发明实施例提供了一种薄膜晶体管、显示面板和显示装置,设置薄膜晶体管包括衬底、位于衬底上的有源层和栅极以及位于有源层远离栅极一侧的载流子注入结构,有源层包括沟道区以及位于沟道区两侧的源区和漏区,构成载流子注入结构的材料为导体材料,载流子注入结构与有源层的沟道区形成肖特基接触,载流子注入结构用于向有源层的沟道区注入与源区或漏区的掺杂载流子类型相反的载流子,有效降低了薄膜晶体管有源层沟道区的残留载流子的浓度,改善了沟道区的残留载流子影响薄膜晶体管的迟滞特性和可靠性的问题,优化了显示面板的显示效果。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1为本发明实施例提供的一种薄膜晶体管的俯视结构示意图;
图2为沿图1中AA’方向的剖面结构示意图;
图3为本发明实施例提供的另一种薄膜晶体管的俯视结构示意图;
图4为沿图3中BB’方向的剖面结构示意图;
图5为本发明实施例提供的另一种薄膜晶体管的俯视结构示意图;
图6为沿图5中CC’方向的剖面结构示意图;
图7为本发明提供的一种显示面板的结构示意图;
图8为本发明实施例提供的一种像素单元的结构示意图;
图9为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。贯穿本说明书中,相同或相似的附图标号代表相同或相似的结构、元件或流程。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
本发明实施例提供了一种薄膜晶体管,薄膜晶体管包括衬底、位于衬底上的有源层和栅极以及位于有源层远离栅极一侧的载流子注入结构,有源层包括沟道区以及位于沟道区两侧的源区和漏区,构成载流子注入结构的材料为导体材料。载流子注入结构与有源层的沟道区形成肖特基接触,载流子注入结构用于向有源层的沟道区注入与源区或漏区的掺杂载流子类型相反的载流子。
薄膜晶体管在工作一段时间后,其有源层的沟道区会存在残留的载流子,而沟道区的残留载流子会影响薄膜晶体管的迟滞特性和可靠性,从而导致显示面板存在显示残影或亮度退化等问题,影响显示面板的显示效果。
本发明实施例提供的薄膜晶体管包括衬底、位于衬底上的有源层和栅极以及位于有源层远离栅极一侧的载流子注入结构,有源层包括沟道区以及位于沟道区两侧的源区和漏区,构成载流子注入结构的材料为导体材料,载流子注入结构与有源层的沟道区形成肖特基接触,载流子注入结构用于向有源层的沟道区注入与源区或漏区的掺杂载流子类型相反的载流子,这样,有利于实现在薄膜晶体管不工作时,载流子注入结构向沟道区注入的载流子能够与沟道区的残留载流子复合,有效降低了薄膜晶体管有源层沟道区的残留载流子的浓度,改善了沟道区的残留载流子影响薄膜晶体管的迟滞特性和可靠性的问题,进而改善了显示面板存在的显示残影或亮度退化等问题,优化了显示面板的显示效果。同时有利于实现在薄膜晶体管工作时,利用载流子注入结构与沟道区之间形成的肖特基势垒避免载流子注入结构向沟道区注入载流子而影响薄膜晶体管的正常工作过程。
以上是本发明的核心思想,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例提供的一种薄膜晶体管的俯视结构示意图,图2为沿图1中AA’方向的剖面结构示意图。结合图1和图2,薄膜晶体管包括衬底1、位于衬底1上的有源层P和栅极G以及位于有源层P远离栅极G一侧的载流子注入结构2,有源层P包括沟道区a1以及位于沟道区a1两侧的源区a2和漏区a3,沟道区a1即为有源层P对应薄膜晶体管的栅极G设置的部分,薄膜晶体管还包括源极S和漏极D,源区a2即为有源层P对应源极S设置的部分,漏区a3即为有源层P对应漏极D设置的部分。设置构成载流子注入结构2的材料为导体材料,载流子注入结构2与有源层P的沟道区a1形成肖特基接触,载流子注入结构2用于向有源层P的沟道区a1注入与源区a2或漏区a3的掺杂载流子类型相反的载流子。
具体地,结合图1和图2,薄膜晶体管在工作一段时间后,其有源层P的沟道区a1会存在残留的载流子,而沟道区a1的残留载流子会影响薄膜晶体管的迟滞特性和可靠性,即沟道区a1的残留载流子会使得薄膜晶体管的栅极G电位由正电位变化到负电位,和由负电位变化到正电位的时间不同,导致薄膜晶体管存在迟滞问题,迟滞问题又会导致薄膜晶体管的工作状态不稳定,影响薄膜晶体管的可靠性,从而导致显示面板存在显示残影或亮度退化等问题,影响显示面板的显示效果。
薄膜晶体管在工作一段时间后,其有源层P的沟道区a1的残留载流子与源区a2或漏区a3的掺杂载流子类型相同,设置载流子注入结构2与有源层P的沟道区a1形成肖特基接触,载流子注入结构2用于向有源层P的沟道区a1注入与源区a2或漏区a3的掺杂载流子类型相反的载流子,有利于实现在薄膜晶体管不工作时,利用载流子注入结构2向薄膜晶体管的有源层P的沟道区a1注入与源区a2或漏区a3的掺杂载流子类型相反的载流子,薄膜晶体管有源层P的沟道区a1的残留载流子又与源区a2或漏区a3的掺杂载流子类型相同,即载流子注入结构2向沟道区a1注入的载流子能够与沟道区a1的残留载流子复合,有效降低了薄膜晶体管有源层P沟道区a1的残留载流子的浓度,改善了沟道区a1的残留载流子影响薄膜晶体管的迟滞特性和可靠性的问题,进而改善了显示面板存在的显示残影或亮度退化等问题,优化了显示面板的显示效果。同时有利于实现在薄膜晶体管工作时,利用载流子注入结构2与沟道区a1之间形成的肖特基势垒避免载流子注入结构2向沟道区a1注入载流子而影响薄膜晶体管的正常工作过程。
可选地,可以设置构成载流子注入结构2的材料为金属材料或者导电氧化物材料,例如可以设置构成载流子注入结构2的材料为金(Au)和铂(Pt)等金属材料,或者设置构成载流子注入结构2的材料为铟锡氧(ITO)和铝锌氧(AZO)等导电氧化物材料。示例性地,可以设置构成有源层P的材料包括硅基半导体材料、氧化物半导体材料或者有机半导体材料中的至少一种。
具体地,由金属材料或者导电氧化物材料构成的载流子注入结构2能够与有源层P的沟道区a1形成肖特基接触,有利于实现在薄膜晶体管不工作时,利用载流子注入结构2向沟道区a1注入的载流子能够与沟道区a1的残留载流子复合,降低薄膜晶体管的有源层P的沟道区a1的残留载流子的浓度,改善沟道区a1的残留载流子影响薄膜晶体管的迟滞特性和可靠性的问题,进而改善显示面板存在显示残影或亮度退化等问题,优化显示面板的显示效果。另外,载流子注入结构2与有源层P的沟道区a1形成肖特基接触,也有利于实现在薄膜晶体管工作时,利用载流子结构与沟道区a1之间形成的肖特基势垒避免载流子注入结构2向沟道区a1注入载流子,影响薄膜晶体管的正常工作过程。
可选地,源区a2或漏区a3的掺杂载流子为电子时,可以设置载流子注入结构2的功函数大于沟道区a1的功函数,或者当源区a2或漏区a3的掺杂载流子为空穴时,载流子注入结构2的功函数小于沟道区a1的功函数。
具体地,当薄膜晶体管为N型薄膜晶体管,即薄膜晶体管的源区a2或漏区a3的掺杂载流子为电子时,可以设置载流子注入结构2为空穴注入结构,即载流子注入结构2可以向有源层P的沟道区a1注入空穴以复合沟道区a1的残留载流子,即残留电子,设置载流子注入结构2的功函数大于沟道区a1的功函数,以使载流子注入结构2与有源层P的沟道区a1形成肖特基接触。同样的,当薄膜晶体管为P型薄膜晶体管,即薄膜晶体管的源区a2或漏区a3的掺杂载流子为空穴时,可以设置载流子注入结构2为电子注入结构,即载流子注入结构2可以向有源层P的沟道区a1注入电子以复合沟道区a1的残留载流子,即残留空穴,设置载流子注入结构2的功函数小于沟道区a1的功函数,以使载流子注入结构2与有源层P的沟道区a1形成肖特基接触。
结合图1和图2,可以示例性地设置薄膜晶体管为顶栅结构的薄膜晶体管,载流子注入结构2位于有源层P远离栅极G的一侧,即载流子注入结构2位于有源层P的下方并被有源层P覆盖,有利于在薄膜晶体管在正常工作时,避免载流子注入结构2的设置影响薄膜晶体管的正常工作。可选地,设置载流子注入结构2不与源区a2或漏区a3接触,同样有利于在薄膜晶体管在正常工作时,避免载流子注入结构2的设置影响薄膜晶体管的正常工作。
结合图1和图2,当薄膜晶体管为顶栅结构的薄膜晶体管时,沿垂直于衬底1的方向,可以设置载流子注入结构2的截面为梯形截面,即沿垂直于衬底1的方向,设置载流子注入结构2的截面为梯形截面,即截面的上边缘与两侧边缘之间形成的夹角均大于90°。具体地,若由于刻蚀工艺的问题使得沿垂直于衬底1的方向,载流子注入结构2的截面为矩形,即截面的上边缘与两侧边缘之间形成的夹角近似为90°,在后续有源层P成膜的过程中,在载流子注入结构2的边角位置,即上边缘与两侧边缘连接的位置有可能存在有源层P成膜不连续的问题,这就对有源层P成膜工艺的爬坡能力,即台阶覆盖能力提出了较高的要求。本发明实施例可以通过控制载流子注入结构2的刻蚀工艺调整载流子注入结构2沿垂直于衬底1的方向的截面的相邻边缘之间的夹角,使得顶栅结构的薄膜晶体管,沿垂直于衬底1的方向,载流子注入结构2的截面为梯形截面,有效降低了薄膜晶体管的有源层P出现截断问题的概率。
可选地,结合图1和图2,可以设置载流子注入结构2为图案化结构,示例性地设置沿垂直于衬底1的方向,载流子注入结构2的截面为两个梯形截面,以降低薄膜晶体管的有源层P出现截断问题的概率。
图3为本发明实施例提供的另一种薄膜晶体管的俯视结构示意图,图4为沿图3中BB’方向的剖面结构示意图,与图1和图2所示结构的薄膜晶体管不同的是,图3和图4所示的薄膜晶体管也可以设置载流子注入结构2为面状结构,同样可以设置沿垂直于衬底1的方向,载流子注入结构2的截面为梯形截面,以降低薄膜晶体管的有源层P出现截断问题的概率。同样的,载流子注入结构2不与源区a2或漏区a3接触,有利于在薄膜晶体管在正常工作时,避免载流子注入结构2的设置影响薄膜晶体管的正常工作。
另外,由于薄膜晶体管的有源层P的沟道区a1在受到光照时会产生光生载流子,影响薄膜晶体管的开关特性,因此,对于有机发光显示面板,设置有薄膜晶体管的阵列基板设置于有机发光结构42的下方,因此在有机发光显示面板中采用顶栅结构的薄膜晶体管,无需增加新的遮光结构,利用薄膜晶体管的栅极G即可充当沟道区a1的遮光结构,改善薄膜晶体管的有源层P沟道区a1受光照产生光生载流子,影响薄膜晶体管的开关特性的问题。
图5为本发明实施例提供的另一种薄膜晶体管的俯视结构示意图,图6为沿图5中CC’方向的剖面结构示意图。结合图5和图6,也可以是设置薄膜晶体管为底栅结构的薄膜晶体管,载流子注入结构2位于有源层P远离栅极G的一侧,即载流子结构位于有源层P的上方,有利于在薄膜晶体管在正常工作时,避免载流子注入结构2的设置影响薄膜晶体管的正常工作。同样的,可以设置载流子注入结构2不与源区a2或漏区a3接触,有利于在薄膜晶体管在正常工作时,避免载流子注入结构2的设置影响薄膜晶体管的正常工作。
示例性地,结合图5和图6,同样可以设置载流子注入结构2为图案化结构,这里示例性地设置沿垂直于衬底1的方向,载流子注入结构2的界面为两个梯形截面。也可以设置载流子注入结构2为面状结构,可以设置沿垂直于衬底1的方向,载流子注入结构2的截面为梯形截面,对于底栅结构的薄膜晶体管,对载流子注入结构2沿垂直于衬底1的方向的截面的形状不作具体限定。
同样的,由于薄膜晶体管的有源层P的沟道区a1在受到光照时会产生光生载流子,影响薄膜晶体管的开关特性,因此,对于液晶显示面板等需要背光源的显示面板,背光源位于设置有薄膜晶体管的阵列基板远离出光侧的一侧,背光源发出的光线照射到薄膜晶体管的有源层P的沟道区a1产生光生载流子,因此在液晶显示面板等需要背光源的显示面板中采用底栅结构的薄膜晶体管,无需增加新的遮光结构,利用薄膜晶体管的栅极G即可充当沟道区a1的遮光结构,改善背光源发出的光线照射到薄膜晶体管的有源层P的沟道区a1产生光生载流子,影响薄膜晶体管的开关特性的问题。
需要说明的是,本发明实施例对薄膜晶体管中载流子注入结构2的具体数量不作具体限定,确保载流子注入结构2位于有源层P远离栅极G的一侧,且不与源区a2或漏区a3接触即可。
可选地,结合图1至图5,可以设置沿垂直于衬底1的方向,载流子注入结构2的厚度大于等于5nm。具体地,载流子注入结构2沿垂直于衬底1的方向的厚度过小会导致载流子注入结构2的载流子注入效果较差,对沟道区a1的残留载流子影响薄膜晶体管的迟滞特性和可靠性的问题的改善效果较差。
结合图1至图4,当薄膜晶体管为顶栅结构的薄膜晶体管时,可以设置沿垂直于衬底1的方向,载流子注入结构2的厚度小于等于500nm。具体地,对于顶栅结构的薄膜晶体管,载流子注入结构2沿垂直于衬底1的方向的厚度过大会影响薄膜晶体管正常工作时的有效沟道长度,设置沿垂直于衬底1的方向,载流子注入结构2的厚度小于等于500nm,以避免载流子注入结构2影响薄膜晶体管正常工作时的有效沟道长度,影响薄膜晶体管的开关特性和显示面板的显示效果。
可选地,结合图1至图5,薄膜晶体管还可以包括偏置电极3,薄膜晶体管的载流子注入结构2与偏置电极3电连接,偏置电极3与薄膜晶体管的源漏极同层制作或者偏置电极3与薄膜晶体管的栅极G同层制作。
具体地,在薄膜晶体管不工作时,载流子注入结构2需要向薄膜晶体管有源层P的沟道区a1注入与沟道区a1的残留载流子复合的载流子,由于载流子注入结构2与有源层P的沟道区a1形成肖特基接触,因此需要通过偏置电极3向载流子注入结构2加载偏置电压以抵消载流子注入结构2与有源层P的沟道区a1形成的肖特基势垒,实现载流子注入结构2向薄膜晶体管有源层P的沟道区a1注入与沟道区a1的残留载流子复合的载流子,进而降低薄膜晶体管的有源层P的沟道区a1的残留载流子的浓度,改善沟道区a1的残留载流子影响薄膜晶体管的迟滞特性和可靠性的问题。
在薄膜晶体管正常工作时,载流子注入结构2无需向薄膜晶体管的有源层P的沟道区a1注入载流子,此时可以利用载流子注入结构2与有源层P的沟道区a1之间的肖特基势垒阻挡载流子注入结构2向薄膜晶体管的有源层P的沟道区a1注入载流子以确保薄膜晶体管能够正常工作,也可以通过偏置电极3向载流子注入结构2加载偏置电压,以增大载流子注入结构2与有源层P的沟道区a1之间的肖特基势垒阻挡载流子注入结构2向薄膜晶体管的有源层P的沟道区a1注入载流子,进一步确保薄膜晶体管正常工作。
另外,设置偏置电极3与薄膜晶体管的源漏极,即源极S和漏极D同层制作或者偏置电极3与薄膜晶体管的栅极G同层制作,利用薄膜晶体管原本膜层即可实现偏置电极3的制作,简化了薄膜晶体管的制程,进而有利于简化显示面板的制程,偏置电极3则可以通过位于偏置电极3和载流子注入结构2之间绝缘层中的过孔实现与载流子注入结构2的电连接。
本发明实施例还提供了一种显示面板,图7为本发明提供的一种显示面板的结构示意图,图8为本发明实施例提供的一种像素单元的结构示意图。结合图7和图8,显示面板包括多个像素单元4,每个像素单元4包括像素驱动电路有机发光结构42,像素驱动电路包括上述实施例中所述的薄膜晶体管,因此本发明实施例提供的显示面板也具备上述实施例中所描述的有益效果,此处不再赘述。
示例性地,结合图7和图8,显示面板可以是有机发光显示面板,显示面板还可以包括多条扫描信号线D12、多条数据信号线D13、栅极,驱动模块D121、源极驱动模块D131、驱动控制模块D101和电源供给模块D102,像素单元4设置于扫描信号线D12与数据信号线D13交叉设置形成的空间内,栅极驱动模块D121响应驱动控制模块D101产生的扫描驱动控制信号,通过扫描信号线D12向对应的像素单元4的像素驱动电路输入扫描信号,像素驱动电路在与之电连接的扫描信号线D12输入的扫描信号的作用下,连通与之对应电连接的数据信号线D13,源极驱动电路D131响应驱动控制模块D101产生的数据驱动控制信号,通过数据信号线D13向对应的像素单元4的像素驱动电路输入数据信号,电源供给模块D102向像素驱动电路提供第一电源信号VDD和第二电源信号VSS,显示面板依此实现显示功能。
结合图7和图8,示例性地设置像素驱动电路为7T1C结构,即设置像素驱动电路包括7个薄膜晶体管和1个电容结构,各薄膜晶体管与电容结构之间的具体连接关系如图8所示,该像素驱动电路能够实现对驱动晶体管阈值电压的补偿,提高显示面板的发光均匀性。
设置像素驱动电路中至少驱动晶体管T1为薄膜晶体管,驱动晶体管T1向有机发光结构42提供驱动电流Id,有机发光结构42响应驱动电流发光。具体地,有机发光结构42的显示亮度取决于驱动晶体管T1向有机发光结构42提供的驱动电流的大小。结合图1至图8,显示面板进行显示画面的切换时,驱动晶体管T1的有源层P的沟道区a1存在残留载流子必然会影响切换后显示画面对应的驱动晶体管T1产生的驱动电流的大小,进而影响切换后画面的显示亮度,导致显示面板存在残影问题。
通过设置像素驱动电路中至少驱动晶体管T1为上述实施例的薄膜晶体管,在驱动晶体管T1不工作时利用载流子注入结构2向驱动晶体管T1的有源层P的沟道区a1注入与源区a2或漏区a3的掺杂载流子类型相反的载流子,即载流子注入结构2向沟道区a1注入的载流子能够与沟道区a1的残留载流子复合,降低驱动晶体管T1的有源层P的沟道区a1的残留载流子的浓度,改善沟道区a1的残留载流子影响薄膜晶体管的迟滞特性和可靠性的问题,进而改善显示面板存在显示残影或亮度退化等问题,优化显示面板的显示效果。另外,有利于实现在驱动晶体管T1工作时,利用载流子结构与沟道区a1之间形成的肖特基势垒避免载流子注入结构2向沟道区a1注入载流子,影响驱动晶体管T1的正常工作过程,影响显示面板的显示效果。
示例性地,如图8所示,也可以设置像素驱动电路中的其余晶体管为上述实施例的薄膜晶体管,以改善沟道区的残留载流子影响薄膜晶体管的迟滞特性的问题,提高各薄膜晶体管工作的稳定性,优化显示面板的显示效果。
需要说明的是,本发明实施例对像素驱动电路中薄膜晶体管和电容结构的具体数量不作限定,可以根据实际需求对像素驱动电路中薄膜晶体管和电容结构的具体数量进行设置。另外需要说明的是,本发明实施例示附图只是示例性地表示各结构的尺寸,并不代表薄膜晶体管以及显示面板中各结构的实际尺寸。
本发明实施例还提供的一种显示装置,图9为本发明实施例提供的一种显示装置的结构示意图。如图9所示,显示装置91包括上述实施例中的显示面板92,因此本发明实施例提供的显示装置91也具备上述实施例中所描述的有益效果,此处不再赘述。示例性地,显示装置可以是手机终端、平板电脑、车载显示装置手机或可穿戴设备等电子设备,本发明实施例对显示装置的具体形式不作限定。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种薄膜晶体管,其特征在于,包括:
衬底;
位于所述衬底上的有源层和栅极,所述有源层包括沟道区以及位于所述沟道区两侧的源区和漏区;
位于所述有源层远离所述栅极一侧的载流子注入结构,构成所述载流子注入结构的材料为导体材料;
所述载流子注入结构与所述有源层的沟道区形成肖特基接触,所述载流子注入结构用于向所述有源层的沟道区注入与所述源区或漏区的掺杂载流子类型相反的载流子;
沿垂直于所述衬底的方向,所述载流子注入结构的截面为梯形截面;
所述薄膜晶体管还包括偏置电极,所述薄膜晶体管的所述载流子注入结构与所述偏置电极电连接,所述偏置电极与所述薄膜晶体管的源漏极同层制作或者所述偏置电极与所述薄膜晶体管的栅极同层制作;
所述偏置电极用于在所述薄膜晶体管不工作时,向所述载流子注入结构加载偏置电压,以使所述载流子注入结构向所述沟道区注入载流子;所述偏置电极还用于在所述薄膜晶体管工作时,向所述载流子注入结构加载偏置电压,以增大所述载流子注入结构与所述沟道区之间的肖特基势垒,阻挡所述载流子注入结构向所述沟道区注入载流子。
2.根据权利要求1所述的薄膜晶体管,其特征在于,构成所述载流子注入结构的材料为金属材料或者导电氧化物材料。
3.根据权利要求1所述的薄膜晶体管,其特征在于,所述源区或漏区的掺杂载流子为电子且所述载流子注入结构的功函数大于所述沟道区的功函数;或者,所述源区或漏区的掺杂载流子为空穴且所述载流子注入结构的功函数小于所述沟道区的功函数。
4.根据权利要求1-3任一项所述的薄膜晶体管,其特征在于,沿垂直于所述衬底的方向,所述载流子注入结构的厚度大于等于5nm;
所述薄膜晶体管为顶栅结构的薄膜晶体管,沿垂直于所述衬底的方向,所述载流子注入结构的厚度小于等于500nm。
5.根据权利要求1-3任一项所述的薄膜晶体管,其特征在于,所述载流子注入结构为面状结构或图案化结构。
6.根据权利要求1-3任一项所述的薄膜晶体管,其特征在于,所述载流子注入结构不与所述源区或所述漏区接触。
7.一种显示面板,其特征在于,包括:
多个像素单元,每个所述像素单元包括像素驱动电路和有机发光结构,所述像素驱动电路包括如权利要求1-6任一项所述的薄膜晶体管;
所述像素驱动电路中至少驱动晶体管为所述薄膜晶体管,所述驱动晶体管向所述有机发光结构提供驱动电流,所述有机发光结构响应所述驱动电流发光。
8.一种显示装置,其特征在于,包括如权利要求7所述的显示面板。
CN201910403541.1A 2019-05-15 2019-05-15 一种薄膜晶体管、显示面板和显示装置 Active CN110098262B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910403541.1A CN110098262B (zh) 2019-05-15 2019-05-15 一种薄膜晶体管、显示面板和显示装置
PCT/CN2019/124999 WO2020228316A1 (zh) 2019-05-15 2019-12-13 薄膜晶体管、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910403541.1A CN110098262B (zh) 2019-05-15 2019-05-15 一种薄膜晶体管、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN110098262A CN110098262A (zh) 2019-08-06
CN110098262B true CN110098262B (zh) 2021-10-26

Family

ID=67448188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910403541.1A Active CN110098262B (zh) 2019-05-15 2019-05-15 一种薄膜晶体管、显示面板和显示装置

Country Status (2)

Country Link
CN (1) CN110098262B (zh)
WO (1) WO2020228316A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110098262B (zh) * 2019-05-15 2021-10-26 云谷(固安)科技有限公司 一种薄膜晶体管、显示面板和显示装置
CN111293127B (zh) * 2020-02-25 2022-04-26 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN113054035A (zh) * 2021-03-12 2021-06-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN113540123A (zh) * 2021-06-30 2021-10-22 厦门天马微电子有限公司 阵列基板、显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290741B2 (en) * 2016-05-31 2019-05-14 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display panel having the same, and fabricating method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6084248A (en) * 1996-06-28 2000-07-04 Seiko Epson Corporation Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor
TW518650B (en) * 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
CN103730514B (zh) * 2014-01-23 2019-07-19 苏州大学 薄膜晶体管
CN110098262B (zh) * 2019-05-15 2021-10-26 云谷(固安)科技有限公司 一种薄膜晶体管、显示面板和显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290741B2 (en) * 2016-05-31 2019-05-14 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and display panel having the same, and fabricating method thereof

Also Published As

Publication number Publication date
CN110098262A (zh) 2019-08-06
WO2020228316A1 (zh) 2020-11-19

Similar Documents

Publication Publication Date Title
CN110098262B (zh) 一种薄膜晶体管、显示面板和显示装置
US11309372B2 (en) Organic light-emitting diode display with reduced lateral leakage
CN109887985B (zh) 阵列基板、显示面板及显示装置
JP7453254B2 (ja) 表示基板及び表示装置
US9685469B2 (en) Display with semiconducting oxide and polysilicon transistors
CN114679914B (zh) 显示基板及其制作方法、显示装置
KR20170124065A (ko) 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
CN106950771B (zh) 一种阵列基板、显示面板及显示装置
US11527735B2 (en) Flexible display panel with connecting portion and flexible bridging portion, method for manufacturing the same and display device
US20210233988A1 (en) Display substrate, method for manufacturing display substrate, display panel and display device
US20220199734A1 (en) Display panel and display device
US20240153461A1 (en) Display Apparatus with Compensation and Driving Method therefor
US11758770B2 (en) Display panel and display device with pixel electrode overlapping transparent wires configured to reduce laser-etching damage
US20220181355A1 (en) Array substrate, display panel, and display device
US20220149137A1 (en) Display substrate, method for manufacturing same, and display apparatus
CN109166892B (zh) Oled显示基板及其制造方法、oled显示面板
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
CN110707095A (zh) 显示面板
US20230402006A1 (en) Display substrate and display device
CN111028687B (zh) 一种显示面板及显示装置
US10784291B2 (en) Pixel array substrate
CN114188351A (zh) 显示面板和显示装置
CN116868702A (zh) 半导体器件及其制造方法以及显示设备
CN113327935A (zh) 显示面板及其制备方法
US12002843B2 (en) Display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant