CN106950771B - 一种阵列基板、显示面板及显示装置 - Google Patents

一种阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN106950771B
CN106950771B CN201710210006.5A CN201710210006A CN106950771B CN 106950771 B CN106950771 B CN 106950771B CN 201710210006 A CN201710210006 A CN 201710210006A CN 106950771 B CN106950771 B CN 106950771B
Authority
CN
China
Prior art keywords
line
data line
substrate
array substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710210006.5A
Other languages
English (en)
Other versions
CN106950771A (zh
Inventor
苏秋杰
骆涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710210006.5A priority Critical patent/CN106950771B/zh
Publication of CN106950771A publication Critical patent/CN106950771A/zh
Priority to PCT/CN2018/077363 priority patent/WO2018177057A1/zh
Priority to US16/093,223 priority patent/US10868047B2/en
Application granted granted Critical
Publication of CN106950771B publication Critical patent/CN106950771B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例提供一种阵列基板、显示面板及显示装置，涉及显示技术领域，可以避免使U形结构的TFT的源极与漏极电连接。该阵列基板包括衬底，设置于所述衬底上的栅线、数据线、薄膜晶体管，所述薄膜晶体管的漏极与所述数据线电连接；所述漏极包括U形部分；所述U形部分的底部与所述栅线和所述薄膜晶体管的栅极无交叠；所述薄膜晶体管的源极与所述U形部分的底部之间的距离范围为2.2～2.5μm。

Description

一种阵列基板、显示面板及显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。
背景技术
在显示技术领域，薄膜晶体管(Thin Film Transistor，简称TFT)作为制作显示装置的重要器件，对显示装置的显示品质起着重要作用。
其中，U形结构的TFT因可实现较大的工作电流而被广泛应用。U形结构的TFT的漏极包括U形部分，所述U形部分包括直部和底部，所述U形部分的底部呈弯折状，由于所述U形部分的底部在工艺制作过程中工艺参数较难管控，难以达到工艺要求，容易与源极电连接，从而对TFT特性产生不良影响。
因此，需对U形结构的TFT进行改进，以避免源极与漏极电连接。
发明内容
本发明的实施例提供一种阵列基板、显示面板及显示装置，可以避免使U形结构的TFT的源极与漏极电连接。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板，包括衬底，设置于所述衬底上的栅线、数据线、薄膜晶体管，所述薄膜晶体管的漏极与所述数据线电连接；所述漏极包括U形部分；所述U形部分的底部与所述栅线和所述薄膜晶体管的栅极无交叠；所述薄膜晶体管的源极与所述U形部分的底部之间的距离范围为2.2～2.5μm。
优选的，所述源极与所述U形部分的底部之间的区域，与所述栅线和所述栅极无交叠。
优选的，第n行所述栅线靠近第n-1行所述栅线设置；针对任一列所述薄膜晶体管，第n行所述薄膜晶体管的所述U形部分与第n-1行所述薄膜晶体管的所述U形部分底部共用，且共用部分设置于第n行所述栅线和第n-1行所述栅线之间；n为正偶数。
优选的，所述栅极由所述栅线的一部分充当。
优选的，所述源极包括依次连接设置的第一支部、第二支部、以及第三支部；所述第一支部靠近所述U形部分的内表面设置，所述第二支部的宽度大于所述第一支部的宽度、且小于所述第三支部的宽度。
优选的，当所述栅线设置在所述数据线靠近所述衬底一侧时，所述栅线的宽度为X；所述数据线与所述栅线在所述衬底上的正投影未重合的区域，所述数据线的宽度为Y；所述数据线与所述栅线在所述衬底上的正投影重合的区域，所述数据线的宽度范围为Y+0.5～Y+1μm。
优选的，当所述数据线设置在所述栅线靠近所述衬底一侧时，所述数据线的宽度为Y；所述栅线与所述数据线在所述衬底上的正投影未重合的区域，所述栅线的宽度为X；所述栅线与所述数据线在所述衬底上的正投影重合的区域，所述栅线的宽度范围为X+0.5～X+1μm。
第二方面，提供一种显示面板，包括第一方面所述的阵列基板。
优选的，所述显示面板为液晶显示面板；或者，所述显示面板为OLED显示面板。
第三方面，提供一种显示装置，包括第一方面所述的阵列基板。
本发明实施例提供一种阵列基板、显示面板及显示装置，所述阵列基板包括TFT、栅线、以及数据线，一方面，通过使源极与U形部分的底部之间的距离H增加0.2～0.5μm，达到2.2～2.5μm，相对于SSM技术，可以避免源极与U形部分的底部电连接；另一方面，通过使U形部分的底部与栅线及TFT的栅极无交叠，相对于MSM技术中，U形部分100的底部与栅线11及栅极10完全重叠，本发明可以使U形部分的底部与栅极及栅线之间的交叠面积减小到0，即使由于距离H增大、宽度I不变，导致漏的面积增大，从而使U形部分的直部与栅极及栅线的交叠面积增大，但U形部分的直部处增大的交叠面积，远远小于U形部分的底部处减小的交叠面积，因此，相较于MSM技术，漏极与栅极及栅线之间的交叠面积减小，漏极与栅极及栅线之间的寄生电容也随之减小，进而使得电路中的负载降低，像素的充放电性能提高，功耗减小。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种阵列基板的结构示意图一；
图2为现有技术提供的一种阵列基板的结构示意图二；
图3为本发明实施例提供的一种阵列基板的结构示意图一；
图4为本发明实施例提供的一种阵列基板的俯视示意图一；
图5为本发明实施例提供的一种阵列基板的结构示意图二；
图6为本发明实施例提供的一种阵列基板的俯视示意图二；
图7为本发明实施例提供的一种阵列基板的俯视示意图三；
图8为图7中D区域的放大图；
图9为本发明实施例提供的一种阵列基板的俯视示意图四；
图10为本发明实施例提供的一种阵列基板的俯视示意图五；
图11为本发明实施例提供的一种阵列基板的俯视示意图六；
图12为本发明实施例提供的一种阵列基板的俯视示意图七。
附图标记：
01-衬底；10-栅极；11-栅线；20-源极；21-第一支部；22-第二支部；23-第三支部；30-漏极；31-数据线；40-像素电极；50-有源层；60-栅绝缘层；100-U形部分。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
背景技术中提到的问题：U形结构的TFT中，源极易与漏极的U形部分的底部电连接。相关技术可参考单缝隙掩模板(Single Slit Mask，简称SSM)技术，如图1所示，该技术中，源极20到所述U形部分各个位置的距离均相等，约为2μm。所述U形部分包括直部(图1中的A区域和B区域)和底部(图1中的C区域)，其中，所述U形部分的底部呈弯折状，在工艺制作过程中工艺参数较难管控，难以达到工艺要求，容易与源极20电连接，从而对TFT特性产生不良影响。
如图2所示，可采用多缝隙掩模板(Multitle Slit Mask，简称MSM)技术对上述问题进行改进，该技术在不改变所述U形部分的底部宽度I、以及源极20到所述U形部分的直部的距离J的基础上，增大所述U形部分的底部到源极20的距离H，虽然该技术可以避免源极20与所述U形部分的底部电连接，但是申请人发现：相对于SSM技术，该方案存在增大功耗的技术问题，即：所述U形部分的底部到源极20之间的距离H增大、所述U形部分的底部宽度I不变，导致漏极30的面积增大，漏极30与栅极10、漏极30与栅线11之间的交叠面积也随之增大，从而使得漏极30与栅极10及栅线11之间的寄生电容增大，即增大了电路中的负载，像素的充放电性能因负载的增大而降低，进而增大功耗。
针对上述的SSM技术和MSM技术，本发明实施例提供了一种新的技术方案，可有效解决SSM技术和MSM技术中存在的技术问题，具体方案如下：
本发明提供一种阵列基板，如图3和图4所示，包括衬底01，设置于衬底01上的栅线11、数据线31、TFT，TFT的漏极30与数据线31电连接；漏极30包括U形部分100；U形部分100的底部与栅线11和TFT的栅极10无交叠；TFT的源极20与U形部分100的底部之间的距离H的范围为2.2～2.5μm。
此处，相对于SSM技术，本发明仅使源极20与U形部分100的底部之间的距离H增大0.2～0.5μm，U形部分100的底部宽度I、以及源极20到U形部分100的直部的距离J保持不变。
在此基础上，如图3所示，TFT还包括设置于栅极10远离衬底01一侧的栅绝缘层60、以及栅绝缘层60远离衬底01一侧的有源层50。如图4所示，漏极30还包括用于与数据线31电连接的部分，该部分的一端与数据线31连接，另一端与U形部分100连接；所述阵列基板还包括与源极20电连接的像素电极40。
需要说明的是，第一，不对TFT的类型进行限定，可以是非晶硅、金属氧化物、多晶硅、有机等类型的TFT。
第二，在阵列基板上，可以先设置栅极10、栅线11，再设置源极20、漏极30、以及数据线31；也可以先设置源极20、漏极30、以及数据线31，再设置栅极10、栅线11。
第三，不对源极20和漏极30的材料进行限定，只要源极20和漏极30可以导电即可，例如可以是金属材料。
本发明实施例提供一种阵列基板，所述阵列基板包括TFT、栅线11、以及数据线31，一方面，通过使源极20与U形部分100的底部之间的距离H增加0.2～0.5μm，达到2.2～2.5μm，相对于SSM技术，可以避免源极20与U形部分100的底部电连接；另一方面，通过使U形部分100的底部与栅线11及TFT的栅极10无交叠，相对于MSM技术中，U形部分100的底部与栅线11及栅极10完全重叠，本发明可以使U形部分100的底部与栅极10及栅线11之间的交叠面积减小到0，即使由于距离H增大、宽度I不变，导致漏极30的面积增大，从而使U形部分100的直部与栅极10及栅线11的交叠面积增大，但U形部分100的直部处增大的交叠面积，远远小于U形部分100的底部处减小的交叠面积，因此，相较于MSM技术，漏极30与栅极10及栅线11之间的总交叠面积减小，漏极30与栅极10及栅线11之间的寄生电容也随之减小，进而使得电路中的负载降低，像素的充放电性能提高，功耗减小。
优选的，如图5和图6所示，源极20与U形部分100的底部之间的区域，与栅线11和栅极10无交叠。
本发明实施例通过使源极20与U形部分100的底部之间的区域，与栅线11和栅极10无交叠，可进一步减小漏极30与栅极10、漏极30与栅线11之间的交叠面积，从而降低漏极30与栅极10及栅线11之间的寄生电容，使得电路中的负载降低，进而提高像素的充放电性能，进一步减小功耗。
优选的，如图7和图8所示，第n行栅线11靠近第n-1行栅线11设置；针对任一列TFT，第n行TFT的U形部分100与第n-1行TFT的U形部分100底部共用，且共用部分设置于第n行栅线11和第n-1行栅线11之间；n为正偶数。
本发明实施例中，由于第n行TFT和第n-1行TFT的U形部分100底部共用，可以减小TFT的尺寸，使像素的开口率提高。
优选的，如图9所示，栅极10由栅线11的一部分充当。
本发明实施例中，将栅线11的一部分用作栅极10，具有简化工艺的优点。
优选的，如图10所示，源极20包括依次连接设置的第一支部21、第二支部22、以及第三支部23；第一支部21靠近U形部分100的内表面设置，第二支部22的宽度大于第一支部21的宽度、且小于第三支部23的宽度。
此处，像素电极40通过过孔与第三支部23电连接。
需要说明的是，第一支部21、第二支部22、以及第三支部23的宽度由具体工艺决定，不同工艺对应的宽度可能不同。
本发明实施例中，在不影响源极20正常功能的情况下，使第一支部21的宽度尽可能小，可增加TFT的沟道长度，避免沟道长度太短，影响TFT特性；第二支部22相较于第一支部21的宽度稍大，可以避免由于先设置栅极10和栅线11，再设置源极20，造成源极20爬坡时断线的风险；由于第三支部23需通过过孔与像素电极40电连接，为了保证源极20与像素电极40的接触面积，过孔的尺寸一般比较大，因此，在不影响TFT尺寸、以及阵列基板开口率的情况下，第三支部23的宽度应尽可能大。
优选的，如图11所示，当栅线11设置在数据线31靠近衬底01一侧时，栅线11的宽度为X；数据线31与栅线11在衬底01上的正投影未重合的区域，数据线31的宽度为Y；数据线31与栅线11在衬底01上的正投影重合的区域，数据线31的宽度范围为Y+0.5～Y+1μm。
需要说明的是，栅线11的宽度X、数据线31和栅线11在衬底01上的正投影未重合区域的数据线31的宽度Y，由具体的工艺决定，不同工艺对应的X值和Y值可能不同。
本发明实施例中，当栅线11设置在数据线31靠近衬底01一侧时，在数据线31与栅线11在衬底01上的正投影重合的区域，使数据线31的宽度增加0.5～1μm，可以避免由于先设置栅线11，再设置数据线31，造成数据线31爬坡时断线的风险。
优选的，如图12所示，当数据线31设置在栅线11靠近衬底01一侧时，数据线31的宽度为Y；栅线11与数据线31在衬底01上的正投影未重合的区域，栅线11的宽度为X；栅线11与数据线31在衬底01上的正投影重合的区域，栅线11的宽度范围为X+0.5～X+1μm。
需要说明的是，数据线31的宽度Y、栅线11和数据线31在衬底01上的正投影未重合区域的栅线11的宽度X，由具体的工艺决定，不同工艺对应的X值和Y值可能不同。
本发明实施例中，当数据线31设置在栅线11靠近衬底01一侧时，在栅线11与数据线31在衬底01上的正投影重合的区域，使栅线11的宽度增加0.5～1μm，可以避免由于先设置数据线31，再设置栅线11，造成栅线11爬坡时断线的风险。
本发明还提供一种显示面板，包括本发明前述任一实施例提供的阵列基板。
本发明实施例提供一种显示面板，所述显示面板包括阵列基板，所述阵列基板包括TFT、栅线11、以及数据线31，一方面，通过使源极20与U形部分100的底部之间的距离H增加0.2～0.5μm，达到2.2～2.5μm，相对于SSM技术，可以避免源极20与U形部分100的底部电连接；另一方面，通过使U形部分100的底部与栅线11及TFT的栅极10无交叠，相对于MSM技术中，U形部分100的底部与栅线11及栅极10完全重叠，本发明可以使U形部分100的底部与栅极10及栅线11之间的交叠面积减小到0，即使由于距离H增大、宽度I不变，导致漏极30的面积增大，从而使U形部分100的直部与栅极10及栅线11的交叠面积增大，但U形部分100的直部处增大的交叠面积，远远小于U形部分100的底部处减小的交叠面积，因此，相较于MSM技术，漏极30与栅极10及栅线11之间的总交叠面积减小，漏极30与栅极10及栅线11之间的寄生电容也随之减小，进而使得电路中的负载降低，像素的充放电性能提高，功耗减小。
优选的，显示面板为液晶显示面板；或者，显示面板为OLED(Organic Light-Emitting Diode，简称有机发光二极管)显示面板。
此处，当显示面板为液晶显示面板时，其包括阵列基板、对盒基板以及设置在二者之间的液晶层。其中，对盒基板可以包括黑矩阵、彩膜、以及公共电极。此处，彩膜可以设置在对盒基板上，也可设置在阵列基板上；公共电极可以设置在阵列基板上，也可设置在对盒基板上。
当显示面板为OLED显示面板时，其包括阵列基板和封装基板。其中，阵列基板可以包括TFT，与TFT的漏极30电连接的阳极、阴极、以及位于阳极和阴极之间的有机材料功能层。
本发明实施例中，若将所述显示面板应用于显示装置，则显示装置既可以是液晶显示装置，也可以是OLED显示装置。
本发明还提供一种显示装置，包括本发明前述任一实施例提供的阵列基板。
需要说明的是，所述显示装置至少可以包括液晶显示装置和OLED显示装置，例如该显示装置可以为液晶显示器、液晶电视、数码相机、手机或平板电脑等任何具有显示功能的产品或者部件。
此处，若所述显示装置为液晶显示装置，则所述显示装置除液晶显示面板外，还包括背光源，所述背光源用于给所述液晶显示面板提供光线。所述背光源可以是直下式背光源，也可以是侧入式背光源。
其中，直下式背光源包括背板、胶框、设置在背板上的光源、设置在光源上的扩散板、以及设置在扩散板出光侧的光学膜片。此外，还可以包括设置在背板与光源之间的反射片；侧入式背光源包括背板、胶框、设置在背板上的导光板、设置在导光板出光侧的光学膜片、以及设置在导光板一侧的光源。此外，还可以包括设置在背板与导光板之间的反射片。
本发明实施例提供一种显示装置，具有与前述显示面板相同的技术效果，在此不再赘述。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种阵列基板，包括衬底，设置于所述衬底上的栅线、数据线、薄膜晶体管，所述薄膜晶体管的漏极与所述数据线电连接；其特征在于，所述漏极包括U形部分；所述U形部分的底部与所述栅线和所述薄膜晶体管的栅极无交叠；
所述薄膜晶体管的源极与所述U形部分的底部之间的距离范围为2.2～2.5μm；
当所述栅线设置在所述数据线靠近所述衬底一侧时，所述栅线的宽度为X；
所述数据线与所述栅线在所述衬底上的正投影未重合的区域，所述数据线的宽度为Y；所述数据线与所述栅线在所述衬底上的正投影重合的区域，所述数据线的宽度范围为Y+0.5～Y+1μm；
当所述数据线设置在所述栅线靠近所述衬底一侧时，所述数据线的宽度为Y；
所述栅线与所述数据线在所述衬底上的正投影未重合的区域，所述栅线的宽度为X；所述栅线与所述数据线在所述衬底上的正投影重合的区域，所述栅线的宽度范围为X+0.5～X+1μm。
2.根据权利要求1所述的阵列基板，其特征在于，所述源极与所述U形部分的底部之间的区域，与所述栅线和所述栅极无交叠。
3.根据权利要求1或2所述的阵列基板，其特征在于，第n行所述栅线靠近第n-1行所述栅线设置；
针对任一列所述薄膜晶体管，第n行所述薄膜晶体管的所述U形部分与第n-1行所述薄膜晶体管的所述U形部分底部共用，且共用部分设置于第n行所述栅线和第n-1行所述栅线之间；n为正偶数。
4.根据权利要求3所述的阵列基板，其特征在于，所述栅极由所述栅线的一部分充当。
5.根据权利要求3所述的阵列基板，其特征在于，所述源极包括依次连接设置的第一支部、第二支部、以及第三支部；所述第一支部靠近所述U形部分的内表面设置，所述第二支部的宽度大于所述第一支部的宽度、且小于所述第三支部的宽度。
6.一种显示面板，其特征在于，包括权利要求1-5任一项所述的阵列基板。
7.根据权利要求6所述的显示面板，其特征在于，所述显示面板为液晶显示面板；或者，所述显示面板为OLED显示面板。
8.一种显示装置，其特征在于，包括权利要求1-5任一项所述的阵列基板。
CN201710210006.5A 2017-03-31 2017-03-31 一种阵列基板、显示面板及显示装置 Active CN106950771B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710210006.5A CN106950771B (zh) 2017-03-31 2017-03-31 一种阵列基板、显示面板及显示装置
PCT/CN2018/077363 WO2018177057A1 (zh) 2017-03-31 2018-02-27 阵列基板、显示面板及显示装置
US16/093,223 US10868047B2 (en) 2017-03-31 2018-02-27 Array substrate, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710210006.5A CN106950771B (zh) 2017-03-31 2017-03-31 一种阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN106950771A CN106950771A (zh) 2017-07-14
CN106950771B true CN106950771B (zh) 2019-12-24

Family

ID=59475588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710210006.5A Active CN106950771B (zh) 2017-03-31 2017-03-31 一种阵列基板、显示面板及显示装置

Country Status (3)

Country Link
US (1) US10868047B2 (zh)
CN (1) CN106950771B (zh)
WO (1) WO2018177057A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106950771B (zh) * 2017-03-31 2019-12-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN109407433B (zh) * 2018-11-14 2021-04-02 惠科股份有限公司 一种阵列基板和显示面板
WO2021196089A1 (zh) * 2020-04-01 2021-10-07 京东方科技集团股份有限公司 阵列基板和显示装置
CN111580293B (zh) 2020-06-05 2021-07-09 厦门天马微电子有限公司 一种阵列基板及其驱动方法、显示面板、显示装置
CN111627335B (zh) * 2020-06-10 2022-08-26 京东方科技集团股份有限公司 一种显示面板及显示装置
CN115088025A (zh) 2020-11-30 2022-09-20 京东方科技集团股份有限公司 光学传感器阵列基板及光学指纹采集器
CN114442391B (zh) * 2022-02-17 2024-02-06 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090073687A (ko) * 2007-12-31 2009-07-03 엘지디스플레이 주식회사 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법
CN103472647A (zh) * 2013-09-22 2013-12-25 合肥京东方光电科技有限公司 一种阵列基板、液晶显示面板及显示装置
CN105137679A (zh) * 2015-10-13 2015-12-09 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640210B1 (ko) * 2002-12-31 2006-10-31 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP4593094B2 (ja) 2003-08-21 2010-12-08 日本電気株式会社 液晶表示装置及びその製造方法
US7557886B2 (en) * 2004-06-29 2009-07-07 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US20070230483A1 (en) * 2006-03-31 2007-10-04 Alcatel Hybrid IP/ATM DSLAM and method of providing hybrid IP/ATM DSL access multiplexing
KR20080004005A (ko) * 2006-07-04 2008-01-09 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
TWI340286B (en) * 2006-10-12 2011-04-11 Chunghwa Picture Tubes Ltd Pixel structure
KR101614092B1 (ko) * 2009-12-24 2016-04-21 삼성디스플레이 주식회사 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터
KR101852628B1 (ko) * 2010-11-29 2018-04-30 삼성디스플레이 주식회사 액정 표시 장치
CN102655175B (zh) * 2012-04-06 2014-07-02 京东方科技集团股份有限公司 Tft、阵列基板及显示装置、制备该tft的掩模板
CN103412449B (zh) 2013-07-23 2015-11-18 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN106950771B (zh) * 2017-03-31 2019-12-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090073687A (ko) * 2007-12-31 2009-07-03 엘지디스플레이 주식회사 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법
CN103472647A (zh) * 2013-09-22 2013-12-25 合肥京东方光电科技有限公司 一种阵列基板、液晶显示面板及显示装置
CN105137679A (zh) * 2015-10-13 2015-12-09 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
US20190172844A1 (en) 2019-06-06
WO2018177057A1 (zh) 2018-10-04
CN106950771A (zh) 2017-07-14
US10868047B2 (en) 2020-12-15

Similar Documents

Publication Publication Date Title
CN106950771B (zh) 一种阵列基板、显示面板及显示装置
US11152443B2 (en) Display panel having a storage capacitor and method of fabricating same
US10714557B2 (en) Substrate for display device and display device including the same
US10276607B2 (en) Display panel, manufacturing method thereof and display device
CN108803173B (zh) 阵列基板及其制造方法、显示装置
US9881942B2 (en) Array substrate, manufacturing method thereof and display device
US9947754B1 (en) Manufacturing method of array substrate and LCD panel
US9711544B2 (en) Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, display device
US10644120B2 (en) Thin film transistor, GOA circuit, display substrate and display device
US9070599B2 (en) Array substrate, manufacturing method thereof and display device
US20160027801A1 (en) Array substrate, manufacturing method thereof and display panel
US10872984B2 (en) Thin film transistor having channel regions, array substrate, manufacturing method thereof and display device comprising the same
CN110098262B (zh) 一种薄膜晶体管、显示面板和显示装置
US10345665B2 (en) Array substrate and method of manufacturing the same, display panel and display device
US7466026B2 (en) Passivation layer assembly on a substrate and display substrate having the same
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
US9207374B2 (en) Color filtering array substrate and the manufacturing method thereof
US10714514B2 (en) Back-channel-etched TFT substrate
CN214068732U (zh) 阵列基板及显示装置
US20240162247A1 (en) Displaying base plate and manufacturing method thereof, and displaying device
US20190088682A1 (en) Array substrate, method for manufacturing the same and display device
US11927858B2 (en) Array substrate and display device
US20200243567A1 (en) Pixel structure and manufacturing method therefor, array substrate, and display device
US20200365576A1 (en) Tft substrate, esd protection circuit and manufacturing method of tft substrate
US20230420462A1 (en) Array substrate, preparation method thereof, display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant