JP4790896B2 - トップゲート型tftを含むアクティブマトリックスデバイスの製造方法および製造装置 - Google Patents
トップゲート型tftを含むアクティブマトリックスデバイスの製造方法および製造装置 Download PDFInfo
- Publication number
- JP4790896B2 JP4790896B2 JP2000156007A JP2000156007A JP4790896B2 JP 4790896 B2 JP4790896 B2 JP 4790896B2 JP 2000156007 A JP2000156007 A JP 2000156007A JP 2000156007 A JP2000156007 A JP 2000156007A JP 4790896 B2 JP4790896 B2 JP 4790896B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- manufacturing
- matrix device
- processing chamber
- top gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000011159 matrix material Substances 0.000 title claims description 40
- 238000000034 method Methods 0.000 claims description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 7
- 239000004973 liquid crystal related substance Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910020068 MgAl Inorganic materials 0.000 claims description 2
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 63
- 239000013626 chemical specie Substances 0.000 description 18
- 235000011194 food seasoning agent Nutrition 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 150000004703 alkoxides Chemical class 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000004876 x-ray fluorescence Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
- C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は、TFTを含むアクティブマトリックスデバイスの製造方法および製造装置に関し、より詳細にはトップゲート型TFTを含んで構成されるアクティブマトリックスデバイスの効率的な製造を可能とする、製造方法および製造装置に関する。
【0002】
【従来の技術】
トップゲート型TFTは、アクティブマトリックス構造を含むデバイス(以下、アクティブマトリックスデバイスという。)において、従来のボトムゲートTFTよりも少ない工程数で製造することができることから、TFTの製造コスト、ひいてはアクティブマトリックスデバイスの製造コストを低減させることを可能とするので、多用されている薄膜トランジスタ構造である。このようなアクティブマトリックス構造を用いるデバイスとしては、液晶ディスプレイや、酸化物または有機材料を用いるエレクトロルミネッセンスディスプレイ(ELディスプレイ)を挙げることができる。
【0003】
従来のトップゲート型TFTの製造においては、コンタクト層を形成するために、通常、ホスフィン(PH3)を用い、Pのドーピングが行われる。このプロセスにおいてはソース電極およびドレイン電極の表面を、PH3を含む気体から発生させたプラズマにより叩くことで、ソース電極およびドレイン電極に対してPをドーピングするものである。このPドーピングされた領域は、Pドーピングの後に行われるa−Si層の成膜の際に掘り起こされて、その領域がn+層を形成する。
【0004】
Pドーピングを行う際には、上述したようにPH3を用い、プラズマを形成することによりPを含む化学種を発生させるため、各処理を行う処理室、多くの場合には真空容器の内壁にPを含む化学種が残留することになる。このように処理室の内壁に残留したPを含む化学種は、Pドーピングの後に行われるa−Si層や、ゲート絶縁膜として用いられるSiNxの成膜時に、a−Si層やゲート絶縁膜内に取り込まれることとなり、TFTのオフ電流を悪化させてしまう。
【0005】
このようなPドーピング工程の影響を排除するため、従来のトップゲート型TFTの製造においては、通常枚葉式のCVD装置を用い、Pドーピングと、a−Si層やゲート絶縁膜の成膜とを、複数の異なった処理室を用いて行い、Pドーピングされた基板をこれらの処理室の間で真空搬送する方法を採用する製造方法が一般に行われている。
【0006】
【発明が解決しようとする課題】
しかしながら、上述したように複数の処理室を用いてトップゲート型TFTを製造すると、処理室間の真空搬送時にソース電極、ドレイン電極の双方の表面に処理室の内壁から放出される、いわゆる脱ガス成分が、a−Si層およびゲート絶縁膜に付着して、TFTの特性を劣化させるという問題がある。
【0007】
また、Pドーピングとa−Si層やゲート絶縁膜の成膜とを、異なる複数の処理室、例えば2つの処理室を用いて行うことにより、上述した不都合を生じさせることなく、トップゲート型TFTの製造を行うことが可能となる。しかしながら、このように2つの処理室を用いることにより、TFTのスループットが低下して、生産性を著しく低下させ、ひいてはトップゲート型TFTを含むアクティブマトリックスデバイスの製造コストを引き上げてしまうという不都合もある。
【0008】
上記の問題点に鑑み、これまで、TFTの特性に悪影響を与えることなく、さらには生産性を向上することができ、トップゲート型TFTを含むアクティブマトリックスデバイスの製造コストを低減することを可能とする、製造方法および製造装置が必要とされている。
【0009】
【課題を解決するための手段】
本発明は、上記課題に鑑みてなされたものであり、本発明の請求項1の発明によれば、トップゲート型TFTを含むアクティブマトリックスデバイスの製造方法であって、該トップゲート型TFTが、CVD用処理室の内壁に酸化物被膜を形成する工程と、ソース電極およびドレイン電極を形成した基板を前記処理室内に配置する工程と、前記ソース電極および前記ドレイン電極にPドーピングする工程と、前記処理室内でa−Si層と、ゲート絶縁膜とを成膜する工程とを含んで形成される、トップゲート型TFTを含むアクティブマトリックスデバイスの製造方法が提供される。本発明においては、前記a−Si層と、ゲート絶縁膜の成膜の後、前記内壁から前記酸化物被膜を除去する工程を含んでいてもよい。本発明においては、前記酸化物被膜はSiOxを含むことが好ましい。本発明においては、前記アクティブマトリックスデバイスが液晶ディスプレイとされていることが好ましい。本発明においては、前記アクティブマトリックスデバイスがエレクトロルミネッセンスディスプレイとされていることが好ましい。
【0010】
また、本発明の請求項6の発明によれば、トップゲート型TFTを製造するためのCVD用処理室を含んでなるトップゲート型TFTを含むアクティブマトリックスデバイスの製造装置であって、該トップゲート型TFTを形成するための前記処理室の内壁には除去可能な酸化物被膜が形成され、Pのドーピングと、a−Si層の成膜と、ゲート絶縁膜の成膜とを前記処理室内で行う、トップゲート型TFTを含むアクティブマトリックスデバイスの製造装置が提供される。本発明においては、前記酸化物被膜は、SiOxを含むことが好ましい。本発明においては、前記アクティブマトリックスデバイスが液晶ディスプレイとされていることが好ましい。本発明においては、前記アクティブマトリックスデバイスがエレクトロルミネッセンスディスプレイとされていることが好ましい。
【0011】
【発明の実施の形態】
以下本発明を、アクティブマトリックスデバイスを液晶ディスプレイとして適用する場合につき、図面をもって詳細に説明する。図面に示した本発明の実施例は、本発明を例示するためのものであり、本発明は実施例に限定されるものではない。
【0012】
図1は、本発明の製造方法により製造される液晶ディスプレイに適用されるアクティブマトリックスデバイスに含まれるa−Siを用いるトップゲート型TFT構造の断面を示した概略図である。図1に示されるように、本発明において製造されるトップゲート型TFTには、ガラス基板1上にガラス基板1側からの入射光を阻止するための遮光層2が設けられており、ガラス基板1および遮光層2を被覆するように絶縁膜3が設けられている。この絶縁膜3のガラス基板1に対向する側の面には、それぞれドレイン電極4と、ソース電極5とが形成されている。さらに図1に示したトップゲート型TFTにおいては、ドレイン電極4と、ソース電極5とを被覆するようにしてa−Si層6が成膜され、さらに例えばSiNxを堆積させることにより成膜されるゲート絶縁膜7がa−Si層6の上層として形成されている。このゲート絶縁膜7の上側には、ゲート電極8が設けられていて、オン・オフ動作を可能とするデバイス構成とされている。本発明においては、上述した各構成要素を形成させるためには、これまで知られているいかなる材料、構成を用いることができる。また、本発明をエレクトロルミネッセンスディスプレイに適用する場合には、上述した構成要素のうち、ガラス基板1に代えていかなる絶縁性の基板であっても用いることができ、不透明な絶縁性の基板を用いる場合には、上述した遮光層2は用いる必要はない。
【0013】
図2には、図1に示したトップゲート型TFTを製造するための本発明において用いられる製造工程のフローチャートを示す。本発明において用いるトップゲート型TFTの製造工程は、ステップ201において遮光層2を設けたガラス基板1上に絶縁膜3を成膜する。さらにステップ202において、ドレイン電極4と、ソース電極5とを形成した後、ステップ203において処理室の内壁に酸化物被膜を形成する。ついでステップ204においてPH3といったP供給源を用いてプラズマを形成して、ドレイン電極4と、ソース電極5とに対してPをドーピングする。このようにPドーピングを行うことにより、この工程の後に行われるa−Siの堆積の際にドレイン電極4と、ソース電極5とに含有されるPから、n+層が形成され、コンタクト層を形成する。
【0014】
上述したドーピング工程の後、本発明において製造されるトップゲート型TFTには、ステップ205においてa−Si層6が成膜され、さらにこれらの構造の上にステップ206においてSiNxを成膜することにより、ゲート絶縁膜7を形成する。その後、必要に応じてステップ207に示すように酸化物被膜の除去を行うが、この酸化物被膜の除去工程の詳細については後述する。さらに、トップゲート型TFTには、その後ステップ208においてゲート電極8が形成される。本発明の製造工程は、図2に示したステップ204と、ステップ205と、ステップ206とを同一の処理室内で行うことを可能とするものである。
【0015】
上述した酸化物被膜は、Pを含有する化学種が後の工程に対して悪影響を与えない程度にしかPを含有する化学種を付着させないので、トップゲート型TFT構造を形成させた後、酸化物被膜を残しておいたまま、図2のプロセスIに示すように、ステップ204に戻って次のトップゲート型TFT構造を形成することが可能である。また、本発明においては図2のプロセスIIに示すように所定の回数だけトップゲート型TFTの製造を行った後、酸化物被膜を除去することなくステップ203へと戻って新たな酸化物被膜を、すでに形成されている酸化物被膜を被覆するようにして成膜し、さらにトップゲート型TFTの製造を行うこともできる。
【0016】
さらに、本発明においては図2のプロセスIIIで示すように、所定の回数だけトップゲート型TFT構造の製造を行った後、製造されるトップゲート型TFTの特性に応じて酸化物被膜を除去することもできる。このような酸化物被膜の除去は、酸化物としてSiOxを用いる場合には、SF6、NF3といった化合物と反応させて行うことができる。また、これ以外の酸化物被膜を用いる場合には、従来知られている例えばドライエッチング方法に用いられる方法を使用して除去することも可能である。酸化物被膜を除去した後には、図2に示すように、ステップ203の酸化物被膜の形成へと戻って、処理室の内壁に酸化物被膜を形成するステップ203から、本発明の製造方法を再度繰返すこともできる。
【0017】
本発明の製造方法におけるトップゲート形TFTの製造においては、上述したようにPドーピングの後に、a−Si層6とゲート絶縁膜7とを、CVDといった方法により成膜する必要が生じる。本発明では、処理室の内壁を酸化物被膜でシーズニングすることにより、上述のようにPを含有する化学種が処理室の内壁に付着しないようにすることで、上述した製造プロセスにおいて、複数の処理室を用いる必要をなくし、トップゲート型TFTを含むアクティブマトリックスデバイスの特性を向上させると共に、生産効率を向上させることを可能とする。
【0018】
上述したようなドーピングを行う際のPを含有する化学種の付着としては、処理室の内壁表面へのPを含有する化学種の吸着およびその後の拡散などを挙げることができる。このためドーピングにより発生するPを含有する化学種を吸着しない、または吸着し難い被膜で処理室内壁をシーズニングすることにより効果的にPを含有する化学種の付着を防止することが可能となる。本発明におけるPを含有する化学種とは、PH3自体を含み、PH3を用いたプラズマ中で発生しうるいかなる化学種をも含むものをいう。
【0019】
本発明においては、上述したシーズニングのために用いることができる被膜として、酸化物被膜が特に好適であることが見出された。このような酸化物被膜としては種々のものを挙げることができ、例えばSiOx、Al2O3、TiO2、Al2(Si2O5)(OH)4、MgAl2O4、TaOx、ZrOx等、CVDといった成膜方法により形成することができる酸化物被膜を挙げることができる。
【0020】
本発明において特に好ましい酸化物被膜としては、具体的にはSiOxを含む被膜を挙げることができる。このようなSiOxを含む被膜は、種々の方法により製造することができ、例えば、Si原子を供給するための化合物と、酸素を供給するための化合物とを混合して、プラズマCVD、熱CVDといった適切な成膜方法を用いて形成することができる。
【0021】
Si原子を供給するための化合物としては、例えばSiH4、SiH3F、SiH2F2、SiH3Cl、Si2H6、Si3H8、SiH3(OCH3)、SiH2(OCH3)2、SiH(OCH3)3、Si(OCH3)4、Si3(OC2H5)、SiH2(OC2H5)2、SiH(OC2H5)3、Si(OC2H5)4を挙げることができる。また、酸素を供給するための化合物としては、N2O、NO2、H2Oを挙げることができるが、これらのものに限定されるわけではなく、従来知られているいかなる化合物でも用いることができる。また、SiOx以外の酸化物被膜を形成する際にも、金属アルコキシドなど、従来知られているいかなる化合物でも用いることができる。
【0022】
表1には、酸化物被膜としてSiOxを用いて、処理室内壁をシーズニングする際の条件を示す。また、Pドーピングを行うと同一の条件のプラズマに晒した場合に、SiOxに含まれるPを含有する化学種に由来するP元素の付着量と、金属被膜に含まれるPを含有する化学種に由来するP元素の付着量とを、ESCA(Electron Spectroscopy for Chemical Analysis)、具体的には蛍光X線分析(XPS)を用いて比較した結果を表2に示す。この際、金属としては各種電極に用いられる代表的な金属であるMoWを用いた。表2中、各実施例は、表1の条件においてそれぞれ得られた結果である。
【0023】
【表1】
【0024】
【表2】
【0025】
表1に示されるように、RF出力が低く、CVD用処理室内の圧力が低い条件2においては、表2の実施例2に示されるように金属に付着するPよりも、SiOxに付着するPが著しく少なくなることが示されている。したがって、処理室の内壁をSiOxで被覆して、Pドーピングを行う際の条件を選択することにより、後の工程においてPを含有する化学種の影響が生じないようにしつつ、単一の処理室内で、Pドーピングと、a−Si層6と、ゲート絶縁膜7とを成膜することが可能となる。
【0026】
図3は、本発明のトップゲート型TFTを含むアクティブマトリックスデバイスの製造装置を、例えば平行平板型のCVD用処理室を用いて構成した場合の断面を示した概略図である。本発明のトップゲート型TFTを含むアクティブマトリックスデバイスの製造装置は、内部を真空としてCVDプロセスを行なうための処理室9と、この処理室9を減圧させるための真空系10と、CVDにより成膜を行うための原料気体を供給するためのガス供給系11と、処理室9内にプラズマを発生させるための高周波電源12とを含んで構成されている。この処理室9の内部には、RF電極13と、対向電極14とが配置されており、対向電極14がアノードとされ、RF電極13がカソードとされている。またRF電極13は、効率よく成膜を行うことができるようにシャワーヘッド13aの形状とされており、対向電極14上に載置されたガラス基板1へと成膜を行う構成とされている。
【0027】
図3に示すように処理室9の内壁には、酸化物被膜15が形成されており、この酸化物被膜15は、Pをドーピングする工程に先立って、ガス供給系11から適切な原料ガスを供給し、例えばプラズマCVDといった方法により形成させることができる。この酸化物被膜15の成膜は、製造工程の初期工程として行うこともできるし、また、可能な場合には、製造工程の所定の工程の間において適宜行うこともできる。上述したようにして予めPのドーピングに先立って処理室9の内壁を酸化物被膜15でシーズニングすることにより、Pのドーピング工程の間に処理室9の内壁へとPを含有する化学種が付着せず、その後に行われるa−SiおよびSiNx被膜の成膜においてPを含有する化学種が悪影響を与える可能性を排除することができる。
【0028】
上述した酸化物被膜15の厚さには特に制限はないが、薄すぎると処理室9の内壁を充分に被覆することができなくなり、Pを含有する化学種の付着を防止する点から、50nm以上、例えば100nm程度の厚さとすることが好ましい。また、本発明の製造装置に用いられる処理室9には、酸化物被膜15の内壁への堆積をより容易に行うため、内壁を加熱するための手段が設けられていてもよい。
【0029】
図4には、本発明の製造方法により製造されるアクティブマトリックスデバイスに含まれるトップゲート型TFTのTFT特性を示す。図4は、横軸をゲート電圧とし、縦軸をソース−ドレイン間に流れる電流Idsとして、TFT特性を示した図である。図4のプロット(a)が、本発明により処理室の内壁をSiOxでシーズニングして得られたトップゲート型TFTのTFT特性である。図4(a)の特性を得る際のSIOxによるシーズニングは、SiH4と、N2Oとを原料ガスとして用い、CVDにより表1の条件2に示す条件で処理室の内壁に成膜を行なって得た。図4に示される(b)のプロットは、比較のため処理室内壁をa−Siでシーズニングすることにより得られたトップゲート型TFTのTFT特性である。図4(a)に示されるように、処理室内壁をSiOxにより被覆した実施例では、良好なオフ特性が得られているが、図4(b)に示された処理室内壁をa−Siによりシーズニングして得られたトップゲート型TFTのTFT特性は、オフ特性が充分ではなく、Pがa−Si層6や、ゲート絶縁膜7へと付着することにより悪影響を与えているのがわかる。
【0030】
図5は、本発明により製造されるアクティブマトリックスデバイスの画素パターンを示した概略上面図である。図5に示したアクティブマトリックスデバイスは、a−Siを用いたTFTアレイ基板16上に、複数の画素電極17が配置されて構成されている。図5においては、ゲート配線18と、信号配線19とにより画素電極17を取り囲む複数のマトリックスが形成されており、その交点にドレイン電極4と、ソース電極5と、ゲート電極8とから、トップゲート型TFTが形成されている。画素電極17は、ITO、ATO、SnO2、IZOなどの透明導電性性材料により形成されている。この画素電極17は、トップゲート型TFTのソース電極5に接続され、信号配線19には、ドレイン電極4が接続されている。図5に示されたアクティブマトリックスデバイスには、蓄積容量Csを与えるためのCs配線20が設けられていてもよい。
【0031】
上述したTFTアレイ基板16を含む本発明により製造されるアクティブマトリックスデバイスは、上述したトップゲート型TFTの製造工程以外の製造工程については、従来知られているいかなる製造方法、製造プロセスを用いることかできる。また、本発明のアクティブマトリックスデバイスは、例えば、液晶ディスプレイや、エレクトロルミネッセンスディスプレイを駆動するために用いることができるが、同様なTFTアレイ基板16を用いて構成されるいかなるアクティブマトリックスデバイスの製造についても、本発明の製造方法および製造装置は好ましく用いることができる。
【0032】
これまで本発明について図面に示した実施例をもって詳細に説明してきたが、本発明は図面に示した実施例に限定されるものではなく、本発明により製造されるトップゲート型TFTのデバイス構成、各要素に用いられる材料、成膜方法については、これまで知られているいかなるものでも、本発明において用いることができることはいうまでもないことである。
【図面の簡単な説明】
【図1】本発明により製造されるアクティブマトリックスデバイスに含まれるトップゲート型TFTの構造を示した断面概略図。
【図2】本発明におけるトップゲート型TFTを含むアクティブマトリックスデバイスの製造工程を示したフローチャート。
【図3】本発明におけるトップゲート型TFTを含むアクティブマトリックスデバイスの製造装置の断面を示した概略図。
【図4】本発明により製造されたアクティブマトリックスデバイスのトップゲート型TFTのTFT特性を示したグラフ図。
【図5】本発明により製造されるトップゲート型TFTを含むアクティブマトリックスデバイスの上面図。
【符号の説明】
1…ガラス基板
2…遮光層
3…絶縁膜
4…ドレイン電極
5…ソース電極
6…a−Si層
7…ゲート絶縁膜
8…ゲート電極
9…処理室
10…真空系
11…ガス供給系
12…高周波電源
13…RF電極
13a…シャワーヘッド
14…対向電極
15…酸化物被膜
16…TFTアレイ基板
17…画素電極
18…ゲート配線
19…信号配線
20…蓄積容量配線
Claims (3)
- トップゲート型TFTを含むアクティブマトリックスデバイスの製造方法であって、該トップゲート型TFTが、
CVD用処理室の内壁に、Al2O3、TiO2、Al2(Si2O5)(OH)4、MgAl2O4、TaOx、ZrOxからなる群から選択される除去可能な酸化物被膜を形成する工程と、
ソース電極およびドレイン電極を形成した基板をCVD用処理室内に配置する工程と、
前記ソース電極および前記ドレイン電極にPドーピングする工程と、
CVD用処理室内でa−Si層と、ゲート絶縁膜とを成膜する工程と、
前記a−Si層と、ゲート絶縁膜の成膜の後、前記内壁から前記酸化物被膜を除去する工程とを含み、
前記ソース電極および前記ドレイン電極にPドーピングするステップおよび前記a−Si層とゲート絶縁膜を形成するステップが、同一の前記CVD用処理室の中で行われ、
前記CVD用処理室の内壁に前記酸化物被膜を形成するステップは、前記ソース電極および前記ドレイン電極へのPドーピングよりも前に行われ、トップゲート型TFTを含むアクティブマトリックスデバイスの製造方法。 - 前記アクティブマトリックスデバイスが液晶ディスプレイである、請求項1に記載のアクティブマトリックスデバイスの製造方法。
- 前記アクティブマトリックスデバイスがエレクトロルミネッセンスディスプレイである、請求項1または2に記載のアクティブマトリックスデバイスの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000156007A JP4790896B2 (ja) | 2000-05-26 | 2000-05-26 | トップゲート型tftを含むアクティブマトリックスデバイスの製造方法および製造装置 |
US09/681,643 US7344927B2 (en) | 2000-05-26 | 2001-05-15 | Method and apparatus for manufacturing active matrix device including top gate type TFT |
TW090112416A TW502312B (en) | 2000-05-26 | 2001-05-23 | Method and apparatus for manufacturing active matrix device including top gate type TFT |
KR10-2001-0028645A KR100470260B1 (ko) | 2000-05-26 | 2001-05-24 | 톱 게이트형 tft를 포함하는 액티브 매트릭스 장치의제조 방법 및 제조 장치 |
CNB011190795A CN1237589C (zh) | 2000-05-26 | 2001-05-25 | 制作包含顶部栅极型tft的有源矩阵器件的方法和装置 |
US11/940,113 US7592275B2 (en) | 2000-05-26 | 2007-11-14 | Method and apparatus for manufacturing active matrix device including top gate type TFT |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000156007A JP4790896B2 (ja) | 2000-05-26 | 2000-05-26 | トップゲート型tftを含むアクティブマトリックスデバイスの製造方法および製造装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001338880A JP2001338880A (ja) | 2001-12-07 |
JP4790896B2 true JP4790896B2 (ja) | 2011-10-12 |
Family
ID=18660855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000156007A Expired - Lifetime JP4790896B2 (ja) | 2000-05-26 | 2000-05-26 | トップゲート型tftを含むアクティブマトリックスデバイスの製造方法および製造装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7344927B2 (ja) |
JP (1) | JP4790896B2 (ja) |
KR (1) | KR100470260B1 (ja) |
CN (1) | CN1237589C (ja) |
TW (1) | TW502312B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6720259B2 (en) * | 2001-10-02 | 2004-04-13 | Genus, Inc. | Passivation method for improved uniformity and repeatability for atomic layer deposition and chemical vapor deposition |
TWI286044B (en) | 2002-02-22 | 2007-08-21 | Semiconductor Energy Lab | Light-emitting device and method of manufacturing the same, and method of operating manufacturing apparatus |
CN1313867C (zh) * | 2002-09-17 | 2007-05-02 | 统宝光电股份有限公司 | 制造薄膜晶体管液晶显示器的绝缘薄膜的组合设备 |
US20060124455A1 (en) * | 2003-06-02 | 2006-06-15 | Yizhou Song | Thin film forming device and thin film forming method |
JP4541864B2 (ja) * | 2004-12-14 | 2010-09-08 | 東京エレクトロン株式会社 | シリコン酸窒化膜の形成方法、形成装置及びプログラム |
US20080216302A1 (en) * | 2007-03-07 | 2008-09-11 | Novellus Systems, Inc. | Methods utilizing organosilicon compounds for manufacturing pre-seasoned components and plasma reaction apparatuses having pre-seasoned components |
US20130064973A1 (en) * | 2011-09-09 | 2013-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chamber Conditioning Method |
US8846509B2 (en) * | 2011-11-15 | 2014-09-30 | Applied Materials, Inc. | Remote radical hydride dopant incorporation for delta doping in silicon |
KR102080484B1 (ko) * | 2013-10-31 | 2020-02-24 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 및 그의 제조방법 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2780419B2 (ja) * | 1990-03-05 | 1998-07-30 | 松下電器産業株式会社 | 不純物の導入装置及びその導入方法 |
US5242530A (en) * | 1991-08-05 | 1993-09-07 | International Business Machines Corporation | Pulsed gas plasma-enhanced chemical vapor deposition of silicon |
JPH05279860A (ja) * | 1992-03-31 | 1993-10-26 | Matsushita Electric Ind Co Ltd | プラズマ処理装置 |
JP2564754B2 (ja) * | 1993-06-07 | 1996-12-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
JP3228644B2 (ja) * | 1993-11-05 | 2001-11-12 | 東京エレクトロン株式会社 | 真空処理装置用素材及びその製造方法 |
DE69424759T2 (de) * | 1993-12-28 | 2001-02-08 | Applied Materials, Inc. | Gasphasenabscheidungsverfahren in einer einzigen Kammer für Dünnfilmtransistoren |
US5798016A (en) * | 1994-03-08 | 1998-08-25 | International Business Machines Corporation | Apparatus for hot wall reactive ion etching using a dielectric or metallic liner with temperature control to achieve process stability |
JPH1012882A (ja) * | 1996-06-20 | 1998-01-16 | Toshiba Corp | 薄膜トランジスタ及びその製造方法 |
US5788778A (en) * | 1996-09-16 | 1998-08-04 | Applied Komatsu Technology, Inc. | Deposition chamber cleaning technique using a high power remote excitation source |
JPH10173195A (ja) * | 1996-12-12 | 1998-06-26 | Nec Corp | 薄膜トランジスタ及びその製造方法 |
JP3376247B2 (ja) * | 1997-05-30 | 2003-02-10 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置 |
US5976900A (en) * | 1997-12-08 | 1999-11-02 | Cypress Semiconductor Corp. | Method of reducing impurity contamination in semiconductor process chambers |
GB9726511D0 (en) * | 1997-12-13 | 1998-02-11 | Philips Electronics Nv | Thin film transistors and electronic devices comprising such |
JP3674282B2 (ja) * | 1997-12-25 | 2005-07-20 | 日立化成工業株式会社 | プラズマ発生装置、そのチャンバー内壁保護部材及びその製造法、チャンバー内壁の保護方法並びにプラズマ処理方法 |
US6071573A (en) * | 1997-12-30 | 2000-06-06 | Lam Research Corporation | Process for precoating plasma CVD reactors |
US6066519A (en) * | 1998-04-16 | 2000-05-23 | Advanced Micro Devices, Inc. | Semiconductor device having an outgassed oxide layer and fabrication thereof |
KR100355713B1 (ko) * | 1999-05-28 | 2002-10-12 | 삼성전자 주식회사 | 탑 게이트 방식 티에프티 엘시디 및 제조방법 |
US6613442B2 (en) * | 2000-12-29 | 2003-09-02 | Lam Research Corporation | Boron nitride/yttria composite components of semiconductor processing equipment and method of manufacturing thereof |
-
2000
- 2000-05-26 JP JP2000156007A patent/JP4790896B2/ja not_active Expired - Lifetime
-
2001
- 2001-05-15 US US09/681,643 patent/US7344927B2/en not_active Expired - Lifetime
- 2001-05-23 TW TW090112416A patent/TW502312B/zh not_active IP Right Cessation
- 2001-05-24 KR KR10-2001-0028645A patent/KR100470260B1/ko active IP Right Grant
- 2001-05-25 CN CNB011190795A patent/CN1237589C/zh not_active Expired - Lifetime
-
2007
- 2007-11-14 US US11/940,113 patent/US7592275B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1237589C (zh) | 2006-01-18 |
JP2001338880A (ja) | 2001-12-07 |
US7344927B2 (en) | 2008-03-18 |
US7592275B2 (en) | 2009-09-22 |
KR100470260B1 (ko) | 2005-02-07 |
TW502312B (en) | 2002-09-11 |
CN1330397A (zh) | 2002-01-09 |
US20020016026A1 (en) | 2002-02-07 |
KR20010107720A (ko) | 2001-12-07 |
US20080230007A1 (en) | 2008-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7592275B2 (en) | Method and apparatus for manufacturing active matrix device including top gate type TFT | |
TWI415267B (zh) | 製造具有蝕刻終止層之金屬氧化物薄膜電晶體陣列的製程 | |
JP4018625B2 (ja) | 薄膜トランジスタのための多段階cvd法 | |
US20140091280A1 (en) | Array substrate and manufacturing method thereof, display device | |
US7514374B2 (en) | Method for manufacturing flat substrates | |
JP2007134706A (ja) | 薄膜トランジスタ用シングルチャンバcvdプロセス | |
WO2019085045A1 (zh) | 一种oled阳极的制备方法及oled显示装置的制备方法 | |
US7674662B2 (en) | Process for making thin film field effect transistors using zinc oxide | |
US20090029498A1 (en) | Manufacturing method of display device | |
JP6869253B2 (ja) | マスクパターン、マスク、およびマスクの製造方法 | |
US8986794B2 (en) | Vapor deposition apparatus and method of manufacturing organic light-emitting display apparatus | |
CN1901169A (zh) | 制造薄膜晶体管基板的方法 | |
US9397223B2 (en) | Oxide thin film transistor with a metal oxide etch barrier layer, method of manufacturing the same and display device | |
CN108336024B (zh) | 薄膜晶体管的制作方法、显示基板的制作方法及显示器件 | |
JP2008293957A (ja) | 有機発光装置の製造方法 | |
JP3471082B2 (ja) | Cvd装置の反応室のコーティング方法 | |
KR101239108B1 (ko) | 폴리 실리콘막의 제조 방법 및 이를 포함하는 박막 트랜지스터의 제조 방법 | |
JPH0661198A (ja) | 薄膜素子の製造方法 | |
US20220392769A1 (en) | Method for forming electrode | |
CN106952827A (zh) | 薄膜晶体管及其制造方法、显示面板 | |
JP2002333845A (ja) | 表示パネル用基板、その製造方法およびそれに用いる薄膜形成装置 | |
KR20020091313A (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
KR100805390B1 (ko) | 챔버의 증착 방법 | |
JP2002190604A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置とエレクトロルミネッセンス表示装置 | |
KR100727607B1 (ko) | 유기전계 발광소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20000526 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20010329 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20010403 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20020624 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060404 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061004 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110721 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4790896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |