JP4790896B2 - トップゲート型ｔｆｔを含むアクティブマトリックスデバイスの製造方法および製造装置 - Google Patents
トップゲート型ｔｆｔを含むアクティブマトリックスデバイスの製造方法および製造装置 Download PDFInfo
- Publication number
- JP4790896B2 JP4790896B2 JP2000156007A JP2000156007A JP4790896B2 JP 4790896 B2 JP4790896 B2 JP 4790896B2 JP 2000156007 A JP2000156007 A JP 2000156007A JP 2000156007 A JP2000156007 A JP 2000156007A JP 4790896 B2 JP4790896 B2 JP 4790896B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- manufacturing
- matrix device
- processing chamber
- top gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 239000011159 matrix material Substances 0.000 title claims description 40
- 238000000034 method Methods 0.000 claims description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 7
- 239000004973 liquid crystal related substance Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910020068 MgAl Inorganic materials 0.000 claims description 2
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 63
- 239000013626 chemical specie Substances 0.000 description 18
- 235000011194 food seasoning agent Nutrition 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 150000004703 alkoxides Chemical class 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000004876 x-ray fluorescence Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
- C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＴＦＴを含むアクティブマトリックスデバイスの製造方法および製造装置に関し、より詳細にはトップゲート型ＴＦＴを含んで構成されるアクティブマトリックスデバイスの効率的な製造を可能とする、製造方法および製造装置に関する。
【０００２】
【従来の技術】
トップゲート型ＴＦＴは、アクティブマトリックス構造を含むデバイス（以下、アクティブマトリックスデバイスという。）において、従来のボトムゲートＴＦＴよりも少ない工程数で製造することができることから、ＴＦＴの製造コスト、ひいてはアクティブマトリックスデバイスの製造コストを低減させることを可能とするので、多用されている薄膜トランジスタ構造である。このようなアクティブマトリックス構造を用いるデバイスとしては、液晶ディスプレイや、酸化物または有機材料を用いるエレクトロルミネッセンスディスプレイ（ＥＬディスプレイ）を挙げることができる。
【０００３】
従来のトップゲート型ＴＦＴの製造においては、コンタクト層を形成するために、通常、ホスフィン（ＰＨ３）を用い、Ｐのドーピングが行われる。このプロセスにおいてはソース電極およびドレイン電極の表面を、ＰＨ３を含む気体から発生させたプラズマにより叩くことで、ソース電極およびドレイン電極に対してＰをドーピングするものである。このＰドーピングされた領域は、Ｐドーピングの後に行われるａ−Ｓｉ層の成膜の際に掘り起こされて、その領域がｎ＋層を形成する。
【０００４】
Ｐドーピングを行う際には、上述したようにＰＨ３を用い、プラズマを形成することによりＰを含む化学種を発生させるため、各処理を行う処理室、多くの場合には真空容器の内壁にＰを含む化学種が残留することになる。このように処理室の内壁に残留したＰを含む化学種は、Ｐドーピングの後に行われるａ−Ｓｉ層や、ゲート絶縁膜として用いられるＳｉＮｘの成膜時に、ａ−Ｓｉ層やゲート絶縁膜内に取り込まれることとなり、ＴＦＴのオフ電流を悪化させてしまう。
【０００５】
このようなＰドーピング工程の影響を排除するため、従来のトップゲート型ＴＦＴの製造においては、通常枚葉式のＣＶＤ装置を用い、Ｐドーピングと、ａ−Ｓｉ層やゲート絶縁膜の成膜とを、複数の異なった処理室を用いて行い、Ｐドーピングされた基板をこれらの処理室の間で真空搬送する方法を採用する製造方法が一般に行われている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述したように複数の処理室を用いてトップゲート型ＴＦＴを製造すると、処理室間の真空搬送時にソース電極、ドレイン電極の双方の表面に処理室の内壁から放出される、いわゆる脱ガス成分が、ａ−Ｓｉ層およびゲート絶縁膜に付着して、ＴＦＴの特性を劣化させるという問題がある。
【０００７】
また、Ｐドーピングとａ−Ｓｉ層やゲート絶縁膜の成膜とを、異なる複数の処理室、例えば２つの処理室を用いて行うことにより、上述した不都合を生じさせることなく、トップゲート型ＴＦＴの製造を行うことが可能となる。しかしながら、このように２つの処理室を用いることにより、ＴＦＴのスループットが低下して、生産性を著しく低下させ、ひいてはトップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造コストを引き上げてしまうという不都合もある。
【０００８】
上記の問題点に鑑み、これまで、ＴＦＴの特性に悪影響を与えることなく、さらには生産性を向上することができ、トップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造コストを低減することを可能とする、製造方法および製造装置が必要とされている。
【０００９】
【課題を解決するための手段】
本発明は、上記課題に鑑みてなされたものであり、本発明の請求項１の発明によれば、トップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造方法であって、該トップゲート型ＴＦＴが、ＣＶＤ用処理室の内壁に酸化物被膜を形成する工程と、ソース電極およびドレイン電極を形成した基板を前記処理室内に配置する工程と、前記ソース電極および前記ドレイン電極にＰドーピングする工程と、前記処理室内でａ−Ｓｉ層と、ゲート絶縁膜とを成膜する工程とを含んで形成される、トップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造方法が提供される。本発明においては、前記ａ−Ｓｉ層と、ゲート絶縁膜の成膜の後、前記内壁から前記酸化物被膜を除去する工程を含んでいてもよい。本発明においては、前記酸化物被膜はＳｉＯｘを含むことが好ましい。本発明においては、前記アクティブマトリックスデバイスが液晶ディスプレイとされていることが好ましい。本発明においては、前記アクティブマトリックスデバイスがエレクトロルミネッセンスディスプレイとされていることが好ましい。
【００１０】
また、本発明の請求項６の発明によれば、トップゲート型ＴＦＴを製造するためのＣＶＤ用処理室を含んでなるトップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造装置であって、該トップゲート型ＴＦＴを形成するための前記処理室の内壁には除去可能な酸化物被膜が形成され、Ｐのドーピングと、ａ−Ｓｉ層の成膜と、ゲート絶縁膜の成膜とを前記処理室内で行う、トップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造装置が提供される。本発明においては、前記酸化物被膜は、ＳｉＯｘを含むことが好ましい。本発明においては、前記アクティブマトリックスデバイスが液晶ディスプレイとされていることが好ましい。本発明においては、前記アクティブマトリックスデバイスがエレクトロルミネッセンスディスプレイとされていることが好ましい。
【００１１】
【発明の実施の形態】
以下本発明を、アクティブマトリックスデバイスを液晶ディスプレイとして適用する場合につき、図面をもって詳細に説明する。図面に示した本発明の実施例は、本発明を例示するためのものであり、本発明は実施例に限定されるものではない。
【００１２】
図１は、本発明の製造方法により製造される液晶ディスプレイに適用されるアクティブマトリックスデバイスに含まれるａ−Ｓｉを用いるトップゲート型ＴＦＴ構造の断面を示した概略図である。図１に示されるように、本発明において製造されるトップゲート型ＴＦＴには、ガラス基板１上にガラス基板１側からの入射光を阻止するための遮光層２が設けられており、ガラス基板１および遮光層２を被覆するように絶縁膜３が設けられている。この絶縁膜３のガラス基板１に対向する側の面には、それぞれドレイン電極４と、ソース電極５とが形成されている。さらに図１に示したトップゲート型ＴＦＴにおいては、ドレイン電極４と、ソース電極５とを被覆するようにしてａ−Ｓｉ層６が成膜され、さらに例えばＳｉＮｘを堆積させることにより成膜されるゲート絶縁膜７がａ−Ｓｉ層６の上層として形成されている。このゲート絶縁膜７の上側には、ゲート電極８が設けられていて、オン・オフ動作を可能とするデバイス構成とされている。本発明においては、上述した各構成要素を形成させるためには、これまで知られているいかなる材料、構成を用いることができる。また、本発明をエレクトロルミネッセンスディスプレイに適用する場合には、上述した構成要素のうち、ガラス基板１に代えていかなる絶縁性の基板であっても用いることができ、不透明な絶縁性の基板を用いる場合には、上述した遮光層２は用いる必要はない。
【００１３】
図２には、図１に示したトップゲート型ＴＦＴを製造するための本発明において用いられる製造工程のフローチャートを示す。本発明において用いるトップゲート型ＴＦＴの製造工程は、ステップ２０１において遮光層２を設けたガラス基板１上に絶縁膜３を成膜する。さらにステップ２０２において、ドレイン電極４と、ソース電極５とを形成した後、ステップ２０３において処理室の内壁に酸化物被膜を形成する。ついでステップ２０４においてＰＨ３といったＰ供給源を用いてプラズマを形成して、ドレイン電極４と、ソース電極５とに対してＰをドーピングする。このようにＰドーピングを行うことにより、この工程の後に行われるａ−Ｓｉの堆積の際にドレイン電極４と、ソース電極５とに含有されるＰから、ｎ＋層が形成され、コンタクト層を形成する。
【００１４】
上述したドーピング工程の後、本発明において製造されるトップゲート型ＴＦＴには、ステップ２０５においてａ−Ｓｉ層６が成膜され、さらにこれらの構造の上にステップ２０６においてＳｉＮｘを成膜することにより、ゲート絶縁膜７を形成する。その後、必要に応じてステップ２０７に示すように酸化物被膜の除去を行うが、この酸化物被膜の除去工程の詳細については後述する。さらに、トップゲート型ＴＦＴには、その後ステップ２０８においてゲート電極８が形成される。本発明の製造工程は、図２に示したステップ２０４と、ステップ２０５と、ステップ２０６とを同一の処理室内で行うことを可能とするものである。
【００１５】
上述した酸化物被膜は、Ｐを含有する化学種が後の工程に対して悪影響を与えない程度にしかＰを含有する化学種を付着させないので、トップゲート型ＴＦＴ構造を形成させた後、酸化物被膜を残しておいたまま、図２のプロセスＩに示すように、ステップ２０４に戻って次のトップゲート型ＴＦＴ構造を形成することが可能である。また、本発明においては図２のプロセスＩＩに示すように所定の回数だけトップゲート型ＴＦＴの製造を行った後、酸化物被膜を除去することなくステップ２０３へと戻って新たな酸化物被膜を、すでに形成されている酸化物被膜を被覆するようにして成膜し、さらにトップゲート型ＴＦＴの製造を行うこともできる。
【００１６】
さらに、本発明においては図２のプロセスＩＩＩで示すように、所定の回数だけトップゲート型ＴＦＴ構造の製造を行った後、製造されるトップゲート型ＴＦＴの特性に応じて酸化物被膜を除去することもできる。このような酸化物被膜の除去は、酸化物としてＳｉＯｘを用いる場合には、ＳＦ６、ＮＦ３といった化合物と反応させて行うことができる。また、これ以外の酸化物被膜を用いる場合には、従来知られている例えばドライエッチング方法に用いられる方法を使用して除去することも可能である。酸化物被膜を除去した後には、図２に示すように、ステップ２０３の酸化物被膜の形成へと戻って、処理室の内壁に酸化物被膜を形成するステップ２０３から、本発明の製造方法を再度繰返すこともできる。
【００１７】
本発明の製造方法におけるトップゲート形ＴＦＴの製造においては、上述したようにＰドーピングの後に、ａ−Ｓｉ層６とゲート絶縁膜７とを、ＣＶＤといった方法により成膜する必要が生じる。本発明では、処理室の内壁を酸化物被膜でシーズニングすることにより、上述のようにＰを含有する化学種が処理室の内壁に付着しないようにすることで、上述した製造プロセスにおいて、複数の処理室を用いる必要をなくし、トップゲート型ＴＦＴを含むアクティブマトリックスデバイスの特性を向上させると共に、生産効率を向上させることを可能とする。
【００１８】
上述したようなドーピングを行う際のＰを含有する化学種の付着としては、処理室の内壁表面へのＰを含有する化学種の吸着およびその後の拡散などを挙げることができる。このためドーピングにより発生するＰを含有する化学種を吸着しない、または吸着し難い被膜で処理室内壁をシーズニングすることにより効果的にＰを含有する化学種の付着を防止することが可能となる。本発明におけるＰを含有する化学種とは、ＰＨ３自体を含み、ＰＨ３を用いたプラズマ中で発生しうるいかなる化学種をも含むものをいう。
【００１９】
本発明においては、上述したシーズニングのために用いることができる被膜として、酸化物被膜が特に好適であることが見出された。このような酸化物被膜としては種々のものを挙げることができ、例えばＳｉＯｘ、Ａｌ２Ｏ３、ＴｉＯ２、Ａｌ２（Ｓｉ２Ｏ５）（ＯＨ）４、ＭｇＡｌ２Ｏ４、ＴａＯｘ、ＺｒＯｘ等、ＣＶＤといった成膜方法により形成することができる酸化物被膜を挙げることができる。
【００２０】
本発明において特に好ましい酸化物被膜としては、具体的にはＳｉＯｘを含む被膜を挙げることができる。このようなＳｉＯｘを含む被膜は、種々の方法により製造することができ、例えば、Ｓｉ原子を供給するための化合物と、酸素を供給するための化合物とを混合して、プラズマＣＶＤ、熱ＣＶＤといった適切な成膜方法を用いて形成することができる。
【００２１】
Ｓｉ原子を供給するための化合物としては、例えばＳｉＨ４、ＳｉＨ３Ｆ、ＳｉＨ２Ｆ２、ＳｉＨ３Ｃｌ、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８、ＳｉＨ３（ＯＣＨ３）、ＳｉＨ２（ＯＣＨ３）２、ＳｉＨ（ＯＣＨ３）３、Ｓｉ（ＯＣＨ３）４、Ｓｉ３（ＯＣ２Ｈ５）、ＳｉＨ２（ＯＣ２Ｈ５）２、ＳｉＨ（ＯＣ２Ｈ５）３、Ｓｉ（ＯＣ２Ｈ５）４を挙げることができる。また、酸素を供給するための化合物としては、Ｎ２Ｏ、ＮＯ２、Ｈ２Ｏを挙げることができるが、これらのものに限定されるわけではなく、従来知られているいかなる化合物でも用いることができる。また、ＳｉＯｘ以外の酸化物被膜を形成する際にも、金属アルコキシドなど、従来知られているいかなる化合物でも用いることができる。
【００２２】
表１には、酸化物被膜としてＳｉＯｘを用いて、処理室内壁をシーズニングする際の条件を示す。また、Ｐドーピングを行うと同一の条件のプラズマに晒した場合に、ＳｉＯｘに含まれるＰを含有する化学種に由来するＰ元素の付着量と、金属被膜に含まれるＰを含有する化学種に由来するＰ元素の付着量とを、ＥＳＣＡ(Electron Spectroscopy for Chemical Analysis)、具体的には蛍光Ｘ線分析（ＸＰＳ）を用いて比較した結果を表２に示す。この際、金属としては各種電極に用いられる代表的な金属であるＭｏＷを用いた。表２中、各実施例は、表１の条件においてそれぞれ得られた結果である。
【００２３】
【表１】
【００２４】
【表２】
【００２５】
表１に示されるように、ＲＦ出力が低く、ＣＶＤ用処理室内の圧力が低い条件２においては、表２の実施例２に示されるように金属に付着するＰよりも、ＳｉＯｘに付着するＰが著しく少なくなることが示されている。したがって、処理室の内壁をＳｉＯｘで被覆して、Ｐドーピングを行う際の条件を選択することにより、後の工程においてＰを含有する化学種の影響が生じないようにしつつ、単一の処理室内で、Ｐドーピングと、ａ−Ｓｉ層６と、ゲート絶縁膜７とを成膜することが可能となる。
【００２６】
図３は、本発明のトップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造装置を、例えば平行平板型のＣＶＤ用処理室を用いて構成した場合の断面を示した概略図である。本発明のトップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造装置は、内部を真空としてＣＶＤプロセスを行なうための処理室９と、この処理室９を減圧させるための真空系１０と、ＣＶＤにより成膜を行うための原料気体を供給するためのガス供給系１１と、処理室９内にプラズマを発生させるための高周波電源１２とを含んで構成されている。この処理室９の内部には、ＲＦ電極１３と、対向電極１４とが配置されており、対向電極１４がアノードとされ、ＲＦ電極１３がカソードとされている。またＲＦ電極１３は、効率よく成膜を行うことができるようにシャワーヘッド１３ａの形状とされており、対向電極１４上に載置されたガラス基板１へと成膜を行う構成とされている。
【００２７】
図３に示すように処理室９の内壁には、酸化物被膜１５が形成されており、この酸化物被膜１５は、Ｐをドーピングする工程に先立って、ガス供給系１１から適切な原料ガスを供給し、例えばプラズマＣＶＤといった方法により形成させることができる。この酸化物被膜１５の成膜は、製造工程の初期工程として行うこともできるし、また、可能な場合には、製造工程の所定の工程の間において適宜行うこともできる。上述したようにして予めＰのドーピングに先立って処理室９の内壁を酸化物被膜１５でシーズニングすることにより、Ｐのドーピング工程の間に処理室９の内壁へとＰを含有する化学種が付着せず、その後に行われるａ−ＳｉおよびＳｉＮｘ被膜の成膜においてＰを含有する化学種が悪影響を与える可能性を排除することができる。
【００２８】
上述した酸化物被膜１５の厚さには特に制限はないが、薄すぎると処理室９の内壁を充分に被覆することができなくなり、Ｐを含有する化学種の付着を防止する点から、５０ｎｍ以上、例えば１００ｎｍ程度の厚さとすることが好ましい。また、本発明の製造装置に用いられる処理室９には、酸化物被膜１５の内壁への堆積をより容易に行うため、内壁を加熱するための手段が設けられていてもよい。
【００２９】
図４には、本発明の製造方法により製造されるアクティブマトリックスデバイスに含まれるトップゲート型ＴＦＴのＴＦＴ特性を示す。図４は、横軸をゲート電圧とし、縦軸をソース−ドレイン間に流れる電流Ｉｄｓとして、ＴＦＴ特性を示した図である。図４のプロット（ａ）が、本発明により処理室の内壁をＳｉＯｘでシーズニングして得られたトップゲート型ＴＦＴのＴＦＴ特性である。図４（ａ）の特性を得る際のＳＩＯｘによるシーズニングは、ＳｉＨ４と、Ｎ２Ｏとを原料ガスとして用い、ＣＶＤにより表１の条件２に示す条件で処理室の内壁に成膜を行なって得た。図４に示される（ｂ）のプロットは、比較のため処理室内壁をａ−Ｓｉでシーズニングすることにより得られたトップゲート型ＴＦＴのＴＦＴ特性である。図４（ａ）に示されるように、処理室内壁をＳｉＯｘにより被覆した実施例では、良好なオフ特性が得られているが、図４（ｂ）に示された処理室内壁をａ−Ｓｉによりシーズニングして得られたトップゲート型ＴＦＴのＴＦＴ特性は、オフ特性が充分ではなく、Ｐがａ−Ｓｉ層６や、ゲート絶縁膜７へと付着することにより悪影響を与えているのがわかる。
【００３０】
図５は、本発明により製造されるアクティブマトリックスデバイスの画素パターンを示した概略上面図である。図５に示したアクティブマトリックスデバイスは、ａ−Ｓｉを用いたＴＦＴアレイ基板１６上に、複数の画素電極１７が配置されて構成されている。図５においては、ゲート配線１８と、信号配線１９とにより画素電極１７を取り囲む複数のマトリックスが形成されており、その交点にドレイン電極４と、ソース電極５と、ゲート電極８とから、トップゲート型ＴＦＴが形成されている。画素電極１７は、ＩＴＯ、ＡＴＯ、ＳｎＯ２、ＩＺＯなどの透明導電性性材料により形成されている。この画素電極１７は、トップゲート型ＴＦＴのソース電極５に接続され、信号配線１９には、ドレイン電極４が接続されている。図５に示されたアクティブマトリックスデバイスには、蓄積容量Ｃｓを与えるためのＣｓ配線２０が設けられていてもよい。
【００３１】
上述したＴＦＴアレイ基板１６を含む本発明により製造されるアクティブマトリックスデバイスは、上述したトップゲート型ＴＦＴの製造工程以外の製造工程については、従来知られているいかなる製造方法、製造プロセスを用いることかできる。また、本発明のアクティブマトリックスデバイスは、例えば、液晶ディスプレイや、エレクトロルミネッセンスディスプレイを駆動するために用いることができるが、同様なＴＦＴアレイ基板１６を用いて構成されるいかなるアクティブマトリックスデバイスの製造についても、本発明の製造方法および製造装置は好ましく用いることができる。
【００３２】
これまで本発明について図面に示した実施例をもって詳細に説明してきたが、本発明は図面に示した実施例に限定されるものではなく、本発明により製造されるトップゲート型ＴＦＴのデバイス構成、各要素に用いられる材料、成膜方法については、これまで知られているいかなるものでも、本発明において用いることができることはいうまでもないことである。
【図面の簡単な説明】
【図１】本発明により製造されるアクティブマトリックスデバイスに含まれるトップゲート型ＴＦＴの構造を示した断面概略図。
【図２】本発明におけるトップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造工程を示したフローチャート。
【図３】本発明におけるトップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造装置の断面を示した概略図。
【図４】本発明により製造されたアクティブマトリックスデバイスのトップゲート型ＴＦＴのＴＦＴ特性を示したグラフ図。
【図５】本発明により製造されるトップゲート型ＴＦＴを含むアクティブマトリックスデバイスの上面図。
【符号の説明】
１…ガラス基板
２…遮光層
３…絶縁膜
４…ドレイン電極
５…ソース電極
６…ａ−Ｓｉ層
７…ゲート絶縁膜
８…ゲート電極
９…処理室
１０…真空系
１１…ガス供給系
１２…高周波電源
１３…ＲＦ電極
１３ａ…シャワーヘッド
１４…対向電極
１５…酸化物被膜
１６…ＴＦＴアレイ基板
１７…画素電極
１８…ゲート配線
１９…信号配線
２０…蓄積容量配線
【発明の属する技術分野】
本発明は、ＴＦＴを含むアクティブマトリックスデバイスの製造方法および製造装置に関し、より詳細にはトップゲート型ＴＦＴを含んで構成されるアクティブマトリックスデバイスの効率的な製造を可能とする、製造方法および製造装置に関する。
【０００２】
【従来の技術】
トップゲート型ＴＦＴは、アクティブマトリックス構造を含むデバイス（以下、アクティブマトリックスデバイスという。）において、従来のボトムゲートＴＦＴよりも少ない工程数で製造することができることから、ＴＦＴの製造コスト、ひいてはアクティブマトリックスデバイスの製造コストを低減させることを可能とするので、多用されている薄膜トランジスタ構造である。このようなアクティブマトリックス構造を用いるデバイスとしては、液晶ディスプレイや、酸化物または有機材料を用いるエレクトロルミネッセンスディスプレイ（ＥＬディスプレイ）を挙げることができる。
【０００３】
従来のトップゲート型ＴＦＴの製造においては、コンタクト層を形成するために、通常、ホスフィン（ＰＨ３）を用い、Ｐのドーピングが行われる。このプロセスにおいてはソース電極およびドレイン電極の表面を、ＰＨ３を含む気体から発生させたプラズマにより叩くことで、ソース電極およびドレイン電極に対してＰをドーピングするものである。このＰドーピングされた領域は、Ｐドーピングの後に行われるａ−Ｓｉ層の成膜の際に掘り起こされて、その領域がｎ＋層を形成する。
【０００４】
Ｐドーピングを行う際には、上述したようにＰＨ３を用い、プラズマを形成することによりＰを含む化学種を発生させるため、各処理を行う処理室、多くの場合には真空容器の内壁にＰを含む化学種が残留することになる。このように処理室の内壁に残留したＰを含む化学種は、Ｐドーピングの後に行われるａ−Ｓｉ層や、ゲート絶縁膜として用いられるＳｉＮｘの成膜時に、ａ−Ｓｉ層やゲート絶縁膜内に取り込まれることとなり、ＴＦＴのオフ電流を悪化させてしまう。
【０００５】
このようなＰドーピング工程の影響を排除するため、従来のトップゲート型ＴＦＴの製造においては、通常枚葉式のＣＶＤ装置を用い、Ｐドーピングと、ａ−Ｓｉ層やゲート絶縁膜の成膜とを、複数の異なった処理室を用いて行い、Ｐドーピングされた基板をこれらの処理室の間で真空搬送する方法を採用する製造方法が一般に行われている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上述したように複数の処理室を用いてトップゲート型ＴＦＴを製造すると、処理室間の真空搬送時にソース電極、ドレイン電極の双方の表面に処理室の内壁から放出される、いわゆる脱ガス成分が、ａ−Ｓｉ層およびゲート絶縁膜に付着して、ＴＦＴの特性を劣化させるという問題がある。
【０００７】
また、Ｐドーピングとａ−Ｓｉ層やゲート絶縁膜の成膜とを、異なる複数の処理室、例えば２つの処理室を用いて行うことにより、上述した不都合を生じさせることなく、トップゲート型ＴＦＴの製造を行うことが可能となる。しかしながら、このように２つの処理室を用いることにより、ＴＦＴのスループットが低下して、生産性を著しく低下させ、ひいてはトップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造コストを引き上げてしまうという不都合もある。
【０００８】
上記の問題点に鑑み、これまで、ＴＦＴの特性に悪影響を与えることなく、さらには生産性を向上することができ、トップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造コストを低減することを可能とする、製造方法および製造装置が必要とされている。
【０００９】
【課題を解決するための手段】
本発明は、上記課題に鑑みてなされたものであり、本発明の請求項１の発明によれば、トップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造方法であって、該トップゲート型ＴＦＴが、ＣＶＤ用処理室の内壁に酸化物被膜を形成する工程と、ソース電極およびドレイン電極を形成した基板を前記処理室内に配置する工程と、前記ソース電極および前記ドレイン電極にＰドーピングする工程と、前記処理室内でａ−Ｓｉ層と、ゲート絶縁膜とを成膜する工程とを含んで形成される、トップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造方法が提供される。本発明においては、前記ａ−Ｓｉ層と、ゲート絶縁膜の成膜の後、前記内壁から前記酸化物被膜を除去する工程を含んでいてもよい。本発明においては、前記酸化物被膜はＳｉＯｘを含むことが好ましい。本発明においては、前記アクティブマトリックスデバイスが液晶ディスプレイとされていることが好ましい。本発明においては、前記アクティブマトリックスデバイスがエレクトロルミネッセンスディスプレイとされていることが好ましい。
【００１０】
また、本発明の請求項６の発明によれば、トップゲート型ＴＦＴを製造するためのＣＶＤ用処理室を含んでなるトップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造装置であって、該トップゲート型ＴＦＴを形成するための前記処理室の内壁には除去可能な酸化物被膜が形成され、Ｐのドーピングと、ａ−Ｓｉ層の成膜と、ゲート絶縁膜の成膜とを前記処理室内で行う、トップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造装置が提供される。本発明においては、前記酸化物被膜は、ＳｉＯｘを含むことが好ましい。本発明においては、前記アクティブマトリックスデバイスが液晶ディスプレイとされていることが好ましい。本発明においては、前記アクティブマトリックスデバイスがエレクトロルミネッセンスディスプレイとされていることが好ましい。
【００１１】
【発明の実施の形態】
以下本発明を、アクティブマトリックスデバイスを液晶ディスプレイとして適用する場合につき、図面をもって詳細に説明する。図面に示した本発明の実施例は、本発明を例示するためのものであり、本発明は実施例に限定されるものではない。
【００１２】
図１は、本発明の製造方法により製造される液晶ディスプレイに適用されるアクティブマトリックスデバイスに含まれるａ−Ｓｉを用いるトップゲート型ＴＦＴ構造の断面を示した概略図である。図１に示されるように、本発明において製造されるトップゲート型ＴＦＴには、ガラス基板１上にガラス基板１側からの入射光を阻止するための遮光層２が設けられており、ガラス基板１および遮光層２を被覆するように絶縁膜３が設けられている。この絶縁膜３のガラス基板１に対向する側の面には、それぞれドレイン電極４と、ソース電極５とが形成されている。さらに図１に示したトップゲート型ＴＦＴにおいては、ドレイン電極４と、ソース電極５とを被覆するようにしてａ−Ｓｉ層６が成膜され、さらに例えばＳｉＮｘを堆積させることにより成膜されるゲート絶縁膜７がａ−Ｓｉ層６の上層として形成されている。このゲート絶縁膜７の上側には、ゲート電極８が設けられていて、オン・オフ動作を可能とするデバイス構成とされている。本発明においては、上述した各構成要素を形成させるためには、これまで知られているいかなる材料、構成を用いることができる。また、本発明をエレクトロルミネッセンスディスプレイに適用する場合には、上述した構成要素のうち、ガラス基板１に代えていかなる絶縁性の基板であっても用いることができ、不透明な絶縁性の基板を用いる場合には、上述した遮光層２は用いる必要はない。
【００１３】
図２には、図１に示したトップゲート型ＴＦＴを製造するための本発明において用いられる製造工程のフローチャートを示す。本発明において用いるトップゲート型ＴＦＴの製造工程は、ステップ２０１において遮光層２を設けたガラス基板１上に絶縁膜３を成膜する。さらにステップ２０２において、ドレイン電極４と、ソース電極５とを形成した後、ステップ２０３において処理室の内壁に酸化物被膜を形成する。ついでステップ２０４においてＰＨ３といったＰ供給源を用いてプラズマを形成して、ドレイン電極４と、ソース電極５とに対してＰをドーピングする。このようにＰドーピングを行うことにより、この工程の後に行われるａ−Ｓｉの堆積の際にドレイン電極４と、ソース電極５とに含有されるＰから、ｎ＋層が形成され、コンタクト層を形成する。
【００１４】
上述したドーピング工程の後、本発明において製造されるトップゲート型ＴＦＴには、ステップ２０５においてａ−Ｓｉ層６が成膜され、さらにこれらの構造の上にステップ２０６においてＳｉＮｘを成膜することにより、ゲート絶縁膜７を形成する。その後、必要に応じてステップ２０７に示すように酸化物被膜の除去を行うが、この酸化物被膜の除去工程の詳細については後述する。さらに、トップゲート型ＴＦＴには、その後ステップ２０８においてゲート電極８が形成される。本発明の製造工程は、図２に示したステップ２０４と、ステップ２０５と、ステップ２０６とを同一の処理室内で行うことを可能とするものである。
【００１５】
上述した酸化物被膜は、Ｐを含有する化学種が後の工程に対して悪影響を与えない程度にしかＰを含有する化学種を付着させないので、トップゲート型ＴＦＴ構造を形成させた後、酸化物被膜を残しておいたまま、図２のプロセスＩに示すように、ステップ２０４に戻って次のトップゲート型ＴＦＴ構造を形成することが可能である。また、本発明においては図２のプロセスＩＩに示すように所定の回数だけトップゲート型ＴＦＴの製造を行った後、酸化物被膜を除去することなくステップ２０３へと戻って新たな酸化物被膜を、すでに形成されている酸化物被膜を被覆するようにして成膜し、さらにトップゲート型ＴＦＴの製造を行うこともできる。
【００１６】
さらに、本発明においては図２のプロセスＩＩＩで示すように、所定の回数だけトップゲート型ＴＦＴ構造の製造を行った後、製造されるトップゲート型ＴＦＴの特性に応じて酸化物被膜を除去することもできる。このような酸化物被膜の除去は、酸化物としてＳｉＯｘを用いる場合には、ＳＦ６、ＮＦ３といった化合物と反応させて行うことができる。また、これ以外の酸化物被膜を用いる場合には、従来知られている例えばドライエッチング方法に用いられる方法を使用して除去することも可能である。酸化物被膜を除去した後には、図２に示すように、ステップ２０３の酸化物被膜の形成へと戻って、処理室の内壁に酸化物被膜を形成するステップ２０３から、本発明の製造方法を再度繰返すこともできる。
【００１７】
本発明の製造方法におけるトップゲート形ＴＦＴの製造においては、上述したようにＰドーピングの後に、ａ−Ｓｉ層６とゲート絶縁膜７とを、ＣＶＤといった方法により成膜する必要が生じる。本発明では、処理室の内壁を酸化物被膜でシーズニングすることにより、上述のようにＰを含有する化学種が処理室の内壁に付着しないようにすることで、上述した製造プロセスにおいて、複数の処理室を用いる必要をなくし、トップゲート型ＴＦＴを含むアクティブマトリックスデバイスの特性を向上させると共に、生産効率を向上させることを可能とする。
【００１８】
上述したようなドーピングを行う際のＰを含有する化学種の付着としては、処理室の内壁表面へのＰを含有する化学種の吸着およびその後の拡散などを挙げることができる。このためドーピングにより発生するＰを含有する化学種を吸着しない、または吸着し難い被膜で処理室内壁をシーズニングすることにより効果的にＰを含有する化学種の付着を防止することが可能となる。本発明におけるＰを含有する化学種とは、ＰＨ３自体を含み、ＰＨ３を用いたプラズマ中で発生しうるいかなる化学種をも含むものをいう。
【００１９】
本発明においては、上述したシーズニングのために用いることができる被膜として、酸化物被膜が特に好適であることが見出された。このような酸化物被膜としては種々のものを挙げることができ、例えばＳｉＯｘ、Ａｌ２Ｏ３、ＴｉＯ２、Ａｌ２（Ｓｉ２Ｏ５）（ＯＨ）４、ＭｇＡｌ２Ｏ４、ＴａＯｘ、ＺｒＯｘ等、ＣＶＤといった成膜方法により形成することができる酸化物被膜を挙げることができる。
【００２０】
本発明において特に好ましい酸化物被膜としては、具体的にはＳｉＯｘを含む被膜を挙げることができる。このようなＳｉＯｘを含む被膜は、種々の方法により製造することができ、例えば、Ｓｉ原子を供給するための化合物と、酸素を供給するための化合物とを混合して、プラズマＣＶＤ、熱ＣＶＤといった適切な成膜方法を用いて形成することができる。
【００２１】
Ｓｉ原子を供給するための化合物としては、例えばＳｉＨ４、ＳｉＨ３Ｆ、ＳｉＨ２Ｆ２、ＳｉＨ３Ｃｌ、Ｓｉ２Ｈ６、Ｓｉ３Ｈ８、ＳｉＨ３（ＯＣＨ３）、ＳｉＨ２（ＯＣＨ３）２、ＳｉＨ（ＯＣＨ３）３、Ｓｉ（ＯＣＨ３）４、Ｓｉ３（ＯＣ２Ｈ５）、ＳｉＨ２（ＯＣ２Ｈ５）２、ＳｉＨ（ＯＣ２Ｈ５）３、Ｓｉ（ＯＣ２Ｈ５）４を挙げることができる。また、酸素を供給するための化合物としては、Ｎ２Ｏ、ＮＯ２、Ｈ２Ｏを挙げることができるが、これらのものに限定されるわけではなく、従来知られているいかなる化合物でも用いることができる。また、ＳｉＯｘ以外の酸化物被膜を形成する際にも、金属アルコキシドなど、従来知られているいかなる化合物でも用いることができる。
【００２２】
表１には、酸化物被膜としてＳｉＯｘを用いて、処理室内壁をシーズニングする際の条件を示す。また、Ｐドーピングを行うと同一の条件のプラズマに晒した場合に、ＳｉＯｘに含まれるＰを含有する化学種に由来するＰ元素の付着量と、金属被膜に含まれるＰを含有する化学種に由来するＰ元素の付着量とを、ＥＳＣＡ(Electron Spectroscopy for Chemical Analysis)、具体的には蛍光Ｘ線分析（ＸＰＳ）を用いて比較した結果を表２に示す。この際、金属としては各種電極に用いられる代表的な金属であるＭｏＷを用いた。表２中、各実施例は、表１の条件においてそれぞれ得られた結果である。
【００２３】
【表１】
【表２】
表１に示されるように、ＲＦ出力が低く、ＣＶＤ用処理室内の圧力が低い条件２においては、表２の実施例２に示されるように金属に付着するＰよりも、ＳｉＯｘに付着するＰが著しく少なくなることが示されている。したがって、処理室の内壁をＳｉＯｘで被覆して、Ｐドーピングを行う際の条件を選択することにより、後の工程においてＰを含有する化学種の影響が生じないようにしつつ、単一の処理室内で、Ｐドーピングと、ａ−Ｓｉ層６と、ゲート絶縁膜７とを成膜することが可能となる。
【００２６】
図３は、本発明のトップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造装置を、例えば平行平板型のＣＶＤ用処理室を用いて構成した場合の断面を示した概略図である。本発明のトップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造装置は、内部を真空としてＣＶＤプロセスを行なうための処理室９と、この処理室９を減圧させるための真空系１０と、ＣＶＤにより成膜を行うための原料気体を供給するためのガス供給系１１と、処理室９内にプラズマを発生させるための高周波電源１２とを含んで構成されている。この処理室９の内部には、ＲＦ電極１３と、対向電極１４とが配置されており、対向電極１４がアノードとされ、ＲＦ電極１３がカソードとされている。またＲＦ電極１３は、効率よく成膜を行うことができるようにシャワーヘッド１３ａの形状とされており、対向電極１４上に載置されたガラス基板１へと成膜を行う構成とされている。
【００２７】
図３に示すように処理室９の内壁には、酸化物被膜１５が形成されており、この酸化物被膜１５は、Ｐをドーピングする工程に先立って、ガス供給系１１から適切な原料ガスを供給し、例えばプラズマＣＶＤといった方法により形成させることができる。この酸化物被膜１５の成膜は、製造工程の初期工程として行うこともできるし、また、可能な場合には、製造工程の所定の工程の間において適宜行うこともできる。上述したようにして予めＰのドーピングに先立って処理室９の内壁を酸化物被膜１５でシーズニングすることにより、Ｐのドーピング工程の間に処理室９の内壁へとＰを含有する化学種が付着せず、その後に行われるａ−ＳｉおよびＳｉＮｘ被膜の成膜においてＰを含有する化学種が悪影響を与える可能性を排除することができる。
【００２８】
上述した酸化物被膜１５の厚さには特に制限はないが、薄すぎると処理室９の内壁を充分に被覆することができなくなり、Ｐを含有する化学種の付着を防止する点から、５０ｎｍ以上、例えば１００ｎｍ程度の厚さとすることが好ましい。また、本発明の製造装置に用いられる処理室９には、酸化物被膜１５の内壁への堆積をより容易に行うため、内壁を加熱するための手段が設けられていてもよい。
【００２９】
図４には、本発明の製造方法により製造されるアクティブマトリックスデバイスに含まれるトップゲート型ＴＦＴのＴＦＴ特性を示す。図４は、横軸をゲート電圧とし、縦軸をソース−ドレイン間に流れる電流Ｉｄｓとして、ＴＦＴ特性を示した図である。図４のプロット（ａ）が、本発明により処理室の内壁をＳｉＯｘでシーズニングして得られたトップゲート型ＴＦＴのＴＦＴ特性である。図４（ａ）の特性を得る際のＳＩＯｘによるシーズニングは、ＳｉＨ４と、Ｎ２Ｏとを原料ガスとして用い、ＣＶＤにより表１の条件２に示す条件で処理室の内壁に成膜を行なって得た。図４に示される（ｂ）のプロットは、比較のため処理室内壁をａ−Ｓｉでシーズニングすることにより得られたトップゲート型ＴＦＴのＴＦＴ特性である。図４（ａ）に示されるように、処理室内壁をＳｉＯｘにより被覆した実施例では、良好なオフ特性が得られているが、図４（ｂ）に示された処理室内壁をａ−Ｓｉによりシーズニングして得られたトップゲート型ＴＦＴのＴＦＴ特性は、オフ特性が充分ではなく、Ｐがａ−Ｓｉ層６や、ゲート絶縁膜７へと付着することにより悪影響を与えているのがわかる。
【００３０】
図５は、本発明により製造されるアクティブマトリックスデバイスの画素パターンを示した概略上面図である。図５に示したアクティブマトリックスデバイスは、ａ−Ｓｉを用いたＴＦＴアレイ基板１６上に、複数の画素電極１７が配置されて構成されている。図５においては、ゲート配線１８と、信号配線１９とにより画素電極１７を取り囲む複数のマトリックスが形成されており、その交点にドレイン電極４と、ソース電極５と、ゲート電極８とから、トップゲート型ＴＦＴが形成されている。画素電極１７は、ＩＴＯ、ＡＴＯ、ＳｎＯ２、ＩＺＯなどの透明導電性性材料により形成されている。この画素電極１７は、トップゲート型ＴＦＴのソース電極５に接続され、信号配線１９には、ドレイン電極４が接続されている。図５に示されたアクティブマトリックスデバイスには、蓄積容量Ｃｓを与えるためのＣｓ配線２０が設けられていてもよい。
【００３１】
上述したＴＦＴアレイ基板１６を含む本発明により製造されるアクティブマトリックスデバイスは、上述したトップゲート型ＴＦＴの製造工程以外の製造工程については、従来知られているいかなる製造方法、製造プロセスを用いることかできる。また、本発明のアクティブマトリックスデバイスは、例えば、液晶ディスプレイや、エレクトロルミネッセンスディスプレイを駆動するために用いることができるが、同様なＴＦＴアレイ基板１６を用いて構成されるいかなるアクティブマトリックスデバイスの製造についても、本発明の製造方法および製造装置は好ましく用いることができる。
【００３２】
これまで本発明について図面に示した実施例をもって詳細に説明してきたが、本発明は図面に示した実施例に限定されるものではなく、本発明により製造されるトップゲート型ＴＦＴのデバイス構成、各要素に用いられる材料、成膜方法については、これまで知られているいかなるものでも、本発明において用いることができることはいうまでもないことである。
【図面の簡単な説明】
【図１】本発明により製造されるアクティブマトリックスデバイスに含まれるトップゲート型ＴＦＴの構造を示した断面概略図。
【図２】本発明におけるトップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造工程を示したフローチャート。
【図３】本発明におけるトップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造装置の断面を示した概略図。
【図４】本発明により製造されたアクティブマトリックスデバイスのトップゲート型ＴＦＴのＴＦＴ特性を示したグラフ図。
【図５】本発明により製造されるトップゲート型ＴＦＴを含むアクティブマトリックスデバイスの上面図。
【符号の説明】
１…ガラス基板
２…遮光層
３…絶縁膜
４…ドレイン電極
５…ソース電極
６…ａ−Ｓｉ層
７…ゲート絶縁膜
８…ゲート電極
９…処理室
１０…真空系
１１…ガス供給系
１２…高周波電源
１３…ＲＦ電極
１３ａ…シャワーヘッド
１４…対向電極
１５…酸化物被膜
１６…ＴＦＴアレイ基板
１７…画素電極
１８…ゲート配線
１９…信号配線
２０…蓄積容量配線
Claims (3)
- トップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造方法であって、該トップゲート型ＴＦＴが、
ＣＶＤ用処理室の内壁に、Ａｌ２Ｏ３、ＴｉＯ２、Ａｌ２（Ｓｉ２Ｏ５）（ＯＨ）４、ＭｇＡｌ２Ｏ４、ＴａＯｘ、ＺｒＯｘからなる群から選択される除去可能な酸化物被膜を形成する工程と、
ソース電極およびドレイン電極を形成した基板をＣＶＤ用処理室内に配置する工程と、
前記ソース電極および前記ドレイン電極にＰドーピングする工程と、
ＣＶＤ用処理室内でａ−Ｓｉ層と、ゲート絶縁膜とを成膜する工程と、
前記ａ−Ｓｉ層と、ゲート絶縁膜の成膜の後、前記内壁から前記酸化物被膜を除去する工程とを含み、
前記ソース電極および前記ドレイン電極にＰドーピングするステップおよび前記ａ−Ｓｉ層とゲート絶縁膜を形成するステップが、同一の前記ＣＶＤ用処理室の中で行われ、
前記ＣＶＤ用処理室の内壁に前記酸化物被膜を形成するステップは、前記ソース電極および前記ドレイン電極へのＰドーピングよりも前に行われ、トップゲート型ＴＦＴを含むアクティブマトリックスデバイスの製造方法。 - 前記アクティブマトリックスデバイスが液晶ディスプレイである、請求項１に記載のアクティブマトリックスデバイスの製造方法。
- 前記アクティブマトリックスデバイスがエレクトロルミネッセンスディスプレイである、請求項１または２に記載のアクティブマトリックスデバイスの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000156007A JP4790896B2 (ja) | 2000-05-26 | 2000-05-26 | トップゲート型ｔｆｔを含むアクティブマトリックスデバイスの製造方法および製造装置 |
| US09/681,643 US7344927B2 (en) | 2000-05-26 | 2001-05-15 | Method and apparatus for manufacturing active matrix device including top gate type TFT |
| TW090112416A TW502312B (en) | 2000-05-26 | 2001-05-23 | Method and apparatus for manufacturing active matrix device including top gate type TFT |
| KR10-2001-0028645A KR100470260B1 (ko) | 2000-05-26 | 2001-05-24 | 톱 게이트형 ｔｆｔ를 포함하는 액티브 매트릭스 장치의제조 방법 및 제조 장치 |
| CNB011190795A CN1237589C (zh) | 2000-05-26 | 2001-05-25 | 制作包含顶部栅极型tft的有源矩阵器件的方法和装置 |
| US11/940,113 US7592275B2 (en) | 2000-05-26 | 2007-11-14 | Method and apparatus for manufacturing active matrix device including top gate type TFT |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000156007A JP4790896B2 (ja) | 2000-05-26 | 2000-05-26 | トップゲート型ｔｆｔを含むアクティブマトリックスデバイスの製造方法および製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001338880A JP2001338880A (ja) | 2001-12-07 |
| JP4790896B2 true JP4790896B2 (ja) | 2011-10-12 |
Family
ID=18660855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000156007A Expired - Lifetime JP4790896B2 (ja) | 2000-05-26 | 2000-05-26 | トップゲート型ｔｆｔを含むアクティブマトリックスデバイスの製造方法および製造装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7344927B2 (ja) |
| JP (1) | JP4790896B2 (ja) |
| KR (1) | KR100470260B1 (ja) |
| CN (1) | CN1237589C (ja) |
| TW (1) | TW502312B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6720259B2 (en) * | 2001-10-02 | 2004-04-13 | Genus, Inc. | Passivation method for improved uniformity and repeatability for atomic layer deposition and chemical vapor deposition |
| TWI285515B (en) * | 2002-02-22 | 2007-08-11 | Semiconductor Energy Lab | Light-emitting device and method of manufacturing the same, and method of operating manufacturing apparatus |
| CN1313867C (zh) * | 2002-09-17 | 2007-05-02 | 统宝光电股份有限公司 | 制造薄膜晶体管液晶显示器的绝缘薄膜的组合设备 |
| WO2004108979A1 (ja) * | 2003-06-02 | 2004-12-16 | Shincron Co., Ltd. | 薄膜形成装置及び薄膜形成方法 |
| JP4541864B2 (ja) * | 2004-12-14 | 2010-09-08 | 東京エレクトロン株式会社 | シリコン酸窒化膜の形成方法、形成装置及びプログラム |
| US20080216302A1 (en) * | 2007-03-07 | 2008-09-11 | Novellus Systems, Inc. | Methods utilizing organosilicon compounds for manufacturing pre-seasoned components and plasma reaction apparatuses having pre-seasoned components |
| US20130064973A1 (en) * | 2011-09-09 | 2013-03-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chamber Conditioning Method |
| US8846509B2 (en) * | 2011-11-15 | 2014-09-30 | Applied Materials, Inc. | Remote radical hydride dopant incorporation for delta doping in silicon |
| KR102080484B1 (ko) * | 2013-10-31 | 2020-02-24 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 및 그의 제조방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2780419B2 (ja) * | 1990-03-05 | 1998-07-30 | 松下電器産業株式会社 | 不純物の導入装置及びその導入方法 |
| US5242530A (en) * | 1991-08-05 | 1993-09-07 | International Business Machines Corporation | Pulsed gas plasma-enhanced chemical vapor deposition of silicon |
| JPH05279860A (ja) * | 1992-03-31 | 1993-10-26 | Matsushita Electric Ind Co Ltd | プラズマ処理装置 |
| JP2564754B2 (ja) * | 1993-06-07 | 1996-12-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
| JP3228644B2 (ja) * | 1993-11-05 | 2001-11-12 | 東京エレクトロン株式会社 | 真空処理装置用素材及びその製造方法 |
| EP0661731B1 (en) * | 1993-12-28 | 2000-05-31 | Applied Materials, Inc. | A single chamber CVD process for thin film transistors |
| US5798016A (en) * | 1994-03-08 | 1998-08-25 | International Business Machines Corporation | Apparatus for hot wall reactive ion etching using a dielectric or metallic liner with temperature control to achieve process stability |
| JPH1012882A (ja) * | 1996-06-20 | 1998-01-16 | Toshiba Corp | 薄膜トランジスタ及びその製造方法 |
| US5788778A (en) * | 1996-09-16 | 1998-08-04 | Applied Komatsu Technology, Inc. | Deposition chamber cleaning technique using a high power remote excitation source |
| JPH10173195A (ja) * | 1996-12-12 | 1998-06-26 | Nec Corp | 薄膜トランジスタ及びその製造方法 |
| JP3376247B2 (ja) * | 1997-05-30 | 2003-02-10 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置 |
| US5976900A (en) * | 1997-12-08 | 1999-11-02 | Cypress Semiconductor Corp. | Method of reducing impurity contamination in semiconductor process chambers |
| GB9726511D0 (en) * | 1997-12-13 | 1998-02-11 | Philips Electronics Nv | Thin film transistors and electronic devices comprising such |
| JP3674282B2 (ja) * | 1997-12-25 | 2005-07-20 | 日立化成工業株式会社 | プラズマ発生装置、そのチャンバー内壁保護部材及びその製造法、チャンバー内壁の保護方法並びにプラズマ処理方法 |
| US6071573A (en) * | 1997-12-30 | 2000-06-06 | Lam Research Corporation | Process for precoating plasma CVD reactors |
| US6066519A (en) * | 1998-04-16 | 2000-05-23 | Advanced Micro Devices, Inc. | Semiconductor device having an outgassed oxide layer and fabrication thereof |
| KR100355713B1 (ko) * | 1999-05-28 | 2002-10-12 | 삼성전자 주식회사 | 탑 게이트 방식 티에프티 엘시디 및 제조방법 |
| US6613442B2 (en) * | 2000-12-29 | 2003-09-02 | Lam Research Corporation | Boron nitride/yttria composite components of semiconductor processing equipment and method of manufacturing thereof |
-
2000
- 2000-05-26 JP JP2000156007A patent/JP4790896B2/ja not_active Expired - Lifetime
-
2001
- 2001-05-15 US US09/681,643 patent/US7344927B2/en not_active Expired - Lifetime
- 2001-05-23 TW TW090112416A patent/TW502312B/zh not_active IP Right Cessation
- 2001-05-24 KR KR10-2001-0028645A patent/KR100470260B1/ko active IP Right Grant
- 2001-05-25 CN CNB011190795A patent/CN1237589C/zh not_active Expired - Lifetime
-
2007
- 2007-11-14 US US11/940,113 patent/US7592275B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW502312B (en) | 2002-09-11 |
| KR20010107720A (ko) | 2001-12-07 |
| JP2001338880A (ja) | 2001-12-07 |
| KR100470260B1 (ko) | 2005-02-07 |
| US20020016026A1 (en) | 2002-02-07 |
| CN1237589C (zh) | 2006-01-18 |
| US20080230007A1 (en) | 2008-09-25 |
| CN1330397A (zh) | 2002-01-09 |
| US7344927B2 (en) | 2008-03-18 |
| US7592275B2 (en) | 2009-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7592275B2 (en) | Method and apparatus for manufacturing active matrix device including top gate type TFT | |
| TWI415267B (zh) | 製造具有蝕刻終止層之金屬氧化物薄膜電晶體陣列的製程 | |
| US9024288B2 (en) | Array substrate and manufacturing method thereof, display device | |
| US7514374B2 (en) | Method for manufacturing flat substrates | |
| JP2007134706A (ja) | 薄膜トランジスタ用シングルチャンバｃｖｄプロセス | |
| WO2019085045A1 (zh) | 一种oled阳极的制备方法及oled显示装置的制备方法 | |
| US7674662B2 (en) | Process for making thin film field effect transistors using zinc oxide | |
| US20090029498A1 (en) | Manufacturing method of display device | |
| JP2004165682A (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| JP6869253B2 (ja) | マスクパターン、マスク、およびマスクの製造方法 | |
| US8986794B2 (en) | Vapor deposition apparatus and method of manufacturing organic light-emitting display apparatus | |
| CN1901169A (zh) | 制造薄膜晶体管基板的方法 | |
| US9397223B2 (en) | Oxide thin film transistor with a metal oxide etch barrier layer, method of manufacturing the same and display device | |
| CN108336024B (zh) | 薄膜晶体管的制作方法、显示基板的制作方法及显示器件 | |
| JP3471082B2 (ja) | Ｃｖｄ装置の反応室のコーティング方法 | |
| KR101239108B1 (ko) | 폴리 실리콘막의 제조 방법 및 이를 포함하는 박막 트랜지스터의 제조 방법 | |
| JPH0661198A (ja) | 薄膜素子の製造方法 | |
| KR20080105740A (ko) | 박막 트랜지스터의 제조방법 | |
| CN106952827A (zh) | 薄膜晶体管及其制造方法、显示面板 | |
| KR20020091313A (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| JP2005166800A (ja) | プラズマ処理装置及びその処理方法 | |
| KR100805390B1 (ko) | 챔버의 증착 방법 | |
| JP2002190604A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置とエレクトロルミネッセンス表示装置 | |
| KR100727607B1 (ko) | 유기전계 발광소자의 제조방법 | |
| JP5861203B2 (ja) | 金属化合物層の製造方法とその製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20000526 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20010329 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20010403 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20020624 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060404 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061004 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110721 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4790896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |