CN101568999A - 半导体装置及其制造方法 - Google Patents

Abstract

一种具有多层布线的半导体装置，该多层布线具有在绝缘膜中的预定区域形成的铜布线膜、衬层膜和高熔点金属膜。铜布线膜是多晶，构成多晶的晶粒中占据单位布线表面的40％以上面积的晶粒在基板厚度方向上向(111)方位取向，并具有与贵金属衬层膜的结晶匹配性。在高熔点金属膜是Ti，贵金属衬层膜是钌膜时，高熔点金属的钛固溶在钌中成为贵金属衬层，形成兼具抗铜扩散性和铜结晶匹配性的铜布线。

Description

半导体装置及其制造方法

技术领域

本发明涉及一种具有多层布线构造的半导体装置，尤其涉及具有含有以铜为主要成分的槽布线(镶嵌布线)的多层布线构造的半导体装置及其制造方法。

背景技术

在硅半导体集成电路(LSI)中，以往导电材料广泛使用铝(Al)或铝合金。并且，伴随LSI的制造方法的细微化发展，为了降低布线中的布线电阻和实现高可靠性，导电材料开始使用铜(Cu)。铜容易扩散到氧化硅膜中，所以铜布线的侧面和底面采用防止铜扩散的导电性抗渗金属膜，在铜布线的上表面使用绝缘性抗渗膜。抗渗金属膜使用Ta、Ti、它们的氮化物、它们的层叠膜等。在形成铜布线时采用下述方法，预先通过干式蚀刻在绝缘膜内部形成布线槽(镶嵌槽)，通过溅射法等向槽中沉积抗渗金属。然后，通过溅射法在抗渗金属上形成铜层，把该铜层作为基底层，通过电镀法将铜埋入槽内(以下称为以往的铜布线技术)。然后，通过CMP(化学机械研磨法：Chemicalmechanical polishing)技术去除剩余的抗渗金属和铜，从而形成铜布线。

但是，在铜布线中，作为抗渗金属膜，Ta膜或Ta/TaN层叠膜已经得到实际应用，但铜基底层(111)与Ta(110)抗渗金属膜的晶格不匹配性为22％，该值比较大，由于因Cu/Ta界面的结晶缺陷形成的电子散射，导致铜的比电阻上升，这种问题随着布线的细微化更加明显。

并且，近年来，布线尺寸的细微化发展到100nm以下的尺寸，在通过溅射法形成铜基底层的方法中，形成于槽侧壁的铜膜的侧部有效区域不够，该问题使得在埋入铜时很难防止空隙的产生。另外，在细微的槽和通孔中，需要形成比较薄的铜基底层，但是薄薄地形成的铜膜具有容易凝聚的问题，因此一直在研究不需在抗渗金属上形成铜基底层即可进行电镀的直接电镀法。为了实现不使用这种铜基底层的直接电镀法，需要保持比较低的所谓抗渗金属层的电阻率并进行均匀性良好的电镀的技术。另外，在直接电镀法中，由于抗渗金属表面直接暴露于大气或电镀液中，所以抗渗金属需要比较强的抗氧化性。因此，正在研究Ru等的贵金属材料，这种材料与以往使用的Ta和Ti以及其氮化物等相比，电阻率低，抗氧化性强。关于向该贵金属膜上直接电镀的方法，日本特开2006-120870号公报(专利文献1)公开了下述方法，在绝缘膜内形成有布线用凹部的基板表面上，形成在布线材料成膜用的电镀液中不溶的导电膜，把所述导电膜作为基底膜，在该导电膜的表面，通过电镀法将布线材料埋入所述布线用凹部并成膜。其中，在电镀液中不溶的导电膜包含钯、铑或钌中的任一种。另一方面，关于以往的铜布线技术使用贵金属衬层膜的方法，日本特开2002-075994号公报(专利文献2)公开了使用Ru或其氧化物作为抗渗金属的技术。在日本特开2004-031866号公报(专利文献3)公开的技术中，为了防止铜的扩散和改善与铜的密着性，使用Ru或其氮化物的层叠膜作为抗渗金属。

发明内容

但是，通过不需在抗渗金属上形成铜基底层即可进行电镀的直接电镀法形成布线的方法，存在以下问题。

一般，电镀铜膜以基底铜膜的(111)取向性为基础而生长，所以具有在铜布线中容易获取(111)取向性、该取向性使抗铜迁移性提高的优点。但是，在不使用铜基底层即进行电镀生长的情况下，存在铜的(111)取向性相比使用铜基底层时下降的问题，期待开发提高铜的(111)取向性的技术。

本申请的发明者们发现，在使用铜基底层来提高Cu(111)取向性时，多伴随有铜的异常微粒生长，并伴随有铜的粒径偏差增加。即，粒径的偏差导致铜布线的可靠性的偏差，进而产生可靠性的劣化。因此，期待铜粒径的偏差(标准偏差)能够保持得比较低且提高取向性的布线形成方法。尤其期待与铜基底层(111)的结晶匹配性比较高的衬层膜。

在使用钌等贵金属膜作为衬层膜时，由于钌等贵金属膜不具有铜抗渗性，所以需要使用与具有抗渗性的非晶型高熔点金属的层叠构造。该情况时，存在钌等贵金属膜的结晶性进一步下降的问题，在这种层叠构造上通过电镀法生长的铜膜存在(111)取向性进一步下降、布线的可靠性劣化的问题。

并且，本发明者等发现结晶性下降的钌等贵金属膜存在利用CMP法时研磨速度明显减小的问题。因此，在使用钌等贵金属膜的直接电镀法中，在通过镶嵌法形成布线时，如何提高钌等贵金属膜的取向性、并获得足够的研磨速度成为问题。

此外，为了使铜的布线可靠性不劣化，虽然希望将Cu(111)取向性保持在某种程度，但并不明确，在使用钌等贵金属膜的直接电镀法中所需要的Cu(111)取向率尚未明确。

在以往的铜布线技术中，为了以低电阻与下层布线连接，通过溅射法去除通孔的底部的抗渗金属，实现不通过抗渗金属与通孔连接。但是，本申请的发明者等发现，如果在不使用铜基底层的直接电镀法中适用该方法，则产生在电镀过程中通孔下方的铜析出的问题。因此，在使用钌等贵金属膜的直接电镀法中，存在不能同时实现低电阻和通孔连接的问题。

本发明是鉴于这种问题而提出，其目的在于提供一种具有由高可靠性的布线膜构成的多层布线的半导体装置，该布线膜能够提高镶嵌布线等的多层布线构造中的布线膜的铜的取向性，降低粒径分布的偏差。

本发明涉及的一种半导体装置是具有多层布线的半导体装置，该多层布线具有：在半导体基板的上方形成的绝缘膜；在该绝缘膜中的预定区域形成且以铜为主要成分的布线膜；和与该布线膜接触的衬层膜，所述布线膜构成多层布线的至少一层，所述半导体装置的特征在于，所述以铜为主要成分的布线膜是含有在基板厚度方向上向(111)方位取向的晶粒的多晶膜，并且所述衬层膜由在常温常压下具有抗氧化性的贵金属膜构成，且以使最密堆积排列面成为表面的方式取向。

本发明涉及的其他半导体装置是具有多层布线的半导体装置，该多层布线具有：在半导体基板的上方形成的绝缘膜；在该绝缘膜中的预定区域形成且以铜为主要成分的布线膜；和与该布线膜接触的衬层膜，所述布线膜构成多层布线的至少一层，所述半导体装置的特征在于，所述以铜为主要成分的布线膜是多晶，构成多晶的晶粒中、占据单位布线表面的40％以上面积的晶粒在基板厚度方向上向(111)方位取向，而且晶粒尺寸的标准偏差是0.5μm以下，所述衬层膜由在常温常压下具有抗氧化性的贵金属膜构成，且以使最密堆积排列面成为表面的方式取向。

并且，优选的是，在所述衬层膜和所述绝缘膜之间形成有高熔点金属膜。

另外，优选的是，在以使最密堆积排列面成为表面方式取向的贵金属膜所构成的所述衬层膜与所述高熔点金属膜的层叠构造中，至少在该界面区域的所述贵金属中形成有所述高熔点金属膜的固溶层。

另外，优选的是，在所述多层布线的通孔底部，所述衬层膜由在常温常压下具有抗氧化性的贵金属膜形成，除了通孔底部之外，在所述衬层膜与所述绝缘膜之间形成有高熔点金属膜。

另外，所述衬层膜例如是以使最密堆积排列面成为表面的方式取向的Ru膜。

另外，所述衬层膜例如在其内部含有的杂质碳的量在100ppm以下。

另外，所述衬层膜例如含有从包括Al、Pt、Pd、Ag及Ni的组中选择的至少一种作为添加成分。

另一方面，所述高熔点金属膜含有从包括Ta、Ti、W、Ru、Si、Mn、Zr及Hf的组中选择的至少一种作为主要成分。

优选所述高熔点金属膜的主要成分固溶于所述衬层膜的至少一部分。另外，优选的是，所述高熔点金属膜的主要成分固溶于所述衬层膜的整个面，进一步向以铜为主要成分的布线膜扩散。

并且，优选所述高熔点金属膜含有氮。另外，所述高熔点金属膜例如是非晶。

本发明涉及的一种半导体装置的制造方法的特征在于，包括以下工序：在半导体基板的上方形成的绝缘膜中的预定区域形成用于形成布线的槽及/或通孔；在形成有所述槽及/或通孔的绝缘膜上形成高熔点金属膜；在2mTorr以下的氛围中，通过溅射法在所述高熔点金属膜上形成贵金属膜；以及在所述贵金属膜上形成以铜为主要成分的膜。

该情况下，在形成所述以铜为主要成分的膜的步骤中，可以通过包括电镀法的工序形成所述以铜为主要成分的膜。

并且，优选的是，所述贵金属膜以使最密堆积排列面成为表面的方式取向。

另外，优选的是，所述贵金属膜是以使最密堆积排列面成为表面的方式取向的Ru膜。

另外，所述贵金属膜例如含有从包括Al、Pt、Pd、Ag及Ni的组中选择的至少一种作为添加成分。

另一方面，优选的是，所述高熔点金属膜含有从包括Ta、Ti、W、Ru、Si、Mn、Zr及Hf的组中选择的至少一种作为主要成分。

另外，优选所述高熔点金属膜含有氮。

另外，优选所述高熔点金属膜是非晶。

另外，优选的是，在形成所述高熔点金属后，通过溅射法选择性地仅去除所述通孔的底部的高熔点金属，之后形成贵金属膜。

根据本发明，布线膜以铜为主要成分，布线膜的铜的(111)取向性比较高，晶粒尺寸分布的偏差比较小，由此能够抑制铜的迁移，延长寿命，减小性能偏差。因此，能够获得具有寿命长、布线性能的偏差比较小、可靠性比较高的铜布线膜的半导体装置。

附图说明

图1是表示在非晶TaN膜上形成的普通钌膜(低取向钌膜)与通过低压溅射形成的高取向钌膜的XRD波谱的坐标图。

图2是表示在Ru衬层膜上通过直接电镀形成的铜膜与通过现有技术在基底上形成的膜的EBSD分析结果的图。

图3是表示在Ru衬层膜上通过直接电镀形成的铜膜与通过现有技术在基底上形成的膜的晶粒尺寸分布的图。

图4是表示本发明的第1实施方式的半导体装置的层叠布线构造的剖视图。

图5是表示本发明的第1实施方式的半导体装置的制造方法的一个工序的剖视图。

图6是表示该制造方法中的图5的后继工序的剖视图。

图7是表示该制造方法中的图6的后继工序的剖视图。

图8是表示该制造方法中的图7的后继工序的剖视图。

图9A是表示本发明的第1实施方式的铜镶嵌布线的俯视SEM照片和剖面TEM照片的图。

图9B是表示以往的铜镶嵌布线的俯视SEM照片和剖面TEM照片的图。

图10是表示铜镶嵌布线的电阻率与温度的关系的图。

图11是表示衬层膜材料对室温(298K)下的铜镶嵌布线的电阻率的影响的图。

图12是表示衬层膜材料对铜布线膜的Cu(111)取向性及晶粒尺寸的影响的图。

图13是表示本发明的第2实施方式的半导体装置的制造方法的一个工序的剖视图。

图14是表示本发明的第3实施方式的半导体装置的制造方法的一个工序的剖视图。

图15是表示该制造方法中的图14的后继工序的剖视图。

图16是表示该制造方法中的图15的后继工序的剖视图。

图17是表示该制造方法中的图16的后继工序的剖视图。

图18是本发明的由铜镶嵌布线用的Ti高熔点金属膜和Ru衬层/Ti高熔点金属膜构成的层叠膜的X线衍射图案。

图19是表示本发明的Ru衬层/Ti高熔点金属膜中的Ru衬层膜中的Ti浓度分布的图。

图20A是表示Ru衬层膜中的铜浓度分布的图，表示Cu/Ru/TaN层叠膜的情况。

图20B是表示Ru衬层膜中的铜浓度分布的图，表示Cu/Ru/Ti层叠膜的情况。

图21是使用了本发明的贵金属合金衬层的铜多层布线的剖视图。

图22是使用了本发明的贵金属合金衬层的铜多层布线的剖视图。

图23是表示本发明的第4实施方式的半导体装置的层叠布线构造的剖视图。

图24是表示观察在Cu/Ru/Ti构造中Ti向Cu中扩散的SIMS结果的图。

图25是表示观察在Cu/Ti构造中Ti向Cu中扩散的SIMS结果的图。

图26是表示对使用了本发明的第4实施方式的半导体装置的层叠布线构造之一的Cu/Ru/Ti构造的布线与使用了Cu/Ti构造的布线进行布线电阻比较的结果的图。

图27是表示对使用了本发明的第4实施方式的半导体装置的层叠布线构造之一的Cu/Ru/Ti构造的布线与使用了Cu/Ta/TaN构造的布线进行电迁移寿命比较的结果的图。

具体实施方式

本申请的发明者们发现，通过低压溅射形成的钌(Ru)等高取向贵金属膜可以提高形成于其上的直接镀铜膜的(111)取向性，减小以往使用铜基底的电镀处理中存在的问题即晶粒尺寸的偏差，由此，可以形成具有与通过以往的铜布线形成技术形成的铜布线膜以上的可靠性的布线。并且，本发明者们发现，在通过低压溅射形成的钌等高取向贵金属膜上溅射形成的铜基底膜中也可以改善晶格匹配性。无论在哪种情况下，都能够抑制铜/高取向贵金属膜界面的电子散射，获得低电阻的铜布线。

另外，低压下进行贵金属膜的成膜是为了强化取向性。因此，优选贵金属膜的成膜通过溅射法进行。在通过CVD法(化学气相生长法：Chemical vapor Deposition)及ALD法(原子层沉积法：Atomic LayerDeposition)形成的贵金属膜中，不能获得足够的取向性。对于通过CVD法或ALD法形成的贵金属膜，膜中含有的杂质的碳量多于100ppm，但在溅射膜中小于100ppm。衬层(Liner)膜中的碳杂质使衬层膜的结晶性劣化，所以作为衬层膜优选碳杂质尽可能少。另外，贵金属衬层膜中的金属添加物例如有Pt、Pd、Ag、Ni等，但不限于此。根据本申请发明者等的研究结果发现，如果使用通过2mTorr以下的低压溅射形成的高取向贵金属膜，则可以提高形成于其上的直接镀铜膜的(111)取向，另外，在形成于该结晶抑制的贵金属膜上的直接镀膜中，尽管Cu(111)取向比较高，但可以减小晶粒尺寸的偏差。

为了在贵金属膜通过直接电镀而生长铜膜，优选在常温常压下具有抗氧化性。因为衬层膜表面暴露于大气和电镀液中，并在此处产生氧化，在产生氧化时，铜与衬层膜的密着性有可能劣化。与此相对，如果贵金属衬层膜在常温常压下具有抗氧化性，则不会产生这种密着性劣化。并且，由于被用作布线的衬层膜，所以优选相对于铜的固溶度比较低。基于以上观点，尤其希望使用钌作为衬层膜。

在以往的基底上电镀时，Cu(111)取向性比较高，但部分晶粒生长得较大，所以存在粒径的偏差较大的问题。另一方面，在使用以往的贵金属膜作为衬层膜时，由于贵金属膜不具有铜抗渗性，所以需要使用与具有抗渗性的非晶高熔点金属膜层叠的构造。但是，在该情况时，存在如下问题：贵金属膜的结晶性下降，并且在这种层叠构造膜上通过直接电镀法生长的铜膜的(111)取向性下降。

另外，结晶性下降的钌等贵金属膜存在CMP的研磨速度明显减小的问题。因此，在使用钌等贵金属膜的直接电镀法中，在通过镶嵌(damascene)法形成布线时，优选提高钌等贵金属膜的取向性，获得足够的研磨速度。

但是，根据本发明的方法，可以同时解决基底上电镀时的问题即粒径偏差的问题和使用贵金属衬层时Cu(111)取向性较低的两个问题，能够形成可靠性比较高的铜布线。并且，根据本发明的方法，通过提高钌等贵金属膜的取向性，可以获得足够的CMP速度。

这样，通过使用铜膜的(111)取向面积比较高而且晶粒尺寸的偏差较小的铜膜形成布线，可以形成高可靠性而且性能偏差较小的铜布线。

图1表示在一般条件下形成于非晶型TaN膜上的钌膜(以下称为低取向钌膜)和通过低压氛围中的溅射在非晶型TaN膜上形成的钌膜(以下称为高取向钌膜)的XRD(X线衍射：X-ray Diffraction)波谱。在一般条件下形成的钌膜由于形成于非晶型TaN膜上，所以(002)取向性(钌中的最密堆积排列面成为表面的取向)比较低，在通过低压氛围中的溅射形成的高取向钌膜中，通过结晶抑制可以获得更高的Ru(002)取向波谱。

图2表示通过EBSD(电子背散射衍射：Electron Back ScatterDiffraction Patterns)法对通过以往的铜布线技术形成的基底电镀铜膜和图1所示的钌作为衬层膜并通过直接电镀法形成的电镀铜膜的取向性进行分析的结果。上段表示基板厚度方向上的电镀铜膜的各结晶方位的面积比，下段表示电镀铜膜的结晶方位图。结晶方位图用黑色只示出(111)取向部分。对此进行观察发现，低取向钌膜上电镀铜膜与铜基底上电镀铜膜相比，Cu(111)取向性减弱，Cu(111)取向面积比小于50％。另一方面，本申请发明者等进行结晶抑制的结果发现，当在高取向钌膜上直接电镀铜时，Cu(111)取向面积比为70％以上，可以获得不逊色于以往的铜基底上电镀膜的取向性。与此同时，如图3所示，发现在直接电镀于(111)取向性比较高的钌膜上的铜膜中，粒径的标准偏差被均匀地调整为0.5μm以下。

另一方面，如图3所示，发现在以往的铜基底上电镀时，虽然Cu(111)取向性比较高，但是不能解决晶粒尺寸的偏差较大的问题。根据以上情况，通过比较钌膜与电镀铜膜的取向性得知，Ru(002)取向性越高，直接电镀于其上的铜膜的(111)取向面积比越大。由此判明在进行了这种结晶抑制的钌膜上形成直接电镀铜是可以大幅改善半导体装置中的直接电镀铜布线的可靠性。另外，图2表示没有布线图案的状态下的铜膜表面的EBSD分析结果，对布线槽也进行了相同评价，在0.2μm宽的布线中，基板的厚度方向上的Cu(111)取向面积比在低取向钌膜上直接电镀时是20.6％，但在高取向钌膜上直接电镀时是43.3％。这是与铜基底上电镀时相同的值。

另外，Cu(111)与Ru(002)的晶格不匹配为5.5％，与以往的Cu(111)与Ta(110)的晶格不匹配26％相比，是其1/4以下。因此，从与铜/衬层的界面中的结晶缺陷抑制的观点考虑，可以说Cu(111)/Ru(002)衬层优于以往的Cu(111)/Ta(110)衬层。这种效果对于极低温下的铜/衬层界面上的电子散射的差异更加显著。

另外，作为本发明的其他效果发现，通过向钌等贵金属膜内添加微量的金属元素例如Al、Pt、Pd、Ag或Ni等，可以实现钌等贵金属膜/铜界面的合金化。铜的合金化具有抑制铜迁移的效果，可以防止由于铜的迁移而产生布线断线的不良。但是，虽然电阻因铜的合金化而上升，可靠性提高，但电路的高速性破坏而被折中。因此，需要适当调整添加到铜中的金属元素量。铜迁移的主要路径是铜与不同种类材料的界面，因此像本发明这样，通过使添加到钌等贵金属膜中的金属元素向铜中扩散，使与钌等贵金属膜的界面附近的铜优先合金化，减小向远离界面部分的铜中添加，从而可以避免所需程度以上的电阻上升，获得足够的迁移抑制效果。

因此，为了解决上述问题，本申请第1发明的半导体装置是具有多层布线的半导体装置，该多层布线具有：在半导体基板的上方形成的绝缘膜；在该绝缘膜中的预定区域形成且以铜为主要成分的布线膜；和与该布线膜接触的衬层膜，所述布线膜构成多层布线的至少一层，所述以铜为主要成分的布线膜是含有在基板厚度方向上向(111)方位取向的晶粒的多晶膜。

并且，在本申请第2发明的半导体装置中，所述以铜为主要成分的布线膜是多晶，构成多晶的晶粒中、占据单位布线表面的40％以上面积的晶粒在基板厚度方向上向(111)方位取向，而且晶粒尺寸的标准偏差是0.5μm以下。

以下，参照附图说明本发明的具体实施方式。另外，在详细说明该实施方式之前，说明本发明中的用语的意思。

半导体基板指由MOS晶体管等半导体元件构成的基板，不仅包括形成于单晶硅基板上的基板，也包括SOI(Silicon on Insulator，硅绝缘体)基板和TFT(Thin film transistor，薄膜晶体管)液晶制造用基板等基板。

绝缘膜指将布线材料绝缘分离的膜，为了减小布线间的电容，也可以是膜内含有空穴的膜等。例如，作为其典型示例，可以列举SiO2、HSQ(氢硅倍半氧烷：hydrogen silsesquioxane)膜(例如Type12TM)、MSQ(甲基硅倍半氧烷：Methyl silsesquioxane)膜(例如，JSR-LKDTM、ALCAPTM、NCSTM、IPSTM、HOSPTM)、有机聚合物膜(SiLKTM、FlareTM)、SiOCH或SiOC(例如，Black DiamondTM、CORALTM、Aurora ULKTM OrionTM等)或者其中包含有机物的绝缘薄膜、或者使用了环状有机硅原料的分子孔(Molecular pore)膜。以下，包括将这些膜层叠形成的构造在内都称为绝缘膜。

布线保护膜指被覆布线表面的具有抗铜扩散性的材料。例如，可以使用SiN膜、SiC膜、SiCN膜、SiOC膜、SiOCH膜、或其中包含有机物的膜、把有机物作为主要成分的膜、或者在把有机物作为主要成分的膜中包含SiO的膜中的至少一种膜。

单位布线表面指在通过EBSD法分析铜的晶粒时能够获得与铜的取向性和晶粒尺寸分布相关的充足的信息的分析范围。考虑到在普通铜布线中使用的铜粒径的分布，一边长度为3μm左右时比较合适。

溅射法可以是常规的溅射法，但为了提高埋入特性、提高膜质量、实现膜厚在晶片面内的均匀性，例如也可以使用长抛溅射法、准直溅射法、电离溅射(Ionized sputtering)法等指向性较高的溅射法。

直接电镀法指在通过电镀将铜埋入布线槽中时把由铜构成的基底层直接电镀在衬层膜或高熔点金属膜上，而不是预先把其作为电极形成于槽内部的方法。一般，布线使用的衬层膜或高熔点金属膜由于电阻大于铜、在大气中容易氧化，所以在使用直接电镀法时，所形成的铜膜的结晶性和密着性等相比电镀在基底层上时有可能劣化。

贵金属指一般比较稀少的具有耐蚀性的金属元素。贵金属元素指金(Au)、银(Ag)、铂(Pt)、钯(Pd)、铑(Rh)、铱(Ir)、钌(Ru)、锇(Os)这8种元素，其中，金、银、铂、钯、铑由于与铜是完全固溶或者在与完全固溶接近的范围内产生固溶反应，所以不适合作为铜布线时的衬层膜。在本申请中，优选使用贵金属中的钌、铱或其合金。虽然也可以使用锇，但由于锇具有毒性，所以不推荐使用。

CMP(化学机械研磨：Chemical Mechanical Polishing)法指：在使研磨液流过晶片表面并使在多层布线形成工序中产生的晶片表面的凹凸与旋转的研磨垫接触而研磨，从而使晶片表面平坦。在通过镶嵌法形成布线时，尤其在向布线槽或通孔中埋入金属后，可以利用该方法去除剩余的金属部分，以便获得平坦的布线表面。

铜的晶粒尺寸的标准偏差指在比较同一宽度的布线内的粒径时定义的晶粒尺寸的偏差的指标。另外，平均粒径不是指晶粒尺寸的个数平均，而是指根据晶粒尺寸的面积平均求出的粒径。关于EBSD测定中的晶粒的定义，在相邻测定点间的方位角度差小于5°时指同一晶粒内的测定点，在所述方位角度差为5°以上时指属于不同粒子的测定点。把与被识别的晶粒的圆相当的直径定义为晶粒尺寸。

下面，说明本发明的第1实施方式的半导体装置。图4是表示本发明的第1实施方式的半导体装置的布线构造的剖视图。在形成有半导体元件(省略图示)的半导体基板1上层叠第1绝缘膜2，在其内部形成有第1布线3。第1布线3具有：第1高熔点金属膜4，其设置在形成于第1绝缘膜2表面的槽内，用于覆盖所述槽的底面和侧面；形成于该第1高熔点金属膜4上的第1衬层膜5；和第1布线膜(也称为第1铜布线膜)6，其把被埋入由该第1衬层膜5包围的区域中的铜作为主要成分。第1布线3的上表面被布线保护膜7覆盖。在布线保护膜7的上层形成有第2绝缘膜8，在该第2绝缘膜8上形成有包括通孔9和第2布线10的双嵌(Dual damascene)布线11。双嵌布线11具有：第2高熔点金属膜12，其形成于由设于第2绝缘膜8下方的狭窄槽和设于该狭窄槽上的上方的宽槽构成的槽内，并覆盖该槽内表面；形成于该第2高熔点金属膜12上的第2衬层膜13；和第2布线膜(也称为第2铜布线膜)14，其把被埋入由该第2衬层膜13包围的区域中的铜作为主要成分。

其中，第1高熔点金属膜4和第2高熔点金属膜12是含有从包括Ta、Ti、W、Ru、Si、Mn、Zr及Hf的组中选择的任意成分作为主要成分的膜，具有防止铜向绝缘膜中扩散的作用。尤其TaN的抗铜扩散性良好。或者，优选使用对第1高熔点金属膜4可以固溶的金属即Ta、Ti、W、TiW的膜或者与它们的氮化物的层叠膜。例如，如果衬层膜是钌、高熔点金属膜是钛，则钛从Ru/Ti界面扩散并固溶在钌衬层膜中。由此，得出能够抑制铜向钌中扩散的新见解。

另一方面，钛虽然略微与铜彼此固溶，但固溶限度比较低，小于1％，充分具备防止铜向绝缘膜中扩散的功能。如果把像钛这样与铜彼此固溶的材料用作高熔点金属膜，则高熔点金属膜向与通孔底部接触的铜布线膜中扩散，所以通孔底部与铜布线膜的密着性提高，还能够获得通过铜布线膜的合金化而抑制迁移的效果，具有提高布线的可靠性的效果。

第1衬层膜5和第2衬层膜13是钌膜，并且是在基板的厚度方向上具有(002)主取向的钌膜。优选钌膜是通过溅射法形成的溅射膜，以提高(002)取向性。第1铜布线膜6和第2铜布线膜14是多晶，构成多晶的晶粒中、占据单位布线表面的40％以上面积的晶粒在基板厚度方向上向(111)方位取向，而且晶粒的直径的标准偏差是0.5μm以下。

在如上所述构成的本实施方式的半导体装置中，第1衬层膜5和第2衬层膜13是在基板的厚度方向上具有(002)主取向的钌膜，因此如图3所示，Ru(002)取向性越高，在其上直接电镀的铜膜的(111)取向的面积比越大，所以第1和第2铜布线膜6、14的可靠性极高。

在单位布线表面中，如果占据40％以上面积的晶粒在基板厚度方向上向(111)方位取向，则可以获得与以往的基底上电镀相同的(111)取向性，另外，通过使晶粒的直径的标准偏差在0.5μm以下，与以往的基底上电镀相比可以延长寿命，可以减小性能的偏差。因此，可以获得寿命长、布线性能的偏差比较小、具有可靠性比较高的铜布线的半导体装置。

本实施方式中，把本发明的取向膜适用于双层布线的上层和下层双方，但根据需要，也可以把本发明的取向膜只适用于下层或只适用于上层。并且，在图4的实施方式中，下层布线是单嵌(Singledamascene)布线，上层布线是双嵌布线，但对于只有单嵌布线的多层布线构造，当然也能发挥本发明的效果。

本发明的半导体装置的构造可以容易从制造后的半导体装置得到确认。在DRAM(Dynamic Random Access Memory，动态随机存储器)、SRAM(Static Random Access Memory，静态随机存储器)、闪存、FRAM(Ferro Electric Random Access Memory，铁电随机存储器)、MRAM(Magnetic Random Access Memory，磁性随机存储器)、可变电阻式存储器等具有存储电路的半导体制品、或者具有微处理器等逻辑电路的半导体制品、或者同时安装了存储电路和逻辑电路的混装式半导体制品、或者将这些半导体装置层叠多个而形成的SIP(Silicon inpackage)等中，在至少一部分具有多层布线时，可以通过评价铜布线表面和衬层膜表面的取向性来确认。具体地讲，选择预定的部位使铜布线表面或衬层膜表面露出，通过EBSD(Electron Back ScatterDiffraction Patterns)法测定取向性，由此可以判定。对于衬层膜，测定布线槽的底面。

下面，参照图5～图8具体说明该第1实施方式的半导体装置的制造方法。首先，如图5所示，在形成有半导体元件(省略图示)的半导体基板1上层叠第1绝缘膜2，通过蚀刻在其表面形成用于配置第1布线3的槽。然后，在包括该槽的底面和侧面在内的整个面上层叠形成第1高熔点金属膜4和第1衬层膜5。

其中，第1高熔点金属膜4是具有防止铜向绝缘膜中扩散的作用的膜，含有从包括Ta、Ti、W、Ru、Si、Mn、Zr及Hf的组中选择的任一成分作为主要成分。尤其优选使用抗铜扩散性良好的TaN作为第1高熔点金属膜4。或者，优选使用对第1高熔点金属膜4可以固溶的金属即Ta、Ti、W、TiW的膜或者与它们的氮化物层叠的膜。并且，作为第1高熔点金属膜4的形成方法，可以使用溅射法、CVD法、ALD法等，但对于细微的槽可以使用CVD法、ALD法，以便提高有效范围。

第1衬层膜5是钌等贵金属膜。优选钌等贵金属膜是通过溅射法形成的溅射膜，以提高取向性。尤其通过在2mTorr以下的低压氛围中进行溅射，能够提高取向性。为了提高钌的(002)取向性，作为通过2mTorr以下的低压溅射来进行该钌膜的成膜时的具体条件的示例，例如，把流过14sccm氩气的容器保持为1mTorr的压力，在1kW下实施溅射。溅射中使用的功率越高，Ru(002)取向性越高，根据在细微的槽内形成薄膜的必要性，可以使用该值。

然后，在第1衬层膜5上通过直接电镀法形成铜布线膜6。然后，把该制造过程中的半导体装置加热到200℃～400℃范围的温度。

然后，如图6所示，通过CMP法进行研磨使表面变平坦，去除第1绝缘膜2上的多余的铜布线膜6、第1衬层膜5和第1高熔点金属膜4。由此，在所述槽内露出铜布线膜6，进而形成在与该铜布线膜2相同的面上露出第1绝缘膜2的平坦的表面。此时，平坦的第1铜布线膜6是多晶膜，构成多晶的晶粒中、占据单位布线表面的40％以上面积的晶粒在基板厚度方向上向(111)方位取向，而且晶粒的直径的标准偏差是0.5μm以下。

在该CMP工序中，作为第1衬层膜的贵金属膜的结晶取向性控制极其重要。例如，在研磨压力13.8kPa(2psi)、晶片/头转数为120rpm/120rpm的研磨条件下，在图3所示的高取向Ru(002)膜中确保了研磨速度50nm/min。在相同条件下，以往的钽抗渗膜的研磨速率是38nm/分，本发明在以往的速度以上。另一方面，在图3所示的低取向钌时为7nm/分。另外，在向Ru(002)中固溶了约10ppm～1％左右的钛得到的Ru-Ti合金中，确认到研磨速度在钽抗渗以上。这样，钌衬层膜的结晶取向性控制不仅提高与铜膜的结晶匹配性，对于CMP工序也极为重要。

在CMP工序中，利用研磨液浆料中包含的氧化剂(H₂O₂等)使金属膜表面氧化，利用研磨砂粒切削其金属氧化层，从而进行研磨。根据研磨液浆料，低取向钌膜的氧化速度在晶片面内不均匀，研磨速度受到氧化速度最慢的结晶面限制，因此推测结果为研磨速度变慢。通过设置为高取向Ru(002)膜，通过研磨液浆料进行的钌表面氧化速度变均匀，结果认为能够获得在实际应用上足够的CMP速度。

然后，如图7所示，在整个面上形成布线保护膜7，利用布线保护膜7覆盖所述平坦的表面，进一步在布线保护膜7上层叠第2绝缘膜8。

然后，如图8所示，在第2绝缘膜8上形成成为包括通孔9和第2布线10的双嵌布线11的通孔和槽。然后，在该槽中层叠形成第2高熔点金属膜12和第2衬层膜13。

其中，第2高熔点金属膜12是具有防止铜向绝缘膜中扩散的作用的膜，并且添加了从包括Ta、Ti、W、Ru、Si、Mn、Zr及Hf的组中选择的任意元素作为主要成分。作为第2高熔点金属膜12的形成方法，可以使用溅射法、CVD法和ALD法等。该第2高熔点金属膜12例如可以使用与下层布线相同的TaN。

第2衬层膜13是钌等贵金属膜。优选钌等贵金属膜是通过溅射法形成的溅射膜，以便提高取向性。第2衬层膜13的成膜条件是与下层布线相同的条件，用于形成(002)取向的钌膜。

在第2衬层膜上通过直接电镀法形成第2铜布线膜14。然后，把该制造过程中的半导体装置加热到200℃～400℃范围的温度。

然后，通过CMP法研磨整个面，去除第2铜布线膜14，再去除第2绝缘膜8上的多余的第2衬层膜13和第2高熔点金属膜12，使第2绝缘膜8的表面露出，如图4所示，可以获得第2绝缘膜8和第2铜布线膜14为同一平面的平坦的表面。

此时，变平坦的第2铜布线膜14是多晶膜，构成多晶的晶粒中、占据单位布线表面的40％以上面积的晶粒在基板厚度方向上向(111)方位取向，而且晶粒的直径的标准偏差是0.5μm以下。因此，该铜布线的可靠性比较高。

图9表示使用通过上述方法形成的高取向钌衬层(Ru(002)取向膜)的铜镶嵌布线(图9A)和以往的铜基底/钽衬层铜镶嵌布线(图9B)的SEM(扫描电子显微镜)照片。在高取向钌衬层膜的下方形成有作为高熔点金属膜的TaN。布线槽底的高取向钌衬层的膜厚为6nm，侧壁为5nm。另外，虽然没有图示，但在使用低取向钌衬层膜时，也形成有相同构造的铜镶嵌布线。在使用铜基底/钽衬层的铜镶嵌布线中，钽衬层膜厚是大致相同的5nm。

因此，为了确认界面中的电子散射对电阻的影响，进行了布线电阻在低温时的温度依赖性评价。根据马西森(matthieseen)定律，电阻率可以利用取决于杂质或晶格缺陷的电阻ρi与取决于晶格振动的电阻ρL(T)之和如下表示(下述式(1))。

ρ(T)＝ρi+ρL(T)……(1)

ρi是不依赖于温度的成分，被称为残留电阻。在T→0K，时ρL(T)→0，电阻仅是残留电阻成分。在20K附近，几乎全部电阻被残留电阻成分占据，所以通过测定其电阻，可以评价起因于界面散射和晶界散射的电阻成分。在进行表面电阻的比较时，受到布线的成品尺寸的影响，所以使用根据从TEM观察图像估测的0.2μm宽的布线的铜截面面积换算为电阻率的值，在0～298K的范围内测定该值，对电阻的残留成分进行评价。另外，此处把20K时的电阻定义为残留电阻ρi，把除此之外的具有温度依赖性的电阻成分定义为ρL(T)。

图10表示使用低取向钌衬层、高取向钌衬层以及以往的铜基底/钽衬层时的铜镶嵌布线的电阻率。各个水准的电阻率在温度越低时，相对于温度的变化越小。比较各个水准的20K时的电阻率ρi，结果钽最高，高取向钌衬层最低。在室温下该趋势也相同，但是相比于20K时，电阻率的差异变得更大。

图11表示铜基底/钽衬层与高取向钌衬层在室温时的电阻率。高取向钌衬层中的铜布线的总电阻率(ρi+ρL(298K))为15.6％，比钽水准低，ρi也比较低，为12.4％。铜基底/钽衬层与高取向钌衬层的ρi的差分相当于铜基底/钽衬层水准的总电阻率的2.4％。

在图12中将宽0.2μm布线的EBSD分析结果与β膜的结果一并示出。观察该结果，在提高了铜的取向性的高取向钌衬层中，宽0.2μm布线中的平均粒径和Cu(111)取向面积比与钽大致相同。这可以判定为高取向钌衬层与铜基底/钽衬层中的晶界散射大致相同，在图11中确认的ρi的差分起因于界面散射。

另外，根据XRD波普的峰值角度和结晶构造可以估测Ru的(002)面与Cu的(111)面的晶格不匹配约为6％，这与TA(110)面和Cu(111)面的不匹配相比约是1/4。这样，可以判定使用晶格匹配优于钽的钌膜是降低界面散射、降低残留电阻成分的一个因素。另一方面，低取向钌衬层的情况下，由于晶粒尺寸比较小，并且Ru(002)取向和Cu(111)取向比较弱，所以达到略微高于Ta(110)取向和Cu(111)取向的电阻。

在下述表1中汇总示出以上结果。与钽相比，通过降低钌的体积电阻(Bulk resistance)值，并且减小与铜的界面的散射，可以实现使用了室温下的高取向钌衬层的铜布线的电阻率降低。在使用钌衬层的布线中，在进一步降低界面散射和晶界散射方面，重要的是通过提高Ru(002)取向性来提高Cu(111)取向性，并增大铜粒径比较重要。

表1

	铜基底/钽衬层	低取向钌衬层	高取向钌衬层
				电阻率(298K)(μΩ·cm)	2.45	2.20	2.07
电阻率(20K)(μΩ·cm)	0.484	0.441	0.424
				Cu(111)区域(％)	49.4	24.0	43.3
平均粒径(μm)	0.28	0.24	0.26
				TCR(77～298K)(10-3K-1)	3.14	3.13	3.14

高取向钌衬层的厚度没有限制，但为了确保溅射法时的钌的(002)高取向性，厚度需要在2nm以上。因此，优选2nm以上20nm以下。

通过使用上述的布线构造和制造方法，可以获得Cu(111)取向性比较高、具有晶粒尺寸分布的偏差比较小的铜布线膜的布线，因此可以获得具有寿命长、布线性能的偏差比较小、可靠性比较高的铜布线的半导体装置。

另外，镶嵌布线槽的加工方法不限于上述工序，可以使用各种方法。

例如，第1实施例表示在高取向钌衬层上直接实施铜电镀的情况，但不限于此，也可以通过溅射法在(002)高取向钌衬层上生长(111)取向的铜基底膜，进一步在铜基底膜上生长铜电镀膜。在该情况下，也能够获得由Cu(111)/Ru(002)衬层构成的结晶匹配性良好的铜镶嵌布线构造。

并且，第1实施例使用非晶型TaN作为Ru(002)衬层之下的抗铜扩散膜即第2高熔点金属膜，但不限于此，只要是具有防止铜向绝缘膜中扩散的作用的膜即可，作为主要成分，即使是从包括Ta、Ti、W、Mn、Zr及Hf的组中选择的任意元素的膜及它们的氮化膜、以及TiW或TiWN、ZrHf或ZrHfN、TiZr或TiZrN、或者TiHf或TiHfN，都能够获得相同的效果。

另外，作为基底层，也可以使用添加了Al、Zr、Mn、Mg、Ti或Sn等的(111)取向的铜合金。该情况下，通过向铜布线中掺杂所述添加物，可以形成抑制了铜中的空穴移动、电迁移(EM)及应力迁移(SM)耐性良好的铜镶嵌布线。

作为贵金属衬层，也可以使用采用溅射法形成的(111)取向的铱，但铱的最密堆积面即Ir(111)与Cu(111)的晶格不匹配，其值为6％，小于以往的钽。但是，铱的CMP速度也比钌慢。在使用铱作为贵金属衬层膜时，只要通过溅射法形成的膜厚在2nm以上，就可以确保(111)取向性。但是，铱的CMP速度比钌慢，从生产性方面考虑，最优选钌衬层。

下面，参照图13说明本发明的第2实施方式。本实施方式利用铜合金膜取代铜膜来构成铜布线膜。并且，本实施方式的半导体装置的制造方法在图8所示的工序之后，如图13所示，在第2铜布线膜14的表面形成含有想要添加到铜中的元素的金属膜15。然后，在200℃～400℃范围内的温度下加热该装置。由此，使金属膜15的构成元素向第2铜布线膜14中扩散，形成铜合金。例如，在使用铝膜作为金属膜15时，铝通过加热向铜中扩散，从而形成铜铝合金膜。然后，通过CMP去除金属膜15和第2铜布线膜14、多余的第2衬层膜13、第2高熔点金属膜12、第2绝缘膜8，并使表面平坦，从而可以获得由铜铝合金构成的第2铜布线膜14。

作为形成铜合金布线的方法，以往采用基底铜膜使用铜合金膜并向电镀铜膜中扩散的方法，但在本发明中，根据使用上述的金属膜15的方法，在通过不使用基底膜的直接电镀法形成铜布线膜时，也能够容易形成铜合金布线。

下面，参照图14～17说明本发明的第3实施方式。如图14所示，在形成由通孔9和第2布线10构成的双嵌布线11后，形成第2高熔点金属膜12。并且，在通过溅射法形成该第2高熔点金属膜12时，通过再溅射来去除通孔底部，如图15所示，使第1布线膜6露出。

然后，如图16所示，层叠第2衬层膜13，在其上通过直接电镀法形成第2铜布线膜14。然后，在200℃～400℃范围内的温度下加热装置。其中，第2高熔点金属膜12是具有防止铜向绝缘膜中扩散的作用的、含有Ta、Ti、W、Ru、Si、Mn、Zr、Hf中的任意成分的膜。作为第2高熔点金属膜12的形成方法，可以使用溅射法、CVD法、ALD法等。第2衬层膜13是钌膜，是在基板的厚度方向上具有(002)主取向的钌膜。优选钌膜是通过溅射法形成的溅射膜，以提高(002)取向性。

然后，利用CMP法去除通过直接电镀法形成的第2铜布线膜14、多余的第2衬层膜13、第2高熔点金属膜12、第2绝缘膜8，使表面平坦，从而可以获得如图17所示的具有第2铜布线膜14的双嵌布线11。此时，变平化的第2铜布线膜14是多晶，构成多晶的晶粒中、占据单位布线表面的40％以上面积的晶粒在基板厚度方向上向(111)方位取向，而且晶粒的直径的标准偏差是0.5μm以下。另外，在通孔底面部分中，仅高熔点金属膜被去除，所以能够降低通孔电阻，而不会破坏铜(111)取向性。

但是，在通过直接电镀法埋入铜时，如果高熔点金属膜或衬层膜是比较薄的膜，则存在电镀液渗漏到下层的问题，因此优选通孔底部的衬层膜的膜厚至少在5nm以上。

作为第1衬层膜的钌等贵金属膜一般不具有抗铜扩散性。因此，如第1、第2和第3实施方式所示，在所述贵金属衬层膜之下配置高熔点金属膜作为抗渗膜。可是，有时也通过使该高熔点金属膜的金属物质固溶在贵金属衬层膜中进行改性，使得具有抗铜扩散屏蔽性。作为第4实施方式，关于贵金属合金衬层，具体说明第1衬层膜为钌、高熔点金属膜为钛的情况。

图18表示溅射生长作为高熔点金属膜的钛膜、进一步在其上溅射生长钌衬层膜得到的层叠膜的XRD。如图18(a)所示，钛膜包括以β相(bcc)的(011)面为主面的α相(hcp)的(100)面和(101)面。如图18(b)所示，在该钛膜上通过溅射法生长的钌衬层膜具有Ru(002)的取向性。

图19表示通过SIMS分析确认得到的钌衬层膜中的钛浓度分布。该图19表示在溅射生长的Ru(70nm)/Ti(5nm)层叠膜上通过溅射法生长50nm的铜基底膜、进一步在350℃下实施3分钟退火得到的试样。根据图19可知，钛扩散在钌中。在钌内部中距Ru/Ti界面约15nm的界面区域，钛从1×10²²(atom/cm²)急剧减少到1×10¹⁸(atom/cm²)。在远离此处的区域中分布有1×10¹⁷～1×10¹⁸(atom/cm²)的钛。

图20B表示将上述的Cu/Ru(Ti)/Ti层叠膜在350℃下退火7小时，然后利用SIMS从试样背面确认铜浓度分布的结果。图20A表示Cu/Ru/TaN层叠膜的情况。根据图20A可知，铜扩散在钌中，并在TaN膜上形成块。即，在纯钌膜中没有确认到抗铜扩散性。另一方面，在Cu/Ru(Ti)/Ti层叠膜中，在Ru(Ti)膜内没有确认到铜的扩散。如图19所示，当在高取向(002)钌膜内存在钛固溶浓度分布时，也没有确认到铜向钌中扩散。这意味着通过至少向钌中固溶约1×10¹⁷～1×10¹⁸(atom/cm²)的钛，可以充分确保抗铜扩散性。即，得知通过衬底的高熔点金属膜即钛固溶到钌衬层膜中，可以使钌膜改性为本身具有铜抗渗性。关于该钛固溶浓度，只要大约在1×10¹⁷～1×10¹⁸(atom/cm²)以上即可。

这样，在使用像钌那样的贵金属衬层时，作为其衬底的高熔点金属，使用对贵金属固溶的像钛那样的材料，由此可以将贵金属衬层本身改性为具有抗扩散性的膜。在此，使用钛作为钌衬层的衬底的高熔点金属膜，但在Ti/TiN层叠膜中也能够确认到相同的效果。作为对钌固溶的高熔点金属膜，也可以使用W、Ta、V、Ni。另外，还可以使用TiW膜或TiW/TiWN层叠膜。

图21表示使用对贵金属衬层固溶的高熔点金属作为衬底膜的铜镶嵌布线。该情况时，在衬底高熔点金属膜12与把其主要成分作为固溶元素的贵金属合金衬层16的层叠构造上形成铜布线膜。更加具体地讲，高熔点金属膜12是钛，贵金属合金衬层16是(002)取向的Ru(Ti)。钛与铜布线的绝缘膜的密着性良好，(002)取向的Ru(Ti)与Cu(111)的结晶匹配性良好，还具有抗铜扩散性。并且，在通孔底部，钛直接接触衬底铜布线6，从而形成Cu-Ti混合层，所以能够形成通孔可靠性非常好的铜镶嵌多层布线。

下面，参照图23说明本发明的第4实施方式。

在本发明的第4实施方式中是如下的铜镶嵌布线构造：将对半导体基板100上的第1贵金属衬层膜112和第2贵金属衬层膜114固溶的第1高熔点金属膜111和第2高熔点金属膜113用作衬底膜。在这种构造中，第1高熔点金属膜111和第2高熔点金属膜113的主要成分固溶在形成于其上的第1贵金属衬层膜112和第2贵金属衬层膜114中，还进一步扩散到其上的第1铜布线膜103和第2铜布线膜104中。

结果，形成了在第2铜布线膜104的侧壁115、底部116和通孔105的侧壁117、底部118附近扩散有第2高熔点金属膜113的主要成分的扩散区域101。另外，还形成了在第1铜布线膜103的侧壁107、底部108附近扩散有第1高熔点金属膜111的主要成分的扩散区域106。

并且，第2高熔点金属膜113在通孔底部119直接接触下层的第1铜布线膜103。并且，第2高熔点金属膜113的主要成分仅扩散到距第1铜布线膜104的表面为固定距离的部分中，形成扩散区域102。这样，在第1铜布线膜103内的上部形成与通孔底部119接触的扩散区域102。

其中，与第1铜布线膜103的侧壁107、底部108的扩散区域106或者第2铜布线膜104的侧壁115、底部116的扩散区域101相比，第1高熔点金属膜111或第2高熔点金属膜113的主要成分以更高的浓度扩散到形成于第1铜布线膜103表面的一部分上的扩散区域102中。

并且，第1高熔点金属膜111或第2高熔点金属膜113的主要成分析出到第1铜布线膜103或第2铜布线膜104中的一部分的晶界(Grain boundary)中。

作为该铜镶嵌布线构造的一例，可以列举贵金属钌膜112、114使用钌、对钌衬层固溶的高熔点金属膜111、113使用钛的示例。在这种构造中，在图23中的第2铜布线膜104的侧壁115、底部116和通孔105的侧壁117、底部118附近形成为Cu/Ru/Ti构造。

图24表示在该Cu/Ru/Ti构造中观察钛向铜中的扩散的SIMS结果。根据图24可知，钛扩散到铜中。在距Ru/Cu界面约200nm的铜内部的界面区域，钛的浓度从大致1×10²¹(atom/cm³)急剧减少到1×10¹⁸(atom/cm³)。

另一方面，在通孔底部119直接与图23中的下层的第1铜布线膜103表面接触的部位形成为Cu/Ti构造。图25表示在该Cu/Ti构造中观察钛向铜中的扩散的SIMS结果。

根据图25可知，钛扩散到铜中。在距铜的底部约100nm的内部的界面区域，钛的浓度从大致1×10²²(atom/cm³)急剧减少到1×10¹⁹(atom/cm³)。

在此，图26表示对使用了本发明的第4实施方式的布线构造之一的Cu/Ru/Ti构造的布线与使用了Cu/Ti构造的布线进行布线电阻比较的结果。

实际上使用在Ti＝5nm上形成20nm的钌的构造和只有钛的构造形成了布线。结果，如图26所示，对向铜中的扩散较大的钛构造和本发明构造的Ru/Ti构造进行了关于布线电阻的比较，并确认到由于钛向铜中扩散的量的差异，在钛构造中布线电阻增大，但是在Ru/Ti构造中电阻没有增大。

另外，图27表示对使用了本发明的第4实施方式的布线构造之一的Cu/Ru/Ti构造的布线与使用了Cu/Ta/TaN构造的布线进行电迁移寿命比较的结果。

如图27所示，在比较EM可靠性的结果，与以往的Ta/TaN构造相比，确认到EM寿命的延长。进行不良分析的结果确认到，在通孔底部与下层布线的界面附近形成的空隙的形成速度因采用Ru/Ti构造而变慢。这是由于钛从通孔底部扩散到下层布线中，所以钛与铜的接合力提高，铜的迁移被抑制。

如上所述，可以说本发明的第4实施方式的布线构造对实现LSI的低电阻化和高可靠性非常有效。

本发明可以适用于涉及通过以铜为主要成分的布线构造构成的多层布线的所有布线构造及其制造方法，在其应用的可行性上没有任何限定。

上述各个实施方式只是一例，本发明不能限定解释为这些实施方式。

产业上的可利用性

本发明不限于具有CMOS电路的半导体装置，例如也可以适用于DRAM(Dynamic Random Access Memory)、SRAM(Static RandomAccess Memory)、闪存、FRAM(Ferro Electric Random Access Memory)、MRAM(Magnetic Random Access Memory)、可变电阻式存储器等具有存储电路的半导体制品、具有微处理器等逻辑电路的半导体制品、或者同时安装了存储电路和逻辑电路的混装式半导体制品。并且，本发明还可以适用于在至少一部分具有埋入式铜布线构造的半导体装置、电路装置、光电路装置、量子电路装置、微型机器等。

本申请以在2007年1月10日申请的日本专利申请2007-002911、2007年5月30日申请的日本专利申请2007-144282、2007年11月13日申请的日本专利申请2007-293912为基础，这些专利申请的公开内容引用到本申请中。

Claims (25)

1.一种具有多层布线的半导体装置，该多层布线具有：在半导体基板的上方形成的绝缘膜；在该绝缘膜中的预定区域形成且以铜为主要成分的布线膜；和与该布线膜接触的衬层膜，所述布线膜构成多层布线的至少一层，所述半导体装置的特征在于，

所述以铜为主要成分的布线膜是含有在基板厚度方向上向(111)方位取向的晶粒的多晶膜，并且所述衬层膜由在常温常压下具有抗氧化性的贵金属膜构成，且以使最密堆积排列面成为表面的方式取向。

2.一种具有多层布线的半导体装置，该多层布线具有：在半导体基板的上方形成的绝缘膜；在该绝缘膜中的预定区域形成且以铜为主要成分的布线膜；和与该布线膜接触的衬层膜，所述布线膜构成多层布线的至少一层，所述半导体装置的特征在于，

所述以铜为主要成分的布线膜是多晶，构成多晶的晶粒中占据单位布线表面的40％以上面积的晶粒在基板厚度方向上向(111)方位取向，并且晶粒尺寸的标准偏差是0.5μm以下，所述衬层膜由在常温常压下具有抗氧化性的贵金属膜构成，且以使最密堆积排列面成为表面的方式取向。

3.根据权利要求1或2所述的半导体装置，其特征在于，

在所述衬层膜和所述绝缘膜之间形成有高熔点金属膜。

4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，

在所述多层布线的通孔底部，所述衬层膜由在常温常压下具有抗氧化性的贵金属膜形成，除了通孔底部之外，在所述衬层膜与所述绝缘膜之间形成有高熔点金属膜。

5.根据权利要求1～4中任一项所述的半导体装置，其特征在于，

所述衬层膜是以使最密堆积排列面成为表面的方式取向的Ru膜。

6.根据权利要求1～5中任一项所述的半导体装置，其特征在于，

所述衬层膜在其内部含有的杂质碳的量在100ppm以下。

7.根据权利要求1～6中任一项所述的半导体装置，其特征在于，

所述衬层膜含有从包括Al、Pt、Pd、Ag及Ni的组中选择的至少一种作为添加成分。

8.根据权利要求1～7中任一项所述的半导体装置，其特征在于，

所述高熔点金属膜含有从包括Ta、Ti、W、Ru、Si、Mn、Zr及Hf的组中选择的至少一种作为主要成分。

9.根据权利要求1～8中任一项所述的半导体装置，其特征在于，

所述高熔点金属膜的主要成分固溶于所述衬层膜的至少一部分。

10.根据权利要求1～9中任一项所述的半导体装置，其特征在于，

所述高熔点金属膜的主要成分固溶于所述衬层膜的整个面，进一步向以铜为主要成分的布线膜扩散。

11.根据权利要求1～10中任一项所述的半导体装置，其特征在于，

所述高熔点金属膜含有氮。

12.根据权利要求1～11中任一项所述的半导体装置，其特征在于，

所述高熔点金属膜是非晶。

13.一种半导体装置的制造方法，其特征在于，包括以下工序：

在半导体基板的上方形成的绝缘膜中的预定区域形成用于形成布线的槽及/或通孔；

在形成有所述槽及/或通孔的绝缘膜上形成高熔点金属膜；

在2mTorr以下的氛围中，通过溅射法在所述高熔点金属膜上形成贵金属膜；以及

在所述贵金属膜上形成以铜为主要成分的膜。

14.根据权利要求13所述的半导体装置的制造方法，其特征在于，

在形成所述以铜为主要成分的膜的工序中，通过包括电镀法的工序形成所述以铜为主要成分的膜。

15.根据权利要求13或14所述的半导体装置的制造方法，其特征在于，

所述贵金属膜以使最密堆积排列面成为表面的方式取向。

16.根据权利要求13～15中任一项所述的半导体装置的制造方法，其特征在于，

所述贵金属膜是以使最密堆积排列面成为表面的方式取向的Ru膜。

17.根据权利要求13～16中任一项所述的半导体装置的制造方法，其特征在于，

所述贵金属膜含有从包括Al、Pt、Pd、Ag及Ni的组中选择的至少一种作为添加成分。

18.根据权利要求13～17中任一项所述的半导体装置的制造方法，其特征在于，

所述高熔点金属膜含有从包括Ta、Ti、W、Ru、Si、Mn、Zr及Hf的组中选择的至少一种作为主要成分。

19.根据权利要求13～18中任一项所述的半导体装置的制造方法，其特征在于，

所述高熔点金属膜含有氮。

20.根据权利要求13～19中任一项所述的半导体装置的制造方法，其特征在于，

所述高熔点金属膜是非晶。

21.根据权利要求13～20中任一项所述的半导体装置的制造方法，其特征在于，

在形成所述高熔点金属后，通过溅射法选择性地仅去除所述通孔的底部的高熔点金属，之后形成贵金属膜。

22.根据权利要求1～12中任一项所述的半导体装置，其特征在于，

作为所述高熔点金属膜的主要成分的金属选择性地仅扩散到所述布线膜的侧壁、底部或表面的一部分。

23.根据权利要求22所述的半导体装置，其特征在于，

所述布线膜设置在下层，所述下层的布线膜的表面的一部分是与连接上层的布线膜的通孔的底部接触的部位的周边。

24.根据权利要求22或23所述的半导体装置，其特征在于，

与所述布线膜的侧壁或底部相比，所述高熔点金属膜的主要成分以更高的浓度向所述布线膜的表面的一部分扩散。

25.根据权利要求22～24中任一项所述的半导体装置，其特征在于，

所述高熔点金属膜的主要成分析出到所述布线膜中的一部分晶界。

Images