KR101987041B1 - 표시장치용 산화물 박막 트랜지스터 제조방법 - Google Patents

표시장치용 산화물 박막 트랜지스터 제조방법 Download PDF

Info

Publication number
KR101987041B1
KR101987041B1 KR1020130073890A KR20130073890A KR101987041B1 KR 101987041 B1 KR101987041 B1 KR 101987041B1 KR 1020130073890 A KR1020130073890 A KR 1020130073890A KR 20130073890 A KR20130073890 A KR 20130073890A KR 101987041 B1 KR101987041 B1 KR 101987041B1
Authority
KR
South Korea
Prior art keywords
layer
forming
conductive layer
delete delete
thin film
Prior art date
Application number
KR1020130073890A
Other languages
English (en)
Other versions
KR20150001143A (ko
Inventor
남경진
김정오
방정호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130073890A priority Critical patent/KR101987041B1/ko
Publication of KR20150001143A publication Critical patent/KR20150001143A/ko
Application granted granted Critical
Publication of KR101987041B1 publication Critical patent/KR101987041B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물 박막트랜지스터 제조방법에 관한 것으로, 개시된 발명은 기판상에 게이트전극을 형성하는 단계; 상기 게이트전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트전극 상측의 게이트 절연막 상에 산화물 반도체로 구성된 액티브 패턴을 형성하는 단계; 상기 액티브 패턴을 포함한 상기 게이트 절연막 상에 도전층을 형성하는 단계; 상기 도전층을 반응 가스를 이용한 플라즈마 처리에 의해 식각하고, 상기 도전층과 반응 가스를 반응시켜 화학 부산물을 형성하는 단계; 및 상기 화학 부산물을 제거하여 소스전극 및 드레인 전극을 형성하는 단계를 포함하여 구성된다.

Description

표시장치용 산화물 박막 트랜지스터 제조방법{METHOD FOR FABRICATING OXIDE THIN FILM TRANSISTOR FOR DISPLAY DEVICE}
본 발명은 산화물 박막 트랜지스터에 관한 것으로서, 보다 상세하게는 표시장치용 산화물 박막 트랜지스터 제조방법에 관한 것이다.
비약적으로 성장하고 있는 평판디스플레이 시장에서 가장 큰 응용 대상으로 TV(Television) 제품이 있다. 현재 TV용 패널로는 액정디스플레이(LCD; Liquid Crystal Display)가 주축을 이루고 있는 가운데, 유기발광디스플레이도 TV로의 응용을 위해 많은 연구가 진행되고 있다.
현재의 TV 용 디스플레이 기술의 방향을 시장에서 요구하는 주요 항목에 초점을 맞추고 있는데, 시장에서 요구하는 사항으로는 대형 TV 또는 DID(Digital Information Display), 저가격, 고화질(동영상 표현력, 고해상도, 밝기, 명암비, 색재현력)이 있다.
이러한 요건에 부합되게 하기 위해서는 유리 등의 기판의 대형화와 함께, 비용 증가 없이 우수한 성능을 갖는 디스플레이 스위칭 및 구동소자로 적용될 박막 트랜지스터(TFT; Thin Film Transistor)가 무엇보다 필요하다고 볼 수 있다.
따라서, 향후의 기술개발은 이러한 추세에 맞게 저가격으로 우수한 성능의 디스플레이 패널을 제작할 수 있는 TFT 제작 기술 확보에 초점이 맞춰져야 할 것이다.
디스플레이의 구동 및 스위칭 소자로서 대표적으로 많이 적용되는 비정질 실리콘 박막트랜지스터(a-Si TFT)는 저가의 비용으로 2m가 넘는 대형 기판상에 균일하게 형성될 수 있는 소자로서 현재 널리 쓰이는 소자이다.
그러나, 디스플레이의 대형화 및 고화질 화 추세에 따라 소자 성능 역시 고성능이 요구되어, 이동도 0.5 cm2/Vs 수준의 기존의 a-Si TFT는 한계에 다다를 것으로 판단된다.
따라서, a-Si TFT보다 높은 이동도를 갖는 고성능 TFT 및 제조 기술이 필요하다. 또한, a-Si TFT는 최대의 약점으로서 동작을 계속함에 따라 소자 특성이 계속 열화되어 초기의 성능을 유지할 수 없는 신뢰성 상의 문제를 내포하고 있다.
이것은 a-Si TFT가 교류 구동의 LCD보다는 지속적으로 전류를 흘려 보내면서 동작하는 유기발광디스플레이(OLED; Organic Luminescene Emitted Diode)로 응용되기 힘든 주된 이유이다.
비정질 실리콘(a-Si) TFT 대비 월등히 높은 성능을 갖는 다결정 실리콘 박막트랜지스터(poly-Si TFT)는 수십에서 수백 cm2/Vs의 높은 이동도를 갖기 때문에, 기존 a-Si TFT에서 실현하기 힘들었던 고화질 디스플레이에 적용할 수 있는 성능을 갖을 뿐만 아니라, a-Si TFT 대비 동작에 따른 소자특성 열화 문제가 매우 적다.
그러나, 이러한 poly-Si TFT를 제작하기 위해서는 a-Si TFT에 비해 많은 공정이 필요하고, 그에 따른 추가 장비 투자 역시 선행되어야 한다.
따라서, p-Si TFT는 디스플레이의 고화질 디스플레이 또는 OLED와 같은 제품에 응용되기에 적합하지만, 비용 면에서는 기존 a-Si TFT에 비해 열세이므로 응용이 제한적일 수밖에 없다.
특히, p-Si TFT 의 경우, 제조장비의 한계나 균일도 불량과 같은 기술적인 문제로 현재까지는 1m가 넘는 대형 기판을 이용한 제조 공정이 실현되고 있지 않기 때문에, TV 제품으로의 응용이 어려운 것도, 고성능의 p-Si TFT가 쉽게 시장에 자리 잡기 힘들게 하는 요인이 되고 있다.
따라서, a-Si TFT의 장점(대형화, 저가격화, 균일도)과 poly-Si TFT의 장점(고성능, 신뢰성)을 모두 취할 수 있는 새로운 TFT 기술에 대한 요구가 어느 때보다도 크며, 이에 대한 연구가 활발히 진행되고 있는데, 그 대표적인 것으로 산화물 반도체 TFT(Oxide Semiconductor TFT)가 있다.
이러한 산화물 반도체 TFT는 비정질 실리콘(a-Si) TFT에 비해 이동도 (mobility)가 높고, 다결정 실리콘(poly-Si) TFT에 비해서는 제조 공정이 간단하고 제작 비용이 낮다는 장점이 있어, 액정디스플레이(LCD) 및 유기전계발광소자(OLED) 에서 이용 가치가 높다.
이러한 관점에서, 종래기술에서의 산화물 반도체를 이용한 산화물 박막트랜지스터 제조 공정은 도 1에 도시된 공정 흐름도를 통해 이루어진다.
도 1은 종래기술에 따른 산화물 박막 트랜지스터 제조방법의 공정 흐름도이다.
종래기술에 따른 산화물 박막 트랜지스터 제조 공정은, 도 1에 도시된 바와 같이, 기판상에 게이트 전극을 형성하는 공정(S11)과, 상기 기판의 게이트 전극 상에 액티브 패턴을 형성하는 공정(S12)과, 상기 액티브 패턴 상에 MoX층과 Cu층을 적층하는 공정(S13)과, 상기 Cu층을 1차로 습식 식각하는 공정(S14)과, 상기 MoX층을 2차로 건식 식각하는 공정(S15)과, 상기 Cu층과 MoX층 식각시에 사용하였던 감광막 패턴(PR)을 제거하고 탈이온화수(DI; Deionized Water)를 이용하여 세정하는 공정(S16)과, 상기 소스전극과 드레인전극을 형성하는 공정(S17) 순으로 이루어진다.
여기서, 상기 Cu층을 2차로 플라즈마 처리에 의한 건식 식각하는 공정(S14) 진행시에, 액티브 패턴에 플라즈마 데미지(D; damage)가 발생하게 됨으로써 소자 특성의 열화를 야기하게 된다.
또한, 종래기술의 다른 경우로는, 상기 Cu층을 1차로 습식 식각하는 공정 (S14)과 상기 MoX층을 2차로 건식 식각하는 공정(S15)을 별개로 진행하지 않고, 상기 Cu층과 MoX층을 한 번의 습식 식각 공정을 통해 일괄적으로 식각할 수도 있다. 이와 같은 산화물 박막 트랜지스터 제조 공정 흐름도에 의해 제조되는 산화물 박막 트랜지스터 제조방법에 대해 도 2a 내지 2k를 참조하여 설명하면 다음과 같다.
도 2a 내지 2k는 종래기술에 따른 산화물 박막 트랜지스터의 제조공정 단면도들이다.
도 2a를 참조하면, 기판(11)상에 게이트전극용 제1 도전물질을 스퍼터링방법으로 증착하여 도전층(13)을 형성하고, 그 위에 제1 감광막(미도시)을 도포한 후, 포토리소그라피 공정기술을 이용한 제1 마스크 공정을 통해 상기 제1 감광막(미도시)을 패터닝하여 제1 감광막패턴(15)을 형성한다.
그 다음, 도 2b를 참조하면, 상기 제1 감광막패턴(15)을 식각 마스크로 상기 도전층(13)을 선택적으로 식각하여 게이트전극(13a)을 형성한다.
이어서, 도 2c를 참조하면, 상기 제1 감광막패턴(15)을 제거하고, 상기 게이트전극(13a)을 포함한 기판 전면에 게이트 절연막(17)을 형성한다.
그 다음, 상기 게이트 절연막(17) 상부에 산화물 반도체로 구성된 액티브층 (19)을 형성한다. 이때, 상기 액티브층(19)은 소스전극(미도시)과 드레인전극(미도시) 사이에 전자가 이동하는 채널을 형성하기 위한 층으로서, 저온 다결정 실리콘(Low Temperature Poly Silicon; 이하 LTPS라 함) 또는 비정질 실리콘(a-Si) 재질 대신에 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체를 사용한다.
이어서, 상기 액티브층(19) 상에 제2 감광막(미도시)을 도포하고, 포토리소그라피 공정기술을 이용한 제2 마스크 공정을 통해 상기 제2 감광막을 노광 및 현상한 후 상기 제2 감광막(미도시)을 선택적으로 패터닝하여 제2 감광막패턴(21)을 형성한다.
그 다음, 도 2d를 참조하면, 상기 제2 감광막패턴(21)을 식각 마스크로 상기 액티브층(19)을 선택적으로 제거하여, 상기 게이트전극(13a) 상측의 게이트 절연막 (17) 상에 액티브 패턴(19a)을 형성한다.
이어서, 도 2e를 참조하면, 상기 제2 감광막패턴(21)을 제거하고, 상기 액티브 패턴(19a)을 포함한 게이트 절연막(17) 상에 소스전극 및 드레인 전극 형성층으로 사용하기 위해 이중 층의 몰리브덴합금층(MoX)(23)과 구리층(Cu)(25)을 스퍼터링 방법으로 차례로 증착한다. 이때, 상기 이중 층의 몰리브덴합금층(MoX) (23)과 구리층(Cu)(25)을 형성하는 이유는 확산(diffusion) 및 접착(adhesion) 불량을 방지하기 위함이다. 상기 몰리브덴합금층(MoX)(23)에서, X는 도펀트 물질을 나타낸다.
그 다음, 상기 이중 층의 몰리브덴합금층(MoX)(23)과 구리층(Cu)(25) 상에 제3 감광막(27)을 도포한다.
이어서, 도 2f를 참조하면, 포토리소그라피 공정기술을 이용한 제3 마스크 공정을 통해 상기 제3 감광막(27)을 노광 및 현상한 후 상기 제3 감광막(27)을 선택적으로 패터닝하여 제3 감광막패턴(27a)을 형성한다.
그 다음, 도 2g를 참조하면, 상기 제3 감광막패턴(27a)을 식각 마스크로 1차 습식 식각(Wet etch)하여 상기 이중 층의 구리층(Cu)(25)을 식각한다. 이때, 상기 이중 층의 구리층(25)은 상기 액티브 패턴(19a)의 채널영역 상부를 기준으로 서로 이격되어 구리층패턴(25a, 25b)으로 분리된다.
이어서, 도 2h를 참조하면, 상기 제3 감광막패턴(27a)을 식각 마스크로 상기 이중 층의 몰리브덴합금층(MoX)(23)을 2차 건식 식각(Dry etch)하여 상기 이중 층의 몰리브덴합금층(MoX)(23)을 식각한다. 이때, 상기 이중 층의 몰리브덴합금층 (MoX)(23)은 상기 액티브 패턴(19a)의 채널영역 상부를 기준으로 서로 이격되어 몰리브덴합금층 패턴(23a, 23b)으로 분리된다. 특히, 상기 2차 건식 식각(Dry etch) 공정은 플라즈마 처리(plasma treatment)에 의해 이루어지는데, 이때 상기 플라즈마 처리시에, 도 2i에서와 같이, 상기 몰리브덴합금층(23) 하부의 액티브 패턴(19a)의 채널영역 표면이 외부로 직접 노출되어 플라즈마 데미지(D)가 발생하게 된다.
한편, 또한, 종래기술의 다른 경우로는, 상기 Cu층을 1차로 습식 식각하는 공정과 상기 MoX층을 2차로 건식 식각하는 공정을 각각 별개로 진행하지 않고, 상기 Cu층과 MoX층을 한 번의 습식 식각 공정을 통해 일괄적으로 식각할 수도 있다. 그 다음, 도 2j 및 2k를 참조하면, 상기 제3 감광막패턴(27a)을 제거하고, 이어 탈이온화수(DI; Deionized Water)로 세정함으로써, 종래기술에 따른 산화물 박막 트랜지스터(10)를 제조하게 된다.
상기한 바와 같이, 종래기술에 따른 산화물 박막 트랜지스터 제조방법에 따르면, 종래의 산화물 백채널(BCE) 박막 트랜지스터(TFT) 제조시에 사용하였던 구리층(Cu)은 소스전극 및 드레인 전극 형성층으로 사용할 때 확산 및 접착 불량 때문에 구리층/몰리브덴합금층(Cu/MoX)으로 대체해야만 하는 제약이 있었다.
그러나, 상기 구리층/몰리브덴합금층(Cu/MoX)의 패터닝시에 한번의 습식 식각(Wet etch) 공정을 적용하거나, 또는 습식 식각(Wet etch)과 건식 식각(Dry etch) 공정을 함께 적용하여 진행하는데, 습식 식각(Wet etch) 공정을 통해 상기 구리층 /몰리브덴합금층 (Cu/MoX)의 패터닝시에 케미칼(chemical)에 의해 액티브 패턴의 데미지(damage)가 발생하게 된다.
또한, 도 2g 및 2h에서와 같이, 습식 식각(Wet etch)공정 진행시와, 습식 식각(Wet etch)공정과 건식 식각(Dry etch) 공정을 함께 진행시에 도 2j에서와 같이 플라즈마 데미지가 발생하게 됨으로써 소자 특성의 열화를 야기하게 된다.
본 발명은 종래기술의 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 표시장치용 산화물 박막 트랜지스터 제조시에 소스전극 및 드레인 전극 형성용 도전물질층 패터닝시에 습식 식각(Wet etch) 공정에서 발생하는 식각 에천트에 의한 액티브 패턴의 화학적 데미지(chemical damage) 또는 건식 식각(Dry etch) 공정에서 발생하는 플라즈마 데미지를 최소화시킬 수 있는 표시장치용 산화물 박막 트랜지스터 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 표시장치용 산화물 박막트랜지스터 제조방법은, 기판상에 게이트전극을 형성하는 단계과; 상기 게이트전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트전극 상측의 게이트 절연막 상에 산화물 반도체로 구성된 액티브 패턴을 형성하는 단계와; 상기 액티브 패턴을 포함한 상기 게이트 절연막 상에 도전층을 형성하는 단계와; 상기 도전층을 반응 가스를 이용한 플라즈마 처리에 의해 식각하여 서로 이격된 소스전극 및 드레인 전극을 형성하고, 상기 도전층과 반응 가스를 반응시켜 화학 부산물을 형성하는 단계와; 상기 화학 부산물을 제거하는 단계를 포함하여 구성되는 것을 특징으로 한다.
본 발명에 따른 표시장치용 산화물 박막 트랜지스터 제조방법에 따르면 다음과 같은 효과들이 있다.
본 발명에 따른 표시장치용 산화물 박막 트랜지스터 제조방법에 따르면, 산화물 박막 트랜지스터 구조에서 소스전극 및 드레인 전극 형성용 도전층의 액티브 패턴의 채널영역 상부에 위치하는 부분의 패터닝시에, 건식 식각(Dry etch) 장비, CVD 장비 또는 스터터링 장비를 포함하는 플라즈마(plasma) 장비를 이용하여 도전층, 예를 들어 CuCa, Al, Ag와 Cl2, 3Cl2, NH3/N2O 가스의 화학 반응을 통해 화학 부산물(by-product)을 형성시킴으로써 액티브 패턴의 플라즈마 데미지(plasma damage)를 최소화할 수 있다. 이때, 상기 화학 부산물, 예를 들어 CuClx 및 CaClx 등은 감광막 제거공정 및 세정 공정시에 제거되는데, 특히 상기 화학 부산물, 예를 들어 CuCl2와 CaCl 부산물은 탈이온화수(DI; Deionized Water)로 희석되며, CuCl 부산물은 감광막 스트리퍼용액(PR Stripper)에 포함된 에탄올에 의해 희석이 가능하다.
또한, 본 발명은 CuCa로 구성된 도전층의 경우에, Cu 타겟에 Ca를 소량 도핑하여 형성하기 때문에 확산(diffusion) 및 접착성(adhesion)이 개선되므로, 기존의 이중 층인 Cu/MoX층 대신에 단일 층으로 적용 가능하다.
따라서, 본 발명은 별도의 에천트(etchant)나 건식 식각(Dry etch)을 통한 도전층의 식각이 필요하지 않기 때문에 액티브 패턴의 데미지(damage)를 최소화할 수 있으며, 감광막 패턴(PR) 대로 액티브 패턴의 채널영역을 형성할 수 있어 단채널(short channel) 형성이 가능하다.
도 1은 종래기술에 따른 산화물 박막 트랜지스터 제조방법의 공정 흐름도이다.
도 2a 내지 2k는 종래기술에 따른 산화물 박막 트랜지스터의 제조공정 단면도들이다.
도 3은 본 발명에 따른 산화물 박막 트랜지스터 제조방법의 공정 흐름도이다.
도 4a 내지 4m은 본 발명에 따른 산화물 박막 트랜지스터의 제조공정 단면도들이다.
이하, 본 발명의 바람직한 실시 예에 따른 표시장치용 산화물 박막트랜지스터에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 3은 본 발명에 따른 산화물 박막 트랜지스터 제조방법의 공정 흐름도이다.
본 발명에 따른 산화물 박막 트랜지스터 제조 공정은, 도 3에 도시된 바와 같이, 기판상에 게이트 전극(미도시, 도 4a의 103a 참조)을 형성하는 공정(S110)과; 상기 기판의 게이트 전극 상에 액티브 패턴(미도시, 도 4d의 109a 참조)을 형성하는 공정(S111)과; 상기 액티브 패턴 상에 도전층(미도시, 도 4e의 113 참조)을 적층하는 공정(S112)과; 상기 도전층을 감광막패턴(미도시, 도 4g의 115a 참조)을 식각 마스크로 1차로 습식 식각하는 공정(S113)과; 상기 감광막패턴(미도시, 도 4h의 115a 참조)을 애싱처리하는 공정(S114)과; 상기 액티브 패턴의 채널영역 상부의 상기 도전층 부분을 반응 가스를 이용한 플라즈마 처리에 의해 2차로 식각하고, 화학 부산물을 형성하는 공정(S115)과; 상기 감광막패턴과 화학 부산물을 제거하고 탈이온화수(DI; Deionized Water)를 이용하여 세정하는 공정(S116)과; 소스전극과 드레인전극을 형성하는 공정(S117) 순으로 이루어진다.
여기서, 상기 액티브 패턴의 채널영역 상부의 상기 도전층 부분을 반응 가스를 이용한 플라즈마 처리에 의해 2차로 식각하고, 화학 부산물을 형성하는 공정 진행시에, 건식 식각(Dry etch) 장비, CVD 장비 또는 스터터링 장비를 포함하는 플라즈마(plasma) 장비를 이용하여 CuCa, Al, Ag 금속 중에서 선택된 금속층, 예를 들어 CuCa과, Cl2, 3Cl2, NH3/N2O 가스 중에서 선택된 반응가스, 예를 들어 Cl2의 화학 반응을 통해 화학 부산물(by-product), 예를 들어 CuClx 및 CaClx을 형성시킴으로써 액티브 패턴의 플라즈마 데미지(plasma damage)를 최소화할 수 있다.
또한, 상기 감광막패턴과 화학 부산물을 제거하고, 탈이온화수(DI; Deionized Water)를 이용하여 세정하는 공정 진행시에, 상기 화학 부산물, 예를 들어 CuClx 및 CaClx 등은 감광막 제거공정 및 세정 공정시에 제거되는데, 특히 상기 화학 부산물, 예를 들어 CuCl2과 CuCl 부산물은 탈이온화수(DI; Deionized Water)로 희석되며, CuCl 부산물은 감광막 스트리퍼용액(PR Stripper)에 포함된 에탄올에 의해 희석된다.
이와 같은 산화물 박막 트랜지스터 제조 공정 흐름도에 의해 제조되는 본 발명에 따른 산화물 박막 트랜지스터 제조방법에 대해 도 4a 내지 4m을 참조하여 설명하면 다음과 같다.
도 4a 내지 4m은 본 발명에 따른 산화물 박막 트랜지스터의 제조공정 단면도들이다.
도 4a를 참조하면, 기판(101)상에 게이트전극용 제1 도전물질을 스퍼터링방법으로 증착하여 제1 도전층(103)을 형성하고, 그 위에 제1 감광막(미도시)을 도포한 후, 포토리소그라피 공정기술을 이용한 제1 마스크 공정을 통해 상기 제1 감광막(미도시)을 패터닝하여 제1 감광막패턴(105)을 형성한다.
이때, 상기 기판(101)은 실리콘, 유리, 플라스틱 또는 다른 적절한 물질을 포함하여 이루어질 수 있다.
또한, 상기 제1 도전층(103)으로는, 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 구리 합금, 몰리브덴(Mo), 은(Ag), 은 합금(Ag alloy), 금(Au), 금 합금(Au alloy), 크롬(Cr), 티타늄(Ti), 티타늄 합금(Ti alloy), 몰리텅스텐 (MoW), 몰리티타늄(MoTi), 구리/몰리티타늄 (Cu/MoTi)을 포함하는 도전성 금속 그룹 중에서 선택된 적어도 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
그 다음, 도 4b를 참조하면, 상기 제1 감광막패턴(105)을 식각 마스크로 상기 제1 도전층(103)을 선택적으로 식각하여 게이트전극(103a)을 형성한다.
이어서, 상기 제1 감광막패턴(105)을 제거하고, 상기 게이트전극(103a)을 포함한 기판 전면에 게이트 절연막(107)을 형성한다. 이때, 상기 게이트 절연막(107)으로는 실리콘(Si) 계열의 산화막, 질화막, 또는 이를 포함하는 화합물과, Al2O3를 포함하는 금속산화막(metal oxide), 유기절연막, 낮은 유전 상수(low-k) 값을 갖는 재료를 포함한다. 예를 들어, 상기 게이트절연막(107)으로는, 산화실리콘(SiO2), 질화실리콘(SiNx), 산화지르코늄(ZrO2), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈륨(Ta2O5), 바륨-스트론튬-티타늄-산소화합물 (Ba-Sr-Ti-O) 및 비스머스-아연-니오븀-산소 화합물(Bi-Zn-Nb-O)로 이루어지는 그룹으로부터 선택되는 어느 하나 또는 이들의 2 이상의 조합 또는 다른 적절한 물질을 포함할 수도 있다.
그 다음, 상기 게이트 절연막(107) 상부에 산화물 반도체로 구성된 액티브층 (109)을 형성한다. 이때, 상기 액티브층(109)은 소스전극(미도시)과 드레인전극(미도시) 사이에 전자가 이동하는 채널을 형성하기 위한 층으로서, 저온 다결정 실리콘(Low Temperature Poly Silicon; 이하 LTPS라 함) 또는 비정질 실리콘(a-Si) 재질 대신에 실리콘(Si) 계열의 반도체 막, IGZO 계열의 산화물 반도체막, 화합물 반도체, 카본 나노 튜브 (Carbon nano tube), 그라핀(graphene) 및 유기 반도체를 사용한다.
이때, 상기 산화물 반도체로는, 게르마늄 (Ge), 주석(Sn), 납(Pb), 인듐 (In), 티타늄(Ti), 갈륨(Ga) 및 알루미늄(Al)으로 이루어지는 그룹으로부터 선택된 하나 이상의 물질 및 아연(Zn)을 포함하는 산화물 반도체에 실리콘(Si)이 첨가된 물질로 이루어질 수 있다. 예컨대, 상기 액티브층(109)은 인듐아연 복합 산화물 (InZnO)에 실리콘 이온이 첨가된 실리콘 산화인듐아연(Si-InZnO: SIZO)으로 이루어질 수도 있다.
상기 액티브층(109)이 SIZO로 이루어지는 경우, 액티브층에서 아연(Zn), 인듐(In) 및 실리콘(Si) 원자의 전체 함량 대비 실리콘(Si) 원자 함량의 조성비는 약 0.001 중량%(wt%) 내지 약 30 wt%일 수도 있다. 실리콘(Si) 원자 함량이 높아질수록 전자 생성을 제어하는 역할이 강해져서, 이동도가 낮아질 수 있으나, 그 소자의 안정성은 더 좋아질 수 있다.
한편, 상기 액티브층(109)으로는, 전술한 물질 외에 리튬(Li) 또는 칼륨(K)과 같은 I족 원소, 마그네?(Mg), 칼슘(Ca) 또는 스트론튬(Sr)과 같은 Ⅱ족 원소, 갈륨(Ga), 알루미늄(Al), 인듐(In) 또는 이트륨(Y)과 같은 Ⅲ족 원소, 티타늄(Ti), 지르코늄(Zr), 실리콘(Si), 주석(Sn) 또는 게르마늄(Ge)과 같은 Ⅳ족 원소, 탄탈륨 (Ta), 바나듐(V), 니오븀(Nb) 또는 안티몬(Sb)과 같은 Ⅴ족 원소, 또는 란티늄 (La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨 (Sm), 유로퓸(Eu), 가돌리듐(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 어븀(Er), 툴륨 (Tm), 이터븀(Yb) 또는 루테듐(Lu)과 같은 란탄(Ln) 계열 원소 등이 더 포함될 수도 있다.
이어서, 도 4c를 참조하면, 상기 액티브층(109) 상에 제2 감광막(111)을 도포하고, 포토리소그라피 공정기술을 이용한 제2 마스크 공정을 통해 상기 제2 감광막(111)을 노광 및 현상한 후 상기 제2 감광막(미도시)을 선택적으로 패터닝하여 제2 감광막패턴(111)을 형성한다.
그 다음, 도 4d를 참조하면, 상기 제2 감광막패턴(111)을 식각 마스크로 상기 액티브층(109)을 선택적으로 제거하여, 상기 게이트전극(103a) 상측의 게이트 절연막(107) 상에 액티브 패턴(109a)을 형성한다.
이어서, 도 4e를 참조하면, 상기 제2 감광막패턴(111)을 제거하고, 상기 액티브 패턴(109a)을 포함한 게이트절연막(107) 상에 제2 도전물질을 스퍼터링 방법으로 증착하여 제2 도전층(113)을 형성하고, 그 위에 다시 제3 감광막(115)을 도포한다. 이때, 상기 제2 도전층(113)으로는, 구리칼슘(CuCa), 알루미늄(Al), 은(Ag)을 포함하는 도전 금속 그룹 중에서 선택된 어느 하나를 사용한다. 한편, 상기 제2 도전층(113)으로는 상기 금속들 이외에, 소스전극 및 드레인 전극 형성용 도전층을 패터닝하기 위해 플라즈마 처리시에 반응가스와의 화학 반응을 통해 화학 부산물을 생성시키는 금속이면 사용 가능하다고 볼 수 있다.
특히, 상기 제2 도전층(113)으로 구리 칼슘(CuCa)을 사용하는 경우에, 구리 (Cu) 금속 타겟(target)에 칼슘(Ca)을 소량 도핑(doping) 함으로써 확산 (diffusion) 및 접착성(adhesion) 특성이 개선되기 때문에, 기존의 Cu/MoX로 구성된 이중 층 대신에 단일 도전층으로 적용이 가능하다.
그 다음, 도 4e 및 4f를 참조하면, 포토리소그라피 공정기술을 이용한 제4 마스크 공정, 예를 들어 회절 마스크인 하프톤 마스크(Half-Ton Mask)(117)를 통해 상기 제3 감광막(115)을 노광 및 현상한 후 상기 제3 감광막(115)을 선택적으로 패터닝하여 서로 다른 제1 두께 및 제2 두께를 갖는 제3 감광막패턴(115a, 115b)을 형성한다.
이때, 상기 하프톤 마스크(117)는 투명 기판(미도시)과, 상기 투명 기판 (미도시)상에 형성된 광차단 패턴(117a)과, 상기 광차단 패턴(117a) 상부와 상기 광차단 패턴(117a) 사이의 상기 투명 기판상에 형성된 반투과 패턴(117b)을 포함하여 구성된다.
상기 광차단 패턴(117a)은 소스전극 및 드레인 전극 형성용 제2 도전층(113)과 오버랩되는 상기 제3 감광막(115) 상측에 위치하며, 상기 반투과 패턴(117b)은 상기 소스전극 및 드레인 전극 형성용 제2 도전층(113)을 포함한 상기 액티브 패턴 (109a)의 채널영역과 오버랩되는 상기 제3 감광막(115) 상측에 위치한다.
따라서, 상기 노광 및 현상 공정시에, 광이 투과된 상기 반투과 패턴(117b) 아래의 제3 감광막패턴(115a)의 막 두께는 광이 투과되지 않은 상기 광차단 패턴 (117a) 아래의 제3 감광막패턴(115b)의 막 두께보다 얇게 형성된다.
한편, 본 발명에서는 제3 감광막 패턴 형성시에 회절 마스크인 하프톤 마스크(117)를 사용하는 경우를 예로 들어 설명하였지만 이에 제한하는 것은 아니며, 일반적인 노광 마스크(Photo Mask)를 사용할 수도 있다.
이어서, 도 4g를 참조하면, 다른 두께를 갖는 제3 감광막패턴(115a, 115b)을 식각 마스크로 상기 제2 도전층(113)을 1차로 습식 식각(Wet etch)한다.
그 다음, 도 4h를 참조하면, 상기 제3 감광막패턴(115a, 115b)을 애싱 (Ashing) 처리하여 상기 액티브 패턴(109a)의 채널 영역과 오버랩되는 상기 제3 감광막패턴(115a) 부분을 제거하여, 상기 액티브 패턴(109a)의 채널영역 상의 제2 도전층(113) 부분을 노출한다. 이때, 상기 애싱 처리시에, 상기 소스전극 및 드레인 전극 형성용 제2 도전층(113)과 오버랩되는 상기 제3 감광막패턴(115b) 부분도 일정 두께만큼 제거된다.
이어서, 도 4i를 참조하면, 잔류하는 상기 제3 감광막패턴(115b)을 식각 마스크로 상기 액티브 패턴(109a)의 채널영역 상의 제2 도전층(113)의 노출된 부분을 반응 가스를 이용한 플라즈마 처리(plasma treatment)하여 식각한다.
이때, 상기 액티브 패턴(109a)의 채널영역 상부의 노출된 상기 제2 도전층 (113) 부분을 반응 가스를 이용한 플라즈마 처리에 의해 2차로 식각할 때, 도 4j에서와 같이, 화학 부산물(119)이 형성된다.
상기 반응 가스를 이용하는 플라즈마 처리 공정은, 건식 식각(Dry etch) 장비, CVD 장비 또는 스터터링 장비를 포함하는 플라즈마(plasma) 장비를 이용하여 실시하는데, 제2 도전층(113)으로는 CuCa, Al, Ag 금속 중에서 선택된 금속층, 예를 들어 CuCa를 사용하고, 반응 가스로는 Cl2, 3Cl2, NH3/N2O 가스 중에서 선택된 반응가스, 예를 들어 Cl2 가스의 화학 반응을 통해 아래의 식(1)에서와 같이 화학 부산물(119) (by-product), 예를 들어 CuClx 및 CaClx을 형성하게 된다.
CuCa + Cl2 → CuClx + CaClx ---------------------- (1)
한편, 본 발명의 플라즈마 처리시의 다른 실시 예로서, 제2 도전층(113)으로 Al 금속을 사용하고, 반응 가스로는 Cl2를 사용하는 경우에, Al 금속과 Cl2 가스의 화학 반응을 통해 아래의 식(2)에서와 같이 화학 부산물, 예를 들어 2AlCl3이 형성된다.
2Al + 3Cl2 → 2AlCl3 ---------------------- (1)
또 한편, 본 발명의 플라즈마 처리시의 다른 실시 예로서, 제2 도전층(113)으로 Ag 금속을 사용하고, 반응 가스로는 NH3/N2O 가스를 사용하는 경우에, Ag 금속과 NH3/N2O 가스의 화학 반응을 통해 아래의 식(3)에서와 같이 화학 부산물, 예를 들어 AgNO3이 형성된다.
Ag + NH3/N2O → AgNO3 ---------------------- (1)
따라서, 본 발명은 기존에 소스전극 및 드레인 전극 형성용 도전층 식각을 위한 플라즈마 처리시에 발생하였던 액티브 패턴(109a)의 플라즈마 데미지(plasma damage)를 최소화할 수 있게 된다.
그 다음, 도 4k 및 4l를 참조하면, 상기 제3 감광막패턴(115a)과 화학 부산물(119)을 감광막(PR) 스트리퍼 용액(Stripper)을 이용하여 제거하고, 탈이온화수 (DI; Deionized Water)를 이용하여 추가로 세정한다. 이때, 상기 화학 부산물 (119), 예를 들어 CuClx 및 CaClx 부산물 등은 감광막 제거공정 및 세정 공정시에 제거되는데, 특히 상기 화학 부산물, 예를 들어 CuCl2 및 CuCl 부산물은 탈이온화수 (DI; Deionized Water)로 희석되며, CuCl 부산물은 감광막 스트리퍼 용액(PR Stripper)에 포함된 에탄올에 의해 희석된다.
이어서, 도 4m를 참조하면, 상기감광막(PR) 스트리퍼 용액(Stripper)을 이용한 제3 감광막 (115a) 및 화학 부산물(119) 제거 공정과 함께 탈이온화수 (DI; Deionized Water)를 이용한 세정 공정을 진행하여 소스전극(113a) 및 드레인 전극(113b)을 형성함으로써 본 발명에 따른 표시장치용 산화물 박막 트랜지스터 (100) 제조 공정을 완료한다.
상기에서 설명한 바와 같이, 본 발명에 따른 표시장치용 산화물 박막 트랜지스터 제조방법에 따르면, 산화물 박막 트랜지스터 구조에서 소스전극 및 드레인 전극 형성용 도전층의 액티브 패턴의 채널영역 상부에 위치하는 부분의 패터닝시에, 건식 식각(Dry etch) 장비, CVD 장비 또는 스터터링 장비를 포함하는 플라즈마 (plasma) 장비를 이용하여 도전층, 예를 들어 CuCa, Al, Ag와 Cl2, 3Cl2, NH3/N2O 가스의 화학 반응을 통해 화학 부산물(by-product)을 형성시킴으로써 액티브 패턴의 플라즈마 데미지(plasma damage)를 최소화할 수 있다. 이때, 상기 화학 부산물, 예를 들어 CuClx 및 CaClx 부산물 등은 감광막 제거공정 및 세정 공정시에 제거되는데, 특히 상기 화학 부산물, 예를 들어 CuCl2 및 CuCl 부산물은 탈이온화수(DI; Deionized Water)로 희석되며, CuCl 부산물은 감광막 스트리퍼용액(PR Stripper) 에 포함된 에탄올에 의해 희석이 가능하다.
또한, 본 발명은 CuCa로 구성된 도전층의 경우에, Cu 타겟에 Ca를 소량 도핑하여 형성하기 때문에 확산(diffusion) 및 접착성(adhesion)이 개선되므로, 기존의 이중 층인 Cu/MoX층 대신에 단일 층으로 적용 가능하다.
따라서, 본 발명은 별도의 에천트(etchant)나 건식 식각(Dry etch)을 통한 도전층의 식각이 필요하지 않기 때문에 액티브 패턴의 데미지(damage)를 최소화할 수 있으며, 감광막 패턴(PR) 대로 액티브 패턴의 채널영역을 형성할 수 있어 단채널(short channel) 형성이 가능하다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시 예의 예시로서 해석되어야 한다. 예를 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 박막트랜지스터의 구성 요소는 다양화할 수 있을 것이고, 구조 또한 다양한 형태로 변형할 수 있을 것이다.
본 발명의 산화물 박막 트랜지스터는 액정표시장치나 유기발광표시장치뿐만 아니라 메모리소자 및 논리 소자 분야에도 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시 예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
100: 산화물 박막트랜지스터 103a: 게이트전극
107: 게이트 절연막 109a: 액티브 패턴
113a: 소스전극 113b: 드레인 전극 117: 하프톤 마스크 119: 화학 부산물

Claims (13)

  1. 기판상에 게이트전극을 형성하는 단계;
    상기 게이트전극을 포함한 기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트전극 상측의 게이트 절연막 상에 산화물 반도체로 구성되며 채널영역을 구비한 액티브 패턴을 형성하는 단계;
    상기 액티브 패턴을 포함한 상기 게이트 절연막 상에 단일 층의 도전층을 형성하는 단계;
    상기 도전층 상에 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 마스크로 하여 상기 채널영역 상의 상기 도전층을 반응 가스를 이용한 플라즈마 처리에 의해 식각하고, 상기 도전층과 상기 반응 가스의 반응에 의해 얻어진 화학 부산물을 상기 플라즈마 처리된 부위에 형성하는 플라즈마 처리단계;
    상기 플라즈마 처리단계 후, 감광막 스트리퍼 용액(PR Stripper)을 이용하여 상기 감광막 패턴을 제거하여 소스전극 및 드레인 전극을 형성하는 감광막 패턴의 제거단계; 및
    상기 감광막 패턴의 제거단계 후, 탈이온화수(DI)에 의해 세정하는 세정단계;를 포함하여 구성되고,
    상기 산화물 반도체는 실리콘 산화인듐아연(Si-InZnO)을 포함하며,
    상기 도전층은 구리(Cu) 타겟에 칼슘(Ca)을 도핑한 구리 칼슘(CuCa)으로 구성되며,
    상기 반응 가스는 Cl2 가스를 포함하고,
    상기 화학 부산물은 CuClx 및 CaClx를 포함하며,
    상기 CuClx 및 상기 CaClx는 상기 감광막 스트리퍼 용액과 상기 탈이온화수에 의해 제거되는
    표시장치용 산화물 박막트랜지스터 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제1항에 있어서, 상기 표시장치용 산화물 박막트랜지스터는 액정표시장치 (LCD; Liquid Crystal Display Device) 및 유기전계발광소자(OLED; Organic Luminescent Emitted Doide)를 포함하는 표시장치에 적용하는 것을 특징으로 하는 표시장치용 산화물 박막트랜지스터 제조방법.







KR1020130073890A 2013-06-26 2013-06-26 표시장치용 산화물 박막 트랜지스터 제조방법 KR101987041B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130073890A KR101987041B1 (ko) 2013-06-26 2013-06-26 표시장치용 산화물 박막 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130073890A KR101987041B1 (ko) 2013-06-26 2013-06-26 표시장치용 산화물 박막 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR20150001143A KR20150001143A (ko) 2015-01-06
KR101987041B1 true KR101987041B1 (ko) 2019-09-30

Family

ID=52474978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130073890A KR101987041B1 (ko) 2013-06-26 2013-06-26 표시장치용 산화물 박막 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR101987041B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682163B1 (ko) * 2005-07-19 2007-02-12 어플라이드 머티어리얼스, 인코포레이티드 하이브리드형 ｐｖｄ-ｃｖｄ 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101345378B1 (ko) * 2007-05-17 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JPWO2010143609A1 (ja) * 2009-06-12 2012-11-22 株式会社アルバック 電子装置の形成方法、電子装置、半導体装置及びトランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100682163B1 (ko) * 2005-07-19 2007-02-12 어플라이드 머티어리얼스, 인코포레이티드 하이브리드형 ｐｖｄ-ｃｖｄ 시스템

Also Published As

Publication number Publication date
KR20150001143A (ko) 2015-01-06

Similar Documents

Publication Publication Date Title
KR102023924B1 (ko) 산화물 박막 트랜지스터를 구비한 표시장치용 어레이기판 그리고 그 제조방법
US9236495B2 (en) Oxide thin film transistor, method for fabricating TFT, display device having TFT, and method for fabricating the same
US8883579B2 (en) Array substrate for organic electroluminescent display device and method of fabricating the same
KR102068089B1 (ko) 산화물 반도체 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이 기판 및 제조방법
US8263448B2 (en) Thin film transistor with contact holes having different widths and method of manufacturing the same
KR102148478B1 (ko) 산화물 반도체를 적용한 박막 트랜지스터 어레이 기판 및 그 제조방법
TWI415266B (zh) 薄膜電晶體及其製造方法
KR20100051484A (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
US8772777B2 (en) Organic light-emitting display device and method of manufacturing the same
WO2014131242A1 (zh) 薄膜晶体管阵列基板、制备方法以及显示装置
US20120286272A1 (en) Thin film transistor and method of manufacturing the same
KR102070762B1 (ko) 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 표시장치용 어레이기판 및 제조방법
KR102174384B1 (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
KR101375846B1 (ko) 박막트랜지스터 및 그 제조방법
WO2011105343A1 (ja) 半導体装置およびその製造方法ならびに表示装置
KR102142483B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 제조방법 및 박막 트랜지스터 어레이 기판
KR101987041B1 (ko) 표시장치용 산화물 박막 트랜지스터 제조방법
KR102167136B1 (ko) 박막 트랜지스터 어레이 기판을 구비한 표시장치 및 그 제조방법
KR101985399B1 (ko) 표시장치용 산화물 박막 트랜지스터 및 그 제조방법
KR102135932B1 (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법
KR20140042575A (ko) 산화물 박막 트랜지스터, 제조방법 및 이를 구비한 어레이기판 및 제조방법
KR102009017B1 (ko) 표시장치용 산화물 박막 트랜지스터 및 그 제조방법
KR101898247B1 (ko) 유기발광 다이오드 표시장치 및 그 제조방법
JP2018110151A (ja) 電界効果型トランジスタの製造方法
US20130217192A1 (en) Method for manufacturing thin film transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant