CN104362126A - 阵列基板的制造方法 - Google Patents

阵列基板的制造方法 Download PDF

Info

Publication number
CN104362126A
CN104362126A CN201410675209.8A CN201410675209A CN104362126A CN 104362126 A CN104362126 A CN 104362126A CN 201410675209 A CN201410675209 A CN 201410675209A CN 104362126 A CN104362126 A CN 104362126A
Authority
CN
China
Prior art keywords
area
array base
base palte
layer
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410675209.8A
Other languages
English (en)
Inventor
高胜
葛泳
袁波
陈杰
朱涛
刘玉成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan New Flat Panel Display Technology Center Co Ltd
Kunshan Govisionox Optoelectronics Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Original Assignee
Kunshan New Flat Panel Display Technology Center Co Ltd
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan New Flat Panel Display Technology Center Co Ltd, Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan New Flat Panel Display Technology Center Co Ltd
Priority to CN201410675209.8A priority Critical patent/CN104362126A/zh
Publication of CN104362126A publication Critical patent/CN104362126A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种阵列基板的制造方法，所述阵列基板包括顺序堆叠的衬底层、栅极绝缘层、金属氧化物层和金属层，所述方法包括：在所述阵列基板上形成光刻胶层；利用掩膜板对所述光刻胶层进行曝光显影，经曝光显影后的光刻胶层在所述阵列基板的第一区域上的厚度小于在所述阵列基板的第二区域上的厚度，并且所述阵列基板的第三区域上不存在所述光刻胶层；对未覆盖有光刻胶层的所述第三区域进行蚀刻，直至到达所述栅极绝缘层；去除所述第一区域上的光刻胶层；去除所述第一区域中的金属层；去除所述第二区域上的光刻胶层；进行离子注入，以在所述第一区域内形成电容，在所述第二区域内形成沟道，在所述第三区域内形成源漏极区。

Description

阵列基板的制造方法
技术领域
本发明涉及半导体技术领域，具体涉及一种阵列基板的制造方法。
背景技术
随着显示技术的不断发展，液晶显示器和有机发光二极管(OLED)显示器由于具有驱动电压低、能耗低、重量轻、厚度薄等优点，得到广泛的应用。
通常需要通过若干个光刻工艺，使用八个或更多个掩模板来制造显示装置的阵列基板。对于阵列基板上的存储电容，需要将多晶硅层的一部分进行掺杂，并作为电容的一极以形成MIS电容。因此，需要额外进行一道掩膜工序以对电容区进行离子注入，在这里，掩膜工序包括曝光、显影、蚀刻、离子注入、灰化等步骤，每增加一次掩膜工序会增加若干工艺步骤，极大提高了阵列基板的制造成本。随着显示面板尺寸逐渐变大、所使用的掩模工序的数量增多，严重影响了阵列基板的制造生产率，增加了制造成本。
发明内容
本发明所要解决的技术问题是现有阵列基板制造工艺步骤多、生产率低、制造成本高的问题。
为此目的，本发明提出了一种阵列基板的制造方法，所述阵列基板包括顺序堆叠的衬底层、栅极绝缘层、金属氧化物层和金属层，所述方法包括：在所述阵列基板上形成光刻胶层；利用掩膜板对所述光刻胶层进行曝光显影，经曝光显影后的光刻胶层在所述阵列基板的第一区域上的厚度小于在所述阵列基板的第二区域上的厚度，并且所述阵列基板的第三区域上不存在所述光刻胶层；对未覆盖有光刻胶层的所述第三区域进行蚀刻，直至到达所述栅极绝缘层；去除所述第一区域上的光刻胶层；去除所述第一区域中的金属层；去除所述第二区域上的光刻胶层；对上述步骤形成的所述阵列基板进行离子注入，以在所述第一区域内形成电容，在所述第二区域内形成沟道，在所述第三区域内形成源漏极区。
优选地，所述掩膜板为半色调掩膜板或灰度掩膜板，其中所述掩膜板的半透明区域对应于所述第一区域。
优选地，当所述光刻胶层采用正性光刻胶时，所述掩膜板的半透明区域对应于所述第一区域，所述掩膜板的不透明区域对应于所述第二区域，所述掩膜板的透明区域对应于所述第三区域；当所述光刻胶层采用负性光刻胶时，所述掩膜板的半透明区域对应于所述第一区域，所述掩膜板的透明区域对应于所述第二区域，所述掩膜板的不透明区域对应于所述第三区域。
优选地，所述去除所述第一区域上的光刻胶层包括：通过灰化工艺去除相同厚度的光刻胶，使所述第一区域上的光刻胶层被完全去除，而所述第二区域上仍保留有光刻胶层。
优选地，通过一次所述离子注入同时形成所述阵列基板的所述电容、所述沟道和所述源漏极区。
优选地，所述衬底层是多晶硅层。
优选地，所述金属氧化物层是ITO层。
优选地，所述金属层由钼构成。
通过采用本发明所公开的阵列基板制造方法，利用半色调掩膜板或灰度掩膜板来对光刻胶层进行曝光，并通过一次离子注入同时形成阵列基板的电容和源漏极区，由此省去了一道掩膜工序，减少了阵列基板的制造工艺步骤，提高了阵列基板的生产率，降低了阵列基板的制造成本。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出根据本发明实施例的阵列基板制造方法的流程图；
图2-7分别示出了根据本发明实施例的阵列基板制造方法的各步骤的示意图。
具体实施方式
下面将结合附图对本发明的实施例进行详细描述。
如图1所示，根据本发明实施例的阵列基板制造方法包括如下步骤：
S1：在阵列基板上形成光刻胶层5。如图2所示，该阵列基板包括顺序堆叠的衬底层1、栅极绝缘层2、金属氧化物层3和金属层4，以及在该阵列基板的金属层4上涂覆的光刻胶层5。其中，衬底层1可以采用多晶硅材料制成，栅极绝缘层2可以采用氧化硅、氮化硅等绝缘材料制成，金属氧化物层3可以采用ITO、IGZO、ITZO等材料制成，金属层4可以采用钼、铜、铝等金属材料制成，光刻胶层5可以采用正性或负性光刻胶层。
S2：利用掩膜板对光刻胶层5进行曝光显影，经曝光显影后的光刻胶层5在阵列基板的第一区域a上的厚度小于在阵列基板的第二区域b上的厚度，并且阵列基板的第三区域c上不存在光刻胶层5，如图3所示。具体而言，该掩膜板可以是半色调掩膜板或灰度掩膜板，其中该掩膜板的半透明区域对应于第一区域a。更具体地，当光刻胶层5采用正性光刻胶时，掩膜板的半透明区域对应于第一区域a，掩膜板的不透明区域对应于第二区域b，掩膜板的透明区域对应于第三区域c；当光刻胶层5采用负性光刻胶时，掩膜板的半透明区域对应于第一区域a，掩膜板的透明区域对应于第二区域b，掩膜板的不透明区域对应于第三区域c，由此在曝光显影结束后，使得经曝光显影后的光刻胶层5在第一区域a上的厚度小于在第二区域b上的厚度。
S3：对未覆盖有光刻胶层的第三区域c进行蚀刻，直至到达栅极绝缘层2，如图4所示。
S4：去除第一区域a上的光刻胶层，以暴露出第一区域a，而第二区域b上仍保留有光刻胶层，如图5所示。优选地，可以通过灰化等工艺来去除光刻胶层5。具体地，由于第一区域a上光刻胶层5的厚度小于在第二区域b上光刻胶层5的厚度，当采用灰化工艺去除相同厚度的光刻胶后，第一区域a上的光刻胶层被完全去除，而第二区域b上仍保留有光刻胶层。
S5：去除第一区域a中的金属层，如图6所示。
S6：去除第二区域b上的光刻胶层。同样地，也可以采用灰化等工艺来去除第二区域b上的光刻胶层，至此所有光刻胶层均被去除。
S7：对上述步骤形成的阵列基板进行离子注入，以在第一区域a内形成电容，在第二区域b内形成沟道，在第三区域c内形成源漏极区。如图7所示，由于第二区域b中存在金属层4阻挡，因此离子不能注入到第二区域b的衬底1中，由此形成沟道；而对于第一区域a，由于第一区域a中金属氧化物层3的阻挡，一部分离子注入到第一区域a的金属氧化物层3中，另一部分离子注入到第一区域a的衬底1中形成掺杂区7，从而第一区域a中的金属氧化物层3、栅极绝缘层2和衬底1中的掺杂区7形成MIS(金属-绝缘体-半导体)电容，掺杂区7的浓度随金属氧化物层3的厚度而变化；而对于没有任何阻挡的第三区域c，离子直接注入到第三区域c的衬底中，在该区域形成重掺杂区6，从而形成薄膜晶体管的源漏极区，该重掺杂区的注入离子浓度约为1×1015/cm3至1×1016/cm3，由此通过一次离子注入同时形成了电容、沟道和源漏极区。
根据本发明实施例的阵列基板制造方法，利用半色调掩膜板或灰度掩膜板来对光刻胶层进行曝光，并通过一次离子注入同时形成阵列基板的电容和源漏极区，由此省去了一道掩膜工序，减少了阵列基板的制造工艺步骤，提高了阵列基板的生产率，降低了阵列基板的制造成本。
虽然结合附图描述了本发明的实施方式，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (8)

1.一种阵列基板的制造方法，所述阵列基板包括顺序堆叠的衬底层、栅极绝缘层、金属氧化物层和金属层，其特征在于，所述方法包括：
在所述阵列基板上形成光刻胶层；
利用掩膜板对所述光刻胶层进行曝光显影，经曝光显影后的光刻胶层在所述阵列基板的第一区域上的厚度小于在所述阵列基板的第二区域上的厚度，并且所述阵列基板的第三区域上不存在所述光刻胶层；
对未覆盖有光刻胶层的所述第三区域进行蚀刻，直至到达所述栅极绝缘层；
去除所述第一区域上的光刻胶层；
去除所述第一区域中的金属层；
去除所述第二区域上的光刻胶层；
对上述步骤形成的所述阵列基板进行离子注入，以在所述第一区域内形成电容，在所述第二区域内形成沟道，在所述第三区域内形成源漏极区。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述掩膜板为半色调掩膜板或灰度掩膜板，其中所述掩膜板的半透明区域对应于所述第一区域。
3.根据权利要求2所述的阵列基板的制造方法，其特征在于，当所述光刻胶层采用正性光刻胶时，所述掩膜板的半透明区域对应于所述第一区域，所述掩膜板的不透明区域对应于所述第二区域，所述掩膜板的透明区域对应于所述第三区域；当所述光刻胶层采用负性光刻胶时，所述掩膜板的半透明区域对应于所述第一区域，所述掩膜板的透明区域对应于所述第二区域，所述掩膜板的不透明区域对应于所述第三区域。
4.根据权利要求1所述的阵列基板的制造方法，其特征在于，所述去除所述第一区域上的光刻胶层包括：通过灰化工艺去除相同厚度的光刻胶，使所述第一区域上的光刻胶层被完全去除，而所述第二区域上仍保留有光刻胶层。
5.根据权利要求1所述的阵列基板的制造方法，其特征在于，通过一次所述离子注入同时形成所述阵列基板的所述电容、所述沟道和所述源漏极区。
6.根据权利要求1至5中任一项所述的阵列基板的制造方法，其特征在于，所述衬底层是多晶硅层。
7.根据权利要求1至5中任一项所述的阵列基板的制造方法，其特征在于，所述金属氧化物层是ITO层。
8.根据权利要求1至5中任一项所述的阵列基板的制造方法，其特征在于，所述金属层由钼构成。
CN201410675209.8A 2014-11-21 2014-11-21 阵列基板的制造方法 Pending CN104362126A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410675209.8A CN104362126A (zh) 2014-11-21 2014-11-21 阵列基板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410675209.8A CN104362126A (zh) 2014-11-21 2014-11-21 阵列基板的制造方法

Publications (1)

Publication Number Publication Date
CN104362126A true CN104362126A (zh) 2015-02-18

Family

ID=52529375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410675209.8A Pending CN104362126A (zh) 2014-11-21 2014-11-21 阵列基板的制造方法

Country Status (1)

Country Link
CN (1) CN104362126A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456623A (zh) * 2010-11-02 2012-05-16 乐金显示有限公司 有机电致发光设备的阵列基板及其制造方法
CN102593144A (zh) * 2011-01-11 2012-07-18 三星移动显示器株式会社 制造底部发射型有机发光显示装置的方法
CN102881695A (zh) * 2011-07-14 2013-01-16 三星显示有限公司 薄膜晶体管阵列基板、其制造方法以及有机发光显示设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102456623A (zh) * 2010-11-02 2012-05-16 乐金显示有限公司 有机电致发光设备的阵列基板及其制造方法
CN102593144A (zh) * 2011-01-11 2012-07-18 三星移动显示器株式会社 制造底部发射型有机发光显示装置的方法
CN102881695A (zh) * 2011-07-14 2013-01-16 三星显示有限公司 薄膜晶体管阵列基板、其制造方法以及有机发光显示设备

Similar Documents

Publication Publication Date Title
CN103745978B (zh) 显示装置、阵列基板及其制作方法
US9437627B2 (en) Thin film transistor and manufacturing method thereof
CN104040693B (zh) 一种金属氧化物tft器件及制造方法
WO2016173322A1 (zh) 一种阵列基板及其制作方法、及显示装置
CN103745955B (zh) 显示装置、阵列基板及其制造方法
JP2017085079A (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN108417580B (zh) 阵列基板及其制作方法和显示面板
US20140027760A1 (en) Semiconductor device and manufacturing method thereof
US10529750B2 (en) LTPS array substrate and method for producing the same
US9478665B2 (en) Thin film transistor, method of manufacturing the same, display substrate and display apparatus
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
US20170301705A1 (en) Ltps pixel unit and manufacturing method for the same
US10629746B2 (en) Array substrate and manufacturing method thereof
JP6106024B2 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
CN105552035A (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN105551967B (zh) N型薄膜晶体管的制作方法
CN104538455A (zh) 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板
CN104538354A (zh) 一种ltps tft像素单元及其制造方法
CN109148596B (zh) 低温多晶硅薄膜晶体管及其制作方法
CN107910378B (zh) Ltps薄膜晶体管、阵列基板及其制作方法、显示装置
WO2019071824A1 (zh) 显示面板及其制造方法
GB2547858A (en) Coplanar oxide semiconductor TFT substrate structure and manufacturing method therefor
CN104362126A (zh) 阵列基板的制造方法
US10361226B2 (en) Array substrate, manufacturing method for the same and display panel
US10153308B1 (en) Manufacturing method for thin film transistor and array substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150218