KR20070111232A - 전계발광소자 및 그 제조방법 - Google Patents

전계발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20070111232A
KR20070111232A KR1020060044349A KR20060044349A KR20070111232A KR 20070111232 A KR20070111232 A KR 20070111232A KR 1020060044349 A KR1020060044349 A KR 1020060044349A KR 20060044349 A KR20060044349 A KR 20060044349A KR 20070111232 A KR20070111232 A KR 20070111232A
Authority
KR
South Korea
Prior art keywords
layer
cathode
light emitting
electrode
electroluminescent device
Prior art date
Application number
KR1020060044349A
Other languages
English (en)
Other versions
KR101227142B1 (ko
Inventor
서성모
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060044349A priority Critical patent/KR101227142B1/ko
Priority to CNB2006101629868A priority patent/CN100505297C/zh
Priority to JP2006332181A priority patent/JP4688781B2/ja
Priority to US11/639,840 priority patent/US7642547B2/en
Publication of KR20070111232A publication Critical patent/KR20070111232A/ko
Priority to US12/625,904 priority patent/US8153468B2/en
Application granted granted Critical
Publication of KR101227142B1 publication Critical patent/KR101227142B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은, 기판, 기판 상에 위치하는 게이트 전극, 게이트 전극을 포함한 기판 상에 위치하는 제 1 절연막, 게이트 전극과 일정 영역이 대응되도록 제 1 절연막 상에 위치하는 비정질 실리콘층, 비정질 실리콘층의 일정 영역 상에 위치하며 소오스 영역 및 드레인 영역을 정의하는 오믹층들, 오믹층들 중 어느 하나와 전기적으로 연결된 소오스 전극 또는 드레인 전극 및 오믹층들 중 다른 하나와 전기적으로 연결된 캐소드, 소오스 전극 또는 드레인 전극 및 캐소드를 포함한 기판 상에 위치하며 캐소드의 일부를 노출시키는 개구부를 포함하는 제 2 절연막, 개구부 내에 위치하는 발광층 및 발광층을 포함한 기판 상에 위치하는 애노드를 포함하는 전계발광소자 및 그 제조방법을 제공한다.

Description

전계발광소자 및 그 제조방법{Light emitting device and fabrication method of the same}
도 1은 종래기술에 따른 전계발광소자의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 전계발광소자의 단면도이다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 전계발광소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 전계발광소자의 제조방법을 설명하기 위한 공정별 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
200: 기판 205: 버퍼층
210: 게이트 전극 215: 제 1 절연막
220: 비정질 실리콘층 225a,225b: 오믹층
330a: 소오스 전극 330b: 캐소드
360: 제 2 절연막 365: 개구부
370: 발광층 380: 애노드
본 발명은 전계발광소자 및 그 제조방법에 관한 것이다.
평판표시소자(Flat Panel Display Device) 중에서 유기전계발광소자(Organic Light Emitting Device)는 유기화합물을 전기적으로 여기시켜 발광하게 하는 자발광형 표시장치이다. 유기전계발광소자는 LCD에서 사용되는 백라이트가 필요하지 않아 경량박형이 가능할 뿐만 아니라 공정을 단순화시킬 수 있다. 또한, 저온 제작이 가능하고, 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 낮은 소비 전력, 넓은 시야각 및 높은 콘트라스트(Contrast) 등의 특성을 나타낸다.
유기전계발광소자는 애노드와 캐소드 사이에 유기발광층을 포함하고 있어 애노드로부터 공급받는 정공과 캐소드로부터 받은 전자가 유기발광층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고 다시 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하게 된다.
여기서, 유기발광층으로부터 발생된 광이 방출되는 방향에 따라 배면발광형과 전면발광형으로 나뉘어지는데, 화소 구동회로가 내장된 유기전계발광소자가 배면발광형인 경우는 화소 구동회로가 기판을 차지하는 넓은 면적으로 인하여 개구율에 심각한 제약을 받을 수 밖에 없다. 따라서, 개구율 향상을 위해 전면발광형 유기전계발광소자의 개념이 도입되게 되었다.
도 1은 종래기술에 따른 전계발광소자의 단면도이다.
도 1을 참조하면, 기판(100) 상에 버퍼층(105)이 위치하며, 버퍼층(105) 상 에 게이트 전극(110)이 위치한다. 게이트 전극(110) 상에 게이트 절연막인 제 1 절연막(115)이 위치하며, 게이트 전극(110)과 일정 영역이 대응되도록 제 1 절연막(115) 상에 비정질 실리콘층(120)이 위치한다.
비정질 실리콘층(120)의 일정 영역 상에 소오스 영역 및 드레인 영역을 정의하는 오믹층들(125a, 125b)이 위치한다. 상기 오믹층들(125a, 125b)은 불순물 이온이 주입된 비정질 실리콘으로 이루어질 수 있다.
오믹층들(125a, 125b) 상에 소오스/드레인 전극(130a, 130b)이 위치하며, 소오스/드레인 전극(130a,130b)을 포함하는 기판 상에, 드레인 전극(130b)의 일부를 노출시키는 비어홀(145)을 포함하는 제 2 절연막(140)이 위치한다.
제 2 절연막(140) 상에 비어홀(145)을 통하여 드레인 전극(130b)과 전기적으로 연결되는 제 1 전극(150)이 위치한다. 여기서 제 1 전극(150)은 애노드 또는 캐소드일 수 있다. 제 1 전극(150)이 애노드일 경우 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ICO(Indium Cerium Oxide) 또는 ZnO(Zinc Oxide)와 같은 투명도전막으로 형성될 수 있으며, 캐소드일 경우는 마그네슘(Mg), 은(Ag), 알루미늄(Al), 칼슘(Ca) 또는 이들의 합금으로 형성될 수 있다.
제 1 전극(150)을 포함한 기판 상에, 제 1 전극(150)의 일부를 노출시키는 개구부(165)를 포함하는 제 4 절연막(160)이 위치한다. 개구부(165) 내에 유기발광층(170)이 위치하며, 유기발광층(170)을 포함한 기판 상에 제 2 전극(180)이 위치한다.
상기와 같은 구조를 가지는 유기전계발광소자를 제조하기 위하여, 적어도 6 개 이상의 마스크 공정이 필요하다. 즉, 게이트 전극, 비정질 실리콘층 및 오믹층, 소오스/드레인 전극, 비어홀, 제 1 전극 및 개구부는 소정의 물질로 이루어진 막을 적층한 다음 마스크를 이용해서 이를 식각함으로써 형성된다.
그러나. 공정에 필요한 마스크의 수가 많아지면 제조 비용이 상승하게 되며, 또한 공정 시간이 길어지는 문제점이 있으므로, 이를 감소하여야 할 필요성이 있다.
따라서, 본 발명은 공정 시간 및 제조비용을 감소시킬 수 있는 전계발광소자 및 그 제조방법을 제공하는 것에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은, 기판, 기판 상에 위치하는 게이트 전극, 게이트 전극을 포함한 기판 상에 위치하는 제 1 절연막, 게이트 전극과 일정 영역이 대응되도록 제 1 절연막 상에 위치하는 비정질 실리콘층, 비정질 실리콘층의 일정 영역 상에 위치하며 소오스 영역 및 드레인 영역을 정의하는 오믹층들, 오믹층들 중 어느 하나와 전기적으로 연결된 소오스 전극 또는 드레인 전극 및 오믹층들 중 다른 하나와 전기적으로 연결된 캐소드, 소오스 전극 또는 드레인 전극 및 캐소드를 포함한 기판 상에 위치하며 캐소드의 일부를 노출시키는 개구부를 포함하는 제 2 절연막, 개구부 내에 위치하는 발광층 및 발광층을 포함한 기판 상에 위치하는 애노드를 포함하는 전계발광소자를 제공한다.
소오스 전극 또는 드레인 전극 및 캐소드는 마그네슘(Mg), 은(Ag), 알루미 늄(Al), 칼슘(Ca) 또는 이들의 합금 등으로 이루어질 수 있다.
또한, 본 발명은, 기판을 준비하는 단계, 기판 상에 제 1 마스크를 이용해서 게이트 전극을 형성하는 단계, 게이트 전극을 포함한 기판 상에 제 1 절연막을 형성하는 단계, 제 1 절연막 상에 비정질 실리콘층 및 오믹층을 적층하는 단계, 제 2 마스크를 이용해서 비정질 실리콘층 및 오믹층을 패터닝하는 단계, 오믹층을 포함한 기판 상에 금속층을 적층하는 단계, 제 3 마스크를 이용해서 금속층 및 오믹층의 일부를 식각하여, 소오스 영역 및 드레인 영역을 정의함과 동시에 소오스 영역 및 드레인 영역 중 어느 하나와 연결되는 소오스 전극 또는 드레인 전극 및 소오스 영역 및 드레인 영역 중 다른 하나와 전기적으로 연결되는 캐소드를 형성하는 단계, 캐소드를 포함한 기판 상에 제 2 절연막을 적층하는 단계, 제 4 마스크를 이용해서 제 2 절연막을 식각하여 캐소드의 일부를 노출시키는 개구부를 형성하는 단계, 개구부 내에 발광층을 형성하는 단계 및 발광층을 포함한 기판 상에 애노드를 형성하는 단계를 포함하는 전계발광소자의 제조방법을 제공한다.
아울러, 본 발명은, 기판을 준비하는 단계, 기판 상에 제 1 마스크를 이용해서 게이트 전극을 형성하는 단계, 게이트 전극을 포함한 기판 상에 제 1 절연막을 형성하는 단계, 제 1 절연막 상에 비정질 실리콘층, 오믹층 및 금속층을 순차적으로 적층하는 단계, 제 2 마스크를 이용해서 비정질 실리콘층, 오믹층 및 금속층을 선택적으로 식각하여 소오스 영역 및 드레인 영역을 정의함과 동시에 상기 소오스 영역 및 드레인 영역 중 어느 하나와 전기적으로 연결되는 소오스 전극 또는 드레인 전극 및 상기 소오스 영역 및 드레인 영역 중 다른 하나와 전기적으로 연결되는 캐소드를 형성하는 단계, 캐소드를 포함한 기판 상에 제 2 절연막을 적층하는 단계, 제 3 마스크를 이용해서 제 2 절연막을 식각하여 캐소드의 일부를 노출시키는 개구부를 형성하는 단계, 상기 개구부 내에 발광층을 형성하는 단계 및 발광층을 포함한 기판 상에 애노드를 형성하는 단계를 포함하는 전계발광소자의 제조방법을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 일 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 전계발광소자를 도시한 단면도이다.
도 2를 참조하면, 기판(200) 상에 버퍼층(205)이 위치하며, 버퍼층(205) 상에 게이트 전극(210)이 위치한다. 게이트 전극(210)을 포함한 기판 상에 제 1 절연막(215)이 위치하며, 게이트 전극(210)과 일정 영역이 대응되는 제 1 절연막(215) 상에 비정질 실리콘층(220)이 위치한다.
비정질 실리콘층(220)의 일정 영역 상에 소오스 영역 및 드레인 영역을 정의하는 오믹층들(225a, 225b)이 위치한다. 오믹층들(225a, 225b) 상에 오믹층들(225a, 225b) 중 어느 하나와 전기적으로 연결되는 소오스 전극(230a) 및 다른 하나와 전기적으로 연결되는 제 1 전극(230b)이 위치한다. 여기서 제 1 전극(230b)은 캐소드일 수 있으며, 제 1 전극(230b)는 드레인 전극의 역할을 동시에 수행한다.
소오스 전극(230a) 및 제 1 전극(230b)을 포함한 기판 상에 제 1 전극(230b) 의 일부를 노출시키는 개구부(265)를 포함하는 제 2 절연막(260)이 위치한다. 개구부(265) 내에 발광층(270)이 위치하며, 발광층(270)을 포함한 기판 상에 위치하는 제 2 전극(280)이 위치한다. 여기서, 제 2 전극(280)은 애노드일 수 있다.
이하에서는 도 3a 내지 도 3f를 참조하여, 상기와 같은 구조를 갖는 본 발명의 일 실시예에 따른 전계발광소자의 제조방법을 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 일 실시예에 따른 전계발광소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 유리, 플라스틱 또는 금속으로 이루어진 기판(300) 상에 버퍼층(305)을 형성한다. 버퍼층(305)은 기판(300)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성하는 것으로, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등을 사용하여 선택적으로 형성한다.
이어서, 버퍼층(305) 상에 게이트 전극을 형성하기 위하여 제 1 금속층(310a)을 적층한다. 제 1 금속층(310a)은 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy)으로 이루어진 군에서 선택되는 하나로 형성하는 것이 바람직하며, 몰리브덴-텅스텐 합금으로 형성하는 것이 더욱 바람직하다. 제 1 금속층(310a)을 패터닝하기 위하여, 제 1 금속층(310a) 상에 포토 레지스트(311a)를 도포한다.
도 3b를 참조하면, 제 1 마스크(312)를 이용해서 포토 레지스트의 일정 영역을 노광한다. 그런 다음, 노광된 포토 레지스트를 현상하여 제 1 금속층(310a)의 일정 영역에 대응되는 포토 마스크(311)를 형성한다.
도 3c를 참조하면, 상술한 포토 마스크를 이용해서 제 1 금속층을 식각하여 게이트 전극(310)을 형성한다. 그 후, 식각에 사용된 포토 마스크는 애슁 또는 스트립하여 제거한다. 이하에서는 상술한 마스크의 공정에 대한 설명을 생략한다.
도 3d를 참조하면, 게이트 전극(310)을 포함한 기판 상에 게이트 절연막인 제 1 절연막(315)을 적층한다. 제 1 절연막(315)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다.
제 1 절연막(315) 상에 비정질 실리콘층(320) 및 오믹층(325)을 순차적으로 적층한다. 오믹층(325)는 p형 불순물 이온이 주입된 비정질 실리콘층일 수 있다. p형 불순물은 붕소(B), 알루미늄(Al), 칼륨(Ga) 및 인듐(In)으로 이루어진 군에서 선택할 수 있다.
본 발명의 일 실시예에서는 p형 불순물이 주입된 비정질 실리콘층을 사용하였지만, 이와는 달리 n형 불순물 이온이 주입된 비정질 실리콘층을 사용할 수도 있다. n형 불순물 이온은 인(P), 비소(As), 안티몬(Sb) 및 비스무스(Bi)로 이루어진 군에서 선택할 수 있다.
그런 다음, 제 2 마스크(도시 안됨)을 이용해서 비정질 실리콘층(320) 및 오믹층(325)을 패터닝한다.
도 3e를 참조하면, 패터닝된 오믹층을 포함한 기판 상에 제 2 금속층을 적층 한다. 제 2 금속층은 배선 저항 및 일함수가 낮은 마그네슘(Mg), 은(Ag), 알루미늄(Al), 칼슘(Ca) 또는 이들의 합금 등이 사용될 수 있다. 다음으로, 제 3 마스크(도시 안됨)를 이용해서 오믹층의 일부 및 제 2 금속층을 패터닝하여 소오스 영역 및 드레인 영역(325a, 325b)을 정의함과 동시에 각각 소오스 영역 및 드레인 영역(325a, 325b)과 전기적으로 연결되는 소오스 전극(330a) 및 제 1 전극(330b)을 형성한다. 이때, 오믹층의 일부를 선택적으로 식각하기 위하여 하프톤 마스크(haf-tone mask) 공정이 사용될 수 있다.
여기서, 제 1 전극(330b)은 드레인 전극의 역할을 동시에 수행한다. 즉, 제 1 전극(330b)은 드레인 영역(325b)과 전기적으로 연결됨과 동시에, 단위 화소별로 구분되도록 단위 화소 영역 내에 형성된다.
또한, 제 1 전극(330b)은 저항 및 일함수가 낮은 금속을 사용하여 형성하였으므로, 제 1 전극(330b)은 캐소드일 수 있다.
도 3f를 참조하면, 소오스 전극(330a) 및 제 1 전극(330b)을 포함한 기판 상에 화소정의막인 제 2 절연막(360)을 형성한다. 제 2 절연막(360)은 폴리이미드(polyimide), 폴리아크릴(polyacryl) 및 벤조사이클로부틴(benzocyclobutene)계 수지 등으로 이루어진 유기막일 수 있다. 또한, 제 2 절연막(360)은 실리콘 질화물 또는 실리콘 산화물로 이루어진 무기막일 수 있다.
그런 다음, 제 4 마스크(도시 안됨)를 이용해서 제 2 절연막(360)을 식각하여 제 1 전극(330b)의 일부를 노출시키는 개구부(365)를 형성한다.
개구부(365) 내에 유기발광층(370)을 형성한다. 도시하지는 않았지만, 캐소 드인 제 1 전극(330b)과 유기발광층(370) 사이에는 전자주입층, 전자수송층이 개재될 수 있으며, 유기발광층(370) 상에는 정공수송층 및 정공주입층이 위치할 수 있다.
유기발광층(370)을 포함한 기판 상에 제 2 전극(380)을 형성한다. 여기서 제 2 전극(380)은 애노드일 수 있다. 따라서, 제 2 전극(380)는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ICO(Indium Cerium Oxide) 또는 ZnO(Zinc Oxide)와 같은 투명도전막을 사용하여 형성할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 전계발광소자의 소오스 전극(또는 드레인 전극) 및 제 1 전극은 동일한 물질을 사용하여 동시에 형성되며, 제 1 전극은 드레인 전극(또는 소오스 전극)의 역할을 동시에 수행한다. 따라서, 제 1 전극용 금속층의 적층 및 제 1 전극의 패터닝 공정이 감소될 수 있다.
또한, 본 발명의 일 실시예에 따른 전계발광소자는 종래 소오스/드레인 전극과 제 1 전극을 절연시키기 위하여 형성하였던 절연막 적층 공정 및 드레인 전극( 또는 소오스 전극)과 제 1 전극을 전기적으로 연결시키기 위한 비어홀 형성 공정이 필요하지 않게 된다.
따라서, 본 발명의 일 실시예 따르면, 전계발광소자의 제조시 소요되는 공정 시간을 감소시킬 수 있으며, 종래와 비교하여 2개의 마스크를 감소시킬 수 있다.
도 4a 내지도 4b는 본 발명의 다른 실시예에 따른 전계발광소자를 설명하기 위한 공정별 단면도이다.
본 발명의 다른 실시예에 따른 전계발광소자는 하기에서 설명하는 공정을 제외하고는 본 발명의 일 실시예에 따른 전계발광소자와 동일한 방법으로 제조된다.
도 4a를 참조하면, 버퍼층(405), 게이트 전극(410), 제 1 절연막(415)이 적층된 기판(400) 상에, 비정질 실리콘층(420), 오믹층(425) 및 금속층(430)을 순차적으로 적층한다.
도 4b를 참조하면, 하프톤 마스크 공정을 수행하여 비정질 실리콘층, 오믹층 및 금속층을 선택적으로 식각하여, 소오스 영역 및 드레인 영역(425a, 425b)을 정의함과 동시에 소오스 영역(425a) 상에 위치하는 소오스 전극(430a) 및 드레인 영역(425b) 상에 위치하는 제 1 전극(430b)을 형성한다.
여기서, 제 1 전극(430b)는 드레인 전극의 역할을 동시에 수행하며, 제 1 전극(430b)는 캐소드일 수 있다.
상술한 바와 같이, 본 발명의 다른 실시예에서는, 비정질 실리콘층, 오믹층 및 금속층을 동시에 식각하여, 소오스 영역 및 드레인 영역을 정의함과 동시에 소소오스 전극과 제 1 전극을 형성한다.한다. 따라서, 본 발명의 다른 실시예에 따른 전계발광소자는 3개의 마스크를 이용해서 제조될 수 있다.
본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것이 아니고, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화 될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.
상술한 바와 같이, 본 발명은 공정 시간 및 마스크의 개수를 감소시킬 수 있다. 따라서, 본 발명은 제조 수율을 높일 수 있음과 아울러 생산 원가를 감소시킬 수 있다.

Claims (22)

  1. 기판;
    상기 기판 상에 위치하는 게이트 전극;
    상기 게이트 전극을 포함한 기판 상에 위치하는 제 1 절연막;
    상기 게이트 전극과 일정 영역이 대응되도록 상기 제 1 절연막 상에 위치하는 비정질 실리콘층;
    상기 비정질 실리콘층의 일정 영역 상에 위치하며 소오스 영역 및 드레인 영역을 정의하는 오믹층들;
    상기 오믹층들 중 어느 하나와 전기적으로 연결된 소오스 전극 또는 드레인 전극 및 상기 오믹층들 중 다른 하나와 전기적으로 연결된 캐소드;
    상기 소오스 전극 또는 드레인 전극 및 캐소드를 포함한 기판 상에 위치하며 상기 캐소드의 일부를 노출시키는 개구부를 포함하는 제 2 절연막;
    상기 개구부 내에 위치하는 발광층; 및
    상기 발광층을 포함한 기판 상에 위치하는 애노드를 포함하는 전계발광소자.
  2. 제 1 항에 있어서,
    상기 소오스 전극 또는 드레인 전극 및 상기 캐소드는 마그네슘(Mg), 은(Ag), 알루미늄(Al), 칼슘(Ca) 또는 이들의 합금으로 이루어진 군에서 선택된 어느 하나 이상으로 이루어진 전계발광소자.
  3. 제 1 항에 있어서,
    상기 애노드는 ITO, IZO, ICO 및 ZnO로 이루어진 군에서 선택된 어느 하나 이상으로 이루어진 전계발광소자.
  4. 제 1 항에 있어서,
    상기 오믹층들은 불순물 이온이 주입된 비정질 실리콘으로 이루어진 전계발광소자.
  5. 제 4 항에 있어서,
    상기 불순물 이온은 p형 또는 n형 불순물 이온인 전계발광소자.
  6. 제 1 항에 있어서,
    상기 캐소드와 상기 발광층 사이에 전하주입층 또는 전하수송층 중 어느 하나 이상이 개재된 전계발광소자.
  7. 제 1 항에 있어서,
    상기 애노드와 상기 발광층 사이에, 정공주입층 또는 정공수송층 중 어느 하나 이상이 개재된 전계발광소자.
  8. 제 1 항에 있어서,
    상기 발광층은 유기물로 이루어진 전계발광소자.
  9. 제 1 항에 있어서,
    상기 비정질 실리콘층 및 오믹층은 상기 캐소드와 동시에 패터닝된 전계발광소자.
  10. 제 1 항에 있어서,
    상기 제 2 절연막은 유기막인 전계발광소자.
  11. 제 10 항에 있어서,
    상기 유기막은 폴리이미드, 폴리아크릴 및 벤조사이클로부틴계 수지로 이루어진 군에서 선택된 어느 하나로 이루어진 전계발광소자.
  12. 제 1 항에 있어서,
    상기 제 2 절연막은 무기막인 전계발광소자.
  13. 제 12 항에 있어서,
    상기 제 2 절연막은 실리콘 질화물 또는 실리콘 산화물로 이루어진 전계발광소자.
  14. 기판을 준비하는 단계;
    상기 기판 상에 제 1 마스크를 이용해서 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 기판 상에 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막 상에 비정질 실리콘층 및 오믹층을 적층하는 단계;
    제 2 마스크를 이용해서 상기 비정질 실리콘층 및 오믹층을 패터닝하는 단계;
    상기 오믹층을 포함한 기판 상에 금속층을 적층하는 단계;
    제 3 마스크를 이용해서 상기 금속층 및 오믹층의 일부를 식각하여, 소오스 영역 및 드레인 영역을 정의함과 동시에 상기 소오스 영역 및 드레인 영역 중 어느 하나와 연결되는 소오스 전극 또는 드레인 전극 및 상기 소오스 영역 및 드레인 영역 중 다른 하나와 전기적으로 연결되는 캐소드를 형성하는 단계;
    상기 캐소드를 포함한 기판 상에 제 2 절연막을 적층하는 단계;
    제 4 마스크를 이용해서 상기 제 2 절연막을 식각하여 상기 캐소드의 일부를 노출시키는 개구부를 형성하는 단계;
    상기 개구부 내에 발광층을 형성하는 단계; 및
    상기 발광층을 포함한 기판 상에 애노드를 형성하는 단계를 포함하는 전계발광소자의 제조방법.
  15. 기판을 준비하는 단계;
    상기 기판 상에, 제 1 마스크를 이용해서 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 기판 상에 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막 상에, 비정질 실리콘층, 오믹층 및 금속층을 순차적으로 적층하는 단계;
    제 2 마스크를 이용해서 상기 비정질 실리콘층, 오믹층 및 금속층을 선택적으로 패터닝하여 소오스 영역 및 드레인 영역을 정의함과 동시에 상기 소오스 영역 및 드레인 영역 중 어느 하나와 전기적으로 연결되는 소오스 전극 또는 드레인 전극 및 상기 소오스 영역 및 드레인 영역 중 다른 하나와 전기적으로 연결되는 캐소드를 형성하는 단계;
    상기 캐소드를 포함한 기판 상에 제 2 절연막을 적층하는 단계;
    제 3 마스크를 이용해서 상기 제 2 절연막을 식각하여 상기 캐소드의 일부를 노출시키는 개구부를 형성하는 단계;
    상기 개구부 내에 발광층을 형성하는 단계; 및
    상기 발광층을 포함한 기판 상에 애노드를 형성하는 단계를 포함하는 전계발광소자의 제조방법.
  16. 제 14 항 또는 제 15 항에 있어서,
    상기 캐소드를 형성하는 단계는 하프톤 마스크 공정에 의해 수행되는 전계발광소자의 제조방법.
  17. 제 14 항 또는 제 15 항에 있어서,
    상기 소오스 전극 또는 드레인 전극 및 상기 캐소드는 마그네슘(Mg), 은(Ag), 알루미늄(Al), 칼슘(Ca) 또는 이들의 합금으로 이루어진 군에서 선택된 어느 하나 이상으로 형성하는 전계발광소자의 제조방법.
  18. 제 14 항 또는 제 15 항에 있어서,
    상기 애노드는 ITO, IZO, ICO 및 ZnO로 이루어진 군에서 선택된 어느 하나 이상으로 형성하는 전계발광소자의 제조방법.
  19. 제 14 항 또는 제 15 항에 있어서,
    상기 캐소드와 상기 발광층 사이에 전하주입층 또는 전하수송층 중 어느 하나 이상을 더 형성하는 전계발광소자의 제조방법.
  20. 제 14 항 또는 제 15 항에 있어서,
    상기 애노드와 상기 발광층 사이에, 정공주입층 또는 정공수송층 중 어느 하나 이상을 더 형성하는 전계발광소자의 제조방법.
  21. 제 14 항 또는 제 15 항에 있어서,
    상기 발광층은 유기물로 형성하는 전계발광소자의 제조방법.
  22. 제 14 항 또는 제 15 항에 있어서,
    상기 오믹층은 불순물 이온이 주입된 실리콘으로 형성하는 전계발광소자의 제조방법.
KR1020060044349A 2006-05-17 2006-05-17 전계발광소자 및 그 제조방법 KR101227142B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060044349A KR101227142B1 (ko) 2006-05-17 2006-05-17 전계발광소자 및 그 제조방법
CNB2006101629868A CN100505297C (zh) 2006-05-17 2006-11-30 发光装置及其制造方法
JP2006332181A JP4688781B2 (ja) 2006-05-17 2006-12-08 電界発光素子の製造方法
US11/639,840 US7642547B2 (en) 2006-05-17 2006-12-14 Light emitting device and method of manufacturing the same
US12/625,904 US8153468B2 (en) 2006-05-17 2009-11-25 Light emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060044349A KR101227142B1 (ko) 2006-05-17 2006-05-17 전계발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070111232A true KR20070111232A (ko) 2007-11-21
KR101227142B1 KR101227142B1 (ko) 2013-01-28

Family

ID=38711206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044349A KR101227142B1 (ko) 2006-05-17 2006-05-17 전계발광소자 및 그 제조방법

Country Status (4)

Country Link
US (2) US7642547B2 (ko)
JP (1) JP4688781B2 (ko)
KR (1) KR101227142B1 (ko)
CN (1) CN100505297C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943186B1 (ko) * 2008-05-20 2010-02-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
KR20170076190A (ko) * 2015-12-24 2017-07-04 엘지디스플레이 주식회사 유기발광소자

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI387109B (zh) * 2008-06-10 2013-02-21 Taiwan Tft Lcd Ass 薄膜電晶體的製造方法
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103123910B (zh) * 2012-10-31 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103647028B (zh) * 2013-12-19 2016-11-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105679763A (zh) * 2016-01-05 2016-06-15 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、显示面板
CN106960865A (zh) * 2017-05-04 2017-07-18 成都晶砂科技有限公司 一种微显示oled器件及制造方法
CN108565281B (zh) * 2018-05-14 2020-11-17 昆山国显光电有限公司 显示屏、显示装置及显示屏的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3392672B2 (ja) * 1996-11-29 2003-03-31 三洋電機株式会社 表示装置
JP2002261291A (ja) * 2001-03-06 2002-09-13 Canon Inc 薄膜配線構造、薄膜トランジスタ及びその製造方法
US6610554B2 (en) * 2001-04-18 2003-08-26 Hyung Se Kim Method of fabricating organic electroluminescent display
JP2002350899A (ja) * 2001-05-24 2002-12-04 Matsushita Electric Ind Co Ltd 液晶ディスプレイ装置の製造方法
JP2003077651A (ja) 2001-08-30 2003-03-14 Sharp Corp 有機エレクトロルミネッセンス素子の製造方法
US6933529B2 (en) 2002-07-11 2005-08-23 Lg. Philips Lcd Co., Ltd. Active matrix type organic light emitting diode device and thin film transistor thereof
JP2004063286A (ja) * 2002-07-29 2004-02-26 Seiko Epson Corp 電気光学装置の製造方法及び電気光学装置、電子機器
KR100527187B1 (ko) * 2003-05-01 2005-11-08 삼성에스디아이 주식회사 고효율 유기전계 발광표시장치 및 그의 제조방법
JP2006098542A (ja) * 2004-09-28 2006-04-13 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス装置
KR100683711B1 (ko) * 2004-11-22 2007-02-20 삼성에스디아이 주식회사 유기전계 발광표시장치
KR20060076041A (ko) * 2004-12-29 2006-07-04 엘지.필립스 엘시디 주식회사 유기전계발광 다이오드 표시장치
KR100683766B1 (ko) * 2005-03-30 2007-02-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100943186B1 (ko) * 2008-05-20 2010-02-19 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
KR20170076190A (ko) * 2015-12-24 2017-07-04 엘지디스플레이 주식회사 유기발광소자

Also Published As

Publication number Publication date
US7642547B2 (en) 2010-01-05
JP2007310348A (ja) 2007-11-29
US20100093120A1 (en) 2010-04-15
KR101227142B1 (ko) 2013-01-28
CN100505297C (zh) 2009-06-24
CN101075634A (zh) 2007-11-21
US8153468B2 (en) 2012-04-10
US20070267641A1 (en) 2007-11-22
JP4688781B2 (ja) 2011-05-25

Similar Documents

Publication Publication Date Title
US8241933B2 (en) Organic light emitting diode display and method of manufacturing the same
KR101227142B1 (ko) 전계발광소자 및 그 제조방법
CN102082164B (zh) 有机发光二极管显示设备及其制造方法
KR101117642B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101155903B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101961190B1 (ko) 유기전압 발광소자 및 이의 제조방법
JP4613054B2 (ja) 有機発光表示板及びその製造方法
KR100579182B1 (ko) 유기 전계 발광 표시 장치의 제조 방법
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
KR20140136785A (ko) 유기발광표시장치 및 그 제조방법
JP2004193129A (ja) 有機発光表示板
KR102661283B1 (ko) 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치
KR20060080505A (ko) 유기 전계 발광 장치 및 그 제조 방법
KR102567716B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20060127520A (ko) 유기전계발광표시소자 및 그 제조방법
KR20140146426A (ko) 표시 장치 및 표시 장치의 제조 방법
KR100786294B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
KR20120069457A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR20080057789A (ko) 유기전계발광표시장치 및 그 제조방법
KR101560233B1 (ko) 유기전계발광 표시장치 및 그 제조방법
KR20110081522A (ko) 유기전계발광표시장치 및 그의 제조방법
KR100669774B1 (ko) 평판표시장치 및 그의 제조방법
KR101227141B1 (ko) 전계발광소자 및 그 제조방법
KR20040009816A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20070073346A (ko) 전계발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 8