KR101227141B1 - 전계발광소자 및 그 제조방법 - Google Patents

전계발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101227141B1
KR101227141B1 KR1020060044343A KR20060044343A KR101227141B1 KR 101227141 B1 KR101227141 B1 KR 101227141B1 KR 1020060044343 A KR1020060044343 A KR 1020060044343A KR 20060044343 A KR20060044343 A KR 20060044343A KR 101227141 B1 KR101227141 B1 KR 101227141B1
Authority
KR
South Korea
Prior art keywords
electrode
region
layer
source
light emitting
Prior art date
Application number
KR1020060044343A
Other languages
English (en)
Other versions
KR20070111229A (ko
Inventor
서성모
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060044343A priority Critical patent/KR101227141B1/ko
Publication of KR20070111229A publication Critical patent/KR20070111229A/ko
Application granted granted Critical
Publication of KR101227141B1 publication Critical patent/KR101227141B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17Carrier injection layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 기판, 기판 상에 위치하며 채널 영역, 소오스 영역 및 드레인 영역을 포함하는 반도체층, 반도체층을 포함한 기판 상에 위치하는 제 1 절연막, 제 1 절연막 상에 위치하며 반도체층의 일정 영역에 대응되는 게이트 전극, 게이트 전극을 포함한 기판 상에 위치하는 제 2 절연막, 제 1 및 제 2 절연막 내에 위치하며 소오스 영역 및 드레인 영역의 일부를 노출시키는 콘택홀들, 콘택홀들을 통하여 소오스 영역 또는 드레인 영역 중 어느 하나와 전기적으로 연결되는 소오스 전극 또는 드레인 전극 및 소오스 영역 또는 드레인 영역 중 다른 하나와 전기적으로 연결되는 캐소드, 소오스 전극 또는 드레인 전극 및 캐소드를 포함한 기판 상에 위치하며 캐소드의 일부를 노출시키는 개구부를 포함하는 제 3 절연막, 개구부 내에 위치하는 발광층 및 발광층을 포함한 기판 상에 위치하는 애노드를 포함하는 전계발광소자 및 그 제조방법을 제공한다.

Description

전계발광소자 및 그 제조방법{Light emitting device and fabrication method of the same}
도 1은 종래기술에 따른 전계발광소자의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 전계발광소자의 단면도이다.
도 3a 내지 도 3g는 본 발명의 일 실시예에 따른 전계발광소자의 제조방법을 설명하기 위한 공정별 단면도이다.
* 도면의 주요부분에 대한 부호의 설명*
200: 기판 205: 버퍼층
210: 반도체층 220: 제 1 절연막
230: 게이트 전극 240: 제 2 절연막
245a, 245b: 제 1 및 제 2 콘택홀
250a: 소오스 전극 250b: 제 1 전극
280: 제 3 절연막 285: 개구부
290: 발광층 295: 제 2 전극
본 발명은 전계발광소자 및 그 제조방법에 관한 것이다.
평판표시소자(Flat Panel Display Device) 중에서 유기전계발광소자(Organic Light Emitting Device)는 유기화합물을 전기적으로 여기시켜 발광하게 하는 자발광형 표시장치이다. 유기전계발광소자는 LCD에서 사용되는 백라이트가 필요하지 않아 경량박형이 가능할 뿐만 아니라 공정을 단순화시킬 수 있다. 또한, 저온 제작이 가능하고, 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 낮은 소비 전력, 넓은 시야각 및 높은 콘트라스트(Contrast) 등의 특성을 나타낸다.
유기전계발광소자는 애노드와 캐소드 사이에 유기발광층을 포함하고 있어 애노드로부터 공급받는 정공과 캐소드로부터 받은 전자가 유기발광층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고 다시 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하게 된다.
여기서, 유기발광층으로부터 발생된 광이 방출되는 방향에 따라 배면발광형과 전면발광형으로 나뉘어지는데, 화소 구동회로가 내장된 유기전계발광소자가 배면발광형인 경우는 화소 구동회로가 기판을 차지하는 넓은 면적으로 인하여 개구율에 심각한 제약을 받을 수 밖에 없다. 따라서, 개구율 향상을 위해 전면발광형 유기전계발광소자의 개념이 도입되게 되었다.
도 1은 종래기술에 따른 유기전계발광소자의 단면도이다.
도 1을 참조하면, 기판(100) 상에 버퍼층(105)이 위치하며, 버퍼층(105) 상에 소오스 영역 및 드레인 영역(110a,110c) 및 채널 영역(110b)을 갖는 반도체 층(110)이 위치한다. 반도체층(110) 상에 게이트 절연막인 제 1 절연막(120)이 위치하며, 반도체층(110)의 일정 영역과 대응되는 제 1 절연막(120) 상에 및 게이트 전극(130)이 위치한다.
게이트 전극(130) 상에 층간절연막인 제 2 절연막(140)이 위치하며, 제 2 절연막(140) 및 제 1 절연막(120) 내에, 제 2 절연막(140) 및 제 1 절연막(120)을 관통하여 소오스/드레인 영역(110a,110c)의 일부를 노출시키는 제 1 및 제 2 콘택홀(145a, 145b)이 위치한다.
제 1 또는 제 2 콘택홀(145a,145b)을 통해 소오스 또는 드레인 영역(110a,110c)과 전기적으로 연결되는 소오스 전극 및 드레인 전극(150a,150b)이 위치하며, 소오스 및 드레인 전극(150a,150b)을 포함하는 기판 상에 드레인 전극(150b)의 일부를 노출시키는 비어홀(165)을 포함하는 제 3 절연막(160)이 위치한다.
제 3 절연막(160) 상에 비어홀(165)을 통하여 드레인 전극(150b)과 전기적으로 연결되는 제 1 전극(170)이 위치한다. 여기서 제 1 전극(170)은 애노드 또는 캐소드일 수 있다. 제 1 전극(170)이 애노드일 경우 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ICO(Indium Cerium Oxide) 또는 ZnO(Zinc Oxide)와 같은 투명도전막으로 형성될 수 있으며, 캐소드일 경우는 마그네슘(Mg), 은(Ag), 알루미늄(Al), 칼슘(Ca) 또는 이들의 합금으로 형성될 수 있다.
제 1 전극(170)을 포함한 기판 상에 제 1 전극(170)의 일부를 노출시키는 개구부(185)를 포함하는 제 4 절연막(180)이 위치한다. 개구부(185) 내에 유기발광 층(190)이 위치하며, 유기발광층(190)을 포함한 기판 상에 제 2 전극(195)이 위치한다.
상기와 같은 구조를 가지는 유기전계발광소자를 제조하기 위하여, 적어도 7개 이상의 마스크 공정이 필요하다. 즉, 반도체층, 게이트 전극, 콘택홀, 소오스/드레인 전극, 비어홀, 제 1 전극 및 개구부는 소정의 물질로 이루어진 막을 적층한 다음, 각각 마스크를 이용해서 이를 식각함으로써 형성된다.
그러나. 공정에 필요한 마스크의 수가 많아지면 제조 비용이 상승하게 되며, 또한 공정 시간이 길어지는 문제점이 있으므로, 이를 감소하여야 할 필요성이 있다.
따라서, 본 발명은 공정 시간 및 제조비용을 감소시킬 수 있는 전계발광소자를 제공하는 것에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명은, 기판, 기판 상에 위치하며 채널 영역, 소오스 영역 및 드레인 영역을 포함하는 반도체층, 반도체층을 포함한 기판 상에 위치하는 제 1 절연막, 제 1 절연막 상에 위치하며 반도체층의 일정 영역에 대응되는 게이트 전극, 게이트 전극을 포함한 기판 상에 위치하는 제 2 절연막, 제 1 및 제 2 절연막 내에 위치하며 소오스 영역 및 드레인 영역의 일부를 노출시키는 콘택홀들, 콘택홀들을 통하여 소오스 영역 또는 드레인 영역 중 어느 하나와 전기적으로 연결되는 소오스 전극 또는 드레인 전극 및 소오스 영역 또는 드레인 영 역 중 다른 하나와 전기적으로 연결되는 캐소드, 소오스 전극 또는 드레인 전극 및 캐소드를 포함한 기판 상에 위치하며, 캐소드의 일부를 노출시키는 개구부를 포함하는 제 3 절연막, 개구부 내에 위치하는 발광층 및 발광층을 포함한 기판 상에 위치하는 애노드를 포함하는 전계발광소자를 제공한다.
소오스 전극 또는 드레인 전극 및 캐소드는 마그네슘(Mg), 은(Ag), 알루미늄(Al), 칼슘(Ca) 또는 이들의 합금으로 이루어진 군에서 선택된 어느 하나 이상으로 이루어질 수 있다.
또한, 본 발명은, 기판을 준비하는 단계, 기판 상에 제 1 마스크를 이용해서 채널 영역, 소오스 영역 및 드레인 영역을 포함하는 반도체층을 형성하는 단계, 반도체층을 포함한 기판 상에 제 1 절연막을 적층하는 단계, 제 1 절연막 상에 제 2 마스크를 이용해서 반도체층의 일정 영역에 대응되는 게이트 전극을 형성하는 단계, 게이트 전극을 포함한 기판 상에 제 2 절연막을 적층하는 단계, 제 3 마스크를 이용해서 제 1 및 제 2 절연막을 식각하여 소오스 영역 및 드레인 영역의 일부를 노출시키는 콘택홀들을 형성하는 단계, 제 4 마스크를 이용해서 상기 콘택홀들을 통하여 소오스 영역 및 드레인 영역 중 어느 하나와 전기적으로 연결되는 소오스 전극 또는 드레인 전극 및 소오스 영역 및 드레인 영역 중 다른 하나와 전기적으로 연결되는 캐소드를 형성하는 단계, 소오스 전극 또는 드레인 전극 및 캐소드를 포함한 기판 상에 제 3 절연막을 적층하는 단계, 제 5 마스크를 이용해서 제 3 절연막을 식각하여 캐소드의 일부를 노출시키는 개구부를 형성하는 단계, 개구부 내에 발광층을 형성하는 단계 및 발광층을 포함한 기판 상에 애노드를 적층하는 단계를 포함하는 전계발광소자의 제조방법을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 일 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 전계발광소자를 도시한 단면도이다.
도 2를 참조하면, 기판(200)상에 버퍼층(205)이 위치하며, 버퍼층(205) 상에 소오스/드레인 영역(210a,210c) 및 채널 영역(210b)을 포함하는 반도체층(210)이 위치한다. 반도체층(210) 상에 게이트 절연막(220)이 위치하며, 반도체층(210)의 일정 영역과 대응되도록 게이트 절연막(220) 상에 게이트 전극(230)이 위치한다.
게이트 전극(230)을 포함한 기판 상에 소오스/드레인 영역(210a,210c)의 일부를 노출시키는 제 1 및 제 2 콘택홀(245a,245b)을 포함하는 제 2 절연막(240)이 위치한다.
제 2 절연막(240) 상에 제 1 및 제 2 콘택홀(245a,245b)을 통하여 각각 소오스/드레인 영역(210a,210c)과 연결되는 소오스 전극(250a) 및 제 1 전극(250b)이 위치한다. 여기서 제 1 전극(250b)는 드레인 전극의 역할을 동시에 수행하며, 제 1 전극(250b)는 캐소드일 수 있다.
소오스 전극(250a) 및 제 1 전극(250b)을 포함한 기판 상에 제 1 전극(250b)의 일부를 노출시키는 개구부(285)를 포함하는 화소정의막(280)이 위치한다. 개구부(285) 내에 유기발광층(290)이 위치하며, 유기발광층(290)을 포함한 기판 상에 제 2 전극(295)이 위치한다.
이하에서는 도 3a 내지 도 3g를 참조하여, 상기와 같은 구조를 갖는 본 발명의 일 실시예에 따른 전계발광소자의 제조방법을 설명하기로 한다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 전계발광소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 유리, 플라스틱 또는 금속으로 이루어진 기판(300) 상에 버퍼층(305)을 형성한다. 버퍼층(305)은 기판(300)에서 유출되는 알칼리 이온 등과 같은 불순물로부터 후속 공정에서 형성되는 박막 트랜지스터를 보호하기 위해 형성하는 것으로, 실리콘 산화물(SiO2), 실리콘 질화물(SiNx) 등을 사용하여 선택적으로 형성한다.
이어서, 버퍼층(305) 상에 비정질 실리콘으로 이루어진 반도체층(310)을 적층한 다음, ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization), MILC(Metal Induced Lateral Crystallization)법 등을 사용하여 결정화한다. 그런 다음, 반도체층(310)을 패터닝하기 위하여, 반도체층(310) 상에 포토 레지스트(311)를 도포한다.
도 3b를 참조하면, 제 1 마스크(315)를 이용해서 포토 레지스트의 일정 영역을 노광한다. 그런 다음, 노광된 포토 레지스트를 현상하여 반도체층의 일정 영역에 대응되는 포토 마스크(311a)를 형성한다.
도 3c를 참조하면, 상술한 포토 마스크를 이용해서 반도체층(310)을 패터닝 한다. 식각에 사용된 포토 마스크는 애슁 또는 스트립하여 제거한다. 이하에서는 상술한 마스크 공정에 대한 설명을 생략한다.
도 3d를 참조하면, 반도체층(310)을 포함한 기판 상에 게이트 절연막인 제 1 절연막(320)을 형성한다. 제 1 절연막(320)은 실리콘 산화막, 실리콘 질화막 또는 이들의 이중층으로 형성할 수 있다.
이어서, 반도체층(310)을 포함한 기판 상에 게이트 전극용 금속층을 적층한 다음, 제 2 마스크(도시 안됨)를 이용해서 이를 패터닝함으로써, 반도체층(310)의 소정 영역과 대응되는 게이트 절연막(320) 상에 게이트 전극(330)을 형성한다.
게이트 전극(330)은 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy)으로 이루어진 군에서 선택되는 하나로 형성하는 것이 바람직하며, 몰리브덴-텅스텐 합금으로 형성하는 것이 더욱 바람직하다.
도 3e를 참조하면, 게이트 전극(330)을 마스크로 이용해서, 반도체층(310)에 p형 불순물 이온을 주입하여 소오스/드레인 영역들(310a, 310c) 및 상기 소오스/드레인 영역들(310a, 310c) 사이에 개재된 채널 영역(310b)을 정의한다. p형 불순물은 붕소(B), 알루미늄(Al), 칼륨(Ga) 및 인듐(In)으로 이루어진 군에서 선택할 수 있다.
본 발명의 일 실시예에서는 반도체층에 p형 불순물을 주입하여 PMOS 트랜지스터를 형성하였지만, 이와는 달리 n형 불순물 이온을 주입할 수도 있다. n형 불순물 이온은 인(P), 비소(As), 안티몬(Sb) 및 비스무스(Bi)로 이루어진 군에서 선택할 수 있다.
도 3f를 참조하면, 게이트 전극(330)을 포함한 기판 상에 층간절연막인 제 2 절연막(340)을 형성한다. 제 2 절연막(340)은 게이트 전극(330)과 후속하여 형성될 전극들을 절연시키기 위한 것으로 실리콘 질화막 또는 실리콘 산화막으로 형성할 수 있다.
다음으로, 제 3 마스크(도시 안됨)를 이용해서 제 2 절연막(340) 및 제 1 절연막(320)을 식각함으로써, 소오스 및 드레인 영역(310a, 310b)의 일부를 노출시키는 제 1 및 제 2 콘택홀들(345a, 345b)을 형성한다.
도 3g를 참조하면, 제 1 및 제 2 콘택홀들(345a, 345b)을 포함하는 기판 상에 소오스/드레인 전극 및 제 1 전극용 금속층을 적층한다. 여기서, 상기 금속층은 배선 저항 및 일함수가 낮은 마그네슘(Mg), 은(Ag), 알루미늄(Al), 칼슘(Ca) 또는 이들의 합금 등을 사용할 수 있다.
그런 다음, 제 4 마스크(도시 안됨)를 이용해서, 제 1 콘택홀(345a)을 통하여 소오스 영역(310a)과 전기적으로 연결되는 소오스 전극(350a) 및 제 2 콘택홀(345b)을 통하여 드레인 영역(310c)와 연결되는 제 1 전극(350b)을 형성한다.
여기서, 제 1 전극(350b)은 드레인 전극의 역할을 동시에 수행한다. 즉, 제 1 전극(350b)은 드레인 영역(310c)과 전기적으로 연결됨과 동시에, 단위 화소 별로 구분되도록 단위 화소 영역 내에 형성된다.
또한, 제 1 전극(350b)은 저항 및 일함수가 낮은 금속을 사용하여 형성하였으므로, 제 1 전극(350b)은 캐소드일 수 있다.
소오스 전극(350a) 및 제 1 전극(350b)을 포함한 기판 상에 화소정의막인 제 3 절연막(380)을 형성한다. 제 3 절연막(380)은 폴리이미드, 폴리아크릴 및 벤조사이클로부틴계 수지 등으로 이루어진 유기막일 수 있다. 제 3 절연막(380)은 실리콘 질화물 또는 실리콘 산화물로 이루어진 무기막일 수 있다.
그런 다음, 제 5 마스크(도시 안됨)를 이용해서 제 3 절연막(380)을 식각하여 제 1 전극(350b)의 일부를 노출시키는 개구부(385)를 형성한다.
개구부(385) 내에 유기발광층(390)을 형성한다. 도시하지는 않았지만, 캐소드인 제 1 전극(350b)과 유기발광층(390) 사이에는 전자주입층, 전자수송층이 개재될 수 있으며, 유기발광층(390) 상에는 정공수송층 및 정공주입층이 위치할 수 있다.
유기발광층(390)을 포함한 기판 상에 제 2 전극(395)을 형성한다. 여기서 제 2 전극(395)은 애노드일 수 있다. 따라서, 제 2 전극(395)는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ICO(Indium Cerium Oxide) 또는 ZnO(Zinc Oxide)와 같은 투명도전막을 사용하여 형성할 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따른 전계발광소자의 소오스 전극(또는 드레인 전극) 및 제 1 전극은 동일한 물질을 사용하여 동시에 형성되며, 제 1 전극은 드레인 전극(또는 소오스 전극)의 역할을 동시에 수행한다. 따라서, 제 1 전극용 금속층의 적층 및 제 1 전극의 패터닝 공정이 감소될 수 있다.
또한, 본 발명의 일 실시예에 따른 전계발광소자는 종래 소오스/드레인 전극과 제 1 전극을 절연시키기 위하여 형성하였던 절연막 적층 공정 및 드레인 전극( 또는 소오스 전극)과 제 1 전극을 전기적으로 연결시키기 위한 비어홀 형성 공정이 필요하지 않게 된다.
따라서, 본 발명의 일 실시예 따르면, 전계발광소자의 제조시 소요되는 공정 시간을 감소시킬 수 있으며, 종래와 비교하여 2개의 마스크를 감소시킬 수 있다.
본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것이 아니고, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.
상술한 바와 같이, 본 발명은 공정 시간 및 마스크의 개수를 감소시킬 수 있다. 따라서, 본 발명은 제조 수율을 높일 수 있음과 아울러 생산 원가를 감소시킬 수 있다.

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 기판을 준비하는 단계;
    상기 기판 상에 제 1 마스크를 이용해서 채널 영역, 소오스 영역 및 드레인 영역을 포함하는 반도체층을 형성하는 단계;
    상기 반도체층을 포함한 기판 상에 제 1 절연막을 적층하는 단계;
    상기 제 1 절연막 상에 제 2 마스크를 이용해서 상기 반도체층의 일정 영역에 대응되는 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 마스크로 이용하고 상기 반도체층에 불순물 이온을 주입하여 소오스 영역, 드레인 영역 및 채널 영역을 형성하는 단계;
    상기 게이트 전극을 포함한 기판 상에 제 2 절연막을 적층하는 단계;
    제 3 마스크를 이용해서 상기 제 1 및 제 2 절연막을 식각하여, 소오스 영역 및 드레인 영역의 일부를 노출시키는 콘택홀들을 형성하는 단계;
    제 4 마스크를 이용해서 상기 콘택홀들을 통하여 상기 소오스 영역 및 드레인 영역 중 어느 하나와 전기적으로 연결되는 소오스 전극 또는 드레인 전극 및 상기 소오스 영역 및 드레인 영역 중 다른 하나와 전기적으로 연결되는 캐소드를 형성하는 단계;
    상기 소오스 전극 또는 드레인 전극 및 상기 캐소드를 포함한 기판 상에 제 3 절연막을 적층하는 단계;
    제 5 마스크를 이용해서 상기 제 3 절연막을 식각하여 상기 캐소드의 일부를 노출시키는 개구부를 형성하는 단계;
    상기 개구부 내에 발광층을 형성하는 단계; 및
    상기 발광층을 포함한 기판 상에 애노드를 적층하는 단계를 포함하는 전계발광소자의 제조방법.
  12. 제 11 항에 있어서,
    상기 소오스 전극 또는 드레인 전극 및 상기 캐소드는 마그네슘(Mg), 은(Ag), 알루미늄(Al), 칼슘(Ca) 또는 이들의 합금으로 이루어진 군에서 선택된 어느 하나 이상으로 형성하는 전계발광소자의 제조방법.
  13. 제 11 항에 있어서,
    상기 애노드는 ITO, IZO, ICO 및 ZnO로 이루어진 군에서 선택된 어느 하나 이상으로 형성하는 전계발광소자의 제조방법.
  14. 제 11 항에 있어서,
    상기 캐소드와 상기 발광층 사이에 전자주입층 또는 전자수송층 중 어느 하나 이상을 더 형성하는 전계발광소자의 제조방법.
  15. 제 11 항에 있어서,
    상기 애노드와 상기 발광층 사이에, 정공주입층 또는 정공수송층 중 어느 하나 이상을 더 형성하는 전계발광소자의 제조방법.
  16. 제 11 항에 있어서,
    상기 발광층은 유기물로 형성하는 전계발광소자의 제조방법.
KR1020060044343A 2006-05-17 2006-05-17 전계발광소자 및 그 제조방법 KR101227141B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060044343A KR101227141B1 (ko) 2006-05-17 2006-05-17 전계발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060044343A KR101227141B1 (ko) 2006-05-17 2006-05-17 전계발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070111229A KR20070111229A (ko) 2007-11-21
KR101227141B1 true KR101227141B1 (ko) 2013-01-28

Family

ID=39090222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060044343A KR101227141B1 (ko) 2006-05-17 2006-05-17 전계발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101227141B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030031650A (ko) * 2001-10-15 2003-04-23 삼성에스디아이 주식회사 액티브 매트릭스형 유기전계 발광표시소자 및 그의 제조방법
JP2003203781A (ja) * 2001-10-30 2003-07-18 Semiconductor Energy Lab Co Ltd 発光装置
KR20040104172A (ko) * 2003-06-03 2004-12-10 삼성에스디아이 주식회사 저저항 캐소드를 사용하는 유기 전계 발광 소자
KR20050028561A (ko) * 2003-09-18 2005-03-23 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030031650A (ko) * 2001-10-15 2003-04-23 삼성에스디아이 주식회사 액티브 매트릭스형 유기전계 발광표시소자 및 그의 제조방법
JP2003203781A (ja) * 2001-10-30 2003-07-18 Semiconductor Energy Lab Co Ltd 発光装置
KR20040104172A (ko) * 2003-06-03 2004-12-10 삼성에스디아이 주식회사 저저항 캐소드를 사용하는 유기 전계 발광 소자
KR20050028561A (ko) * 2003-09-18 2005-03-23 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치

Also Published As

Publication number Publication date
KR20070111229A (ko) 2007-11-21

Similar Documents

Publication Publication Date Title
KR101117642B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8241933B2 (en) Organic light emitting diode display and method of manufacturing the same
CN102082164B (zh) 有机发光二极管显示设备及其制造方法
US7420212B2 (en) Flat panel display
US7544534B2 (en) Organic light-emitting diode (OLED) and method of fabrication thereof
KR101155903B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101227142B1 (ko) 전계발광소자 및 그 제조방법
US8946008B2 (en) Organic light emitting diode display, thin film transitor array panel, and method of manufacturing the same
KR101084273B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100579182B1 (ko) 유기 전계 발광 표시 장치의 제조 방법
KR101065412B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100853545B1 (ko) 유기전계발광소자 및 그의 제조방법
KR102567716B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20140146426A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20120069457A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR20120070870A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR20080057789A (ko) 유기전계발광표시장치 및 그 제조방법
KR20120073042A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR101227141B1 (ko) 전계발광소자 및 그 제조방법
KR100943953B1 (ko) 표시 장치의 제조방법
KR20140064550A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191212

Year of fee payment: 8