KR20200115852A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200115852A
KR20200115852A KR1020190035734A KR20190035734A KR20200115852A KR 20200115852 A KR20200115852 A KR 20200115852A KR 1020190035734 A KR1020190035734 A KR 1020190035734A KR 20190035734 A KR20190035734 A KR 20190035734A KR 20200115852 A KR20200115852 A KR 20200115852A
Authority
KR
South Korea
Prior art keywords
insulating layer
conductive layer
layer
disposed
electrode
Prior art date
Application number
KR1020190035734A
Other languages
English (en)
Inventor
김현
조승환
박주찬
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190035734A priority Critical patent/KR20200115852A/ko
Priority to EP20165981.0A priority patent/EP3716332A1/en
Priority to CN202010226372.1A priority patent/CN111755479A/zh
Priority to US16/834,493 priority patent/US11616106B2/en
Publication of KR20200115852A publication Critical patent/KR20200115852A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/3248—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L27/3276—
    • H01L51/0021—
    • H01L51/5203—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

표시 장치가 제공된다. 표시 장치는 기판, 상기 기판 상에 배치된 제1 도전층, 상기 제1 도전층 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치되고, 상기 제1 도전층을 노출하는 컨택홀을 포함하는 제2 절연층, 상기 제1 절연층 상에 배치되고 상기 컨택홀을 통해 상기 제1 도전층과 전기적으로 연결된 제2 도전층, 상기 제1 절연층 상에 배치된 제2 절연층, 상기 제2 절연층 및 상기 제2 도전층 상에 배치되며, 상기 제2 도전층과 전기적으로 연결된 제1 전극, 상기 제1 전극 상에 배치된 발광층, 및 상기 발광층 상에 배치된 제2 전극을 포함하되, 상기 제2 도전층의 상면과 상기 제2 절연층의 상면은 상기 기판의 표면으로부터 동일하다.

Description

표시 장치{DISPLAY}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 액정 표시 장치(Liquid Crystal Display, LCD), 유기 발광 표시 장치(Organic Light Emitting Display, OLED) 등과 같은 여러 종류의 표시 장치가 사용되고 있다.
표시 장치 중 유기 발광 표시 장치는 전자와 정공의 재결합에 의해 빛을 생성하는 유기 발광 소자(Organic Light Emitting Diode: OLED)를 이용하여 영상을 표시한다. 유기 발광 표시 장치는 빠른 응답속도, 높은 휘도, 큰 시야각을 가지며, 또한, 낮은 소비 전력으로 구동할 수 있다.
최근에는 UHD(Ultra High Definition)의 고해상도로 화상을 표시할 수 있는 표시 장치가 출시되고 있으며, 8K UHD(8K Ultra High Definition)의 고해상도로 화상을 표시할 수 있는 표시 장치가 개발되고 있다. UHD는 3840×2160 해상도를 나타내며, 8K UHD는 7680×4320 해상도를 나타낸다.
본 발명이 해결하고자 하는 과제는 고해상도 표시 장치를 구현함과 동시에 제조 공정을 단순화할 수 있는 표시 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속한 기술분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 일 실시예에 따른 표시 장치는 기판, 상기 기판 상에 배치된 제1 도전층, 상기 제1 도전층 상에 배치된 제1 절연층, 상기 제1 절연층 상에 배치되고, 상기 제1 도전층을 노출하는 컨택홀을 포함하는 제2 절연층, 상기 제1 절연층 상에 배치되고 상기 컨택홀을 통해 상기 제1 도전층과 전기적으로 연결된 제2 도전층, 상기 제1 절연층 상에 배치된 제2 절연층, 상기 제2 절연층 및 상기 제2 도전층 상에 배치되며, 상기 제2 도전층과 전기적으로 연결된 제1 전극, 상기 제1 전극 상에 배치된 발광층, 및 상기 발광층 상에 배치된 제2 전극을 포함하되, 상기 제2 도전층의 상면과 상기 제2 절연층의 상면은 상기 기판의 표면으로부터 동일하다.
상기 제2 도전층과 상기 제2 절연층은 두께 방향으로 비중첩할 수 있다.
상기 제2 절연층은 상기 제2 도전층을 둘러싸고, 상기 제2 도전층의 측벽은 상기 제2 절연층의 측벽과 접할 수 있다.
상기 제2 도전층의 측벽은 예각의 경사를 갖고, 상기 제2 도전층에 측벽에 접하는 상기 제2 절연층의 측벽은 둔각의 경사를 가질 수 있다.
상기 제1 전극과 상기 제2 도전층은 직접 접촉할 수 있다.
상기 제1 전극은 균일한 두께를 가질 수 있다.
상기 기판과 상기 제1 도전층 사이에 배치된 반도체층을 더 포함하되, 상기 제1 도전층은 상기 반도체층에 전기적으로 연결된 제1 소스 전극을 포함할 수 있다.
상기 제2 절연층 및 상기 제1 전극 상에 배치되고, 상기 제1 전극을 노출하는 개구부를 포함하는 뱅크층을 더 포함할 수 있다.
상기 제1 전극과 상기 제2 도전층이 접촉하는 영역은 상기 개구부와 중첩할 수 있다.
상기 제2 절연층은 유기 절연 물질을 포함할 수 있다.
상기 제2 도전층의 두께와 상기 제2 절연층의 두께는 동일할 수 있다.
상기 제2 절연층은 상기 제1 절연층의 두께보다 얇을 수 있다.
상기 제2 절연층의 상면의 표면 거칠기는 상기 제1 절연층의 상면의 표면 거칠기보다 클 수 있다.
상기 기판은 표시 영역 및 비표시 영역을 포함하고, 상기 표시 영역 및 상기 비표시 영역에 걸쳐 배치된 복수의 데이터 배선 및 상기 표시 영역에 배치된 복수의 연결 배선으로서, 각각 상기 각 데이터 배선과 연결된 복수의 연결 배선을 더 포함할 수 있다.
상기 제1 도전층과 상기 제2 도전층 사이에 배치된 제3 도전층을 더 포함하고, 상기 제3 도전층은 상기 연결 배선을 포함하며, 상기 제1 도전층은 상기 데이터 배선을 포함할 수 있다.
상기 제3 도전층과 상기 제2 절연층 사이에 배치된 제3 절연층을 더 포함하고, 상기 제3 도전층의 상면과 상기 제3 절연층의 상면은 상기 기판으로부터 동일한 레벨에 있을 수 있다.
상기 제3 절연층은 유기 절연 물질을 포함할 수 있다.
상기 제2 도전층은 상기 제3 도전층과 직접 접촉할 수 있다.
상기 제2 도전층은 균일한 두께를 가질 수 있다.
상기 제1 도전층, 상기 제2 도전층, 및 상기 제3 도전층은 평면상 중첩할 수 있다.
본 발명의 실시예들에 의하면, 고해상도 표시 장치를 구현함과 동시에 컨택홀 형성 과정을 생략함으로써 마스크 수를 저감하여 비용을 절감하고 제조 공정을 단순화할 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 도 1의 표시 장치를 펼쳐서 나타낸 전개도이다.
도 3은 도 1의 표시 장치의 화소를 나타내는 단면도이다.
도 4는 다른 실시예에 따른 표시 장치의 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ'를 기준으로 자른 단면도이다.
도 6은 도 4의 표시 장치의 화소를 나타내는 단면도이다.
도 7은 또 다른 실시예에 따른 표시 장치의 화소를 나타내는 단면도이다.
도 8 내지 도 12는 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 게시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 게시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
소자(elements) 또는 층이 다른 소자 또는 층의 “상(on)”으로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
이하, 첨부된 도면을 참고로 하여 실시예들에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치의 사시도이다. 도 2는 도 1의 표시 장치를 펼쳐서 나타낸 전개도이다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 영상을 표시할 수 있다. 예를 들어, 표시 장치(1)는 유기발광 표시 장치(OLED), 액정 표시 장치(LCD), 플라즈마 표시 장치(PDP), 전계방출 표시 장치(FED), 전기영동 표시 장치(EPD) 등일 들 수 있다. 이하에서, 표시 장치(1)는 유기 발광 표시 장치인 것을 예시하여 설명하지만, 본 발명이 이에 제한되는 것은 아니다.
표시 장치(1)는, 모바일 폰, 스마트 폰, 태블릿 PC(Personal Computer), 스마트 워치(Smart watch), 워치 폰, 이동 통신 단말기, 전자 수첩, 전자 책, PMP(Portable Multimedia Player), 네비게이션, UMPC(Ultra Mobile PC) 등과 같은 휴대용 전자 기기뿐만 아니라 텔레비전, 노트북, 모니터, 광고판, 사물 인터넷 등과 같은 다양한 제품에 적용될 수 있다.
표시 장치(1)는 주표시면(10) 및 부표시면들(11 내지 14)을 포함할 수 있다.
주표시면(10)은 대체로 판 형상을 가지고, 표시 장치(1)의 일 평면 상에 위치하며, 주표시면(10) 및 부표시면들(11 내지 14) 중 가장 넓은 면적(또는, 크기)을 갖을 수 있다. 예를 들어, 주표시면(10)은 표시 장치(1)의 상면에 위치할 수 있다. 주표시면(10)은 직사각형 등 다각형 형상, 원형, 타원형 등의 평면 형상을 가질 수 있다.
부표시면들(11 내지 14)은 주표시면(10)이 위치하는 평면과는 다른 평면 상에 위치할 수 있다. 부표시면들(11 내지 14) 각각은 주표시면(10)의 면적보다 작은 면적을 가지고, 부표시면들(11 내지 14)은 상호 다른 평면들에 위치할 수 있다. 부표시면들(11 내지 14)은 주표시면(10)의 변들과 각각 연결되고 주표시면(10)(또는, 주표시면(10)의 변들)으로부터 벤딩되거나 절곡될 수 있다.
예를 들어, 주표시면(10)이 직사각형 형상인 경우, 표시 장치(1)는 제1 내지 제4 부표시면들(11 내지 14)을 포함하고, 제1 내지 제4 부표시면들(11 내지 14)은 직사각형의 4개의 변들에 각각 연결될 수 있다.
제1 부표시면(11)은 주표시면(10)의 제1 장변에 연결되고, 주표시면(10)으로부터 수직 방향으로 절곡되어 표시 장치(1)의 좌측면을 구성할 수 있다. 유사하게, 제2 부표시면(12)은 주표시면(10)의 제2 장변에 연결되고, 주표시면(10)으로부터 수직 방향으로 절곡되어 표시 장치(1)의 우측면을 구성할 수 있다. 제3 부표시면(13)은 주표시면(10)의 제1 단변에 연결되어 표시 장치(1)의 상측면을 구성하고, 제4 부표시면(14)은 주표시면(10)의 제2 단변에 연결되어 표시 장치(1)의 하측면을 구성할 수 있다.
이 경우, 표시 장치(1)는 상면과 그에 연결된 측면들에서 화면을 표시하는 다면 입체 표시 장치일 수 있다. 도 2에서 표시 장치(1)의 하면은 표시면을 포함하지 않는 것으로 도시되어 있으나, 이는 예시적인 것으로, 이에 제한되는 것은 아니다. 예를 들어, 표시 장치(1)는 영상을 표시하는 하면을 더 포함할 수도 있다.
표시 장치(1)는 표시영역(DA) 및 비표시영역(NDA)을 포함할 수 있다. 표시영역은 영상을 표시하는 영역으로, 영상을 표시하는 최소 단위의 발광 유닛인 화소(PX)를 포함할 수 있다. 비표시영역은 영상을 표시하지 않는 영역으로, 화소(PX)를 포함하지 않을 수 있다. 화소(PX)에 대해서는 도 3을 참조하여 후술하기로 한다.
먼저, 표시영역(DA)은 주표시영역(DA0) 및 제1 내지 제4 부표시영역(DA1 내지 DA4)을 포함할 수 있다.
주표시영역(DA0)은 주표시면(10)에 위치할 수 있다. 예를 들어, 주표시면(10)은 주표시영역(DA0)만을 포함할 수 있다. 제1 부표시영역(DA1)은 제1 부표시면(11)에 위치하고, 제1 부표시영역(DA1)은 주표시영역(DA0)과 연결될 수 있다. 유사하게, 제2 내지 제4 부표시영역들(DA2 내지 DA4)은 제2 내지 제4 부표시면들(12 내지 14)에 각각 위치하고, 제2 내지 제4 부표시영역들(DA2 내지 DA4) 각각은 주표시영역(DA0)과 연결될 수 있다.
비표시영역(NDA)은, 표시 장치(1)의 전개도 상에서, 표시영역(DA)의 가장자리(또는, 주표시면(10)과 부표시면들(11 내지 14) 전체의 최외곽 가장자리)를 따라 배치될 수 있다. 비표시영역(NDA)에는 구동 배선, 구동 회로 등이 배치될 수 있다. 비표시영역(NDA)은 누설광을 차단하는 블랙 매트릭스, 데코레이션 잉크 등을 포함할 수 있지만, 이에 제한되는 것은 아니다.
비표시영역(NDA)은 제1 내지 제4 비표시영역들(NDA1 내지 NDA4)(또는, 제1 내지 제4 서브 비표시영역들)을 포함할 수 있다. 제1 비표시영역(NDA1)은 제1 부표시면(11)에 위치할 수 있다. 유사하게, 제2 내지 제4 비표시영역들(NDA2 내지 NDA4)은 제2 내지 제4 부표시면들(12 내지 14)에 각각 위치할 수 있다.
실시예들에서, 비표시영역(NDA)(또는, 표시 장치(1))은 제1 내지 제4 코너윙들(21 내지 24)(또는, 코너부, 코너 영역들, 코너윙 영역들)을 포함할 수 있다. 제1 내지 제4 코너윙들(21 내지 24) 각각은 주표시면(10)의 모서리(즉, 2개의 변들이 만나는 부분)에 인접하여 배치될 수 있다. 제1 내지 제4 코너윙들(21 내지 24)은 그 위치를 제외하고 상호 실질적으로 동일할 수 있다. 이하에서는, 제1 내지 제4 코너윙들(21 내지 24)의 공통된 특징을 제1 코너윙(21)을 기준으로 설명하기로 하며, 중복되는 설명은 반복하지 않기로 한다.
제1 코너윙(21)은 데이터 배선들이 배치되거나 경유하는 공간을 제공할 수 있다. 제1 부표시면(11) 및 제4 부표시면(14)이 절곡되는 경우, 제1 코너윙(21)은 내측(즉, 표시 장치(1)의 내부 공간 또는 무게 중심을 향하는 방향)으로 접힐 수 있다. 이 경우, 제1 코너윙(21)은 절곡선(20)을 따라 절곡되어, 제1 코너윙(21)의 일단(즉, 제1 부표시면(11)에 인접한 제1 부분)과 제1 코너윙(21)의 타단(즉, 제4 부표시면(14)에 인접한 제2 부분)은 상호 대향할 수 있다. 제1 코너윙(21)의 일단 및 타단은 상호 접하거나 결합층 등을 통해 결합될 수 있다.
제1 코너윙(21)은 제1 부표시면(11) 및 제4 부표시면(14)의 절곡시 내측으로 접히기 때문에, 제1 코너윙(21)은 외부에 노출되지 않고, 유사하게, 제2 코너윙(22), 제3 코너윙(23) 및 제4 코너윙(24)은 외부에 노출되지 않을 수 있다. 따라서, 제1 내지 제4 코너윙들(21 내지 24)은 비표시영역(NDA)에 포함될 수 있다.
비표시영역(NDA)(또는, 표시 장치(1))은 구동 영역(30)을 더 포함하고, 구동 영역(30)은 제1 내지 제4 부표시면들(11 내지 14) 중 적어도 하나와 연결될 수 있다. 예를 들어, 구동 영역(30)은 제4 부표시면(14)의 일측(예를 들어, 표시 장치(1)의 전개도상, 제4 부표시면(14)의 하측)에 연결될 수 있다.
도 1에 도시된 바와 같이, 제4 부표시면(14)이 주표시면(10)을 기준으로 수직으로 절곡될 때, 구동 영역(30)은 제4 부표시면(14)을 기준으로 수직으로 한번 더 절곡되어(즉, 주표시면(10)을 기준으로 180°의 각도로 절곡되어), 주표시면(10)의 두께 방향으로, 주표시면(10)의 하부에 배치될 수 있다. 구동 영역(30)은 주표시면(10)과 중첩하고 주표시면(10)에 평행할 수 있다.
표시 장치(1)는 구동칩(40)(또는, 구동칩이 배치되고, 구동칩과 전기적으로 연결되는 패드부)를 포함하고, 구동칩(40)은 구동 영역(30)에 배치될 수 있다. 구동칩(40)은 화소(PX)의 구동에 필요한 구동 신호를 생성하여 표시영역(DA)(또는, 화소(PX))에 제공할 수 있다. 예를 들어, 구동칩(40)은 화소(PX)의 발광 휘도를 결정하는 데이터 신호를 생성할 수 있다. 이 경우, 구동칩(40)은 구동 영역에 형성된 구동 배선(미도시)과 주표시면(10)과 부표시면들(11 내지 14)에 형성되는 데이터 배선(미도시)(예를 들어, 데이터 배선)을 통해 화소(PX)에 데이터 신호를 제공할 수 있다.
이하에서는, 표시 장치의 화소의 구성에 대하여 상세히 설명하기로 한다.
도 3은 도 1의 표시 장치의 일 예를 나타내는 단면도이다.
도 1 내지 도 3을 참조하면, 표시 장치(1)는 기판(101), 버퍼층(102), 반도체층(105), 제1 절연층(171), 제1 게이트 도전층(110), 제2 절연층(172), 제2 게이트 도전층(120), 제3 절연층(173), 제1 소스/드레인 도전층(130), 제4 절연층(174), 제2 소스/드레인 도전층(140), 제5 절연층(175), 제1 전극층(150), 발광 소자층, 및 제2 전극층(160)을 포함할 수 있다. 반도체층(105) 내지 제2 게이트 도전층(120)에 박막 트랜지스터들이 형성될 수 있고, 이에 따라, 반도체층(105) 내지 제2 게이트 도전층(120)은 구동소자층으로 총칭될 수 있다.
기판(101)은 그 위에 배치되는 각 층들을 지지할 수 있다. 기판(101)은 절연 물질로 이루어질 수 있다. 기판(101)은 유리, 석영 등의 무기물로 이루어지거나, 폴리이미드 등과 같은 유기물로 이루어질 수 있다. 기판(101)은 리지드 기판이거나 플렉서블 기판일 수 있다.
기판(101) 상에 버퍼층(102)이 배치될 수 있다. 버퍼층(102)은 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면 평탄화 기능을 수행할 수 있다. 버퍼층(102)은 실리콘 질화물, 실리콘 산화물, 또는 실리콘 산질화물 등을 포함할 수 있다. 버퍼층(102)은 기판(101)의 종류나 공정 조건 등에 따라 생략될 수도 있다.
버퍼층(102) 상에는 반도체층(105)이 배치될 수 있다. 반도체층(105)은 제1 및 제2 반도체 패턴(105_1, 105_2)을 포함하고, 제1 및 제2 반도체 패턴(105_1, 105_2)은 트랜지스터들의 채널을 이룰 수 있다. 예를 들어, 제1 반도체 패턴(105_1)은 구동 트랜지스터의 채널을 이루고, 제2 반도체 패턴(105_2)은 스위칭 트랜지스터의 채널을 이룰 수 있다.
반도체층(105)은 다결정 실리콘을 포함할 수 있다. 반도체층(105)에서 박막 트랜지스터의 소소 전극 및 드레인 전극과 연결되는 부위(예를 들어, 소스 및 드레인 영역)에는 불순물 이온(예를 들어, p형 불순물 이온)이 도핑될 수 있다. 붕소(B) 등 3가 도펀트가 p형 불순물 이온으로 사용될 수 있다. 반도체층(105)은 다결정 실리콘 대신 단결정 실리콘, 저온 다결정 실리콘, 비정질 실리콘이나, ITZO, IGZO 등의 산화물 반도체를 포함할 수도 있다.
반도체층(105) 상에는 제1 절연층(171)이 배치될 수 있다. 제1 절연층(171)은 게이트 절연 기능을 갖는 게이트 절연막일 수 있다.
제1 절연층(171) 상에는 제1 게이트 도전층(110)이 배치될 수 있다. 제1 게이트 도전층(110)은 제1 및 제2 게이트 도전 패턴들(110_1, 110_2)이 배치된다. 제1 및 제2 게이트 도전 패턴들(110_1, 110_2)은 트랜지스터들의 게이트 전극들을 각각 포함할 수 있다. 예를 들어, 제1 게이트 도전 패턴(110_1)은 구동 트랜지스터의 게이트 전극을 포함하고, 제2 게이트 도전 패턴(110_2)은 스위칭 트랜지스터의 게이트 전극을 포함할 수 있다.
제1 게이트 도전층(110)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다.
제1 게이트 도전층(110) 상에는 제2 절연층(172)이 배치될 수 있다. 제2 절연층(172)은 층간 절연막일 수 있다.
제2 절연층(172) 상에는 제2 게이트 도전층(120)이 배치될 수 있다. 제2 게이트 도전층(120)은 제1 게이트 도전층(110)의 구성 물질로 예시된 물질들을 포함하여 이루어질 수 있다.
제2 게이트 도전층(120)은 제3 게이트 도전 패턴(121)을 포함할 수 있다. 제3 게이트 도전 패턴(121)은 유지 커패시터의 제2 전극을 포함할 수 있다. 제3 게이트 도전 패턴(121)은 제2 절연층(172)을 사이에 두고 제1 게이트 도전 패턴(110_1)과 중첩 배치되어 유지 커패시터를 이룰 수 있다. 제3 게이트 도전 패턴(121)은 제1 게이트 도전층(110)의 구성 물질로 예시된 물질들을 포함하여 이루어질 수 있다.
제2 게이트 도전층(120) 상에는 제3 절연층(173)이 배치될 수 있다.
제3 절연층(173) 상에는 제1 소스/드레인 도전층(130)이 배치될 수 있다.
제1 소스/드레인 도전층(130)은 몰리브덴(Mo), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 티타늄(Ti), 탄탈륨(Ta), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 제1 소스/드레인 도전층(130)은 단일막 또는 다층막일 수 있다. 예를 들어, 제1 소스/드레인 도전층(130)은 Ti/Al/Ti, Mo/Al/Mo, Mo/AlGe/Mo, Ti/Cu 등의 적층 구조로 형성될 수 있다.
제1 소스/드레인 도전층(130)은 구동 트랜지스터의 제1 소스 전극(131) 및 제1 드레인 전극(132), 스위칭 트랜지스터의 제2 소스 전극(133) 및 제2 드레인 전극(134), 데이터 배선(135), 및 제1 전원 배선(136)을 포함할 수 있다.
제1 소스 전극(131)은 제2 절연막(172) 및 제3 절연막(173)을 관통하여 제1 반도체 패턴(105_1)의 일단을 노출시키는 컨택홀을 통해 제1 반도체 패턴(105_1)과 접할 수 있다.
또한, 제1 드레인 전극(132)은 제2 절연막(172) 및 제3 절연막(173)을 관통하여 제1 반도체 패턴(105_1)의 타단을 노출시키는 컨택홀을 통해 제1 반도체 패턴(105_1)과 접할 수 있다.
또한, 제2 소스 전극(133)은 제2 절연막(172) 및 제3 절연막(173)을 관통하여 제2 반도체 패턴(105_2)의 일단을 노출시키는 컨택홀을 통해 제2 반도체 패턴(105_2)과 접할 수 있다.
또한, 제2 드레인 전극(134)은 제2 절연막(172) 및 제3 절연막(173)을 관통하여 제2 반도체 패턴(105_2)의 타단을 노출시키는 컨택홀을 통해 제2 반도체 패턴(105_2)과 접할 수 있다.
제1 소스/드레인 도전층(130) 상에는 제4 절연층(174)이 배치되고, 제4 절연층(174) 상에는 제2 소스/드레인 도전층(140)이 배치될 수 있다. 제2 소스/드레인 도전층(140)은 제1 소스/드레인 도전층(130)을 구성하는 금속을 포함할 수 있다.
제2 소스/드레인 도전층(140)은 제1 연결 전극(141)을 포함할 수 있다. 제1 연결 전극(141)은 제1 소스 전극(131)과 평면상 중첩하여 배치될 수 있다. 제1 연결 전극(141)은 제4 절연층(174)을 관통하는 컨택홀을 통해 구동 트랜지스터의 소스 전극(131)과 전기적으로 연결될 수 있다.
제1 연결 전극(141)의 상면은 애노드 전극(151)의 하면과 접하고, 제1 연결 전극(141)의 하면은 제4 절연층(174)의 상면과 접하고, 제1 연결 전극(141)의 측면은 제1 연결 전극(141)의 상면과 하면 사이에 배치될 수 있다.
제2 소스/드레인 도전층(140) 상에는 제5 절연층(175)이 배치될 수 있다. 제5 절연층(175)은 유기 절연 물질을 포함할 수 있다.
제5 절연층(175)의 상면은 애노드 전극(151)의 하면과 접하고, 제5 절연층(175)의 하면은 제4 절연층(174)의 상면과 접할 수 있다. 또한, 제5 절연층(175)은 제1 연결 전극(141)을 둘러싸고, 제1 연결 전극(141)의 측면은 제5 절연층(175)의 측면과 접할 수 있다. 제1 연결 전극(141)의 측면은 예각의 경사를 갖고, 제1 연결 전극(141)의 측면과 접하는 제5 절연층(175)의 측벽은 둔각의 경사를 가질 수 있다.
제1 연결 전극(141)의 두께와 제5 절연층(175)의 두께는 실질적으로 동일할 수 있다.
제1 연결 전극(141)의 상면과 제5 절연층(175)의 상면은 기판(101)으로부터 동일한 레벨에 배치될 수 있다. 여기서, 각 상면이 기판(101) 표면으로부터 동일한 레벨에 있다는 것은 기판(101)의 표면으로부터 각 상면까지의 거리가 실질적으로 동일함을 의미한다. 즉, 제1 연결 전극(141)의 상면으로부터 기판(101)의 상면까지의 평균 거리는 제5 절연층(175)의 상면으로부터 기판(101)의 상면까지의 평균 거리와 실질적으로 동일할 수 있다.
또한, 제1 연결 전극(141)의 상면으로부터 제4 절연층(174)의 상면까지의 평균 거리는 제5 절연층(175)의 상면으로부터 제4 절연층(174)의 상면까지의 평균 거리와 실질적으로 동일할 수 있다.
이 경우, 제1 연결 전극(141)과 제5 절연층(175)은 두께 방향으로 비중첩할 수 있다. 여기서, 제1 연결 전극(141)과 제5 절연층(175)이 두께 방향으로 비중첩한다는 것은 경사진 측면이 서로 접하는 것은 제외한다.
또한, 제1 연결 전극(141)의 측면은 애노드 전극(151)과 접촉하지 않을 수 있다. 또한, 제1 연결 전극(141)의 상면은 제5 절연층(175)과 접촉하지 않을 수 있다.
다만, 이에 제한되는 것은 아니며 제1 연결 전극(141)의 두께는 제5 절연층(175)의 두께보다 클 수 있다.
제1 연결 전극(141)의 상면으로부터 기판(101)의 상면까지의 평균 거리는 제5 절연층(175)의 상면으로부터 기판(101)의 상면까지의 평균 거리보다 클 수 있다.
또한, 제1 연결 전극(141)의 상면으로부터 제4 절연층(174)의 상면까지의 평균 거리는 제5 절연층(175)의 상면으로부터 제4 절연층(174)의 상면까지의 평균 거리보다 클 수 있다.
이 경우, 제1 연결 전극(141)의 측면은 부분적으로 애노드 전극(151)과 접하 수 있다. 또한, 제1 연결 전극(141)의 상면은 제5 절연층(175)과 접촉하지 않을 수 있다.
제5 절연층(175)의 두께는 제2 절연층(172), 제3 절연층(173) 및/또는 제4 절연층(174)의 두께보다 작을 수 있다.
제5 절연층(175) 상면의 표면 거칠기는 제2 절연층(172), 제3 절연층(173) 및/또는 제4 절연층(174) 상면의 표면 거칠기보다 클 수 있다.
또한, 제5 절연층(175) 상면의 표면 거칠기는 제1 연결 전극(141) 상면의 표면 거칠기보다 클 수 있다.
제1 연결 전극(141) 상면의 표면 거칠기는 제1 연결 전극(141) 측면의 표면 거칠기보다 클 수 있다.
제5 절연층(175) 상에는 제1 전극층(150)이 배치될 수 있다. 제1 전극층(150)은 발광 소자(OLED)의 애노드 전극(151)을 포함할 수 있다. 애노드 전극(151)은 제1 연결 전극(141)과 직접 접할 수 있다.
애노드 전극(151)은 균일한 두께를 가질 수 있다. 즉, 애노드 전극(151)의 상면으로부터 제5 절연층(175)의 상면까지의 평균 거리는 애노드 전극(151)의 상면으로부터 제1 연결 전극(141)의 상면까지의 평균 거리와 실질적으로 동일할 수 있다. 즉, 애노드 전극(151)은 별도의 컨택홀 없이 제1 연결 전극(141)과 직접 접할 수 있다. 이에 따라, 컨택 패드 영역을 생략할 수 있으므로 화소(PX) 면적 확보에 유리하여 고해상도를 구현할 수 있다.
제1 전극층(150) 상에는 발광 소자층이 배치되고, 발광 소자층은 화소 정의막(177) 및 유기 발광층(EL)을 포함할 수 있다.
화소 정의막(177)은 애노드 전극(151)의 가장자리를 따라 애노드 전극(151) 상에 배치되고, 애노드 전극(151)을 노출하는 개구부를 포함할 수 있다. 상기 개구부는 애노드 전극(151)과 제1 연결 전극(141)이 접촉하는 영역과 중첩할 수 있다.
유기 발광층(EL)은 화소 정의막(177)의 개구부 내에 배치될 수 있다. 유기 발광층(EL)은 유기 발광층, 정공 주입/수송층, 전자 주입/수송층을 포함할 수 있다. 유기 발광층(EL)은 애노드 전극(151)과 제1 연결 전극(141)이 접촉하는 영역과 중첩할 수 있다.
유기 발광층(EL)과 화소 정의막(177) 상에는 제2 전극층(160)이 배치될 수 있다. 제2 전극층(160)은 발광 소자(OLED)의 캐소드 전극(161)이 배치될 수 있다. 캐소드 전극(161)은 표시 장치(1)의 표시 영역 전체에 걸쳐 배치된 공통 전극일 수 있다.
상술한 바와 같이, 표시 장치(1)는 별도의 컨택홀 없이 애노드 전극(151)과 제1 연결 전극(141)이 직접 접할 수 있다. 따라서, 컨택 패드 영역을 생략할 수 있으므로 화소(PX) 면적을 확보하여 고해상도를 용이하게 구현할 수 있다. 아울러, 컨택홀 형성 과정을 생략함으로써 마스크 수를 저감하여 비용을 절감하고 제조 공정을 단순화할 수 있다.
또한, 애노드 전극(151) 및 유기 발광층(EL) 등이 균일한 두께로 평탄하게 형성될 수 있으므로 표시 품질을 더욱 개선할 수 있다.
이하, 본 발명의 다른 실시예들에 대해 설명한다. 이하의 실시예에서 이미 설명한 구성과 동일한 구성에 대해서는 동일한 참조 번호로서 지칭하며, 중복 설명은 생략하거나 간략화하기로 한다.
도 4는 다른 실시예에 따른 표시 장치의 평면도이다. 도 5는 도 4의 Ⅴ-Ⅴ'를 기준으로 자른 단면도이다. 도 6은 도 4의 표시 장치의 화소를 나타내는 단면도이다.
도 4 내지 도 6을 참조하면, 본 실시예에 따른 표시 장치(1_1)는 데이터 배선(135), 연결 배선(145), 및 구동 배선(60)을 포함할 수 있다.
한편, 데이터 배선(135), 연결 배선(145), 및 구동 배선(60)의 배치 구성은, 제1 방향(W1)으로 연장하며 표시 장치(1_1)의 면적 중심을 관통하는 기준축(미도시)을 기준으로 대칭일 수 있다. 이하에서는, 제1 부표시면(11)에 상대적으로 인접하는 데이터 배선(135), 연결 배선(145), 및 구동 배선(60)을 중심으로 설명하기로 한다.
데이터 배선(135)은 데이터 배선들(D1 내지 Dm)(또는, 데이터 배선들)을 포함할 수 있다(단, m은 3 이상의 정수).
데이터 배선들(D1 내지 Dm)은 제1 방향(W1)으로 연장하며, 제2 방향(W2)을 따라 특정 간격을 가지고 순차적으로 배열될 수 있다. 데이터 배선들(D1 내지 Dm) 각각은 제1 방향(W1)으로 표시영역(DA)을 가로질러 연장할 수 있다. 여기서, 데이터 배선들(D1 내지 Dm) 중 제1 내지 제k 데이터 배선들은 하나의 표시면에만 배치될 수 있다(단, k는 2 이상이고, m보다 작은 양의 정수). 이하에서는, k는 7이고, m은 14보다 큰 것을 예시하여 설명하기로 한다.
연결 배선(145)은 데이터 배선(135) 중 일부와 구동 배선(60) 중 일부를 전기적으로 연결할 수 있다. 연결 배선(145)은 데이터 배선(135)이 배치되는 층과 다른 층에 배치되며, 연결 배선(145)은 절연층을 통해 데이터 배선(135)과 절연될 수 있다. 이에 대해서는 도 6을 참조하여 후술하기로 한다.
연결 배선(145)은 제1 내지 제m 데이터 배선들(D1 내지 Dm)에 대응하여 제1 내지 제k 연결 배선들(DM1 내지 DMk)을 포함할 수 있다. k는 7인 경우, 연결 배선(145)은 제1 내지 제7 연결 배선들(DM1 내지 DM7)을 포함할 수 있다. 연결 배선들(DM1 내지 DM7)은 제1 부표시면(11)에 배치되는 데이터 배선들(D1 내지 D7)에 각각 대응할 수 있다.
연결 배선(DM1 내지 DMk)은 제4 부표시면(14)의 제4 비표시영역(NDA4)(예를 들어, 제4 비표시영역(NDA4)의 하측부)으로부터 표시영역(DA)을 경유하여 대응하는 데이터 배선(135)의 일단까지(예를 들어, 제1 부표시면(11)의 제1 비표시영역(NDA1)의 하측부 및 제1 코너윙(21)까지) 연장할 수 있다. 연결 배선(DM1 내지 DMk)은 상호 특정 간격을 가지고 이격되어 배치될 수 있다. 연결 배선(DM1 내지 DMk) 간의 간격은 데이터 배선(D1 내지 Dm) 간의 간격과 같을 수 있다.
또한, 연결 배선(DM1 내지 DMk)은 제4 부표시면(14)의 제4 비표시영역(NDA4)(예를 들어, 제4 비표시영역(NDA4)의 하측부)으로부터 제1 방향(W1)(예를 들어, 상측)으로 연장하며, 표시영역(DA) 내에서 제2 방향(W2)(예를 들어, 좌측)으로 방향을 전환하여 연장하며, 대응하는 데이터 배선(135)과 인접하거나 교차하는 영역에서 대응하는 데이터 배선(135)의 일단까지(즉, 제1 부표시면(11)의 제1 비표시영역(NDA1)의 하측부까지) 연장할 수 있다.
즉, 연결 배선(DM1 내지 DMk) 각각은 제4 비표시영역(NDA4)로부터 제1 방향(W1)으로 연장하는 제1 부분과, 제1 부분의 일단에서 제2 방향(W2)으로 연장하는 제2 부분과, 제2 부분의 일단에서 제1 방향(W1)(또는, 제1 방향(W1)의 반대 방향)으로 연장하는 제3 부분을 포함할 수 있다.
도 4에 도시된 바와 같이, 연결 배선(DM1 내지 DMk) 각각의 제1 부분은, 표시영역(DA) 내에서 평면상에서, 데이터 배선(D1 내지 Dm)들 중 하나와 중첩할 수 있다. 예를 들어, 제1 연결 배선(DM1)의 제1 부분은 제8 데이터 배선(D8)과 중첩하고, 제7 연결 배선(DM7)의 제1 부분은 제14 데이터 배선(D14)과 중첩할 수 있다. 다만, 이는 예시적인 것으로 이에 제한되는 것은 아니다. 예를 들어, 제1 내지 제7 연결 배선들(DM1 내지 DM7) 각각의 제1 부분은, 표시영역(DA) 내에서 평면상에서, 제1 내지 제m 데이터 배선들(D1 내지 Dm)과 중첩하지 않을 수도 있다.
또한, 도 4에 도시된 바와 같이, 연결 배선(DM1 내지 DMk) 각각의 제3 부분은, 평면상에서, 데이터 배선(D1 내지 Dm)들 중 하나와 중첩하여 배치될 수 있다. 예를 들어, 제1 연결 배선(DM1)의 제3 부분은 제7 데이터 배선(D7)과 중첩하고, 제2 연결 배선(DM2)의 제3 부분은 제6 데이터 배선(D6)과 중첩할 수 있다.
한편, 도 4에서 연결 배선(145)은 직각으로 꺾이는 것으로 도시되어 있으나, 이에 제한되는 것은 아니다.
연결 배선(145)들은 평면상 상호 교차하지 않고, 이에 따라, 제1 코너윙(21)에 상대적으로 인접한 다른 연결 배선을 우회하여 배치될 수 있다. 예를 들어, 제1 연결 배선(DM1)은 제2 연결 배선(DM2)을 우회하여 배치될 수 있다. 즉, 연결 배선(145)이 코너윙(예를 들어, 제1 코너윙(21))에 인접할수록, 연결 배선(145)이 꺾이는 위치가 구동 영역(30)에 가깝고, 연결 배선(145)이 코너윙으로부터 멀어질수록 연결 배선(145)의 꺾이는 위치가 구동 영역(30)으로부터 더 이격될 수 있다.
제1 코너윙(21)으로부터 상대적으로 이격된 연결 배선이 제1 코너윙(21)에 상대적으로 인접한 다른 연결 배선을 우회하여 배치됨에 따라, 연결 배선(145)은 상호 다른 길이들을 가질 수 있다. 예를 들어, 제2 연결 배선(DM2)의 길이는 제1 연결 배선(DM1)의 길이보다 길 수 있다. 즉, 제i+1 연결 배선(DMi+1)의 길이는 제i 연결 배선(DMi)의 길이보다 길 수 있다(단, i는 양의 정수).
연결 배선들(146)들 각각은 제1 비표시영역(NDA1)의 하측부 및 제2 코너윙(22)에 형성된 컨택홀(CNT)(즉, 비표시영역(NDA)에 형성된 컨택홀(CNT))을 통해 데이터 배선(135)들에 직접적으로 일대일 연결될 수 있다. 예를 들어, 제1 연결 배선(DM1)은 제7 데이터 배선(D7)과 전기적으로 연결되고, 제7 연결 배선(DM7)은 제1 데이터 배선(D1)과 전기적으로 연결될 수 있다. 즉, 제i 연결 배선(DMi)은 제k+1-i 데이터 배선(DMk+1-i)과 전기적으로 연결될 수 있다.
예를 들어, 도 5에 도시된 바와 같이, 제6 데이터 배선(D6)은 제3 절연층(173) 상에 배치되고, 제2 내지 제4 연결 배선들(DM2 내지 DM4)은 제4 절연층(174) 상에 배치되며, 제2 내지 제4 연결 배선들(DM2 내지 DM4)은 제4 절연층(174)에 의해 제6 데이터 배선(D6)과 절연될 수 있다. 제2 연결 배선(DM2)은 제6 데이터 배선(D6)의 일단까지 연장되고, 제4 절연층(174)을 관통하여 제6 데이터 배선(D6)의 일단을 노출시키는 컨택홀(CNT)을 통해 제6 데이터 배선(D6)과 전기적으로 연결될 수 있다.
구동 배선(60)은 구동 배선들(61a 내지 67a, 61b 내지 67b)(또는, 패드 배선들, 패드 연결 배선들)을 포함하고, 구동 배선들(61a 내지 67a, 61b 내지 67b)은 구동칩(40)(또는, 구동칩(40)이 배치되는 패드부)으로부터 제4 부표시면(14)의 제4 비표시영역(NDA4)(또는, 구동 영역(30)과 제4 부표시면(14)의 접선까지 연장할 수 있다.
구동 배선들(61a 내지 67a, 61b 내지 67b)은 제1 구동 배선 그룹(60a) 및 제2 구동 배선 그룹(60b)으로 구분될 수 있다.
제1 구동 배선 그룹(60a)에 포함된 구동 배선들(61a 내지 67a)은 제2 구동 배선 그룹(60b)에 포함된 구동 배선들(61b 내지 67b)이 배치되는 층과 다른 층에 배치되며, 제1 구동 배선 그룹(60a)에 포함된 구동 배선들(61a 내지 67a)은 평면상 제2 구동 배선 그룹(60b)에 포함된 구동 배선들(61b 내지 67b)과 교차할 수 있다. 제1 구동 배선 그룹(60a)에 포함된 구동 배선들(61a 내지 67a)은 별도의 절연층을 통해 제2 구동 배선 그룹(60b)에 포함된 구동 배선들(61b 내지 67b)과 절연될 수 있다.
제1 구동 배선 그룹(60a)에 포함된 구동 배선들(61a 내지 67a)은 연결 배선들(DM1 내지 DM7)을 통해 제1 부표시면(11)에 배치되는 데이터 배선들(D1 내지 D7)에 각각 전기적으로 연결될 수 있다. 제2 구동 배선 그룹(60b)에 포함된 구동 배선들(61b 내지 67b)은 주표시면(10)에 배치되는 데이터 배선들(D8 내지 D14)에 각각 전기적으로 연결될 수 있다.
상술한 바와 같이, 표시 장치(1)는 표시영역(DA)을 경유하여 배치되는 연결 배선(145)을 포함하고, 연결 배선(145)을 통해 구동칩(40)으로부터 제1 부표시면(11)(및 제2 부표시면(12))에 배치되는 데이터 배선(D1 내지 Dm)에 영상 신호가 제공될 수 있다. 따라서, 제1 부표시면(11)(및 제2 부표시면(12))에 배치되는 데이터 배선(135)을 구동 배선(60)에 직접적으로 연결하기 위해 요구되는 추가적인 데드 스페이스가 불필요할 수 있다. 즉, 데드 스페이스의 증가가 방지될 수 있다.
또한, 데이터 배선(135)과 연결 배선(145)을 전기적으로 연결하는 컨택홀(CNT)이 비표시영역(NDA)에 형성됨으로써, 화소(PX)(또는 화소(PX)에 제공되는 구성 신호)에 대한 컨택홀(CNT)의 간섭을 방지할 수 있다. 이에 따라, 표시 장치(1)의 표시 품질을 향상시킬 수 있다.
이하, 상술한 표시 장치(1_1)의 화소 구성에 대해 더욱 상세히 설명한다. 도 6의 표시 장치(1_1)는 제2 소스/드레인 도전층(140), 제3 소스/드레인 도전층(180), 제5 절연층(175), 및 제6 절연층(176)을 제외하고, 도 3의 표시 장치(1)와 실질적으로 동일하거나 유사하므로, 중복되는 설명은 생략한다.
제2 소스/드레인 도전층(140)은 연결 배선(145)(즉, 도 4를 참조하여 설명한 연결 배선(145))을 포함할 수 있다. 연결 배선(145)은 데이터 배선(135)과 평면상 중첩하여 배치될 수 있다.
제2 소스/드레인 도전층(140) 상에는 제5 절연층(175')이 배치되고, 제5 절연층(175') 상에는 제3 소스/드레인 도전층(180)이 배치될 수 있다. 제3 소스/드레인 도전층(180)은 제1 소스/드레인 도전층(130) 및/또는 제2 소스/드레인 도전층(140)을 구성하는 금속을 포함할 수 있다.
제3 소스/드레인 도전층(180)은 제2 연결 전극(181)을 포함할 수 있다. 제2 연결 전극(181)은 제1 연결 전극(141)과 평면상 중첩하여 배치될 수 있다. 제2 연결 전극(181)은 제5 절연층(175')을 관통하는 컨택홀을 통해 제1 연결 전극(141)과 접촉하여, 구동 트랜지스터의 제1 소스 전극(131)과 전기적으로 연결될 수 있다.
제2 연결 전극(181)의 상면은 애노드 전극(151)의 하면과 접하고, 제2 연결 전극(181)의 하면은 제5 절연층(175)의 상면과 접하고, 제2 연결 전극(181)의 측면은 제2 연결 전극(181)의 상면과 하면 사이에 배치될 수 있다.
제3 소스/드레인 도전층(180) 상에는 제6 절연층(176)이 배치될 수 있다. 제6 절연층(176)은 유기 절연 물질을 포함할 수 있다.
제6 절연층(176)의 상면은 애노드 전극(151)의 하면과 접하고, 제6 절연층(176)의 하면은 제5 절연층(175')의 상면과 접할 수 있다. 또한, 제6 절연층(176)은 제2 연결 전극(181)을 둘러싸고, 제2 연결 전극(181)의 측면은 제6 절연층(176)의 측면과 접할 수 있다. 제6 연결 전극(181)의 측면은 예각의 경사를 갖고, 제2 연결 전극(181)의 측면과 접하는 제6 절연층(176)의 측벽은 둔각의 경사를 가질 수 있다.
제2 연결 전극(181)의 두께와 제6 절연층(176)의 두께는 실질적으로 동일할 수 있다.
제2 연결 전극(181)의 상면과 제6 절연층(176)의 상면은 기판(101)으로부터 동일한 레벨에 배치될 수 있다. 즉, 제2 연결 전극(181)의 상면으로부터 기판(101)의 상면까지의 평균 거리는 제6 절연층(176)의 상면으로부터 기판(101)의 상면까지의 평균 거리와 실질적으로 동일할 수 있다.
제2 연결 전극(181)의 상면으로부터 제5 절연층(175')의 상면까지의 평균 거리는 제6 절연층(176)의 상면으로부터 제5 절연층(175')의 상면까지의 평균 거리와 실질적으로 동일할 수 있다.
이 경우, 제2 연결 전극(181)과 제6 절연층(176)은 두께 방향으로 비중첩할 수 있다.
다만, 이에 제한되는 것은 아니며, 제2 연결 전극(181)의 두께는 제6 절연층(176)의 두께보다 클 수 있다.
즉, 제2 연결 전극(181)의 상면으로부터 기판(101)의 상면까지의 평균 거리는 제6 절연층(176)의 상면으로부터 기판(101)의 상면까지의 평균 거리보다 클 수 있다.
또한, 제2 연결 전극(181)의 상면으로부터 제5 절연층(175')의 상면까지의 평균 거리는 제6 절연층(176)의 상면으로부터 제5 절연층(175')의 상면까지의 평균 거리보다 클 수 있다.
또한, 제6 절연층(176)의 두께는 제2 절연층(172), 제3 절연층(173), 제4 절연층(174) 및/또는 제5 절연층(175)의 두께보다 작을 수 있다.
제6 절연층(176) 상면의 표면 거칠기는 제2 절연층(172), 제3 절연층(173), 제4 절연층(174) 및/또는 제5 절연층(175) 상면의 표면 거칠기보다 클 수 있다.
또한, 제6 절연층(176) 상면의 표면 거칠기는 제2 연결 전극(171) 상면의 표면 거칠기보다 클 수 있다.
제2 연결 전극(181) 상면의 표면 거칠기는 제2 연결 전극(181) 측면의 표면 거칠기보다 클 수 있다.
제6 절연층(176) 상에는 제1 전극층(150)이 배치될 수 있다. 제1 전극층(150)은 발광 소자(OLED)의 애노드 전극(151)을 포함할 수 있다. 애노드 전극(151)은 제2 연결 전극(181)과 직접 접할 수 있다.
제6 절연층(176)의 일면은 애노드 전극(151)의 하면과 접할 수 있다.
애노드 전극(151)의 상면으로부터 제6 절연층(176)의 상면까지의 평균 거리는 애노드 전극(151)의 상면으로부터 제2 연결 전극(181)의 상면까지의 평균 거리와 실질적으로 동일할 수 있다. 즉, 애노드 전극(151)은 별도의 컨택홀 없이 제2 연결 전극(181)과 직접 접할 수 있다.
애노드 전극(151)과 제2 연결 전극(181)의 접촉 면적은 제6 절연층(176)과 제2 연결 전극(181)의 접촉 면적보다 클 수 있다.
한편, 도면으로 도시하지는 않았지만, 제1 구동 배선 그룹(60a)에 포함된 구동 배선들(즉, 연결 배선(145)에 연결되는 구동 배선들)은 제2 게이트 도전층(120))에 배치되고, 제2 구동 배선 그룹(60b)에 포함된 구동 배선들(즉, 데이터 배선들에 직접적으로 연결되는 구동 배선들)은 제1 게이트 도전층(110)에 배치될 수 있다.
본 실시예에 따른 표시 장치(1_1)는 별도의 컨택홀 없이 애노드 전극(151)과 제2 연결 전극(181)이 직접 접할 수 있다. 이에 따라, 컨택 패드 영역을 생략하여 고해상도를 구현하고, 컨택홀 형성 과정을 생략함으로써 제조 공정을 단순화할 수 있음은 앞서 설명한 바와 같다.
도 7은 또 다른 실시예에 따른 표시 장치의 화소를 나타내는 단면도이다.
도 7을 참조하면, 본 실시예에 따른 표시 장치(1_2)는 제2 연결 전극(181')이 별도의 컨택홀 없이 제1 연결 전극(141)에 접한다는 점에서 도 6의 실시예와 상이하다.
제2 연결 전극(181')의 상면은 애노드 전극(151)의 하면과 접하고, 제2 연결 전극(181')의 하면은 제1 연결 전극(141)의 상면 및 제5 절연층(175)의 상면과 직접 접할 수 있다.
제6 절연층(176')의 상면은 애노드 전극(151)의 하면과 접하고, 제6 절연층(176')의 하면은 제5 절연층(175)의 상면과 접할 수 있다.
제6 절연층(176')의 두께는 제2 연결 전극(181')의 두께와 동일할 수 있다.
제6 절연층(176')의 상면으로부터 제5 절연층(175)의 상면까지의 평균 거리는 제2 연결 전극(181')의 상면으로부터 제1 연결 전극(141)의 상면까지의 평균 거리와 실질적으로 동일할 수 있다.
또한, 제6 절연층(176')의 상면으로부터 제5 절연층(175)의 상면까지의 평균 거리는 제2 연결 전극(181')의 상면으로부터 제5 절연층(175)의 상면까지의 평균 거리와 실질적으로 동일할 수 있다.
제1 연결 전극(141)의 상면은 제2 연결 전극(181')의 하면과 접하고, 제1 연결 전극(141)의 하면은 제4 절연층(174)의 상면과 접할 수 있다.
연결 배선(145)의 상면은 제5 절연층(175')의 하면과 접하고, 연결 배선(145)의 하면은 제4 절연층(174)의 상면과 접할 수 있다.
제1 연결 전극(141) 및 연결 배선(145)의 두께는 제5 절연층(175')의 두께와 동일할 수 있다.
제5 절연층(175)의 상면으로부터 제4 절연층(174)의 상면까지의 평균 거리는 제1 연결 전극(141)의 상면으로부터 제4 절연층(174)의 상면까지의 평균 거리와 실질적으로 동일할 수 있다.
제5 절연층(175)의 상면으로부터 제4 절연층(174)의 상면까지의 평균 거리는 연결 배선(145)의 상면으로부터 제4 절연층(174)의 상면까지의 평균 거리와 실질적으로 동일할 수 있다.
애노드 전극(151)의 두께는 균일할 수 있다.
애노드 전극(151)의 상면으로부터 제5 절연층(175)의 상면까지의 평균 거리는 애노드 전극(151)의 상면으로부터 제1 연결 전극(141)의 상면까지의 평균 거리와 실질적으로 동일할 수 있다.
애노드 전극(151)과 제2 연결 전극(181')의 접촉 면적은 제6 절연층(176')과 제2 연결 전극(181')의 접촉 면적보다 클 수 있다.
제6 절연층(176') 및/또는 제5 절연층(175)의 두께는 제4 절연층(174), 제3 절연층(173), 및/또는 제2 절연층(172)의 두께보다 작을 수 있다.
제6 절연층(176') 및 제5 절연층(176') 상면의 표면 거칠기는 제4 절연층(174), 제3 절연층(173), 및/또는 제2 절연층(172) 상면의 표면 거칠기보다 클 수 있다.
제6 절연층(176') 및 제5 절연층(176') 상면의 표면 거칠기는 제1 연결 전극(141) 및 제2 연결 전극(181') 상면의 표면 거칠기보다 클 수 있다.
제1 연결 전극(141) 및 제2 연결 전극(181') 상면의 표면 거칠기는 제1 연결 전극(141) 및 제2 연결 전극(181') 측면의 표면 거칠기보다 클 수 있다.
본 실시예에 따른 표시 장치(1_2)는 별도의 컨택홀 없이 애노드 전극(151)과 제2 연결 전극(181')이 직접 접하고, 제2 연결 전극(181')과 제1 연결 전극(141)이 직접 접할 수 있다. 이에 따라, 일반적인 컨택홀의 두께만큼 표시 장치(1_2)의 두께가 감소할 수 있으므로, 표시 장치(1_2)의 유연성이 증대될 수 있다. 한편, 컨택 패드 영역을 생략하여 고해상도를 구현하고, 제조 공정을 단순화할 수 있음은 앞서 설명한 바와 같다.
계속해서, 상술한 바와 같은 일 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다. 다양한 실시예에 따른 표시 장치들 중에서, 도 1 내지 도 3의 표시 장치를 제조하는 방법을 예로 하여 설명하기로 한다. 도 1 및 도 3과 실질적으로 동일한 구성요소에 대해서는 동일한 부호로 나타내고 자세한 부호를 생략한다.
도 8 내지 도 12는 일 실시예에 따른 표시 장치의 제조 방법의 공정 단계별 단면도들이다.
도 8을 참조하면, 일 실시예에 따른 표시 장치의 제조 방법은 기판(101) 상에 버퍼층(102), 반도체층(105_1, 105_2), 제1 절연층(171), 제1 게이트 도전층(110_1, 110_2), 제2 절연층(172), 제2 게이트 도전층(121), 제3 절연층(173), 제1 소스/드레인 도전층(131, 132, 133, 134, 135, 136), 제4 절연층(174), 및 제2 소스 드레인 도전층(141)을 형성한다.
구체적으로, 버퍼층(102)은 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다. 버퍼층(102)은 화학 기상 증착 방식으로 형성될 수 있다.
반도체 패턴(105_1) 및 제2 반도체 패턴(105_2)은 버퍼층(102)의 일면 상에 반도체막을 증착한 후 포토 레지스트 패턴을 이용한 식각 공정에 의해 패터닝하여 형성할 수 있다.
제1 절연층(171)은 반도체층(105_1, 105_2) 상에 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다. 제1 절연층(171)은 화학 기상 증착 방식으로 형성될 수 있다.
제1 게이트 도전 패턴(110_1) 및 제2 게이트 도전 패턴(110_2)은 제1 절연층(171) 상에 제1 게이트 도전막을 증착한 후 패터닝하여 형성할 수 있다.
제2 절연층(172)은 제1 게이트 도전층(110_1, 110_2) 상에 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다. 제2 절연층(172)은 화학 기상 증착 방식으로 형성될 수 있다.
제3 게이트 도전 패턴(121)은 제2 절연층(172) 일면 상에 제2 게이트 도전막을 증착한 후 패터닝하여 형성할 수 있다.
제3 절연층(173)은 제2 게이트 도전층(120) 상에 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다. 제3 절연층(173)은 화학 기상 증착 방식으로 형성될 수 있다.
제1 소스 전극(131), 제1 드레인 전극(132), 제2 소스 전극(133), 제2 드레인 전극(134), 데이터 배선(135), 및 제1 전원 배선(136)은 제3 절연막(173)의 일면 상에 제1 소스/드레인 도전막을 증착한 후 패터닝하여 형성할 수 있다.
제4 절연층(174)은 제1 소스/드레인 도전층(130) 상에 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다. 제4 절연층(174)은 화학 기상 증착 방식으로 형성될 수 있다.
제1 연결 전극(141)은 제4 절연층(174)의 일면 상에 제2 소스/드레인 도전막을 증착한 후 패터닝하여 형성할 수 있다.
이어서 도 9를 참조하면, 제1 소스/드레인 도전층(130) 상에 제5 절연막(175_1)을 형성한다. 제5 절연막(175_1)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
이어서 도 10을 참조하면, 화학 기계적 연마(CMP, Chemical Mechanical Polish) 공정에 의해 제1 연결 전극(141) 및 제5 절연막(175_1) 표면을 평탄화하여 제5 절연층(175)을 형성한다. 이 경우, 연마 과정에 의해 제1 연결 전극(141)과 제5 절연층(175) 간의 단차가 제거될 수 있으므로, 단차에 의한 외광 반사를 방지하여 표시 품질을 향상시킬 수 있다.
이어서 도 11을 참조하면, 제5 절연층(175) 상에 애노드 전극(151)을 형성한다. 애노드 전극(151)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다.
애노드 전극(151)은 연마에 의해 외부로 노출된 제1 연결 전극(141)과 직접 접할 수 있으므로 별도의 컨택홀 형성 과정을 생략할 수 있다. 따라서, 마스크 수를 저감하여 비용을 절감할 수 있고, 제조 공정을 더욱 단순화할 수 있다.
아울러, 애노드 전극(151)은 평탄화된 제1 연결 전극(141) 및 제5 절연층(175)의 일면 상에 증착되므로 균일한 두께로 형성될 수 있으므로 표시 품질을 더욱 개선할 수 있다.
아어서 도 12를 참조하면, 애노드 전극(151) 상에 화소 정의막(177), 유기 발광층(EL), 및 캐소드 전극(161)을 형성하여 도 3과 같은 표시 장치를 완성한다.
화소 정의막(177)은 화소(PX)들을 구획하기 위해 애노드 전극(151)을 부분적으로 덮도록 형성될 수 있다. 화소 정의막(177)은 벤조사이클로부텐(BCB), 폴리이미드(PI), 폴리아마이드(PA), 아크릴 수지 및 페놀 수지 등으로부터 선택된 적어도 하나의 유기 물질을 포함하는 유기막을 형성한 후, 노광 및 현상 공정을 통해 패터닝함으로써 형성될 수 있다.
캐소드 전극(161)은 광을 투과시킬 수 있는 ITO, IZO와 같은 투명한 금속물질(TCO, Transparent Conductive Material), 또는 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다.
상술한 바와 같이, 본 실시예에 따른 표시 장치의 제조 방법은 애노드 전극(151)과 제1 연결 전극(141)이 직접 접할 수 있으므로, 별도의 컨택홀 형성 과정을 생략할 수 있다. 즉, 마스크 수를 저감하여 비용을 절감할 수 있고, 제조 공정을 더욱 단순화할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 표시 장치
101: 기판
102: 버퍼층
105: 반도체층
110: 제1 게이트 도전층
120: 제2 게이트 도전층
130: 제1 소스/드레인 도전층
140: 제2 소스/드레인 도전층
150: 제1 전극층
160: 제2 전극층
171: 제1 절연층
172: 제2 절연층
173: 제3 절연층
174: 제4 절연층
175: 제5 절연층

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 제1 도전층;
    상기 제1 도전층 상에 배치된 제1 절연층;
    상기 제1 절연층 상에 배치되고, 상기 제1 도전층을 노출하는 컨택홀을 포함하는 제2 절연층;
    상기 제1 절연층 상에 배치되고 상기 컨택홀을 통해 상기 제1 도전층과 전기적으로 연결된 제2 도전층;
    상기 제1 절연층 상에 배치된 제2 절연층;
    상기 제2 절연층 및 상기 제2 도전층 상에 배치되며, 상기 제2 도전층과 전기적으로 연결된 제1 전극;
    상기 제1 전극 상에 배치된 발광층; 및
    상기 발광층 상에 배치된 제2 전극을 포함하되,
    상기 제2 도전층의 상면과 상기 제2 절연층의 상면은 상기 기판의 표면으로부터 동일한 레벨에 있는 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 도전층과 상기 제2 절연층은 두께 방향으로 비중첩하는 표시 장치.
  3. 제2 항에 있어서,
    상기 제2 절연층은 상기 제2 도전층을 둘러싸고, 상기 제2 도전층의 측벽은 상기 제2 절연층의 측벽과 접하는 표시 장치.
  4. 제3 항에 있어서,
    상기 제2 도전층의 측벽은 예각의 경사를 갖고, 상기 제2 도전층에 측벽에 접하는 상기 제2 절연층의 측벽은 둔각의 경사를 갖는 표시 장치.
  5. 제1 항에 있어서,
    상기 제1 전극과 상기 제2 도전층은 직접 접촉하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 전극은 균일한 두께를 갖는 표시 장치.
  7. 제6 항에 있어서,
    상기 기판과 상기 제1 도전층 사이에 배치된 반도체층을 더 포함하되, 상기 제1 도전층은 상기 반도체층에 전기적으로 연결된 제1 소스 전극을 포함하는 표시 장치.
  8. 제1 항에 있어서,
    상기 제2 절연층 및 상기 제1 전극 상에 배치되고, 상기 제1 전극을 노출하는 개구부를 포함하는 뱅크층을 더 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 전극과 상기 제2 도전층이 접촉하는 영역은 상기 개구부와 중첩하는 표시 장치.
  10. 제1 항에 있어서,
    상기 제2 절연층은 유기 절연 물질을 포함하는 표시 장치.
  11. 제1 항에 있어서,
    상기 제2 도전층의 두께와 상기 제2 절연층의 두께는 동일한 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 절연층은 상기 제1 절연층의 두께보다 얇은 표시 장치.
  13. 제12 항에 있어서,
    상기 제2 절연층의 상면의 표면 거칠기는 상기 제1 절연층의 상면의 표면 거칠기보다 큰 표시 장치.
  14. 제11 항에 있어서,
    상기 기판은 표시 영역 및 비표시 영역을 포함하고,
    상기 표시 영역 및 상기 비표시 영역에 걸쳐 배치된 복수의 데이터 배선 및 상기 표시 영역에 배치된 복수의 연결 배선으로서, 각각 상기 각 데이터 배선과 연결된 복수의 연결 배선을 더 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 도전층과 상기 제2 도전층 사이에 배치된 제3 도전층을 더 포함하고, 상기 제3 도전층은 상기 연결 배선을 포함하며, 상기 제1 도전층은 상기 데이터 배선을 포함하는 표시 장치.
  16. 제15 항에 있어서,
    상기 제3 도전층과 상기 제2 절연층 사이에 배치된 제3 절연층을 더 포함하고, 상기 제3 도전층의 상면과 상기 제3 절연층의 상면은 상기 기판으로부터 동일한 레벨에 있는 표시 장치.
  17. 제16 항에 있어서,
    상기 제3 절연층은 유기 절연 물질을 포함하는 표시 장치.
  18. 제16 항에 있어서,
    상기 제2 도전층은 상기 제3 도전층과 직접 접촉하는 표시 장치.
  19. 제18 항에 있어서,
    상기 제2 도전층은 균일한 두께를 갖는 표시 장치.
  20. 제18 항에 있어서,
    상기 제1 도전층, 상기 제2 도전층, 및 상기 제3 도전층은 평면상 중첩하는 표시 장치.
KR1020190035734A 2019-03-28 2019-03-28 표시 장치 KR20200115852A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190035734A KR20200115852A (ko) 2019-03-28 2019-03-28 표시 장치
EP20165981.0A EP3716332A1 (en) 2019-03-28 2020-03-26 Display device
CN202010226372.1A CN111755479A (zh) 2019-03-28 2020-03-27 显示装置
US16/834,493 US11616106B2 (en) 2019-03-28 2020-03-30 Display device requiring reduced manufacturing steps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190035734A KR20200115852A (ko) 2019-03-28 2019-03-28 표시 장치

Publications (1)

Publication Number Publication Date
KR20200115852A true KR20200115852A (ko) 2020-10-08

Family

ID=70049931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190035734A KR20200115852A (ko) 2019-03-28 2019-03-28 표시 장치

Country Status (4)

Country Link
US (1) US11616106B2 (ko)
EP (1) EP3716332A1 (ko)
KR (1) KR20200115852A (ko)
CN (1) CN111755479A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11925081B2 (en) 2021-01-28 2024-03-05 Samsung Display Co., Ltd. Display apparatus

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10950677B2 (en) * 2018-12-05 2021-03-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, manufacturing method thereof, and display panel
WO2022217608A1 (zh) * 2021-04-16 2022-10-20 京东方科技集团股份有限公司 一种驱动背板、其制作方法及发光基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608449B2 (en) * 2000-05-08 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Luminescent apparatus and method of manufacturing the same
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
KR101818451B1 (ko) * 2010-12-24 2018-01-16 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
KR101889748B1 (ko) 2011-01-10 2018-08-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP6251955B2 (ja) * 2013-01-22 2017-12-27 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
KR102056466B1 (ko) * 2013-06-04 2019-12-17 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
US9430180B2 (en) 2013-11-15 2016-08-30 Semiconductor Energy Laboratory Co., Ltd Display panel and electronic device
KR102361967B1 (ko) * 2014-07-11 2022-02-11 엘지디스플레이 주식회사 유기전계발광 표시장치
US9535522B2 (en) 2014-12-22 2017-01-03 Lg Display Co., Ltd. Flexible organic light emitting diode display device
US10068888B2 (en) * 2015-12-21 2018-09-04 Hong Kong Beida Jade Bird Display Limited Making semiconductor devices with alignment bonding and substrate removal
KR102493128B1 (ko) 2016-04-12 2023-01-31 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 포함하는 표시 장치 및 그 제조 방법
KR20180051739A (ko) * 2016-11-08 2018-05-17 삼성디스플레이 주식회사 표시 장치
KR102388719B1 (ko) * 2017-07-20 2022-04-21 삼성디스플레이 주식회사 박막 증착용 마스크, 이의 제조 방법 및 이를 이용한 표시 장치 제조 방법
WO2019186805A1 (ja) * 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及びその製造方法
CN109616494A (zh) * 2018-11-12 2019-04-12 惠科股份有限公司 一种阵列基板、阵列基板的制作方法和显示面板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11925081B2 (en) 2021-01-28 2024-03-05 Samsung Display Co., Ltd. Display apparatus

Also Published As

Publication number Publication date
EP3716332A1 (en) 2020-09-30
US20200312932A1 (en) 2020-10-01
CN111755479A (zh) 2020-10-09
US11616106B2 (en) 2023-03-28

Similar Documents

Publication Publication Date Title
WO2020228209A1 (zh) 显示面板
US11940845B2 (en) Display device
EP3792979B1 (en) Display device
EP3716332A1 (en) Display device
KR20200098809A (ko) 표시 장치
KR20160010165A (ko) 유기전계발광 표시장치 및 그 제조방법
KR20210010696A (ko) 표시 장치
US20220278288A1 (en) Display device and method of manufacturing the display device
EP4068378A1 (en) Display substrate and manufacturing method therefor, and display device
KR20200136520A (ko) 표시 장치
US20230422561A1 (en) Flexible Display Device and Method of Manufacturing the Same
US11329194B2 (en) Display panel and display device
US20230195270A1 (en) Touch sensing unit and display device including the same
US10749142B2 (en) Display device
CN112310152A (zh) 显示设备
US20210399077A1 (en) Display device
KR20230007578A (ko) 표시 장치 및 표시 장치의 제조 방법
CN217606819U (zh) 显示装置
US20240054956A1 (en) Display device
US11621312B2 (en) Display device
US20230037013A1 (en) Display device including sensor electrodes
US11579739B1 (en) Touch sensing unit and display device including the same
US20220392977A1 (en) Display device and method of fabricating the same
KR20220060009A (ko) 표시 장치
CN117460307A (zh) 显示面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal