KR20180051739A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20180051739A
KR20180051739A KR1020160148199A KR20160148199A KR20180051739A KR 20180051739 A KR20180051739 A KR 20180051739A KR 1020160148199 A KR1020160148199 A KR 1020160148199A KR 20160148199 A KR20160148199 A KR 20160148199A KR 20180051739 A KR20180051739 A KR 20180051739A
Authority
KR
South Korea
Prior art keywords
pixel
wiring
data line
insulating film
data
Prior art date
Application number
KR1020160148199A
Other languages
English (en)
Inventor
김득종
허지혜
이재일
정미나
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160148199A priority Critical patent/KR20180051739A/ko
Priority to US15/788,288 priority patent/US10192937B2/en
Priority to CN201711090249.6A priority patent/CN108074957B/zh
Publication of KR20180051739A publication Critical patent/KR20180051739A/ko
Priority to US16/222,335 priority patent/US11322549B2/en
Priority to US17/713,549 priority patent/US20220231096A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L27/3276—
    • H01L27/3211—
    • H01L51/0097—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H01L2251/5338—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

표시 장치는 표시 영역과 비표시 영역을 포함하는 기판, 상기 표시 영역에 제공되며 복수의 화소들을 갖는 제1 화소열과, 상기 제1 화소열의 컬러와 다른 컬러를 표시하는 복수의 화소들을 갖는 제2 화소열을 포함하는 화소부, 및 상기 제1 화소열과 상기 제2 화소열에 각각 연결되며 상기 제1 화소열과 상기 제2 화소열에 데이터 신호를 인가하는 데이터 배선들을 포함한다. 상기 표시 영역에 있어서 상기 제1 화소열과 상기 제2 화소열에 인가된 데이터 신호는 각각 다른 정도로 지연되며, 상기 비표시 영역에 있어서 상기 제1 화소열에 연결된 상기 데이터 배선과 상기 제2 화소열에 연결된 상기 데이터 배선에는 서로 다른 저항을 갖는 컨택 구조가 제공된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명의 실시예들은 표시 장치에 관한 것이다.
유기 발광 표시 장치는 자발광소자인 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로, 휘도 및 색순도가 뛰어나 차세대 표시 장치로 주목받고 있다. 이와 같은 유기 발광 표시 장치는 적색 화소들, 녹색 화소들 및 청색 화소들을 이용하여 다수의 화소들을 구성하며, 이를 통해 다양한 컬러영상을 표시한다. 적색 화소들, 녹색 화소들 및 청색 화소들은 다양한 형태로 배열될 수 있는데, 일반적으로 스트라이프(stripe) 형태로 배열된다. 그러나, 화소들이 스트라이프형으로 배열되는 경우 각각의 화소들 사이에 위치된 블랙 매트릭스에 의하여 개구율이 저하되고, 고해상도의 표현능력이 저하되는 문제점이 있다. 이러한 문제점이 극복될 수 있도록 고해상도를 갖는 펜타일 매트릭스 구조가 제안되었다.
본 발명은 유기 발광 표시 장치에 관한 것으로, 상세하게는 펜타일 매트릭스 구조를 갖는 유기 발광 표시 장치에 관한 것이다.
본 발명의 일 실시예에 따른 표시 장치는 표시 영역과 비표시 영역을 포함하는 기판, 상기 표시 영역에 제공되며 복수의 화소들을 갖는 제1 화소열과, 상기 제1 화소열의 컬러와 다른 컬러를 표시하는 복수의 화소들을 갖는 제2 화소열을 포함하는 화소부, 및 상기 제1 화소열과 상기 제2 화소열에 각각 연결되며 상기 제1 화소열과 상기 제2 화소열에 데이터 신호를 인가하는 데이터 배선들을 포함한다. 상기 표시 영역에 있어서 상기 제1 화소열과 상기 제2 화소열에 인가된 데이터 신호는 각각 다른 정도로 지연되며, 상기 비표시 영역에 있어서 상기 제1 화소열에 연결된 상기 데이터 배선과 상기 제2 화소열에 연결된 상기 데이터 배선에는 서로 다른 저항을 갖는 컨택 구조가 제공된다.
본 발명의 일 실시예에 있어서, 상기 제1 화소열과 상기 제2 화소열에 각각 연결된 상기 데이터 배선들에는 서로 다른 스윙 폭을 갖는 신호가 인가될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 영역에 있어서, 상기 제2 화소열에 인가된 데이터 신호의 스윙 폭이 상기 제1 화소열에 인가된 데이터 신호의 스윙 폭보다 크며, 상기 비표시 영역에 있어서, 상기 제2 화소열에 연결된 상기 컨택 구조의 저항이 상기 제1 화소 열에 연결된 상기 컨택 구조의 저항보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 비표시 영역에 있어서, 상기 데이터 배선들 각각은 적어도 하나의 컨택 홀을 통해 서로 연결되며, 상기 제2 화소열에 연결된 상기 데이터 배선은 상기 제1 화소 열에 연결된 상기 데이터 배선보다 더 많은 수의 컨택 홀을 통해 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 비표시 영역에 있어서, 상기 데이터 배선들 각각은 적어도 하나의 컨택 홀을 통해 서로 연결되며, 상기 제2 화소열에 연결된 상기 데이터 배선은 상기 제1 화소 열에 연결된 상기 데이터 배선보다 더 큰 면적의 컨택 홀을 통해 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 화소열은, 상기 표시 영역에 제공되며 열 방향으로 제1 컬러를 표시하는 제1 화소들을 포함하며, 상기 제2 화소열은 제2 컬러를 표시하는 제2 화소들 및 상기 제2 화소들과 교번적으로 배열되며 제3 컬러를 표시하는 제3 화소들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 컬러는 녹색, 상기 제2 컬러는 적색, 및 상기 제3 컬러는 청색일 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 배선들은 상기 제1 화소열에 연결된 제1 데이터 배선 및 상기 제2 화소열에 연결된 제2 데이터 배선을 포함하고, 상기 제1 데이터 배선은 서로 다른 층에 제공된 제1 및 제2 서브 배선들을 포함하고, 상기 제2 데이터 배선은 서로 다른 층에 제공된 제3 및 제4 서브 배선들을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 상기 제1 서브 배선과 상기 제2 서브 배선은 상기 제1 서브 배선과 상기 제2 서브 배선 사이에 제공된 제1 컨택 홀을 통해 서로 연결되며, 상기 제3 서브 배선과 상기 제4 서브 배선은 상기 제3 서브 배선과 상기 제4 서브 배선 사이에 제공된 제2 컨택 홀을 통해 서로 연결 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 컨택 홀의 면적은 상기 제1 컨택 홀의 면적보다 넓을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 컨택 홀의 개수는 상기 제1 컨택 홀의 개수보다 많을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 데이터 배선은 상기 제3 및 제4 서브 배선들 사이에 제공된 브릿지를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 서브 배선과 상기 제2 서브 배선은 상기 제1 서브 배선과 상기 제2 서브 배선 사이에 제공된 제1 컨택 홀을 통해 서로 연결되며, 상기 제3 서브 배선, 상기 브릿지, 및 상기 제4 서브 배선은 상기 제3 서브 배선과 상기 브릿지 사이에 제공된 적어도 하나의 제2 컨택 홀과 상기 브릿지와 상기 제4 서브 배선 사이에 제공된 적어도 하나의 제3 컨택 홀을 통해 서로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 컨택 홀과 상기 제3 컨택 홀은 평면 상에서 볼 때 적어도 일부가 서로 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 컨택 홀의 면적은 상기 제3 컨택 홀의 면적과 다를 수 있다. 본 발명의 일 실시예에 있어서, 상기 제3 컨택 홀의 면적은 상기 제2 컨택 홀의 면적보다 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 컨택 홀의 개수는 상기 제3 컨택 홀의 개수와 다를 수 있다. 본 발명의 일 실시예에 있어서, 상기 제3 컨택 홀의 개수는 상기 제2 컨택 홀의 개수보다 많을 수 있다.
본 발명의 일 실시예에 있어서, 상기 기판 상에 순차적으로 적층된 제1 내지 제4 절연막을 더 포함하며, 상기 제1 데이터 배선 및 상기 제2 데이터 배선은 적어도 일부가 상기 제1 내지 제4 절연막 중 적어도 두 층에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 비표시 영역은 상기 표시 영역으로부터 순차적으로 배치된 팬-아웃 영역, 벤딩 영역, 및 패드 영역을 포함할 수 있다. 상기 팬-아웃 영역에서 상기 제1 데이터 배선은 상기 제1 및 제2 절연막 중 하나 상에 제공되고 상기 제2 데이터 배선은 상기 제1 및 제2 절연막 중 나머지 하나 상에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 벤딩 영역에 제공된 벤딩 절연막을 더 포함하며, 상기 제1 내지 제3 절연막은 상기 벤딩 영역에서 개구부를 가지며, 상기 벤딩 절연막은 상기 개구부에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 벤딩 영역에서 상기 제1 데이터 배선은 상기 벤딩 절연막 상에 제공되고 상기 제2 데이터 배선은 상기 제4 절연막에 제공될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 내지 제3 절연막은 무기 재료를 포함하며, 상기 제4 절연막은 유기 재료를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 화소열과 상기 제2 화소열은 각각 복수 개로 제공되며, 상기 제1 화소열들과 상기 제2 화소열들은 행 방향을 따라 교번하여 배치될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 데이터 배선과 상기 제2 데이터 배선은 각각 복수 개로 제공되며, 상기 제1 데이터 배선들과 상기 제2 데이터 배선들은 상기 행 방향을 따라 교번하여 배치될 수 있다.
본 발명의 실시예들에 따르면, 제1 데이터 배선과 제2 데이터 배선에서 데이터 신호의 저항 편차를 화소들과 매칭시킴으로써, 영상의 세로선 불량이 감소된 표시 장치를 제공한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이다.
도 2는 도 1의 표시 장치를 도시한 평면도이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시 장치에 있어서, 표시 영역에 배치된 화소부를 도시한 평면도이다.
도 4은 본 발명의 일 실시예에 따른 화소가 발광 소자인 경우를 도시한 등가회로도이다.
도 5는 각 화소에 인가되는 데이터 전압의 파형을 도시한 것이다.
도 6는 도 2의 I-I'선에 따른 단면도로서, 상기 표시 영역 화소 일부 및 비표시 영역을 도시한 것이다.
도 7는 본 발명의 일 실시예에 따른 표시 장치에 있어서의 데이터 배선들을 도시한 것으로서, 도 2의 A1에 대응하는 부분을 도시한 평면도이다.
도 8a는 도 7의 II-II'선에 따른 단면도이다.
도 8b는 도 7의 III-III'선에 따른 단면도이다.
도 8c는 도 7의 IV-IV'선에 따른 단면도이다.
도 8d는 도 7의 V-V'선에 따른 단면도이다.
도 9a 내지 도 9c는 본 발명의 일 실시예에 따른 표시 장치에 있어서의 데이터 배선들을 도시한 것으로서, 도 2의 A1에 대응하는 부분을 도시한 평면도이다.
도 10a 내지 도 10g는 본 발명의 일 실시예에 따른 표시 장치에 있어서의 데이터 배선들의 일부를 도시한 것으로서, 도 9a의 A2에 대응하는 부분을 도시한 평면도이다.
도 11는 본 발명의 일 실시예에 따른 표시 장치에 있어서의 데이터 배선들을 도시한 것으로서, 도 2의 A1에 대응하는 부분을 도시한 평면도이다.
도 12a는 도 11의 II-II'선에 따른 단면도이다.
도 12b는 도 11의 III-III'선에 따른 단면도이다.
도 12c는 도 11의 IV-IV'선에 따른 단면도이다.
도 12d는 도 11의 V-V'선에 따른 단면도이다.
도 13은 본 발명의 일 실시예에 따른 표시 장치에 있어서의 데이터 배선들을 도시한 것으로서, 도 2의 A1에 대응하는 부분을 도시한 평면도이다.
도 14a는 도 11의 II-II'선에 따른 단면도이다.
도 14b는 도 11의 III-III'선에 따른 단면도이다.
도 14c는 도 11의 IV-IV'선에 따른 단면도이다.
도 14d는 도 11의 V-V'선에 따른 단면도이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치에 있어서의 데이터 배선들을 도시한 것으로서, 도 2의 A1에 대응하는 부분을 도시한 평면도이다.
도 16a는 도 11의 II-II'선에 따른 단면도이다.
도 16b는 도 11의 III-III'선에 따른 단면도이다.
도 16c는 도 11의 IV-IV'선에 따른 단면도이다.
도 16d는 도 11의 V-V'선에 따른 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는 데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이며, 도 2는 도 1의 표시 장치를 도시한 평면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 기판(SUB), 기판(SUB) 상에 제공된 화소들(PXL), 및 화소들(PXL)에 연결된 배선부(LP)를 포함한다.
기판(SUB)은 표시 영역(DA)과 표시 영역(DA)의 적어도 일측에 제공되는 비표시 영역(NDA)을 포함한다.
기판(SUB)은 대략적으로 사각형 형상, 그 중에서도 직사각 형상을 가질 수 있다. 본 발명의 일 실시예에 있어서, 기판(SUB)은 제1 방향(DR1)으로 서로 평행한 한 쌍의 단변들과 제2 방향(DR2)으로 서로 평행한 한 쌍의 장변들을 포함할 수 있다.
그러나, 기판(SUB)의 형상은 이에 한정되는 것은 아니며, 다양한 형상을 가질 수 있다. 예를 들어 기판(SUB)은 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원, 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원, 등 다양한 형상으로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 기판(SUB)이 직선으로 이루어진 변을 갖는 경우, 각 형상의 모서리 중 적어도 일부는 곡선으로 이루어질 수 있다. 예를 들어, 기판(SUB)이 직사각 형상을 가질 때, 서로 인접한 직선 변들이 만나는 부분이 소정 곡률을 가지는 곡선으로 대체될 수 있다. 즉, 직사각 형상의 꼭지점 부분은 서로 인접한 그 양단이 서로 인접한 두 직선 변들에 연결되고 소정의 곡률을 갖는 곡선 변으로 이루어질 수 있다. 곡률은 위치에 따라 달리 설정될 수 있다. 예를 들어, 곡률은 곡선이 시작되는 위치 및 곡선의 길이 등에 따라 변경될 수 있다.
표시 영역(DA)은 복수의 화소들(PXL)이 제공되어 영상이 표시되는 영역이다. 표시 영역(DA)은 기판(SUB)의 형상에 대응하는 형상으로 제공될 수 있다. 예를 들어, 표시 영역(DA)은 기판(SUB)의 형상과 마찬가지로 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원, 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원, 등 다양한 형상으로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 표시 영역(DA)이 직선으로 이루어진 변을 갖는 경우, 각 형상의 모서리 중 적어도 일부는 곡선으로 이루어질 수 있다.
화소들(PXL)은 기판(SUB)의 표시 영역(DA) 상에 제공된다. 각 화소(PXL)는 영상을 표시하는 최소 단위로서 복수 개로 제공될 수 있다. 화소들(PXL)은 백색광 및/또는 컬러광을 출사할 수 있다. 각 화소(PXL)는 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니며, 시안, 마젠타, 옐로우 등의 색을 출사할 수 있다.
화소들(PXL)은 유기 발광층을 포함하는 발광 소자일 수 있으나, 이에 한정되는 것은 아니며, 발명의 개념이 유지되는 한도 내에서 액정 소자, 전기 영동 소자, 전기 습윤 소자 등 다양한 형태로 구현될 수 있다.
본 발명의 일 실시예에 있어서, 비표시 영역(NDA)은 그 일부로부터 돌출된 부가 영역(ADA)을 더 포함할 수 있다. 부가 영역(ADA)은 비표시 영역(NDA)을 이루는 변들로부터 돌출될 수 있다. 본 발명의 일 실시예에 있어서, 부가 영역(ADA)에는 기판(SUB)의 단변들 중 하나에 대응하는 변으로부터 돌출된 것을 개시하였다. 그러나, 부가 영역(ADA)은 장변들 중 하나의 변으로부터 돌출될 수 있으며, 또는 네 변들 중 두 변 이상으로부터 돌출된 형태로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 부가 영역(ADA)에는 데이터 구동부가 제공되거나 연결될 수 있으나, 이에 한정되는 것은 아니며, 다양한 구성 요소가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 본 발명의 표시 장치는 적어도 일부가 가요성(flexibility)을 가질 수 있으며, 가요성을 가지는 부분에서 접힐 수 있다. 즉, 표시 장치는 가요성을 가지며 일 방향으로 접힌 벤딩 영역(BA; bent area)과 벤딩 영역(BA)의 적어도 일측에 제공되며 접히지 않고 편평한 플랫 영역(FA; flat area)을 포함할 수 있다. 플랫 영역(FA)은 가요성을 가지거나 가지지 않을 수 있다.
본 발명의 일 실시예에 있어서는 일 예로서 벤딩 영역(BA)이 부가 영역(ADA)에 제공된 것을 도시하였다. 본 발명의 일 실시예에 따르면, 벤딩 영역(BA)을 사이에 두고 서로 이격된, 제1 플랫 영역(FA1)과 제2 플랫 영역(FA2)이 제공될 수 있으며, 제1 플랫 영역(FA1)은 표시 영역(DA)을 포함할 수 있다. 본 발명의 일 실시예에 있어서, 벤딩 영역(BA)은 표시 영역(DA)으로부터 이격될 수 있다.
벤딩 영역(BA)에 있어서, 표시 장치가 접히는 선을 접이선이라고 할 때, 접이선은 벤딩 영역(BA) 내에 제공된다. 여기서, “접힌다”는 용어는 형태가 고정된 것이 아니라 원래의 형태로부터 다른 형태로 변형될 수 있다는 것으로서, 하나 이상의 특정 배선, 즉 접이선을 따라 접히거나(folded) 휘거나(curved) 두루마리 식으로 말리는(rolled) 것을 포함한다. 따라서, 본 발명의 일 실시예에서는 두 플랫 영역(FA1, FA2)들의 일 면이 서로 평행하게 위치하며 서로 마주보도록 접힌 상태를 도시하였으나, 이에 한정되는 것은 아니며, 벤딩 영역(BA)을 사이에 두고 두 플랫 영역(FA1, FA2)의 면들이 소정 각도(예를 들어 예각, 직각 또는 둔각)를 이루며 접힐 수도 있다.
본 발명의 일 실시예에 있어서, 부가 영역(ADA)은 이후 접이선을 따라 벤딩될 수 있으며, 이 경우, 부가 영역(ADA)이 벤딩됨으로써 베젤의 폭을 감소시킬 수 있다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 표시 장치에 있어서, 표시 영역에 배치된 화소부를 도시한 평면도이다.
도 2, 도 3a 및 도 3b을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 영상을 표시하는 화소부를 포함하며, 화소부는 복수의 화소들(PXL)을 포함한다.
본 발명의 일 실시예에 있어서, 화소들(PXL)은 제1 방향(DR1)으로 연장된 행과 제2 방향(DR2)으로 연장된 열을 따라 행렬 형태로 배열될 수 있다. 그러나, 화소들(PXL)의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다. 예를 들어, 화소들(PXL)은 방향이 행 방향이 되도록 배열되거나 일 방향에 비스듬한 방향이 행 방향이 되도록 배열될 수 있다.
화소들(PXL)은 제1 컬러를 표시하는 제1 화소들(PX1)과, 제2 컬러를 표시하는 제2 화소들(PX2), 및 제3 컬러를 포함하는 제3 화소들(PX3)을 포함한다.
본 발명의 일 실시예에 있어서, 제1 컬러는 녹색, 제2 컬러는 적색, 및 제3 컬러는 청색일 수 있다. 그러나, 제1 컬러 내지 제3 컬러는 이에 한정되는 것은 아니며, 다른 컬러일 수 있다.
제1 화소들(PX1)은 열 방향으로 배치되어 제1 화소열(C1)을 이룬다. 즉, 제1 화소열(C1)은 제1 화소(PX1), 제1 화소(PX1), 제1 화소(PX1), …의 순서로 배치된다. 제2 화소들(PX2)과 제3 화소들(PX3)은 열 방향으로 서로 교번적으로 배치되며 제2 화소열(C2)을 이룬다. 즉, 제2 화소열(C2)은 제2 화소(PX2), 제3 화소(PX3), 제2 화소(PX2), 제3 화소(PX3), …의 순서로 배치된다.
본 발명의 일 실시예에 있어서, 제2 화소열(C2)의 화소 배열 순서는 서로 달라질 수 있다. 예를 들어, 제2 화소열(C2) 중 하나는 제2 화소(PX2), 제3 화소(PX3), 제2 화소(PX2), 제3 화소(PX3), …의 순서로 배치될 수 있으며, 제2 화소열(C2) 중 나머지 하나는 제3 화소(PX3), 제2 화소(PX2), 제3 화소(PX3), 제2 화소(PX2), …의 순서로 배치될 수 있다. 이에 따라, 본 발명의 일 실시예에서는 도 3a에 도시된 바와 같이, 행 방향을 따라 제1 화소(PX1), 제2 화소(PX2), 제1 화소(PX1), 제2 화소(PX2), …, 순으로 배치되거나, 도 3b에 도시된 바와 같이 제1 화소(PX1), 제2 화소(PX2), 제1 화소(PX1), 제3 화소(PX3), …, 순으로 배치될 수 있다. 본 발명의 다른 실시예에서는 행방향을 따라 제1 화소(PX1), 제3 화소(PX3), 제1 화소(PX1), 제2 화소(PX2), …, 순으로 배치될 수 있다.
제1 화소열(C1)과 제2 화소열(C2)은 복수개로 제공되며, 행 방향을 따라 교번하여 배치된다. 이에 따라, 어느 한 행, 예를 들어, 임의의 행을 기준으로 보면, 제n 번째 행에서는 제1 화소들(PX1)과 제2 화소들(PX2)이 교번하여 배치될 수 있다. 즉, 제n 번째 행에서는 제1 화소(PX1), 제2 화소(PX2), 제1 화소(PX1), 제2 화소(PX2), 제1 화소(PX1), …의 순서로 배치될 수 있다. n-1번째 행이나, n+1번째 행에서는 제1 화소들(PX1)과 제3 화소들(PX3)이 교번하여 배치될 수 있다. 즉, n-1번째 행이나, n+1번째 행에서는 제1 화소(PX1), 제3 화소(PX3), 제1 화소(PX1), 제3 화소(PX3), 제1 화소(PX1), …의 순서로 배치될 수 있다.
각 화소열은 데이터 배선(DL)에 연결된다. 제1 화소열(C1)의 화소들(PXL)은 제1 데이터 배선(DL1)에 연결된다. 즉, 제1 화소열(C1)의 제1 화소들(PX1)은 제1 데이터 배선(DL1)에 연결된다. 제2 화소열(C2)의 화소들(PXL)은 제2 데이터 배선(DL2)에 연결된다. 즉, 제2 화소열(C2)의 제2 화소들(PX2)과 제3 화소들(PX3)은 제2 데이터 배선(DL2)에 연결된다. 이에 따라, 제1 데이터 배선들(DL1)과 제2 데이터 배선들(DL2)도 제1 화소열(C1)들과 제2 화소열(C2)들과 같이 행 방향으로 서로 교번하여 배치된다.
이러한 제1 화소들(PX1) 내지 제3 화소들(PX3)의 배열 구조는 펜타일 매트릭스 화소(PXL) 구조에 해당한다. 본 발명의 일 실시예에서와 같은 펜타일 매트릭스 화소(PXL) 구조는 인접한 화소(PXL)를 공유하여 색상을 표현하는 렌더링(Rendering) 구동을 적용함으로써, 작은 수의 화소들(PXL)로 고해상도를 구현할 수 있다.
본 발명의 일 실시예에 있어서, 각 제1 화소(PX1), 각 제2 화소(PX2), 및 각 제3 화소(PX3)는 각각 동일한 면적을 가지도록 제시되었으나, 이에 한정되는 것은 아니다. 즉, 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3) 중 적어도 두 화소(PXL)의 면적은 서로 다를 수 있다. 제1 화소(PX1), 제2 화소(PX2), 및 제3 화소(PX3) 모두가 서로 다른 면적으로 제공될 수 있으며, 어느 두 화소들(PXL)의 면적이 서로 동일하고 나머지 하나의 면적이 다를 수 있다. 예를 들어, 제3 컬러로서 청색을 나타내는 제3 화소(PX3)의 면적이 제2 컬러로서 적색을 나타내는 제2 화소(PX2) 및/또는 제1 컬러로서 녹색을 나타내는 제1 화소(PX1)보다 클 수 있다. 또는 제2 화소(PX2) 및 제3 화소(PX3)의 면적이 동일하고, 제1 화소(PX1)의 면적이 제2 화소(PX2) 및 제3 화소(PX3)의 면적보다 작을 수 있다.
도 4은 본 발명의 일 실시예에 따른 화소(PXL)가 발광 소자인 경우를 도시한 등가회로도이다.
도 4를 참조하면, 각 화소(PXL)는 배선부에 연결된 박막 트랜지스터, 박막 트랜지스터에 연결된 발광 소자(EL), 및 커패시터(Cst)를 포함한다.
박막 트랜지스터는 발광 소자(EL)를 제어하기 위한 구동 박막 트랜지스터(TR2)와, 구동 박막 트랜지스터(TR2)를 스위칭 하는 스위칭 박막 트랜지스터(TR1)를 포함할 수 있다. 본 발명이 일 실시예에서는 한 화소(PXL)가 두 개의 박막 트랜지스터(TR1, TR2)를 포함하는 것을 설명하나, 이에 한정되는 것은 아니며, 하나의 화소(PXL)에 하나의 박막 트랜지스터와 커패시터, 또는 하나의 화소(PXL)에 셋 이상의 박막 트랜지스터와 둘 이상의 커패시터를 구비할 수 있다. 예를 들어, 하나의 화소(PXL)는 7개의 박막 트랜지스터, 발광 소자, 및 스토리지 커패시터를 포함할 수 있다.
스위칭 박막 트랜지스터(TR1)는 게이트 전극과 소스 전극, 및 드레인 전극을 포함한다. 스위칭 박막 트랜지스터(TR1)에 있어서, 게이트 전극은 게이트 배선(GL)에 연결되며, 소스 전극은 데이터 배선(DL)에 연결된다. 드레인 전극은 구동 박막 트랜지스터(TR2)의 게이트 전극에 연결된다. 스위칭 박막 트랜지스터(TR1)는 게이트 배선(GL)에 인가되는 주사 신호에 따라 데이터 배선(DL)에 인가되는 데이터 신호를 구동 박막 트랜지스터(TR2)에 전달한다.
구동 박막 트랜지스터(TR2)는 게이트 전극과, 소스 전극 및 드레인 전극을 포함한다. 구동 박막 트랜지스터(TR2)에 있어서, 게이트 전극은 스위칭 박막 트랜지스터(TR1)에 연결되고 소스 전극은 제1 전원 배선(ELVDD)에 연결되며, 드레인 전극은 발광 소자(EL)에 연결된다.
발광 소자(EL)는 발광층과, 발광층을 사이에 두고 서로 대향하는 제1 전극 및 제2 전극을 포함한다. 제1 전극은 구동 박막 트랜지스터(TR2)의 드레인 전극과 연결된다. 제2 전극은 제2 전원 배선(ELVSS)이 연결되어 공통 전압이 인가된다. 발광층은 구동 박막 트랜지스터(TR2)의 출력 신호에 따라 발광함으로써 광을 출사하거나 출하하지 않음으로써 영상을 표시한다. 여기서, 발광층으로부터 출사되는 광은 발광층의 재료에 따라 달라질 수 있으며, 컬러광 또는 백색광일 수 있다.
커패시터(Cst)는 구동 박막 트랜지스터(TR2)의 게이트 전극과 소스 전극 사이에 연결되며, 구동 박막 트랜지스터(TR2)의 게이트 전극에 입력되는 데이터 신호를 충전하고 유지한다.
다시, 도 1 내지 도 4를 참조하면, 비표시 영역(NDA)은 화소들(PXL)이 제공되지 않은 영역으로서 영상이 표시되지 않은 영역이다.
비표시 영역(NDA)은 표시 영역(DA)과 벤딩 영역(BA) 사이에 위치한 팬-아웃 영역(FTA), 및 벤딩 영역의 외측에 위치한 패드 영역(PA)을 포함할 수 있다. 이에 따라, 표시 영역(DA), 팬-아웃 영역(FTA), 벤딩 영역(BA), 및 패드 영역(PA)이 순차적으로 배치된다.
팬-아웃 영역(FTA)은 표시 영역(DA)의 배선부가 벤딩 영역(BA)으로 연장되는 부분이다. 표시 영역(DA)에서 제2 방향(DR2)을 따라 연장된 배선들은 팬-아웃 영역(FTA)에서 간격이 점점 좁아지는 부채(fan) 형상으로 제공된다. 배선부는 다양한 종류의 배선들을 포함할 수 있으며, 그 종류는 한정되는 것은 아니다. 예를 들어, 배선부(LP)은 각 화소(PXL)에 신호를 제공하며 게이트 배선, 데이터 배선, 제1 전원 배선, 제2 전원 배선 등을 포함할 수 있으며, 필요에 따라 다른 배선들을 더 포함할 수 있다.
본 발명의 일 실시예에서는, 배선부의 배선들이 데이터 배선들인 경우를 일 예로서 설명한다.
본 발명의 일 실시예에 있어서, 데이터 배선들(DL)은 표시 영역(DA)에서 대체적으로 제2 방향(DR2)으로 연장되며 서로 이격될 수 있다. 데이터 배선들(DL)은 제2 방향(DR2)으로 진행할수록 인접한 데이터 배선들(DL) 사이의 거리가 점점 좁아지거나 넓어질 수 있다. 본 발명의 일 실시예에서 데이터 배선들(DL)은 팬-아웃 영역(FTA)에서 제2 방향(DR2)을 따라 인접한 데이터 배선들(DL) 사이의 거리가 점점 좁아질 수 있다.
벤딩 영역(BA)은 팬-아웃 영역(FTA)으로부터의 배선부가 패드 영역(PA)으로 연장되는 부분이다. 팬-아웃 영역(FTA)에서 대략적으로 제2 방향(DR2)을 따라 연장된 배선들은 벤딩 영역(BA)에서 제2 방향(DR2)을 따라 평행하게 연장된다.
패드 영역(PA)은 제2 플랫 영역(FA2)과 중첩되며, 배선부의 배선들을 구동부에 연결하는 컨택 전극들이 제공되는 영역이다. 벤딩 영역(BA)으로부터 제2 방향(DR2)을 따라 연장된 배선들이 패드 영역(PA)에서도 제2 방향(DR2)를 따라 연장될 수 있으며, 단부에 컨택 전극들이 제공된다.
이에 따라, 데이터 배선들(DL)은 표시 영역(DA)과 비표시 영역(NDA)에 걸쳐 제공될 수 있으며, 최종적으로 구동부(미도시)에 연결된다. 구동부는 배선부의 단부에 연결될 수 있다. 구동부는 데이터 배선들(DL)을 통해 각 화소(PXL)에 신호를 제공하며, 이에 따라 각 화소(PXL)의 구동을 제어한다.
구동부는 게이트 배선(GL)을 따라 각 화소(PXL)에 스캔 신호를 제공하는 스캔 구동부(미도시), 데이터 배선들(DL)을 따라 각 화소(PXL)에 데이터 신호를 제공하는 데이터 구동부(미도시), 스캔 구동부와 데이터 구동부를 제어하는 타이밍 제어부(미도시) 등을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 스캔 구동부는 기판(SUB) 상에 직접 실장될 수 있다. 스캔 구동부가 기판(SUB) 상에 직접 실장되는 경우, 화소들(PXL)을 형성하는 공정 시에 함께 형성될 수 있다. 그러나, 스캔 구동부의 제공 위치나 제공 방법은, 이에 한정되는 것은 아니며, 별도의 칩에 형성되어 기판(SUB) 상에 칩 온 글라스 형태로 제공될 수 있으며, 또는 인쇄 회로 기판 상에 실장되어 기판(SUB)에 연결 부재를 통해 연결될 수도 있다.
본 발명의 일 실시예에 있어서, 데이터 구동부는 기판(SUB) 상에 직접 실장될 수 있으나, 이에 한정되는 것은 아니며, 별도의 칩에 형성되어 기판(SUB) 상에 연결될 수 있다. 본 발명의 일 실시예에 있어서, 데이터 구동부가 별도의 칩에 형성되어 기판(SUB) 상에 연결되는 경우 칩 온 글라스나 칩 온 플라스틱 형태로 제공될 수 있다. 또는 인쇄 회로 기판 상에 실장되어 기판(SUB)에 연결 부재를 통해 연결될 수도 있다. 본 발명의 일 실시예에 있어서, 데이터 구동부는 칩-온-필름(Chip On Film; COF)의 형태로 제조되어 기판(SUB)에 연결될 수 있다.
도 5는 각 화소에 인가되는 데이터 전압의 파형을 도시한 것인 바, 도 5를 참조하여 설명하면 다음과 같다.
각 화소에 인가되는 데이터 전압의 스윙 폭은 그 화소가 출사하는 광의 컬러에 따라 서로 다를 수 있다. 예를 들어, 적색 화소의 데이터 전압의 스윙 폭은 녹색 화소의 데이터 전압의 스윙 폭보다 클 수 있다. 또한, 청색 화소의 데이터 전압의 스윙 폭은 녹색 화소의 데이터 전압의 스윙 폭보다 클 수 있다. 본 발명의 실시예에 있어서, 적색 화소 및 청색 화소의 데이터 전압의 스윙 폭은 약 3V 이상일 수 있으며 녹색 화소의 데이터 전압의 스윙 폭은, 예를 들어, 약 3V 미만일 수 있다. 이에 따라, 도 5에 도시된 바와 같이, 제1 데이터 배선을 통해 녹색 화소(R)에 데이터 전압이 인가되는 경우, 제2 데이터 배선을 통해 적색 화소(R)와 청색 화소(B)에 데이터 전압이 인가되는 경우에 비해, 데이터 전압이 충분히 충전되지 않을 수 있다. 적색 화소(R)와 청색 화소(B)에 충분한 데이터 전압이 충전되지 않으면 적색과 청색의 휘도가 감소하여 적색과 청색에 대응하는 화소열에 세로 선 불량이나 녹색화(greenish) 결함이 발생한다.
본 발명의 일 실시예에서는, 데이터 전압의 스윙 폭이 큰 적색 화소와 청색 화소에 연결된 제2 데이터 배선(DL2)의 저항을 상대적으로 작게 형성하고, 데이터 전압의 스윙 폭이 작은 녹색 화소에 연결된 제1 데이터 배선(DL2)의 저항을 상대적으로 크게 형성한다. 이를 위해, 비표시 영역(NDA)에서의 제1 및 제2 데이터 배선(DL1, DL2)의 컨택 구조를 달리 형성함으로써 각 화소 간의 저항을 균일하게 매칭한다. 이에 따라, 각 화소열 간의 불균일한 발색을 방지한다. 제1 및 제2 데이터 배선(DL1, DL2)의 컨택 구조에 대해서는 후술한다.
본 발명의 일 실시예에서는 제1 내지 제3 컬러를 나타내는 화소로서, 녹색, 적색 화소, 및 청색 화소를 일 예로서 설명하였으나, 본 발명의 개념에서 벗어나지 않는 한도 내에서 다른 컬러의 화소에 적용될 수 있음은 물론이다. 또한, 본 실시예에서는 적색 화소와 청색 화소의 데이터 전압의 스윙 폭이 녹색 화소의 데이터 전압의 스윙 폭보다 큰 것을 일 예로서 개시하였으나, 이는 설명의 편의를 위한 것으로서, 컬러에 따른 데이터 전압의 스윙 폭은 상술한 것과 다를 수 있다. 다른 컬러의 화소의 경우에도 데이터 전압의 스윙 폭, 데이터 배선의 저항 차이, 이에 따른 신호 지연, 등의 이유로 결함이 발생하는 경우에 적용될 수 있다.
도 6은 도 2의 I-I'선에 따른 단면도로서, 표시 영역(DA) 화소 일부 및 비표시 영역(NDA)을 도시한 것이다. 도 6은 본 발명의 일 실시예에 따른 표시 장치를 개념적으로 도시한 것으로서, 설명의 편의를 위해 일부 구성 요소가 과장되거나 축소되어 표시되었다.
본 발명의 일 실시예에 따른 표시 장치는 도 1에 도시된 것과 같이 그 일부가 벤딩된 형상을 가지나, 도 6에서는 설명의 편의를 위해 벤딩되지 않은 상태의 표시 장치를 도시한다. 참고로 후술하는 실시예들에 관한 단면도들이나 평면도들 등에서도 도시의 편의상 표시 장치가 벤딩되지 않은 상태로 도시한다.
이하, 도 1 내지 도 6를 참조하여, 본 발명의 일 실시예에 따른 표시 장치에 대해 상세히 설명한다.
먼저 표시 영역(DA)에 대해 설명하고, 이후 비표시 영역(NDA)에 대해 설명한다.
본 발명의 일 실시예에 있어서, 표시 영역(DA)에는 복수의 화소들(PXL)이 제공된다. 각 화소(PXL)는 배선부(LP) 중 대응하는 배선에 연결된 트랜지스터, 트랜지스터에 연결된 발광 소자, 및 커패시터(Cst)를 포함한다. 트랜지스터는 발광 소자를 제어하기 위한 구동 트랜지스터와, 구동 트랜지스터를 스위칭 하는 스위칭 트랜지스터를 포함할 수 있다.
본 발명의 일 실시예에 따른 화소들(PXL)은 기판(SUB) 상에 제공된다.
기판(SUB)은 유리, 수지(resin) 등과 같은 절연성 재료로 이루어질 수 있다. 또한, 기판(SUB)은 휘거나 접힘이 가능하도록 가요성(flexibility)을 갖는 재료로 이루어질 수 있고, 단층 구조 또는 다층 구조를 가질 수 있다.
예를 들어, 기판(SUB)은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(Polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate), 폴리우레탄(polyurethane) 중 적어도 어느 하나를 포함할 수 있다. 다만, 기판(SUB)을 구성하는 재료는 다양하게 변화될 수 있으며, 섬유 강화플라스틱(FRP, Fiber reinforced plastic) 등으로도 이루어질 수 있다.
기판(SUB) 상에는 버퍼층(BF)이 형성된다. 버퍼층(BF)은 스위칭 및 구동 트랜지스터들에 불순물이 확산되는 것을 막는다. 버퍼층(BF)은 단일층으로 제공될 수 있으나, 적어도 2중층 이상의 다중층으로 제공될 수도 있다.
버퍼층(BF)은 무기 재료로 이루어진 무기 절연막일 수 있다. 예를 들어, 버퍼층(BF)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물 등으로 형성될 수 있다. 버퍼층(BF)이 다중층으로 제공될 경우, 각 층은 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 버퍼층(BF)은 기판(SUB)의 재료 및 공정 조건에 따라 생략될 수도 있다.
버퍼층(BF) 상에는 액티브 패턴(ACT)이 제공된다. 액티브 패턴(ACT)은 반도체 소재로 형성된다. 액티브 패턴(ACT)은 각각 소스 영역, 드레인 영역, 및 소스 영역과 드레인 영역 사이에 제공된 채널 영역을 포함할 수 있다. 액티브 패턴(ACT)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 채널 영역는 불순물로 도핑되지 않은 반도체 패턴으로서, 진성 반도체일 수 있다. 소스 영역 및 드레인 영역은 불순물이 도핑된 반도체 패턴일 수 있다. 불순물로는 n형 불순물, p형 불순물, 기타 금속과 같은 불순물이 사용될 수 있다.
액티브 패턴(ACT) 상에는 제1 절연막(INS1)이 제공된다. 제1 절연막(INS1)은 무기 재료로 이루어진 무기 절연막일 수 있으며 유기 재료로 이루어진 유기 절연막일 수도 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등의 무기 절연 물질이 이용될 수 있다. 유기 재료는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질일 수 있다.
제1 절연막(INS1) 상에는 게이트 전극(GE)과 커패시터 하부 전극(LE)이 제공된다. 게이트 전극(GE)은 액티브 패턴(ACT)의 채널 영역에 대응되는 영역을 커버하도록 형성된다.
게이트 전극(GE) 및 커패시터 하부 전극(LE)은 금속으로 이루어질 수 있다. 예를 들어, 게이트 전극(GE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다. 또한, 게이트 전극(GE)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 금속들 및 합금들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 도시하지는 않았으나 게이트 배선들을 비롯한 다른 배선들이 게이트 전극(GE) 및 커패시터 하부 전극(LE)과 동일한 층에 동일한 재료로 제공될 수 있다. 여기서, 게이트 배선들과 같은 다른 배선들은 각 화소(PXL) 내의 트랜지스터의 일부, 예를 들어 게이트 전극(GE)과 직접 또는 간접적으로 연결될 수 있다.
게이트 전극(GE) 및 커패시터 하부 전극(LE) 상에는 제2 절연막(INS2)이 제공된다. 제2 절연막(INS2)은 무기 재료로 이루어진 무기 절연막일 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
제2 절연막(INS2) 상에는 커패시터 상부 전극(UE)이 제공된다. 커패시터 상부 전극(UE)은 금속으로 이루어질 수 있다. 예를 들어, 커패시터 상부 전극(UE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다. 또한, 커패시터 상부 전극(UE)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 금속들 및 합금들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
커패시터 하부 전극(LE)과 커패시터 상부 전극(UE)은 제2 절연막(INS2)을 사이에 두고 커패시터(Cst)를 구성한다. 본 발명의 일 실시예에 있어서, 커패시터(Cst)가 커패시터 하부 전극(LE)과 커패시터 상부 전극(UE)으로 구성된 것을 개시하였으나, 이에 한정되는 것은 아니며, 다양한 방식으로 커패시터(Cst)를 구현할 수 있다.
커패시터 상부 전극(UE) 상에는 제3 절연막(INS3)이 제공된다. 제3 절연막(INS3)은 무기 재료로 이루어진 무기 절연막일 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다.
제3 절연막(INS3) 상에는 소스 전극(SE)과 드레인 전극(DE)이 제공된다. 소스 전극(SE)과 드레인 전극(DE)은 제3 절연막(INS3), 제2 절연막(INS2) 및 제1 절연막(INS1)에 형성된 컨택 홀을 통해 액티브 패턴(ACT)의 소스 영역과 드레인 영역에 각각 접촉한다.
소스 전극(SE)과 드레인 전극(DE)은 금속으로 이루어질 수 있다. 예를 들어, 소스 전극(SE)과 드레인 전극(DE)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다. 또한, 소스 전극(SE)과 드레인 전극(DE)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 금속들 및 합금들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 도시하지는 않았으나 데이터 배선들(DL)이나 제1 전원 배선들이 소스 전극(SE) 및 드레인 전극(DE)과 동일한 층에 동일한 재료로 제공될 수 있다. 여기서, 데이터 배선들(DL)이나 제1 전원 배선들은 직접 또는 간접적으로 각 화소(PXL) 내의 트랜지스터의 일부, 예를 들어 소스 전극(SE) 및/또는 드레인 전극(DE)과 직접 또는 간접적으로 연결될 수 있다.
소스 전극(SE)과 드레인 전극(DE) 상에는 패시베이션층(PSV)이 제공될 수 있다. 패시베이션층(PSV)은 무기 재료로 이루어진 무기 절연막일 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다. 패시베이션층(PSV)은 실시예에 따라 생략될 수 있다.
패시베이션층(PSV) 상에는 제4 절연막(INS4)이 제공될 수 있다. 패시베이션층(PSV)이 생략되는 경우, 제4 절연막(INS4)은 제3 절연막(INS3) 상에 제공될 수 있다.
제4 절연막(INS4)은 유기 재료로 이루어진 유기 절연막일 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
제4 절연막(INS4) 상에는 연결 패턴(CNP)이 제공될 수 있다. 연결 패턴(CNP)은 제4 절연막(INS4) 및 패시베이션층(PSV)을 관통하는 컨택 홀을 통해 트랜지스터의 드레인 전극(DE)에 연결된다. 연결 패턴(CNP)은 금(Au), 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 구리(Cu)와 같은 금속 중 적어도 하나, 또는 금속들의 합금으로 이루어질 수 있다. 또한, 연결 패턴(CNP)은 단일막으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 금속들 및 합금들 중 2 이상 물질이 적층된 다중막으로 형성될 수 있다.
본 발명의 일 실시예에 있어서, 도시하지는 않았으나 더미 전원 배선 등의 다른 배선들이 연결 패턴(CNP)과 동일한 층에 동일한 재료로 제공될 수 있다.
연결 패턴(CNP) 상에는 제5 절연막(INS5)이 제공될 수 있다. 제5 절연막(INS5)은 유기 재료로 이루어진 유기 절연막일 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
제5 절연막(INS5) 상에는 제1 전극(EL1)이 제공될 수 있다. 제1 전극(EL1)은 제5 절연막(INS5)을 관통하는 컨택 홀을 통해 연결 패턴(CNP)에 연결되고, 제4 절연막(INS4) 및 패시베이션층(PSV)을 관통하는 컨택 홀을 통해 드레인 전극(DE)에 연결됨으로써 트랜지스터에 연결된다. 여기서, 제1 전극(EL1)은 실시예에 따라 애노드나 캐소드 중 하나로 사용될 수 있다.
본 발명의 일 실시예에 있어서, 제4 절연막(INS4) 및 제5 절연막(INS5)으로 이루어진 유기 절연막이 패시베이션층(PSV) 상에 제공된 것으로 도시하였으나, 유기 절연막은 이와 달리 배치될 수 있다. 예를 들어, 본 발명의 일 실시예에 따르면, 패시베이션층(PSV)과 제1 전극(EL1) 사이에 하나의 유기 절연막만이 제공될 수도 있다. 즉, 본 발명의 일 실시예에 따르면, 패시베이션층(PSV) 상에 하나의 유기 절연막만이 제공되고 유기 절연막 상에 제1 전극(EL1)이 제공될 수 있다. 이 경우에는 연결 패턴(CNP)이 생략되고 제1 전극(EL1)이 유기 절연막에 형성된 컨택 홀을 통해 곧바로 드레인 전극(DE)에 연결될 수 있다. 이하에서는, 유기 절연막이 제4 절연막(INS4) 및 제5 절연막(INS5)의 두 층으로 형성된 실시예라고 할지라도, 제4 절연막(INS4)이나 제5 절연막(INS5)으로 분리된 형태뿐만 아니라, 분리되지 않는 하나의 유기 절연막으로 형성되는 경우를 포함하고 있음을 유의해야 한다.
제1 전극(EL1)은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 이들의 합금 등의 금속막 및/또는 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등으로 이루어질 수 있다.
본 발명의 일 실시예에 있어서, 제1 전극(EL1)은 한 종의 금속으로 이루어질 수 있으나, 이에 한정되는 것은 아니며 두 종 이상의 금속, 예를 들어, Ag와 Mg의 합금으로 이루어질 수도 있다.
제1 전극(EL1)은 기판(SUB)의 하부 방향으로 영상을 제공하고자 하는 경우, 투명 도전성막으로 형성될 수 있으며, 기판(SUB)의 상부 방향으로 영상을 제공하고자 하는 경우, 금속 반사막 및/또는 투명 도전막으로 형성될 수 있다.
제1 전극(EL1) 등이 형성된 기판(SUB) 상에는 각 화소(PXL)에 대응하도록 화소(PXL) 영역을 구획하는 화소 정의막(PDL)이 제공된다. 화소 정의막(PDL)은 유기 재료로 이루어진 유기 절연막이다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
화소 정의막(PDL)은 제1 전극(EL1)의 상면을 노출하며 화소(PXL)의 둘레를 따라 기판(SUB)으로부터 돌출된다.
화소 정의막(PDL)에 의해 둘러싸인 화소(PXL) 영역에는 유기 발광층(OL) 이 제공될 수 있다.
유기 발광층(OL)은 저분자 또는 고분자 물질을 포함할 수 있다. 저분자 물질로는 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 포함할 수 있다. 이러한 물질들은 진공증착의 방법으로 형성될 수 있다. 고분자 물질로는 PEDOT, PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등을 포함할 수 있다.
유기 발광층(OL)은 단일층으로 제공될 수 있으나, 다양한 기능층을 포함하는 다중층으로 제공될 수 있다. 유기 발광층(OL)이 다중층으로 제공되는 경우, 홀 주입층(Hole Injection Layer), 홀 수송층(Hole Transport Layer), 발광층(Emission Layer), 전자 수송층(Electron Transport Layer), 전자 주입층(Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층된 구조를 가질 수 있다. 이러한 유기 발광층(OL)은 증착(evaporation), 스크린 인쇄, 잉크젯 인쇄방법, 레이저열전사방법(LITI; Laser induced thermal imaging) 등으로 형성할 수 있다.
물론 유기 발광층(OL)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다. 그리고 유기 발광층(OL)의 적어도 일부는 복수 개의 제1 전극(EL1)들에 걸쳐서 일체로 형성될 수 있으며, 복수 개의 제1 전극(EL1)들 각각에 대응하도록 개별적으로 제공될 수도 있다.
유기 발광층(OL) 상에는 제2 전극(EL2)이 제공된다. 제2 전극(EL2)은 화소(PXL)마다 제공될 수도 있으나, 표시 영역(DA)의 대부분을 커버하도록 제공될 수 있으며 복수 개의 화소들(PXL)에 의해 공유될 수 있다.
제2 전극(EL2)은 실시예에 따라 애노드나 캐소드 중 하나로 사용될 수 있으며, 제1 전극(EL1)이 애노드인 경우 제2 전극(EL2)은 캐소드로, 제1 전극(EL1)이 캐소드인 경우 제2 전극(EL2)은 애노드로 사용될 수 있다.
제2 전극(EL2)은, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 등의 금속막 및/또는 ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide), ITZO(indium tin zinc oxide) 등의 투명 도전성막으로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 제2 전극(EL2)은 금속 박막을 포함하는 이중막 이상의 다중막으로 이루어질 수 있으며, 예를 들어, ITO/Ag/ITO 의 삼중막으로 이루어질 수 있다.
제2 전극(EL2)은 기판(SUB)의 하부 방향으로 영상을 제공하고자 하는 경우, 금속 반사막 및/또는 투명 도전성막으로 형성될 수 있으며, 기판(SUB)의 상부 방향으로 영상을 제공하고자 하는 경우, 또는 투명 도전막으로 형성될 수 있다.
제2 전극(EL2) 상에는 봉지막(SL)이 제공된다. 봉지막(SL)은 단일층으로 이루어질 수 있으나, 다중층으로 이루어질 수 있다. 본 발명의 일 실시예에 있어서, 봉지막(SL)은 제1 봉지막(SL1) 내지 제3 봉지막(SL3)으로 이루어질 수 있다. 제1 봉지막(SL1) 내지 제3 봉지막(SL3)은 유기 재료 및/또는 무기 재료로 이루어질 수 있다. 최외곽에 위치한 제3 봉지막(SL3)은 무기 재료로 이루어질 수 있다.
본 발명의 일 실시예에 있어서, 제1 봉지막(SL1)은 무기 재료, 제2 봉지막(SL2)은 유기 재료 또는 무기 재료, 및 제3 봉지막(SL3)은 무기 재료로 이루어질 수 있다. 무기 재료의 경우 성가 유기 재료에 비해 수분이나 산소의 침투는 덜하나 탄성이나 가요성이 작아 크랙에 취약하다. 제1 봉지막(SL1)과 제3 봉지막(SL3)을 무기 재료로 형성하고, 제2 봉지막(SL2)을 유기 재료로 형성함으로써 크랙의 전파가 방지될 수 있다. 여기서, 제2 봉지막(SL2)이 유기 재료로 이루어진 경우 단부가 외부로 노출되지 않도록 제3 봉지막(SL3)에 의해 완전히 커버될 수 있다.
본 발명의 일 실시예에 있어서, 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다. 무기 재료로는 폴리실록산, 실리콘 질화물, 실리콘 산화물, 실리콘산질화물 등이 이용될 수 있다. 제2 봉지막(SL2)이 유기 재료 대신 무기 재료로 이루어진 경우, 다양한 실리콘계 절연 물질, 예를 들어, 헥사메틸디실록산(hexamethyldisiloxane; HMDSO), 옥타메틸시클로테트라실록산(octamethylcyclotetrasiloxane; OMCTSO), 테트라메틸디실록산(tetramethyldisiloxane; TMDSO), 테트라에틸오르소실리케이트(tetraethyleorthosilicate; TEOS) 등이 사용될 수 있다. 본 발명의 일 실시예에 있어서, 발광 소자를 이루는 유기 발광층(OL)은 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있다. 봉지막(SL)은 유기 발광층(OL)을 커버함으로써 이들을 보호한다. 봉지막(SL)은 표시 영역(DA)을 덮으며, 표시 영역(DA)의 외측까지 연장될 수 있다.
그런데, 유기 재료로 이루어진 절연막들의 경우, 가요성 및 탄성 등의 측면에서 유리한 점이 있으나, 무기 재료로 이루어진 절연막에 비해 수분이나 산소의 침투가 용이하다. 본 발명의 일 실시예에 있어서, 유기 재료로 이루어진 절연막들을 통한 수분이나 산소의 침투를 막기 위해, 유기 재료로 이루어진 절연막들의 단부는 외부로 노출되지 않도록 무기 재료로 이루어진 절연막들에 의해 커버될 수 있다. 예를 들어, 유기 재료로 이루어진 제4 절연막(INS4), 제5 절연막(INS5), 및/또는 화소 정의막(PDL)은 비표시 영역(NDA)의 일부까지만 연장되며, 비표시 영역(NDA)을 전체적으로 커버하는 것은 아니다. 특히, 유기 재료로 이루어진 제4 절연막(INS4), 제5 절연막(INS5), 및/또는 화소 정의막(PDL)은 표시 영역(DA)의 둘레를 따라 그 일부가 제거된 제1 개구부(OPN1)를 갖는다.
본 발명의 실시예에 있어서, 화소 정의막(PDL)의 상면과, 제1 개구부(OPN1)가 제공된 부분에 의해 노출된 제4 절연막(INS4), 제5 절연막(INS5), 및/또는 화소 정의막(PDL)의 측면은 무기 재료를 포함하는 절연막, 예를 들어, 봉지막(SL)에 의해 봉지됨으로써, 외부로의 노출이 방지된다. 봉지막(SL)의 복층 여부나 재료는 이에 한정되는 것은 아니며, 다양하게 변경될 수 있다. 예를 들어, 봉지막(SL)은 서로 교번하여 적층된 다수의 유기 재료층과 다수의 무기 재료층을 포함할 수 있다.
다음으로, 비표시 영역(NDA)에 대해 설명한다. 이하 비표시 영역(NDA)을 설명함에 있어, 설명의 중복을 피하기 위해 이미 설명한 것에 대해서는 설명을 생략하거나 간단히 설명하기로 한다.
본 발명의 일 실시예에 있어서, 비표시 영역(NDA)에는 배선부(LP)가 제공되며, 기판(SUB)이 접히는 벤딩 영역(BA)을 갖는다.
배선부(LP)는 데이터 배선들(DL)을 포함하며, 구동부와 화소들(PXL)을 연결한다.
본 발명의 일 실시예에 따른 데이터 배선들(DL)은 화소들(PXL)과 구동부를 연결할 수 있으며, 이를 위해 화소들(PXL)로부터 대략적으로 제2 방향(DR2)으로 연장될 수 있다. 데이터 배선들(DL)은 부가 영역(ADA)의 제2 방향(DR2)의 단부인 패드 영역(PA)까지 연장될 수 있으며, 단부에는 컨택 전극(CTE)들이 제공될 수 있다. 화소들(PXL)은 배선들에 연결된 컨택 전극(CTE)들을 통해 칩 온 필름 등으로 구현된 구동부에 연결될 수 있다.
데이터 배선들(DL)은 제1 데이터 배선들(DL1)과 제2 데이터 배선들(DL2)을 포함한다.
제1 데이터 배선들(DL1)은 서로 연결된 복수 개의 서브 배선들을 포함할 수 있다.
제2 데이터 배선들(DL2) 또한, 서로 연결된 복수 개의 서브 배선들을 포함할 수 있다. 도 6에서는 설명의 편의를 위해 데이터 배선들(DL) 중 제2 팬-아웃 배선(DL2b), 제2 링크 배선(DL2c), 및 제2 연결 배선(DL2d)만 개시되었다. 데이터 배선들(DL)에 대해서는 후술한다.
기판(SUB)의 비표시 영역(NDA) 상에는 버퍼층(BF)이 제공된다.
버퍼층(BF) 상에는 제1 절연막(INS1) 내지 제4 절연막(INS4)이 순차적으로 제공된다.
여기서, 벤딩 영역(BA)에 제공된 절연막들에는 제2 개구부(OPN2)가 제공된다. 벤딩 영역(BA)은 기판(SUB)이 구부러지는 영역이다. 즉, 버퍼층(BF), 제1 절연막(INS1), 제2 절연막(INS2), 및 제3 절연막(INS3)에는 벤딩 영역(BA)에 대응하는 부분이 제거되어 제2 개구부(OPN2)를 가질 수 있다. 실시예에 따라, 버퍼층(BF), 제1 절연막(INS1), 제2 절연막(INS2), 및 제3 절연막(INS3) 중 일부는 벤딩 영역(BA)에 대응하는 부분이 제거되지 않을 수 있다. 예를 들어, 버퍼층(BF)은 벤딩 영역(BA)에 대응하는 부분이 제거되지 않을 수 있으며, 나머지 절연막, 즉 제1 절연막(INS1), 제2 절연막(INS2), 및 제3 절연막(INS3)은 벤딩 영역(BA)에 대응하는 부분이 제거되어 제2 개구부(OPN2)를 이룰 수 있다.
제2 개구부(OPN2)가 벤딩 영역(BA)에 대응한다는 것은, 제2 개구부(OPN2)가 벤딩 영역(BA)과 중첩하는 것으로 이해될 수 있다. 개구부(OPN)의 면적은 벤딩 영역(BA)의 면적보다 넓을 수 있다. 본 발명의 일 실시예에서는 제2 개구부(OPN2)의 폭이 벤딩 영역(BA)의 폭보다 더 넓도록 도시되었으나, 이는 설명의 편의를 위한 것으로서, 제2 개구부(OPN2)의 폭은 벤딩 영역(BA)의 폭과 같거나 다른 폭으로 형성될 수 있다.
참고로, 도 6에서는 버퍼층(BF), 제1 절연막(INS1), 제2 절연막(INS2), 및 제3 절연막(INS3)의 내측면들이 모두 일치하여 직선 상에 배치된 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 버퍼층(BF)의 제2 개구부(OPN2)보다 제3 절연막(INS3)의 제2 개구부(OPN2)가 더 넓은 면적으로 제공될 수 있다. 본 발명의 일 실시예에 있어서, 버퍼층(BF)의 제2 개구부(OPN2)는 제1 절연막(INS1)의 제2 개구부(OPN2), 제2 절연막(INS2)의 제2 개구부(OPN2), 및 제3 절연막(INS3)의 제2 개구부(OPN2)들 중 가장 좁은 면적으로 정의될 수 있다.
제2 개구부(OPN2)에는 벤딩부 절연막(INS_B)이 제공된다. 벤딩부 절연막(INS_B)은 제2 개구부(OPN2)의 적어도 일부를 채우며, 본 발명의 도 5에서는 제2 개구부(OPN2)가 모두 충진되는 것으로 도시되었다. 본 발명의 일 실시예에 있어서, 벤딩부 절연막(INS_B)은 제2 개구부(OPN2)를 충진함과 동시에 제2 개구부(OPN2)에 인접한 영역, 예를 들어, 제1 및/또는 제2 플랫 영역들(FA1, FA2)에 대응하는 제3 절연막(INS3)의 상부 일부를 커버할 수 있다.
벤딩부 절연막(INS_B)은 유기 재료로 이루어진 유기 절연막일 수 있다. 유기 재료로는 폴리아크릴계 화합물, 폴리이미드계 화합물, 테프론과 같은 불소계 탄소 화합물, 벤조시클로부텐 화합물 등과 같은 유기 절연 물질이 이용될 수 있다.
상술한 바와 같이, 도 6에서는 표시 장치가 구부러지지 않은 상태로 도시되었으나, 본 발명의 일 실시예에 따른 표시 장치는 벤딩 영역(BA)에서 벤딩될 수 있다. 본 발명의 일 실시예에 따른 표시 장치는 편평한 상태에서 제조되며, 이후 벤딩될 수 있다.
본 발명의 일 실시예에 있어서, 벤딩 영역(BA)은 무기 절연막이 제거된 부분 내에 있도록 도시되었으나, 이는 설명의 편의를 위한 것으로, 벤딩 영역(BA)과 무기 절연막이 제거된 부분이 일치할 수도 있다. 예를 들어, 벤딩 영역(BA)은 대체적으로는 무기 절연막이 제거된 부분에 대응하나, 필요에 따라 무기 절연막이 제거된 부분가 같거나, 더 넓거나, 더 좁을 수도 있다. 또한, 본 발명의 일 실시예에서는 벤딩 영역(BA)이 비표시 영역(NDA)에만 위치한 것을 도시하였으나, 이에 한정되는 것은 아니다. 예를 들어, 벤딩 영역(BA)은 비표시 영역(NDA)과 표시 영역(DA)에 걸쳐서 제공될 수도 있고, 표시 영역(DA) 내에 제공될 수도 있다.
기판(SUB) 상에는 패시베이션층(PSV)이 제공될 수 있다. 패시베이션층(PSV)은 무기 절연막일 수 있으며, 이 때, 패시베이션층(PSV)은 상술한 무기 절연막들(버퍼층(BF), 제1 절연막(INS1), 제2 절연막(INS2), 및/또는 제3 절연막(INS3)과 같이 벤딩 영역(BA)에 대응하는 영역에는 제공되지 않는다. 또한 패시베이션층(PSV)은 하부 컨택 전극(CTEa)의 상면 일부를 노출한다.
패시베이션층(PSV) 상에는 제4 절연막(INS4)이 제공될 수 있다. 제4 절연막(INS4) 상에는 제5 절연막(INS5)이 제공될 수 있다. 제4 절연막(INS4) 및 제5 절연막(INS5)에는 표시 영역(DA)의 둘레를 따라 그 일부가 제거되어 제1 개구부(OPN1)가 형성된다. 이에 따라 제4 절연막(INS4)과 제5 절연막(INS5)은 표시 영역(DA)으로부터 비표시 영역(NDA)으로 계속 연장되는 것은 아니다.
상술한 바와 같이, 표시 영역(DA)측에 제공된 제4 절연막(INS4) 및 제5 절연막(INS5)의 측면은 봉지막(SL)에 의해 커버된다. 그러나, 비표시 영역(NDA)측에 제공된 제5 절연막(INS5)의 상면, 및 제5 절연막(INS5) 및 제4 절연막(INS4)의 측면은 봉지막(SL)에 의해 전부가 커버될 필요는 없으며 적어도 일부가 외부로 노출될 수 있다.
제3 절연막(INS3) 상에는 하부 컨택 전극(CTEa)이 제공되고, 하부 컨택 전극(CTEa) 상에는 상부 컨택 전극(CTEb)이 제공될 수 있다. 상부 컨택 전극(CTEb)은 표시 영역(DA)의 연결 패턴(CNP)과 동일한 재료로 동일한 공정에서 형성할 수 있다. 하부 컨택 전극(CTEa)과 상부 컨택 전극(CTEb)은 컨택 전극(CTE)을 구성하며, 배선들은 컨택 전극(CTE)을 통해 칩 온 필름이나 가요성 인쇄 회로 기판 등으로 구현된 구동부에 연결될 수 있다.
다음으로 도면들을 참조하여 데이터 배선들의 컨택 구조에 대해 상세히 설명한다. 이하의 도면에 있어서는 설명의 편의를 위해 일부 구성 요소가 생략되고 도시되었으며, 생략된 구성 요소에 관한 내용은 상술한 실시예에 따른다.
도 7는 도 2의 A1에 대응하는 부분을 도시한 평면도이다. 도 8a는 도 7의 II-II'선에 따른 단면도, 도 8b는 도 7의 III-III'선에 따른 단면도, 도 8c는 도 7의 IV-IV'선에 따른 단면도, 및 도 8d는 도 7의 V-V'선에 따른 단면도이다.
도 7 및 도 8a 내지 도 8d를 참조하면, 데이터 배선들(DL)은 제1 화소열에 연결된 제1 데이터 배선(DL1)과 제2 화소열에 연결된 제2 데이터 배선(DL2)을 포함한다.
제1 화소열에는 제1 컬러의 제1 화소들이 연결된다. 제2 화소열에는 제2 컬러의 제2 화소들 및 제3 컬러의 제3 화소들이 연결된다. 본 발명의 일 실시예에 있어서, 제1 컬러는 녹색일 수 있으며, 이에 따라, 제1 데이터 배선(DL1)은 녹색 화소들에 연결될 수 있다. 본 발명의 일 실시예에 있어서, 제2 컬러는 적색, 제3 컬러는 청색일 수 있으며, 이에 따라 제2 데이터 배선(DL2)은 적색 화소들과, 녹색 화소들에 연결될 수 있다.
이하, 도 7을 참조하여 평면 상에서의 제1 데이터 배선(DL1)과 제2 데이터 배선(DL2)을 설명한 후, 도 8a 내지 도 8d를 참조하여 단면 상에서의 제1 데이터 배선(DL1)과 제2 데이터 배선(DL2)을 설명한다.
도 7을 참조하면, 제1 데이터 배선(DL1)과 제2 데이터 배선(DL2)은 각각 복수 개로 제공되며, 제1 방향(D1)을 따라 서로 교번하도록 배치된다.
표시 영역(DA)에서 제1 데이터 배선들(DL1)과 제2 데이터 배선들(DL2)은 제2 방향(D2)으로 연장된다. 팬-아웃 영역(FTA)에서 제1 데이터 배선들(DL1)과 제2 데이터 배선들(DL2)은 대략적으로 제2 방향(D2)으로 연장되되, 서로 인접한 데이터 배선들(DL)끼리의 간격은 제2 방향(D2)으로 갈수록 좁아진다. 벤딩 영역(BA) 및 패드 영역(PA)에서 제1 데이터 배선들(DL1)과 제2 데이터 배선들(DL2)은 제2 방향(D2)으로 연장된다. 이에 따라, 서로 인접한 제1 데이터 배선(DL1)과 제2 데이터 배선(DL2) 사이의 간격은 표시 영역(DA)보다 벤딩 영역(BA)과 패드 영역(PA)에서 좁게 제공된다.
각 제1 데이터 배선(DL1)은 서로 연결된 복수 개의 서브 배선들을 포함한다. 서브 배선들은 표시 영역(DA)에 제공된 제1 화소부 데이터 배선들(DL1a), 팬-아웃 영역(FTA)에 제공된 제1 팬-아웃 배선들, 벤딩 영역(BA)에 제공된 제1 링크 배선들(DL1c), 및 패드 영역(PA)에 제공된 제1 연결 배선들(DL1d)을 포함할 수 있다. 제1 화소부 데이터 배선(DL1a)은 제1 팬-아웃 배선(DL1b)에 연결되고 제1 팬-아웃 배선(DL1b)은 제1 링크 배선(DL1c)에 연결되고, 제1 링크 배선(DL1c)은 제1 연결 배선(DL1d)에 연결된다. 제1 연결 배선(DL1d)은, 도시하지 않았으나 컨택 전극 등을 통해 구동부에 연결된다.
제1 화소부 데이터 배선(DL1a)의 단부와 제1 팬-아웃 배선(DL1b)의 단부는 중첩하며, 제1 컨택 홀(CH1)을 통해 서로 연결된다. 제1 화소부 데이터 배선(DL1a)과 제1 팬-아웃 배선(DL1b)이 중첩되는 부분은 팬-아웃 영역(FTA)에 배치될 수 있다. 그러나, 제1 화소부 데이터 배선(DL1a)과 제1 팬-아웃 배선(DL1b)이 중첩되는 부분은 이에 한정되는 것은 아니며 적어도 그 일부가 표시 영역(DA) 내에 제공될 수도 있다.
제1 팬-아웃 배선(DL1b)의 단부와 제1 링크 배선(DL1c)의 단부는 제1 컨택 홀(CH1)을 통해 서로 연결된다. 제1 팬-아웃 배선(DL1b)과 제1 링크 배선(DL1c)이 중첩 되는 부분은 팬-아웃 영역(FTA)에 제공될 수 있다. 그러나, 제1 팬-아웃 배선(DL1b)과 제1 링크 배선(DL1c)이 중첩되는 부분은 이에 한정되는 것은 아니며 적어도 그 일부가 벤딩 영역(BA) 내에 제공될 수도 있다.
제1 링크 배선의 단부(DL1c)와 제1 연결 배선의 단부(DL1d)는 제1 컨택 홀(CH1)을 통해 서로 연결된다. 제1 링크 배선(DL1c)과 제1 연결 배선(DL1d)이 중첩 되는 부분은 패드 영역(PA)에 제공될 수 있다. 그러나, 제1 링크 배선(DL1c)과 제1 연결 배선(DL1d)이 중첩 되는 부분은 이에 한정되는 것은 아니며 적어도 그 일부가 벤딩 영역(BA) 내에 제공될 수도 있다.
각 제2 데이터 배선(DL2)은 서로 연결된 복수 개의 서브 배선들을 포함한다. 서브 배선들은 표시 영역(DA)에 제공된 제2 화소부 데이터 배선(DL2a), 팬-아웃 영역(FTA)에 제공된 제2 팬-아웃 배선(DL2b), 벤딩 영역(BA)에 제공된 제2 링크 배선(DL2c), 패드 영역(PA)에 제공된 제2 연결 배선(DL2d), 및 팬-아웃 영역(FTA)과 패드 영역(PA)에 제공된 브릿지(BR)를 포함한다. 제2 화소부 데이터 배선(DL2a)은 제2 팬-아웃 배선(DL2b)에 연결되고 제2 팬-아웃 배선(DL2b)은 제2 링크 배선(DL2c)에 연결되고, 제2 링크 배선(DL2c)은 제2 연결 배선(DL2d)에 연결된다. 제2 연결 배선(DL2d)은, 도시하지 않았으나 컨택 전극 등을 통해 구동부에 연결된다.
제2 화소부 데이터 배선(DL2a)의 단부와 제2 팬-아웃 배선(DL2b)의 단부는 중첩하며, 제2 컨택 홀(CH1)을 통해 서로 연결된다. 제2 화소부 데이터 배선(DL2a)과 제2 팬-아웃 배선(DL2b)이 중첩되는 부분은 팬-아웃 영역(FTA)에 배치될 수 있다. 그러나, 제2 화소부 데이터 배선(DL2a)과 제2 팬-아웃 배선(DL2b)이 중첩되는 부분은 이에 한정되는 것은 아니며 적어도 그 일부가 표시 영역(DA) 내에 제공될 수도 있다.
제2 팬-아웃 배선(DL2b)의 단부, 브릿지(BR), 및 제2 링크 배선(DL2c)의 단부는 제2 컨택 홀(CH2) 및 제3 컨택 홀(CH3)을 통해 서로 연결된다. 제2 컨택 홀(CH2) 및 제3 컨택 홀(CH3)은 평면 상에서 볼 때 중첩될 수 있다. 제2 팬-아웃 배선(DL2b), 브릿지(BR), 및 제2 링크 배선(DL2c)이 중첩 되는 부분은 팬-아웃 영역(FTA)에 제공될 수 있다. 그러나, 제2 팬-아웃 배선(DL2b), 브릿지(BR), 및 제2 링크 배선(DL2c)이 중첩되는 부분은 이에 한정되는 것은 아니며 적어도 그 일부가 벤딩 영역(BA) 내에 제공될 수도 있다.
제2 링크 배선의 단부(DL2c), 브릿지(BR), 및 제2 연결 배선의 단부(DL2d)는 제2 컨택 홀(CH2) 및 제3 컨택 홀(CH3)을 통해 서로 연결된다. 제2 컨택 홀(CH2) 및 제3 컨택 홀(CH3)은 평면 상에서 볼 때 중첩될 수 있다. 제2 링크 배선(DL2c), 브릿지(BR), 및 제2 연결 배선(DL2d)이 중첩 되는 부분은 패드 영역(PA)에 제공될 수 있다. 그러나, 제2 링크 배선(DL2c), 브릿지(BR), 및 제2 연결 배선(DL2d)이 중첩 되는 부분은 이에 한정되는 것은 아니며 적어도 그 일부가 벤딩 영역(BA) 내에 제공될 수도 있다.
도 8a를 참조하면, 표시 영역(DA)과 비표시 영역(NDA) 일부 상에는 버퍼층(BF), 제1 절연막(INS1) 내지 제3 절연막(INS3), 패시베이션층(PSV), 제4 절연막(INS4), 및 제5 절연막(INS5)이 적층된다. 비표시 영역(NDA) 중 벤딩 영역(BA)의 기판 상에는 벤딩부 절연막(INS_B), 제4 절연막(INS4), 및 제5 절연막(INS5)이 적층된다.
제1 데이터 배선(DL1)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되며, 팬-아웃 영역(FTA)에서 제2 절연막(INS2) 상에 제공되며, 벤딩 영역(BA)에서 벤딩부 절연막(INS_B) 상에 제공되며, 패드 영역(PA)에서 제2 절연막(INS2) 상에 제공된다. 상세하게는, 제1 화소부 데이터 배선(DL1a)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되고, 제1 팬-아웃 배선(DL1b)은 팬-아웃 영역(FTA)에서 제2 절연막(INS2) 상에 제공되며, 제1 링크 배선(DL1c)은 벤딩 영역(BA)에서 벤딩부 절연막(INS_B) 상에 제공되며, 제1 연결 배선(DL1d)은 패드 영역(PA)에서 제2 절연막(INS2) 상에 제공된다.
제3 절연막(INS3)에는 제1 팬-아웃 배선(DL1b)의 상면을 일부 및 제1 연결 배선(DL1d)의 일부를 노출하는 제1 컨택 홀(CH1)이 제공된다. 제1 화소부 데이터 배선(DL1a)과 제1 링크 배선(DL1c)은 제1 컨택 홀(CH1)들을 통해 제1 팬-아웃 배선(DL1b) 및 제1 연결 배선(DL1d)에 연결된다.
도 8b를 참조하면, 표시 영역(DA)과 비표시 영역(NDA) 일부 상에는 버퍼층(BF), 제1 절연막(INS1) 내지 제3 절연막(INS3), 패시베이션층(PSV), 제4 절연막(INS4), 및 제5 절연막(INS5)이 적층된다. 비표시 영역(NDA) 중 벤딩 영역(BA) 상에는 벤딩부 절연막(INS_B), 제4 절연막(INS4), 및 제5 절연막(INS5)이 적층된다.
제2 데이터 배선(DL2)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되며, 팬-아웃 영역(FTA)에서 제1 절연막(INS1) 상에 제공되며, 벤딩 영역(BA)에서 제4 절연막(INS4) 상에 제공되며, 패드 영역(PA)에서 제1 절연막(INS1) 상에 제공된다. 상세하게는, 제2 화소부 데이터 배선(DL2a)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되고, 제2 팬-아웃 배선(DL2b)은 팬-아웃 영역(FTA)에서 제1 절연막(INS1) 상에 제공되며, 제2 링크 배선(DL2c)은 벤딩 영역(BA)에서 제4 절연막(INS4) 상에 제공되며, 제2 연결 배선(DL2d)은 패드 영역(PA)에서 제1 절연막(INS1) 상에 제공되며, 브릿지들(BR)은 제3 절연막(INS3) 상에 제공된다.
제2 절연막(INS2)과 제3 절연막(INS3)에는 제2 팬-아웃 배선(DL2b)의 상면과 제2 연결 배선(DL2d)의 상면을 일부 노출하는 제2 컨택 홀들(CH2)이 제공된다. 패시베이션층(PSV)과 제4 절연막(INS4)에는 브릿지들(BR)의 상면을 일부 노출하는 제3 컨택 홀들(CH3)이 제공된다. 제2 화소부 데이터 배선(DL2a)과 제2 팬-아웃 배선(DL2b)은 제2 컨택 홀(CH2)을 통해 서로 연결된다. 제2 팬-아웃 배선(DL2b)과 제2 링크 배선(DL2c)은 브릿지(BR)를 통해 서로 연결되는 바, 제2 팬-아웃 배선(DL2b)과 브릿지(BR)는 제2 컨택 홀(CH2)를 통해 서로 연결되고, 브릿지(BR)와 제2 링크 배선(DL2c)은 제3 컨택 홀(CH3)을 통해 서로 연결된다. 제2 링크 배선(DL2c)과 제2 연결 배선(DL2d)은 브릿지(BR)를 통해 서로 연결되는 바, 제2 링크 배선(DL2c)과 브릿지(BR)는 제3 컨택 홀(CH3)을 통해 서로 연결되고, 브릿지(BR)와 제2 연결 배선(DL2d)은 제2 컨택 홀(CH2)을 통해 서로 연결된다.
여기서, 비표시 영역(NDA)에서 제2 데이터 배선(DL2)에 제공되는 컨택 홀의 개수는 제1 데이터 배선(DL1)에 제공되는 컨택 홀의 개수보다 많다. 예를 들어, 제1 데이터 배선(DL1)에 있어서, 제1 팬-아웃 배선(DL1b)과 제1 링크 배선(DL1c)과의 컨택 구조에서는 컨택 홀이 하나로 제공된다. 이에 비해, 제2 데이터 배선(DL2)에 있어서, 제2 팬-아웃 배선(DL2b)과 브릿지(BR), 브릿지(BR)와 제1 링크 배선(DL2c)과의 컨택 구조에서는 컨택 홀이 각각 세 개로 제공된다. 이에 따라, 제2 데이터 배선(DL2)에서의 컨택 저항이 제1 데이터 배선(DL1)보다 낮아질 수 있다. 특히, 제4 절연막은 유기막으로서 무기막으로 제공된 경우보다 컨택 저항이 높아질 수 있으나, 컨택 홀이 복수 개로 제공됨으로써, 하부 배선과 상부 배선의 접촉 면적이 넓어져 컨택 저항이 감소된다. 이에 따라, 제2 데이터 배선(DL2)의 저항의 감소로 인해, 데이터 배선(DL2)에서의 신호의 지연을 보상할 수 있다.
도 8c를 참조하면, 제1 데이터 배선들(DL1)의 제1 팬-아웃 배선들(DL1b)과, 제2 데이터 배선들(DL2)의 제2 팬-아웃 배선들(DL2b)은 서로 다른 층에 제공되며, 평면 상에서 서로 교번하여 배치된다. 제1 팬-아웃 배선들(DL1b)은 제2 절연막(INS2) 상에 배치되며, 제2 팬-아웃 배선들(DL2b)은 제3 절연막(INS3) 상에 배치된다.
제1 팬-아웃 배선들(DL1b)과 제2 팬-아웃 배선들(DL2b)이 상기한 구조를 가짐으로써 서로 인접한 데이터 배선들(DL) 사이에 넓은 간격이 확보될 수 있다. 데이터 배선들(DL)이 하나의 층 상에 형성되는 경우에는 서로 인접한 데이터 배선들(DL) 사이의 간격이 좁으나, 데이터 배선들(DL)이 서로 다른 두 개의 층에 교번하여 배치되면, 하나의 층 내에서 서로 인접한 데이터 배선들(DL) 사이의 간격이 넓어진다. 이로써 데이터 배선들(DL)의 설계 자유도가 증가된다.
도 8d를 참조하면, 제1 데이터 배선들(DL1)의 제1 링크 배선들(DL1c)과, 제2 데이터 배선들(DL2)의 제2 링크 배선들(DL2c)은 서로 다른 층에 제공된다. 제1 링크 배선들(DL1c)은 벤딩부 절연막(INS_B) 상에 배치되며, 제2 링크 배선들(DL2c)은 제4 절연막(INS4) 상에 배치된다. 제1 데이터 배선들(DL1)의 제1 링크 배선들(DL1c)과 제2 데이터 배선들(DL2)의 제2 링크 배선들(DL2c)은 평면 상에서 서로 교번하여 배치된다.
제1 링크 배선들(DL1c)과 제2 링크 배선들(DL2c)이 상기한 구조를 가짐으로써 서로 인접한 데이터 배선들(DL) 사이에 넓은 간격이 확보될 수 있다. 데이터 배선들(DL)이 하나의 층 상에 형성되는 경우에는 서로 인접한 데이터 배선들(DL) 사이의 간격이 좁으나, 데이터 배선들(DL)이 서로 다른 두 개의 층에 교번하여 배치되면, 하나의 층 내에서 서로 인접한 데이터 배선들(DL) 사이의 간격이 넓어진다. 이로써 데이터 배선들(DL)의 설계 자유도가 증가된다.
상기한 구조를 갖는 표시 장치는 제1 데이터 배선과 제2 데이터 배선에서 데이터 신호의 지연 편차를 감소시킴으로써, 데이터 신호 지연 편차에 의해 발생할 수 있는 결함을 감소시킨다. 즉, 본 발명의 일 실시예에서는 녹색 화소에 연결된 제1 데이터 배선의 저항을 적색 화소와 청색 화소에 연결된 제2 데이터 배선의 저항보다 상대적으로 크게 형성하고, 제1 데이터 배선과 제2 데이터 배선에 인가되는 데이터 신호의 지연 정도를 매칭함으로써, 세로 선 불량이나 녹색화 결함을 방지한다. 본 실시예에서는 제2 데이터 배선의 컨택 구조에 있어서, 컨택 홀의 개수를 제1 데이터 배선보다 많게 형성시킴으로써 서로 연결되는 배선들 사이의 저항을 감소시킬 수 있으므로, 저항 편차를 더욱 용이하게 해소할 수 있다.
상기한 구조를 갖는 표시 장치는 제1 데이터 배선(DL1)과 제2 데이터 배선(DL2)에서 데이터 신호의 지연 편차를 감소시킴으로써, 데이터 신호 지연 편차에 의해 발생할 수 있는 결함, 예를 들어, 영상의 세로 선 결함이나 녹색화(greenish) 결함을 감소시킨다. 다시 말해, 제1 데이터 배선(DL1)과 제2 데이터 배선(DL2)에 연결된 제1 화소열과 제2 화소열 중 저항에 대한 영향성이 큰 컬러의 화소열에 연결된 데이터 배선(DL)은 나머지 화소열에 연결된 데이터 배선(DL)보다 저항이 작은 배선 또는 저항이 작은 컨택 구조를 가짐으로써 데이터 신호 지연 편차를 감소시킨다.
본 발명의 일 실시예에서는 녹색 화소에 연결된 제1 데이터 배선(DL1)의 저항을 적색과 청색 화소에 연결된 제2 데이터 배선(DL2)의 저항보다 상대적으로 크게 형성하고, 제1 데이터 배선(DL1)과 제2 데이터 배선(DL2)에 인가되는 데이터 신호의 지연 정도를 매칭함으로써, 세로선 불량이나 녹색화 결함을 방지한다.
본 발명의 일 실시예에 따르면 데이터 배선들의 컨택 구조는 상술한 실시예와 다른 형태로 제공될 수 있다. 도 9a 내지 도 9c는 본 발명의 일 실시예에 따른 표시 장치에 있어서의 데이터 배선들을 도시한 것으로서, 도 2의 A1에 대응하는 부분을 도시한 평면도이다.
먼저, 도 9a를 참조하면, 제1 데이터 배선(DL1)과 제2 데이터 배선(DL2)에 있어서 컨택 홀의 위치가 제2 방향(DL2)을 따라 서로 다른 위치에 제공될 수 있다. 제1 및 제2 데이터 배선들(DL1, DL2)에 있어서, 컨택 홀이 형성된 부분은 컨택 면적을 넓히기 위해 다른 부분보다 더 넓은 폭으로 제공된다. 서로 인접한 제1 및 제2 데이터 배선들(DL1, DL2)이 제1 방향(DR1)으로 배열된 경우, 컨택 홀이 형성된 부분의 서로 인접한 제1 및 제2 데이터 배선들(DL1, DL2) 사이의 거리는 다른 부분보다 좁아지며, 이에 따라 쇼트 가능성이 높아질 수 있다.
서로 인접한 제1 및 제2 데이터 배선들(DL1, DL2) 사이의 쇼트를 방지하기 위해, 서로 인접한 제1 및 제2 데이터 배선들(DL1, DL2) 사이에서 컨택 홀이 형성된 부분을 서로 다른 위치에 배치할 수 있다. 도시된 바와 같이, 제1 팬-아웃 배선(DL1b)과 제1 링크 배선(DL1c) 사이의 컨택 홀이 형성된 부분은 표시 영역(DA)으로부터 제2 방향(DR2)을 따라 더 가까운 거리에 위치하고, 제2 팬-아웃 배선(DL2b)과 제2 링크 배선(DL2c) 사이의 컨택 홀이 형성된 부분은 표시 영역(DA)으로부터 제2 방향(DR2)을 따라 더 먼 거리에 위치한다. 다시 말해, 제1 팬-아웃 배선(DL1b)과 제1 링크 배선(DL1c) 사이의 컨택 홀이 형성된 부분은 벤딩 영역(BA)으로부터 제2 방향(DR2)을 따라 더 먼 거리에 위치하고, 제2 팬-아웃 배선(DL2b)과 제2 링크 배선(DL2c) 사이의 컨택 홀이 형성된 부분은 벤딩 영역(BA)으로부터 제2 방향(DR2)을 따라 더 가까운 거리에 위치한다.
유사한 형태로, 제1 링크 배선(DL1c)과 제1 연결 배선(DL1d) 사이의 컨택 홀이 형성된 부분은 표시 영역(DA)으로부터 제2 방향(DR2)을 따라 더 먼 거리에 위치하고, 제2 링크 배선(DL2c)과 제2 연결 배선(DL2d) 사이의 컨택 홀이 형성된 부분은 표시 영역(DA)으로부터 제2 방향(DR2)을 따라 더 가까운 거리에 위치한다.
이에 따라, 서로 인접한 제1 및 제2 데이터 배선들(DL1, DL2) 사이의 간격을 더 좁힐 수 있으며, 좁은 면적에 더 많은 데이터 배선들이 효율적으로 제공될 수 있다.
본 발명의 일 실시예에 있어서, 서로 인접한 제1 및 제2 데이터 배선들(DL1, DL2) 사이에서 컨택 홀이 형성된 부분은 상기한 실시예와 다른 위치에 배치될 수 있다. 이를 통해, 제1 및 제2 데이터 배선들을 이루는 각 서브 배선들의 길이와 컨택 홀의 위치를 조절함으로써 배선들 사이의 저항을 추가적으로 제어할 수 있다.
도 9b를 참조하면, 제1 팬-아웃 배선(DL1b)과 제1 링크 배선(DL1c) 사이의 컨택 홀이 형성된 부분은 벤딩 영역(DA)으로부터 제2 방향(DR2)을 따라 더 가까운 거리에 위치하고, 제2 팬-아웃 배선(DL2b)과 제2 링크 배선(DL2c) 사이의 컨택 홀이 형성된 부분은 벤딩 영역(DA)으로부터 제2 방향(DR2)을 따라 더 먼 거리에 위치할 수 있다. 이에 비해, 제1 링크 배선(DL1c)와 제1 연결 배선(DL1d) 사이의 컨택 홀이 형성된 부분은 벤딩 영역(BA)으로부터 더 먼 거리에 위치하고, 제2 링크 배선(DL2c)와 제2 연결 배선(DL2d) 사이의 컨택 홀이 형성된 부분은 벤딩 영역(BA)으로부터 더 가까운 거리에 위치할 수 있다.
도 9c를 참조하면, 제1 팬-아웃 배선(DL1b)과 제1 링크 배선(DL1c) 사이의 컨택 홀이 형성된 부분은 벤딩 영역(DA)으로부터 제2 방향(DR2)을 따라 더 가까운 거리에 위치하고, 제2 팬-아웃 배선(DL2b)과 제2 링크 배선(DL2c) 사이의 컨택 홀이 형성된 부분은 벤딩 영역(DA)으로부터 제2 방향(DR2)을 따라 더 먼 거리에 위치할 수 있다. 이에 더해, 제1 링크 배선(DL1c)와 제1 연결 배선(DL1d) 사이의 컨택 홀이 형성된 부분은 벤딩 영역(BA)으로부터 더 가까운 거리에 위치하고, 제2 링크 배선(DL2c)와 제2 연결 배선(DL2d) 사이의 컨택 홀이 형성된 부분은 벤딩 영역(BA)으로부터 더 먼 거리에 위치할 수 있다.
본 발명의 일 실시예에 있어서, 제1 및 제2 데이터 배선들(DL1, DL2)의 컨택 구조는 제1 및 제2 데이터 배선들(DL1, DL2) 사이의 신호 지연을 보상하도록 저항을 매칭하는 한도 내에서 다양하게 변형될 수 있다. 이하의 실시예에서는, 설명의 중복을 피하기 위해 상술한 실시예와 다른 점을 위주로 설명한다.
도 10a 내지 도 10g는 본 발명의 일 실시예에 따른 표시 장치에 있어서의 데이터 배선들의 일부를 도시한 것으로서, 도 9의 A2에 대응하는 부분을 도시한 평면도이다.
도 10a를 참조하면, 비표시 영역(NDA)에서 제2 데이터 배선(DL2)에 제공되는 컨택 홀의 개수가 제1 데이터 배선(DL1)에 제공되는 컨택 홀의 개수보다 많은 것에 더해, 제2 데이터 배선(DL2)에 제공되는 컨택 홀의 면적이 제1 데이터 배선(DL1)에 제공되는 컨택 홀의 면적보다 클 수 있다. 제2 데이터 배선(DL2)에 제공되는 컨택 홀의 면적이 증가함으로써, 제2 데이터 배선(DL2)의 저항이 감소될 수 있다.
예를 들어, 제1 데이터 배선(DL1)에 있어서, 제1 팬-아웃 배선(DL1b)과 제1 링크 배선(DL1c)과의 컨택 구조에서는 제1 컨택 홀(CH1)이 상대적으로 작은 면적으로 제공된다. 이에 비해, 제2 데이터 배선(DL2)에 있어서, 제2 팬-아웃 배선(DL2b)과 브릿지(BR), 브릿지(BR)와 제1 링크 배선(DL2c)과의 컨택 구조에서는 제2 및 제3 컨택 홀(CH2, CH3)이 각각 다섯 개로 제공되며, 각각의 제2 및 제3 컨택 홀(CH2, CH3)이 상대적으로 큰 면적으로 제공된다. 여기서, 제2 팬-아웃 배선(DL2b)과 브릿지(BR) 사이의 제2 컨택 홀(CH2), 및 브릿지(BR)와 제1 링크 배선(DL2c) 사이의 제3 컨택 홀(CH3)은 평면 상에서 볼 때 동일 크기로 동일 위치에 제공될 수 있다.
이에 따라, 제2 데이터 배선(DL2)에서의 컨택 저항이 제1 데이터 배선(DL1)보다 낮아질 수 있다.
도 10b를 참조하면, 비표시 영역(NDA)에서 제2 데이터 배선(DL2)에 제공되는 컨택 홀의 개수와 제1 데이터 배선(DL1)에 제공되는 컨택 홀의 개수가 서로 동일하되, 제2 데이터 배선(DL2)에 제공되는 컨택 홀의 면적이 제1 데이터 배선(DL1)에 제공되는 컨택 홀의 면적보다 클 수 있다. 즉, 제2 데이터 배선(DL2)에 제공되는 컨택 홀의 면적이 증가함으로써, 제2 데이터 배선(DL2)의 저항이 감소될 수 있다.
예를 들어, 제1 데이터 배선(DL1)에 있어서, 제1 팬-아웃 배선(DL1b)과 제1 링크 배선(DL1c)과의 컨택 구조에서는 제1 컨택 홀(CH1)이 상대적으로 작은 면적으로 제공된다. 이에 비해, 제2 데이터 배선(DL2)에 있어서, 제2 팬-아웃 배선(DL2b)과 브릿지(BR), 브릿지(BR)와 제1 링크 배선(DL2c)과의 컨택 구조에서는 제2 및 제3 컨택 홀(CH2, CH3)이 각각 한 개로 동일 위치에 제공되며, 제2 및 제3 컨택 홀(CH2, CH3)이 제2 방향(DR2)을 따라 길게 연장됨으로써 상대적으로 큰 면적으로 제공된다.
도 10c를 참조하면, 비표시 영역(NDA)에서 제1 및 제2 데이터 배선(DL1, DL2)에 제공되는 컨택 홀은 다양한 형태로 배치될 수 있다.
예를 들어, 제1 데이터 배선(DL1)에 있어서, 제1 팬-아웃 배선(DL1b)과 제1 링크 배선(DL1c)과의 컨택 구조에서는 제1 컨택 홀(CH1)이 상대적으로 작은 면적으로 제공된다. 이에 비해, 제2 데이터 배선(DL2)에 있어서, 제2 팬-아웃 배선(DL2b)과 브릿지(BR), 브릿지(BR)와 제1 링크 배선(DL2c)과의 컨택 구조에서는 제2 및 제3 컨택 홀(CH2, CH3)이 각각 6개로 제공되며, 3X2의 행렬 형태로 배치되었다. 이러한 구조에 있어서, 컨택 홀들의 배치는 서로 인접한 데이터 배선들 사이의 간격을 고려하여 다양한 형태로 변형될 수 있다.
도 10d를 참조하면, 제2 데이터 배선(DL2)에 있어서, 제2 팬-아웃 배선(DL2b)과 브릿지(BR) 사이의 제2 컨택 홀(CH2), 및 브릿지(BR)와 제1 링크 배선(DL2c) 사이의 제3 컨택 홀(CH3)이 평면 상에서 볼 때 동일 개수로 제공되되, 서로 다른 크기로, 서로 다른 위치에 제공될 수 있다. 이때, 상기 제2 컨택 홀(CH2)과 상기 제3 컨택 홀(CH3)은 평면상에서 볼 때 일부가 중첩할 수도 있다. 본 발명의 일 실시예에 있어서, 제3 컨택 홀(CH3)은 제2 컨택 홀(CH2)보다 더 큰 면적을 가질 수 있다. 제3 절연막(INS3)이 무기 재료로 이루어지고, 제4 절연막(INS4)이 유기 재료로 이루어지는 경우, 제4 절연막(INS4)을 관통하는 컨택 구조에서의 저항이 더 클 수 있으며, 저항의 효율적인 감소를 위해 제4 절연막(INS4)에서의 컨택 홀의 면적이 더 크게 형성될 수 있다.
도 10e를 참조하면, 제2 데이터 배선(DL2)에 있어서, 제2 팬-아웃 배선(DL2b)과 브릿지(BR) 사이의 제2 컨택 홀(CH2), 및 브릿지(BR)와 제1 링크 배선(DL2c) 사이의 제3 컨택 홀(CH3)이 평면 상에서 볼 때 서로 다른 개수, 서로 다른 크기, 및 서로 다른 위치에 제공될 수 있다. 본 실시예에 있어서, 제2 컨택 홀(CH2)은 세 개로 제공될 수 있으며, 제3 컨택 홀(CH3)은 여섯 개로 제공된 것을 도시하였다. 본 발명의 일 실시예에 있어서, 제3 컨택 홀(CH3)은 제2 컨택 홀(CH2)보다 더 많은 개수로 제공될 수 있다. 제3 절연막(INS3)이 무기 재료로 이루어지고, 제4 절연막(INS4)이 유기 재료로 이루어지는 경우, 제4 절연막(INS4)을 관통하는 컨택 구조에서의 저항이 더 클 수 있으며, 저항의 효율적인 감소를 위해 제4 절연막(INS4)에서의 컨택 홀의 개수가 더 많이 형성될 수 있다.
도 10f를 참조하면, 제2 데이터 배선(DL2)에 있어서, 제2 팬-아웃 배선(DL2b)과 브릿지(BR) 사이의 제2 컨택 홀(CH2), 및 브릿지(BR)와 제1 링크 배선(DL2c) 사이의 제3 컨택 홀(CH3)이 평면 상에서 볼 때 서로 다른 개수, 서로 다른 크기, 및 서로 다른 위치에 제공될 수 있다. 본 실시예에 있어서, 제3 컨택 홀(CH3)의 개수는 제2 컨택 홀(CH2)의 개수보다 적게 제공된다. 그러나, 제3 컨택 홀(CH3) 하나의 면적은 제2 컨택 홀(CH2)의 면적을 전부 합한 것보다 크다. 제3 절연막(INS3)이 무기 재료로 이루어지고, 제4 절연막(INS4)이 유기 재료로 이루어지는 경우, 제4 절연막(INS4)을 관통하는 컨택 구조에서의 저항이 더 클 수 있으며, 저항의 효율적인 감소를 위해 제4 절연막(INS4)에서의 컨택 홀의 면적이 더 넓게 형성될 수 있다.
도 10g를 참조하면, 제2 데이터 배선(DL2)에 있어서, 제2 팬-아웃 배선(DL2b)과 브릿지(BR) 사이의 제2 컨택 홀(CH2), 및 브릿지(BR)와 제1 링크 배선(DL2c) 사이의 제3 컨택 홀(CH3)이 평면 상에서 볼 때 동일한 크기를 갖되, 서로 다른 개수로, 서로 다른 위치에 제공될 수 있다. 이때, 상기 제2 컨택 홀(CH2)과 상기 제3 컨택 홀(CH3)은 평면상에서 볼 때 서로 이격될 수 있다. 제2 컨택 홀(CH2)과 상기 제3 컨택 홀(CH3)이 서로 이격되는 경우, 컨택 홀이 서로 중첩함으로써 발생하는 큰 단차에 기인한 결함(예를 들어, 불충분 증착, 식각 잔사 등)이 상대적으로 방지되며, 이에 따라 안정적인 컨택이 가능하다.
상술한 도면들에서는 제1 데이터 배선(DL1)의 컨택 구조는 동일하고, 제2 데이터 배선(DL2)의 컨택 구조가 변형된 것을 도시하였으나, 이에 한정되는 것은 아니다. 제1 데이터 배선(DL1)과 제2 데이터 배선 사이의 데이터 신호 지연을 보상하는 한도 내에서 저항의 편차를 줄이기 위해서라면 제1 데이터 배선의 컨택 구조 또한 유사한 방식으로 변형될 수 있음은 물론이다.
본 발명의 일 실시예에 따르면 데이터 배선들은 상술한 실시예와 다른 형태로 제공될 수 있으며, 브릿지가 상술한 실시예와 다른 위치에 제공될 수 있다. 도 11는 본 발명의 일 실시예에 따른 표시 장치에 있어서의 데이터 배선들을 도시한 것으로서, 도 2의 A1에 대응하는 부분을 도시한 평면도이다. 도 12a는 도 11의 II-II'선에 따른 단면도, 도 12b는 도 11의 III-III'선에 따른 단면도, 도 12c는 도 11의 IV-IV'선에 따른 단면도, 및 도 12d는 도 11의 V-V'선에 따른 단면도이다.
도 11 및 도 12a 내지 도 12d를 참조하면, 데이터 배선들(DL)은 제1 화소열에 연결된 제1 데이터 배선(DL1)과 제2 화소열에 연결된 제2 데이터 배선(DL2)을 포함한다. 도시하지는 않았으나 제1 화소열에는 제1 컬러의 제1 화소들이 연결될 수 있으며, 제1 컬러는 녹색일 수 있다. 제2 화소열에는 제2 컬러의 제2 화소들과 제3 컬러의 제3 화소들이 연결될 수 있으며, 제2 컬러 및 제3 컬러는 각각 적색과 청색일 수 있다.
제1 데이터 배선(DL1)과 제2 데이터 배선(DL2)은 각각 복수 개로 제공되며, 제2 방향(DR2)을 따라 서로 교번하도록 배치된다.
각 제1 데이터 배선(DL1)은 표시 영역(DA)에 제공된 제1 화소부 데이터 배선(DL1a), 팬-아웃 영역(FTA)에 제공된 제1 팬-아웃 배선(DL1b), 벤딩 영역(BA)에 제공된 제1 링크 배선(DL1c), 및 패드 영역(PA)에 제공된 제1 연결 배선(DL1d)을 포함한다.
제1 데이터 배선(DL1)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되며, 팬-아웃 영역(FTA)에서 제2 절연막(INS2) 상에 제공되며, 벤딩 영역(BA)에서 벤딩부 절연막(INS_B) 상에 제공되며, 패드 영역(PA)에서 제2 절연막(INS2) 상에 제공된다. 상세하게는, 제1 화소부 데이터 배선(DL1a)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되고, 제1 팬-아웃 배선(DL1b)은 팬-아웃 영역(FTA)에서 제2 절연막(INS2) 상에 제공되며, 제1 링크 배선(DL1c)은 벤딩 영역(BA)에서 벤딩부 절연막(INS_B) 상에 제공되며, 제1 연결 배선(DL1d)은 패드 영역(PA)에서 제2 절연막(INS2) 상에 제공된다.
제3 절연막(INS3)에는 제1 팬-아웃 배선(DL1b)의 상면을 일부 및 제1 연결 배선(DL1d)의 일부를 노출하는 제1 컨택 홀(CH1)이 제공된다. 제1 화소부 데이터 배선(DL1a)과 제1 링크 배선(DL1c)은 제1 컨택 홀(CH1)들을 통해 제1 팬-아웃 배선(DL1b) 및 제1 연결 배선(DL1d)에 연결된다.
각 제2 데이터 배선(DL2)은 표시 영역(DA)에 제공된 제2 화소부 데이터 배선(DL2a), 팬-아웃 영역(FTA)에 제공된 제2 팬-아웃 배선(DL2b), 벤딩 영역(BA)에 제공된 제2 링크 배선(DL2c), 패드 영역(PA)에 제공된 제2 연결 배선(DL2d), 및 팬-아웃 영역(FTA)과 패드 영역(PA)에 제공된 브릿지(BR)를 포함한다.
제2 데이터 배선(DL2)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되며, 팬-아웃 영역(FTA)에서 제1 절연막(INS1) 상에 제공되며, 벤딩 영역(BA)에서 제4 절연막(INS4) 상에 제공되며, 패드 영역(PA)에서 제1 절연막(INS1) 상에 제공된다. 상세하게는, 제2 화소부 데이터 배선(DL2a)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되고, 제2 팬-아웃 배선(DL2b)은 팬-아웃 영역(FTA)에서 제1 절연막(INS1) 상에 제공되며, 제2 링크 배선(DL2c)은 벤딩 영역(BA)에서 제4 절연막(INS4) 상에 제공되며, 제2 연결 배선(DL2d)은 패드 영역(PA)에서 제1 절연막(INS1) 상에 제공되며, 브릿지들(BR)은 제2 절연막(INS2) 상에 제공된다.
제2 팬-아웃 배선(DL2b)의 일 단에 대응하는 제2 절연막(INS2)과 제3 절연막(INS3)에는 제2 팬-아웃 배선(DL2b)의 상면을 노출하는 제2 컨택 홀(CH2)이 제공된다. 제2 팬-아웃 배선(DL2b)의 타단 및 제2 연결 배선(DL2d)의 일 단에 대응하는 제2 절연막(INS2)에는 제2 팬-아웃 배선(DL2b)의 상면을 노출하는 제4 컨택 홀들(CH4)이 제공된다. 제3 절연막(INS3), 패시베이션층(PSV), 및 제4 절연막(INS4)에는 브릿지들(BR)의 상면을 일부 노출하는 제5 컨택 홀들(CH5)이 제공된다.
제2 화소부 데이터 배선(DL2a)과 제2 팬-아웃 배선(DL2b)은 제2 컨택 홀(CH2)을 통해 서로 연결된다. 제2 팬-아웃 배선(DL2b)과 제2 링크 배선(DL2c)은 브릿지(BR)를 통해 서로 연결되는 바, 제2 팬-아웃 배선(DL2b)과 브릿지(BR)는 제4 컨택 홀(CH4)을 통해 서로 연결되고, 브릿지(BR)와 제2 링크 배선(DL2c)은 제5 컨택 홀(CH5)을 통해 서로 연결된다. 제2 링크 배선(DL2c)과 제2 연결 배선(DL2d)은 브릿지(BR)를 통해 서로 연결되는 바, 제2 링크 배선(DL2c)과 브릿지(BR)는 제5 컨택 홀(CH5)을 통해 서로 연결되고, 브릿지(BR)와 제2 연결 배선(DL2d)은 제4 컨택 홀(CH4)을 통해 서로 연결된다.
본 발명의 일 실시예에 따르면 데이터 배선들은 상술한 실시예와 다른 형태로 제공될 수 있으며, 상술한 실시예와 달리 브릿지가 생략될 수 있다. 도 13은 본 발명의 일 실시예에 따른 표시 장치에 있어서의 데이터 배선들을 도시한 것으로서, 도 2의 A1에 대응하는 부분을 도시한 평면도이다. 도 14a는 도 13의 II-II'선에 따른 단면도, 도 14b는 도 13의 III-III'선에 따른 단면도, 도 14c는 도 13의 IV-IV'선에 따른 단면도, 및 도 14d는 도 13의 V-V'선에 따른 단면도이다.
도 13 및 도 14a 내지 도 14d를 참조하면, 제1 데이터 배선(DL1)과 제2 데이터 배선(DL2)은 각각 복수 개로 제공되며, 제2 방향(DR2)을 따라 서로 교번하도록 배치된다.
각 제1 데이터 배선(DL1)은 표시 영역(DA)에 제공된 제1 화소부 데이터 배선(DL1a), 팬-아웃 영역(FTA)에 제공된 제1 팬-아웃 배선(DL1b), 벤딩 영역(BA)에 제공된 제1 링크 배선(DL1c), 및 패드 영역(PA)에 제공된 제1 연결 배선(DL1d)을 포함한다.
제1 데이터 배선(DL1)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되며, 팬-아웃 영역(FTA)에서 제2 절연막(INS2) 상에 제공되며, 벤딩 영역(BA)에서 벤딩부 절연막(INS_B) 상에 제공되며, 패드 영역(PA)에서 제2 절연막(INS2) 상에 제공된다. 상세하게는, 제1 화소부 데이터 배선(DL1a)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되고, 제1 팬-아웃 배선(DL1b)은 팬-아웃 영역(FTA)에서 제2 절연막(INS2) 상에 제공되며, 제1 링크 배선(DL1c)은 벤딩 영역(BA)에서 벤딩부 절연막(INS_B) 상에 제공되며, 제1 연결 배선(DL1d)은 패드 영역(PA)에서 제2 절연막(INS2) 상에 제공된다.
제3 절연막(INS3)에는 제1 팬-아웃 배선(DL1b)의 상면을 일부 및 제1 연결 배선(DL1d)의 일부를 노출하는 제1 컨택 홀(CH1)이 제공된다. 제1 화소부 데이터 배선(DL1a)과 제1 링크 배선(DL1c)은 제1 컨택 홀(CH1)들을 통해 제1 팬-아웃 배선(DL1b) 및 제1 연결 배선(DL1d)에 연결된다.
각 제2 데이터 배선(DL2)은 표시 영역(DA)에 제공된 제2 화소부 데이터 배선(DL2a), 팬-아웃 영역(FTA)에 제공된 제2 팬-아웃 배선(DL2b), 벤딩 영역(BA)에 제공된 제2 링크 배선(DL2c), 및 패드 영역(PA)에 제공된 제2 연결 배선(DL2d)을 포함한다.
제2 데이터 배선(DL2)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되며, 팬-아웃 영역(FTA)에서 제1 절연막(INS1) 상에 제공되며, 벤딩 영역(BA)에서 제4 절연막(INS4) 상에 제공되며, 패드 영역(PA)에서 제1 절연막(INS1) 상에 제공된다. 상세하게는, 제2 화소부 데이터 배선(DL2a)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되고, 제2 팬-아웃 배선(DL2b)은 팬-아웃 영역(FTA)에서 제1 절연막(INS1) 상에 제공되며, 제2 링크 배선(DL2c)은 벤딩 영역(BA)에서 제4 절연막(INS4) 상에 제공되며, 제2 연결 배선(DL2d)은 패드 영역(PA)에서 제1 절연막(INS1) 상에 제공된다.
제2 팬-아웃 배선(DL2b)의 일 단에 대응하는 제2 절연막(INS2)과 제3 절연막(INS3)에는 제2 팬-아웃 배선(DL2b)의 상면을 노출하는 제2 컨택 홀(CH2)이 제공된다. 제2 팬-아웃 배선(DL2b)의 타단 및 제2 연결 배선(DL2d)의 일 단에 대응하는 제2 절연막(INS2), 제3 절연막(INS3), 패시베이션층(PSV), 및 제4 절연막(INS4)에는 제2 팬-아웃 배선(DL2b)의 상면을 노출하는 제6 컨택 홀들(CH6)이 제공된다.
제2 화소부 데이터 배선(DL2a)과 제2 팬-아웃 배선(DL2b)은 제2 컨택 홀(CH2)을 통해 서로 연결된다. 제2 팬-아웃 배선(DL2b)과 제2 링크 배선(DL2c)은 제6 컨택 홀(CH6)을 통해 서로 연결된다. 제2 링크 배선(DL2c)과 제2 연결 배선(DL2d)은 제6 컨택 홀(CH6)을 통해 서로 연결된다.
본 발명의 일 실시예에 따르면 데이터 배선들은 상술한 실시예와 다른 형태로 제공될 수 있으며, 데이터 배선들의 일부가 다른 층에 제공될 수 있다. 도 15는 본 발명의 일 실시예에 따른 표시 장치에 있어서의 데이터 배선들을 도시한 것으로서, 도 2의 A1에 대응하는 부분을 도시한 평면도이다. 도 16a는 도 15의 II-II'선에 따른 단면도, 도 16b는 도 15의 III-III'선에 따른 단면도, 도 16c는 도 15의 IV-IV'선에 따른 단면도, 및 도 16d는 도 15의 V-V'선에 따른 단면도이다.
도 15 및 도 16a 내지 도 16d를 참조하면, 제1 데이터 배선(DL1)과 제2 데이터 배선(DL2)은 각각 복수 개로 제공되며, 제2 방향(DR2)을 따라 서로 교번하도록 배치된다.
각 제1 데이터 배선(DL1)은 표시 영역(DA)에 제공된 제1 화소부 데이터 배선(DL1a), 팬-아웃 영역(FTA)에 제공된 제1 팬-아웃 배선(DL1b), 벤딩 영역(BA)에 제공된 제1 링크 배선(DL1c), 및 패드 영역(PA)에 제공된 제1 연결 배선(DL1d)을 포함한다.
제1 데이터 배선(DL1)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되며, 팬-아웃 영역(FTA)에서 제1 절연막(INS1) 상에 제공되며, 벤딩 영역(BA)에서 벤딩부 절연막(INS_B) 상에 제공되며, 패드 영역(PA)에서 제1 절연막(INS1) 상에 제공된다. 상세하게는, 제1 화소부 데이터 배선(DL1a)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되고, 제1 팬-아웃 배선(DL1b)은 팬-아웃 영역(FTA)에서 제1 절연막(INS1) 상에 제공되며, 제1 링크 배선(DL1c)은 벤딩 영역(BA)에서 벤딩부 절연막(INS_B) 상에 제공되며, 제1 연결 배선(DL1d)은 패드 영역(PA)에서 제1 절연막(INS1) 상에 제공된다.
제2 절연막(INS2) 및 제3 절연막(INS3)에는 제1 팬-아웃 배선(DL1b)의 상면을 일부 및 제1 연결 배선(DL1d)의 일부를 노출하는 제2 컨택 홀(CH2)이 제공된다. 제1 화소부 데이터 배선(DL1a)과 제1 링크 배선(DL1c)은 제2 컨택 홀(CH2)들을 통해 제1 팬-아웃 배선(DL1b) 및 제1 연결 배선(DL1d)에 연결된다.
각 제2 데이터 배선(DL2)은 표시 영역(DA)에 제공된 제2 화소부 데이터 배선(DL2a), 팬-아웃 영역(FTA)에 제공된 제2 팬-아웃 배선(DL2b), 벤딩 영역(BA)에 제공된 제2 링크 배선(DL2c), 및 패드 영역(PA)에 제공된 제2 연결 배선(DL2d)을 포함한다.
제2 데이터 배선(DL2)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되며, 팬-아웃 영역(FTA)에서 제1 절연막(INS1) 상에 제공되며, 벤딩 영역(BA)에서 제4 절연막(INS4) 상에 제공되며, 패드 영역(PA)에서 제1 절연막(INS1) 상에 제공된다. 상세하게는, 제2 화소부 데이터 배선(DL2a)은 표시 영역(DA)에서 제3 절연막(INS3) 상에 제공되고, 제2 팬-아웃 배선(DL2b)은 팬-아웃 영역(FTA)에서 제1 절연막(INS1) 상에 제공되며, 제2 링크 배선(DL2c)은 벤딩 영역(BA)에서 제4 절연막(INS4) 상에 제공되며, 제2 연결 배선(DL2d)은 패드 영역(PA)에서 제1 절연막(INS1) 상에 제공되며, 브릿지들(BR)은 제3 절연막(INS3) 상에 제공된다.
제2 절연막(INS2)과 제3 절연막(INS3)에는 제2 팬-아웃 배선(DL2b)의 상면과 제2 연결 배선(DL2d)의 상면을 일부 노출하는 제2 컨택 홀들(CH2)이 제공된다. 패시베이션층(PSV)과 제4 절연막(INS4)에는 브릿지들(BR)의 상면을 일부 노출하는 제3 컨택 홀들(CH3)이 제공된다. 제2 화소부 데이터 배선(DL2a)과 제2 팬-아웃 배선(DL2b)은 제2 컨택 홀(CH2)을 통해 서로 연결된다. 제2 팬-아웃 배선(DL2b)과 제2 링크 배선(DL2c)은 브릿지(BR)를 통해 서로 연결되는 바, 제2 팬-아웃 배선(DL2b)과 브릿지(BR)는 제2 컨택 홀(CH2)을 통해 서로 연결되고, 브릿지(BR)와 제2 링크 배선(DL2c)은 제3 컨택 홀(CH3)을 통해 서로 연결된다. 제2 링크 배선(DL2c)과 제2 연결 배선(DL2d)은 브릿지(BR)를 통해 서로 연결되는 바, 제2 링크 배선(DL2c)과 브릿지(BR)는 제3 컨택 홀(CH3)을 통해 서로 연결되고, 브릿지(BR)와 제2 연결 배선(DL2d)은 제2 컨택 홀(CH2)을 통해 서로 연결된다.
본 실시예에 있어서, 제1 데이터 배선들(DL1)의 제1 팬-아웃 배선들(DL1b)과, 제2 데이터 배선들(DL2)의 제2 팬-아웃 배선들(DL2b)은 동일 층에 제공되며, 평면 상에서 서로 교번하여 배치된다. 제1 팬-아웃 배선들(DL1b) 및 제2 팬-아웃 배선들(DL2b)은 모두 제1 절연막(INS1) 상에 배치된다.
상술한 실시예들에 있어서, 제1 데이터 배선(DL1)과 제2 데이터 배선(DL2)은 서로 동일한 폭을 갖도록 도시하였으나, 이에 한정되는 것은 아니다. 본 발명의 일 실시예에 있어서, 제1 데이터 배선(DL1)과 제2 데이터 배선(DL2)은 비표시 영역에서 서로 다른 폭을 가질 수 있다. 예를 들어, 팬-아웃 영역(FTA)에 제공된 제2 팬-아웃 배선(DL2b)은 제1 팬-아웃 배선(DL1b)보다 더 넓은 폭을 가질 수 있다. 제2 팬-아웃 배선(DL2b)이 제1 팬-아웃 배선(DL1b)보다 더 넓은 폭을 가짐으로써 제2 팬-아웃 배선(DL2b)의 저항은 제1 팬-아웃 배선(DL1b)의 저항보다 낮아질 수 있다.
상기한 구조를 갖는 표시 장치는 제1 데이터 배선과 제2 데이터 배선에서 데이터 신호의 지연 편차를 감소시킴으로써, 데이터 신호 지연 편차에 의해 발생할 수 있는 결함을 감소시킨다. 즉, 본 발명의 일 실시예에서는 적색 화소와 청색 화소에 연결된 제2 데이터 배선의 저항을 녹색 화소에 연결된 제1 데이터 배선의 저항보다 상대적으로 작게 형성하고, 제2 데이터 배선과 제1 데이터 배선에 인가되는 데이터 신호의 지연 정도를 매칭함으로써, 세로선 불량 및 녹색화 결함을 방지한다.
본 발명의 일 실시예에 따른 표시 장치는 다양한 전자 기기에 채용될 수 있다. 예를 들어, 상기 표시 장치는 텔레비젼, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), 내비게이션, 스마트 워치와 같은 각종 웨어러블 기기, 등에 적용될 수 있다
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 예를 들어, 각각의 실시예로 설명된 부분은 발명의 개념에 벗어나지 않는 이상 서로 조합될 수 있다. 또한, 일 실시예 중 일부와 다른 실시예 중 일부가 서로 바뀔 수 있다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
BA: 벤딩 영역 DA: 표시 영역
DL1, DL2: 제1 및 제2 데이터 배선
INS1, INS2, INS3, INS4, INS5: 제1 내지 제5 절연막
NDA: 비표시 영역
OPN1, OPN2: 제1 및 제2 개구부
SUB: 기판

Claims (26)

  1. 표시 영역과 비표시 영역을 포함하는 기판;
    상기 표시 영역에 제공되며 복수의 화소들을 갖는 제1 화소열과, 상기 제1 화소열의 컬러와 다른 컬러를 표시하는 복수의 화소들을 갖는 제2 화소열을 포함하는 화소부; 및
    상기 제1 화소열과 상기 제2 화소열에 각각 연결되며 상기 제1 화소열과 상기 제2 화소열에 데이터 신호를 인가하는 데이터 배선들을 포함하고,
    상기 표시 영역에 있어서 상기 제1 화소열과 상기 제2 화소열에 인가된 데이터 신호는 각각 다른 정도로 지연되며, 상기 비표시 영역에 있어서 상기 제1 화소열에 연결된 상기 데이터 배선과 상기 제2 화소열에 연결된 상기 데이터 배선에는 서로 다른 저항을 갖는 컨택 구조가 제공되는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 화소열과 상기 제2 화소열에 각각 연결된 상기 데이터 배선들에는 서로 다른 스윙 폭을 갖는 신호가 인가되는 표시 장치.
  3. 제1 항에 있어서,
    상기 표시 영역에 있어서, 상기 제2 화소열에 인가된 데이터 신호의 스윙 폭이 상기 제1 화소열에 인가된 데이터 신호의 스윙 폭보다 크며,
    상기 비표시 영역에 있어서, 상기 제2 화소열에 연결된 상기 컨택 구조의 저항이 상기 제1 화소열에 연결된 상기 컨택 구조의 저항보다 작은 표시 장치.
  4. 제3 항에 있어서,
    상기 비표시 영역에 있어서, 상기 데이터 배선들 각각은 적어도 하나의 컨택 홀을 통해 서로 연결되며, 상기 제2 화소열에 연결된 상기 데이터 배선은 상기 제1 화소 열에 연결된 상기 데이터 배선보다 더 많은 수의 컨택 홀을 통해 연결된 표시 장치.
  5. 제3 항에 있어서,
    상기 비표시 영역에 있어서, 상기 데이터 배선들 각각은 적어도 하나의 컨택 홀을 통해 서로 연결되며, 상기 제2 화소열에 연결된 상기 데이터 배선은 상기 제1 화소 열에 연결된 상기 데이터 배선보다 더 큰 면적의 컨택 홀을 통해 연결된 표시 장치.
  6. 제1 항에 있어서,
    상기 제1 화소열은, 상기 표시 영역에 제공되며 열 방향으로 제1 컬러를 표시하는 제1 화소들을 포함하며, 상기 제2 화소열은 제2 컬러를 표시하는 제2 화소들 및 상기 제2 화소들과 교번적으로 배열되며 제3 컬러를 표시하는 제3 화소들을 포함하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 컬러는 녹색, 상기 제2 컬러는 적색, 및 상기 제3 컬러는 청색인 표시 장치.
  8. 제7 항에 있어서,
    상기 데이터 배선들은 상기 제1 화소열에 연결된 제1 데이터 배선 및 상기 제2 화소열에 연결된 제2 데이터 배선을 포함하고,
    상기 제1 데이터 배선은 서로 다른 층에 제공된 제1 및 제2 서브 배선들을 포함하고, 상기 제2 데이터 배선은 서로 다른 층에 제공된 제3 및 제4 서브 배선들을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 서브 배선과 상기 제2 서브 배선은 상기 제1 서브 배선과 상기 제2 서브 배선 사이에 제공된 제1 컨택 홀을 통해 서로 연결되며,
    상기 제3 서브 배선과 상기 제4 서브 배선은 상기 제3 서브 배선과 상기 제4 서브 배선 사이에 제공된 제2 컨택 홀을 통해 서로 연결 연결된 표시 장치.
  10. 제9 항에 있어서,
    상기 제2 컨택 홀의 면적은 상기 제1 컨택 홀의 면적보다 넓은 표시 장치.
  11. 제9 항에 있어서,
    상기 제2 컨택 홀의 개수는 상기 제1 컨택 홀의 개수보다 많은 표시 장치.
  12. 제9 항에 있어서,
    상기 제2 데이터 배선은 상기 제3 및 제4 서브 배선들 사이에 제공된 브릿지를 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 서브 배선과 상기 제2 서브 배선은 상기 제1 서브 배선과 상기 제2 서브 배선 사이에 제공된 제1 컨택 홀을 통해 서로 연결되며,
    상기 제3 서브 배선, 상기 브릿지, 및 상기 제4 서브 배선은 상기 제3 서브 배선과 상기 브릿지 사이에 제공된 적어도 하나의 제2 컨택 홀과 상기 브릿지와 상기 제4 서브 배선 사이에 제공된 적어도 하나의 제3 컨택 홀을 통해 서로 연결된 표시 장치.
  14. 제13 항에 있어서,
    상기 제2 컨택 홀과 상기 제3 컨택 홀은 평면 상에서 볼 때 적어도 일부가 서로 중첩하는 표시 장치.
  15. 제13 항에 있어서,
    상기 제2 컨택 홀의 면적은 상기 제3 컨택 홀의 면적과 다른 표시 장치.
  16. 제15 항에 있어서,
    상기 제3 컨택 홀의 면적은 상기 제2 컨택 홀의 면적보다 큰 표시 장치.
  17. 제13 항에 있어서,
    상기 제2 컨택 홀의 개수는 상기 제3 컨택 홀의 개수와 다른 표시 장치.
  18. 제17 항에 있어서,
    상기 제3 컨택 홀의 개수는 상기 제2 컨택 홀의 개수보다 많은 표시 장치.
  19. 제1 항에 있어서,
    상기 기판 상에 순차적으로 적층된 제1 내지 제4 절연막을 더 포함하며,
    상기 데이터 배선들은 상기 제1 화소열에 연결된 제1 데이터 배선 및 상기 제2 화소열에 연결된 제2 데이터 배선을 포함하고,
    상기 제1 데이터 배선 및 상기 제2 데이터 배선은 적어도 일부가 상기 제1 내지 제4 절연막 중 적어도 두 층에 제공되는 표시 장치.
  20. 제19 항에 있어서,
    상기 비표시 영역은 상기 표시 영역으로부터 순차적으로 배치된 팬-아웃 영역, 벤딩 영역, 및 패드 영역을 포함하는 표시 장치.
  21. 제20 항에 있어서,
    상기 팬-아웃 영역에서 상기 제1 데이터 배선은 상기 제1 및 제2 절연막 중 하나 상에 제공되고 상기 제2 데이터 배선은 상기 제1 및 제2 절연막 중 나머지 하나 상에 제공되는 표시 장치.
  22. 제20 항에 있어서,
    상기 벤딩 영역에 제공된 벤딩 절연막을 더 포함하며,
    상기 제1 내지 제3 절연막은 상기 벤딩 영역에서 개구부를 가지며, 상기 벤딩 절연막은 상기 개구부에 제공된 표시 장치.
  23. 제22 항에 있어서,
    상기 벤딩 영역에서 상기 제1 데이터 배선은 상기 벤딩 절연막 상에 제공되고 상기 제2 데이터 배선은 상기 제4 절연막에 제공되는 표시 장치.
  24. 제23 항에 있어서,
    상기 제1 내지 제3 절연막은 무기 재료를 포함하며, 상기 제4 절연막은 유기 재료를 포함하는 표시 장치.
  25. 제1 항에 있어서,
    상기 제1 화소열과 상기 제2 화소열은 각각 복수 개로 제공되며, 상기 제1 화소열들과 상기 제2 화소열들은 행 방향을 따라 교번하여 배치되는 표시 장치.
  26. 제25 항에 있어서,
    상기 데이터 배선들은 상기 제1 화소열에 연결된 제1 데이터 배선 및 상기 제2 화소열에 연결된 제2 데이터 배선을 포함하고,
    상기 제1 데이터 배선과 상기 제2 데이터 배선은 각각 복수 개로 제공되며, 상기 제1 데이터 배선들과 상기 제2 데이터 배선들은 상기 행 방향을 따라 교번하여 배치되는 표시 장치.
KR1020160148199A 2016-11-08 2016-11-08 표시 장치 KR20180051739A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160148199A KR20180051739A (ko) 2016-11-08 2016-11-08 표시 장치
US15/788,288 US10192937B2 (en) 2016-11-08 2017-10-19 Display device
CN201711090249.6A CN108074957B (zh) 2016-11-08 2017-11-08 显示装置
US16/222,335 US11322549B2 (en) 2016-11-08 2018-12-17 Display device
US17/713,549 US20220231096A1 (en) 2016-11-08 2022-04-05 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160148199A KR20180051739A (ko) 2016-11-08 2016-11-08 표시 장치

Publications (1)

Publication Number Publication Date
KR20180051739A true KR20180051739A (ko) 2018-05-17

Family

ID=62064129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160148199A KR20180051739A (ko) 2016-11-08 2016-11-08 표시 장치

Country Status (3)

Country Link
US (3) US10192937B2 (ko)
KR (1) KR20180051739A (ko)
CN (1) CN108074957B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060621A (zh) * 2019-05-31 2019-07-26 上海天马有机发光显示技术有限公司 一种显示面板及显示装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6934892B2 (ja) 2016-06-12 2021-09-15 アップル インコーポレイテッドＡｐｐｌｅ Ｉｎｃ． 制御可能な外部デバイスを管理するためのユーザインタフェース
KR102597681B1 (ko) 2016-09-19 2023-11-06 삼성디스플레이 주식회사 표시 장치
KR20180051739A (ko) * 2016-11-08 2018-05-17 삼성디스플레이 주식회사 표시 장치
KR102449218B1 (ko) * 2017-09-19 2022-09-30 삼성디스플레이 주식회사 디스플레이 장치
KR102380755B1 (ko) * 2017-10-25 2022-03-30 엘지디스플레이 주식회사 터치 디스플레이 패널 및 터치 디스플레이 장치
KR102447889B1 (ko) * 2017-12-20 2022-09-27 삼성전자주식회사 콘텐트의 표시에 기반하여 감마 블록의 동작을 제어하는 디스플레이 및 상기 디스플레이를 포함하는 전자 장치
KR102479058B1 (ko) 2018-04-17 2022-12-20 삼성디스플레이 주식회사 표시 장치
CN108878444B (zh) * 2018-06-07 2021-11-19 武汉天马微电子有限公司 显示面板及显示装置
KR102528500B1 (ko) * 2018-07-19 2023-05-04 삼성디스플레이 주식회사 표시 장치
CN110970462B (zh) 2018-09-29 2022-10-14 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109326634B (zh) * 2018-09-30 2020-11-06 云谷（固安）科技有限公司 显示面板及其制备方法、显示装置
CN109411609A (zh) * 2018-10-29 2019-03-01 广州新视界光电科技有限公司 有机光电器件及有机光电器件的制作方法
KR20200076148A (ko) * 2018-12-19 2020-06-29 엘지디스플레이 주식회사 베젤이 감소된 표시장치 및 그 제조방법
KR20200115852A (ko) * 2019-03-28 2020-10-08 삼성디스플레이 주식회사 표시 장치
KR20200115925A (ko) * 2019-03-29 2020-10-08 삼성디스플레이 주식회사 표시 장치
WO2020247283A1 (en) 2019-06-01 2020-12-10 Apple Inc. User interfaces for cycle tracking
KR20200141548A (ko) * 2019-06-10 2020-12-21 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2020255350A1 (ja) * 2019-06-20 2020-12-24 シャープ株式会社 表示装置
CN110164359B (zh) * 2019-06-28 2022-03-22 武汉天马微电子有限公司 显示面板及显示装置
CN110429088A (zh) * 2019-07-18 2019-11-08 武汉华星光电半导体显示技术有限公司 一种tft阵列基板及其显示面板
KR20210027641A (ko) * 2019-08-30 2021-03-11 삼성디스플레이 주식회사 표시패널
CN110706653A (zh) * 2019-10-21 2020-01-17 京东方科技集团股份有限公司 驱动电路、显示面板、驱动方法及显示装置
KR20210078629A (ko) * 2019-12-18 2021-06-29 삼성디스플레이 주식회사 표시장치
KR20210102558A (ko) * 2020-02-11 2021-08-20 삼성디스플레이 주식회사 표시 장치
KR20210105462A (ko) 2020-02-18 2021-08-27 삼성디스플레이 주식회사 표시 장치
KR20210109699A (ko) 2020-02-27 2021-09-07 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210126841A (ko) * 2020-04-10 2021-10-21 삼성디스플레이 주식회사 표시장치
KR20220000449A (ko) * 2020-06-25 2022-01-04 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR20220006159A (ko) * 2020-07-07 2022-01-17 삼성디스플레이 주식회사 디스플레이 장치
CN111862820A (zh) * 2020-08-24 2020-10-30 京东方科技集团股份有限公司 支撑板、显示装置和电子设备
CN112086468B (zh) * 2020-09-03 2023-08-22 武汉华星光电半导体显示技术有限公司 显示面板
KR20220060021A (ko) * 2020-11-02 2022-05-11 삼성디스플레이 주식회사 디스플레이 장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4777500B2 (ja) * 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
KR101159318B1 (ko) 2005-05-31 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치
KR101298693B1 (ko) * 2006-07-19 2013-08-21 삼성디스플레이 주식회사 액정표시패널 및 이의 제조 방법
KR101380875B1 (ko) 2007-11-05 2014-04-03 삼성디스플레이 주식회사 금속 배선 및 그 형성 방법
KR101514768B1 (ko) 2008-12-24 2015-04-24 삼성디스플레이 주식회사 팬-아웃부 및 그를 포함하는 박막 트랜지스터 표시판
KR101332495B1 (ko) * 2010-05-20 2013-11-26 엘지디스플레이 주식회사 영상처리방법 및 이를 이용한 표시장치
JP5757083B2 (ja) * 2010-12-01 2015-07-29 セイコーエプソン株式会社 薄膜トランジスタ形成用基板、半導体装置、電気装置
KR101888423B1 (ko) 2011-06-10 2018-08-17 엘지디스플레이 주식회사 평판 표시장치
KR101975263B1 (ko) * 2012-02-07 2019-05-08 삼성디스플레이 주식회사 박막트랜지스터 표시판과 이를 제조하는 방법
KR101262984B1 (ko) * 2012-03-05 2013-05-09 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
KR101984199B1 (ko) 2012-10-08 2019-05-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR20140048731A (ko) * 2012-10-16 2014-04-24 삼성디스플레이 주식회사 나노 크리스탈 디스플레이
JP6073928B2 (ja) * 2012-12-27 2017-02-01 シャープ株式会社 表示素子
WO2014103922A1 (ja) * 2012-12-27 2014-07-03 シャープ株式会社 表示素子、表示装置、及び表示素子の製造方法
WO2014112560A1 (ja) 2013-01-21 2014-07-24 シャープ株式会社 アクティブマトリクス基板、及び表示装置
KR20150038950A (ko) * 2013-10-01 2015-04-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TWI515710B (zh) * 2014-02-17 2016-01-01 友達光電股份有限公司 顯示器的驅動方法
KR102204674B1 (ko) 2014-04-03 2021-01-20 삼성디스플레이 주식회사 표시 장치
CN104142588B (zh) * 2014-07-30 2017-01-25 深圳市华星光电技术有限公司 液晶显示面板以及液晶显示器
US10209841B2 (en) * 2014-09-10 2019-02-19 Sharp Kabushiki Kaisha Position inputting device and display device with position inputting function
KR102217455B1 (ko) * 2014-11-19 2021-02-23 삼성디스플레이 주식회사 표시 장치
US9706607B2 (en) 2014-12-10 2017-07-11 Lg Display Co., Ltd. Flexible display device with multiple types of micro-coating layers
US20160183382A1 (en) 2014-12-22 2016-06-23 Synaptics Incorporated Capacitive image sensor with selectable function electrodes
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
CN105932025B (zh) 2016-05-25 2018-11-06 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
KR20180023106A (ko) * 2016-08-23 2018-03-07 삼성디스플레이 주식회사 표시 장치
KR102597681B1 (ko) * 2016-09-19 2023-11-06 삼성디스플레이 주식회사 표시 장치
KR20180051739A (ko) * 2016-11-08 2018-05-17 삼성디스플레이 주식회사 표시 장치
KR20180072303A (ko) 2016-12-21 2018-06-29 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR20180082688A (ko) * 2017-01-10 2018-07-19 삼성디스플레이 주식회사 표시 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060621A (zh) * 2019-05-31 2019-07-26 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN110060621B (zh) * 2019-05-31 2022-06-07 武汉天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
CN108074957A (zh) 2018-05-25
US11322549B2 (en) 2022-05-03
CN108074957B (zh) 2023-08-29
US10192937B2 (en) 2019-01-29
US20220231096A1 (en) 2022-07-21
US20190140029A1 (en) 2019-05-09
US20180130856A1 (en) 2018-05-10

Similar Documents

Publication Publication Date Title
CN108074957B (zh) 显示装置
US10923556B2 (en) Display device
US20210296405A1 (en) Display device
KR102650168B1 (ko) 표시 장치
US11245090B2 (en) Display device with structure for preventing organic material overflow
US10210798B2 (en) Display device having protective structure
KR20180067754A (ko) 표시 장치
CN107579094B (zh) 具有保护性结构的显示装置
KR20180044491A (ko) 표시 장치
KR20200037908A (ko) 표시 장치
KR20180129007A (ko) 표시 장치
KR20200136546A (ko) 표시장치
US20240138188A1 (en) Light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination