KR102292058B1 - 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치 - Google Patents

산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치 Download PDF

Info

Publication number
KR102292058B1
KR102292058B1 KR1020150027073A KR20150027073A KR102292058B1 KR 102292058 B1 KR102292058 B1 KR 102292058B1 KR 1020150027073 A KR1020150027073 A KR 1020150027073A KR 20150027073 A KR20150027073 A KR 20150027073A KR 102292058 B1 KR102292058 B1 KR 102292058B1
Authority
KR
South Korea
Prior art keywords
insulating layer
oxide semiconductor
semiconductor device
electrode
source
Prior art date
Application number
KR1020150027073A
Other languages
English (en)
Other versions
KR20160104772A (ko
Inventor
양신혁
김태영
박혜향
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150027073A priority Critical patent/KR102292058B1/ko
Priority to US14/817,900 priority patent/US9614020B2/en
Publication of KR20160104772A publication Critical patent/KR20160104772A/ko
Application granted granted Critical
Publication of KR102292058B1 publication Critical patent/KR102292058B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47576—Doping the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L2227/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

산화물 반도체 소자는 기판 상에 배치되는 제1 절연층 패턴 및 제2 절연층 패턴, 상기 제1 및 제2 절연층 패턴들 상에 배치되며, 상기 제1 절연층 패턴 및 상기 제2 절연층 패턴으로부터 각기 유래되는 소스 영역 및 드레인 영역과 상기 소스 및 드레인 영역 사이의 채널 영역을 포함하는 액티브층, 상기 액티브층의 소스 영역에 접촉되는 소스 전극, 그리고 상기 액티브층의 드레인 영역에 접촉되는 드레인 전극을 포함할 수 있다. 상기 소스 영역 및 상기 드레인 영역은 각기 상기 제1 절연층 패턴 및 상기 제2 절연층 패턴으로부터 불순물들이 확산되어 형성될 수 있다.

Description

산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치{OXIDE SEMICONDUCTOR DEVICE, METHOD OF FORMING AN OXIDE SEMICONDUCTOR DEVICE AND ORGANIC LIGHT EMITTING DISPLAY DEVICE HAVING AN OXIDE SEMICONDUCTOR DEVICE}
본 발명은 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 절연층 패턴들로부터 유래되는 소스 영역 및 드레인 영역을 갖는 액티브층을 포함하는 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치에 관한 것이다.
근래 들어, 고성능, 고해상도 및 대면적을 갖는 차세대 표시 장치를 구현하기 위해, 우수한 성능을 갖는 반도체 소자가 요구되고 있으며, 이에 따라 캐리어 이동도(carrier mobility)가 높은 산화물 반도체를 액티브층으로 이용하는 산화물 반도체 소자에 대한 개발이 활발히 이루어지고 있다. 일반적으로, 산화물 반도체 소자는 액티브층의 채널 영역 상에 식각 정지층이 배치되고, 상기 액티브층의 상부에 게이트 전극이 위치하는 역 스태거드 타입(inverted staggered type)으로 형성될 수 있다.
이러한 역 스태거드 타입의 산화물 반도체 소자는 상기 식각 정지층의 정렬 마진으로 인해 상기 식각 정지층의 폭을 줄이기 어려운 문제점이 있다. 또한, 소스 및 드레인 전극들이 각기 상기 식각 정지층의 양측부들과 중첩되기 때문에, 게이트 전극과 상기 소스 및 드레인 전극들의 중첩 영역에서 발생되는 기생 커패시턴스가 증가할 수 있기 때문에, 상기 액티브층의 채널 영역의 길이를 감소시키는데도 한계가 있다.
본 발명의 일 목적은 절연층들로부터 유래되는 소스 영역 및 드레인 영역을 포함하여 개선된 전기적 특성들을 갖는 산화물 반도체 소자를 제공하는 것이다.
본 발명의 다른 목적은 절연층들로부터 유래되는 소스 영역 및 드레인영역을 포함하여 개선된 전기적 특성들을 갖는 산화물 반도체 소자의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 전술한 산화물 반도체 소자를 구비하는 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 목적들이 전술한 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자는, 기판 상에 배치되는 제1 절연층 패턴 및 제2 절연층 패턴, 상기 제1 및 제2 절연층 패턴들 상에 배치되며, 상기 제1 절연층 패턴 및 상기 제2 절연층 패턴으로부터 각기 유래되는 소스 영역 및 드레인 영역과 상기 소스 및 드레인 영역 사이의 채널 영역을 포함하는 액티브층, 상기 액티브층의 소스 영역에 접촉되는 소스 전극, 그리고 상기 액티브층의 드레인 영역에 접촉되는 드레인 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 소스 영역 및 상기 드레인 영역은 각기 상기 제1 절연층 패턴 및 상기 제2 절연층 패턴으로부터 불순물들이 확산되어 형성될 수 있다. 예를 들면, 상기 불순물들은 수소 또는 불소를 포함할 수 있다. 또한, 상기 제1 및 제2 절연층 패턴들은 각기 불화 실리콘 산화물(SiOxFy), 실리콘 수산화물(Si(OH)x), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 또는 불화 실리콘 질화물(SiNxFy)을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 액티브층은 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr) 및/또는 마그네슘(Mg)을 함유하는 산화물 반도체를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 소스 및 드레인 영역들의 상기 불순물들의 함유량들에 따라 상기 채널 영역의 길이가 변화될 수 있다.
예시적인 실시예들에 있어서, 상기 산화물 반도체 소자는, 상기 액티브 영역 상에 배치되는 게이트 절연층, 상기 게이트절연층 상에 배치되는 게이트 전극, 그리고 상기 게이트 절연층 및 상기 게이트 전극 상에 배치되는 층간 절연층을 더 포함할 수 있다. 이 경우, 상기 소스 전극 및 상기 드레인전극은 각기 살기 층간 절연층 및 상기 게이트 절연층을 관통하여 상기 소스 영역 및 상기 드레인 영역에 접촉될 수 있다.
다른 예시적인 실시예들에 있어서, 상기 산화물 반도체 소자는, 상기 기판 상에 배치되는 게이트 전극 및 상기 게이트 전극 및 상기 기판 상에 배치되는 게이트 절연층을 더 포함할 수 있다. 여기서, 상기 제1 및 제2 절연층 패턴들은 상기 게이트절연층 상에 배치될 수 있다. 상기 소스 전극은 상기 제1 절연층 패턴 및 상기 소스 영역의 일부에 접촉될 수 있고, 상기 드레인 전극은 상기 제2 절연층 패턴 및 상기 드레인영역의 일부에 접촉될 수 있다. 상기 게이트 전극은 상기 소스 전극 및 상기 드레인 전극과 실질적으로 중첩되지 않을 수 있다. 또한, 상기 산화물 반도체 소자는 상기 액티브층 상에 배치되는 식각 정지층을 더 포함할 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자의 제조 방법에 있어서, 기판 상에 제1 절연층 패턴 및 제2 절연층 패턴을 형성한 후, 상기 기판, 상기 제1 절연층 패턴 및 상기 제2 절연층 패턴 상에 액티브층을 형성할 수 있다. 상기 액티브층에 상기 제1 및 제2 절연층 패턴들로부터 각기 유래되는 소스 영역 및 드레인 영역을 형성할 수 있다. 상기 액티브층 상에 게이트 절연층을 형성한 다음, 상기 게이트 절연층 상에 게이트 전극을 형성할 수 있다. 상기 게이트 절연층 및 상기 게이트 전극 상에 층간 절연층을 형성한 후, 상기 게이트 절연막 및 상기 층간 절연층을 관통하여 상기 소스 영역 및 상기 드레인 영역에 각기 접촉되는 소스 전극 및 드레인 전극을 형성할 수 있다.
예시적인 실시예들에 따른 상기 소스 및 드레인영역들을 형성하는 과정에 있어서, 상기 제1 및 제2 절연층 패턴들로부터 상기 액티브층 내로 불순물들을 확산시키는 열처리 공정이 수행될 수 있다. 예를 들면, 상기 열처리 공정은 어닐링 공정을 포함할 수 있다.
예시적인 실시예들에 따른 상기 제1 및 제2 절연층 패턴들을 형성하는 과정에 있어서, 상기 기판 상에 절연층을 형성한 후, 상기 절연층 상에 마스크를 형성할 수 있다. 상기 마스크에 의해 노출되는 상기 절연층에 상기 불순물들을 주입할 수 있다. 상기 마스크를 이용하여 상기 절연층을 패터닝하여 상기 제1 및 제2 절연층 패턴들을 형성할 수 있다.
다른 예시적인 실시예들에 따른 상기 제1 및 제2 절연층 패턴들을 형성하는 과정에 있어서, 상기 기판 상에 상기 불순물들을 포함하는 절연층을 형성한 다음, 상기 절연층 상에 마스크를 형성할 수 있다. 상기 마스크를 이용하여 상기 절연층을 패터닝하여 상기 제1 및 제2 절연층 패턴들을 형성할 수 있다.
상술한 본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는, 기판, 상기 기판 상에 배치되며, 제1 절연층 패턴, 제2 절연층 패턴, 상기 제1 절연층 패턴으로부터 유래되는 소스 영역, 상기 제2 절연층 패턴으로부터 유래되는 드레인 영역 및 채널 영역을 포함하는 액티브층, 상기 액티브층의 소스 영역에 접촉되는 소스 전극, 그리고 상기 액티브층의 드레인 영역에 접촉되는 드레인 전극을 구비하는 산화물 반도체 소자, 상기 드레인 전극에 전기적으로 연결되는 제1 전극, 상기 제1 전극 상에 배치되는 발광층, 그리고 상기 발광층 상에 배치되는 제2 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 산화물 반도체 소자는, 상기 액티브 영역 상에 배치되는 게이트 절연층, 상기 게이트절연층 상에 배치되는 게이트 전극, 그리고 상기 게이트 절연층 및 상기 게이트 전극 상에 배치되는 층간 절연층을 더 포함할 수 있다. 상기 소스 전극 및 상기 드레인 전극은 각기 살기 층간 절연층 및 상기 게이트 절연층을 관통하여 상기 소스 영역 및 상기 드레인 영역에 접촉될 수 있다.
다른 예시적인 실시예들에 있어서, 상기 산화물 반도체 소자는, 상기 기판 상에 배치되는 게이트 전극 및 상기 게이트 전극 및 상기 기판 상에 배치되는 게이트 절연층을 더 포함할 수 있다. 상기 제1 및 제2 절연층 패턴들은 상기 게이트 절연층 상에 배치될 수 있다. 상기 소스 전극은 상기 제1 절연층 패턴 및 상기 소스 영역의 일부에 접촉될 수 있으며, 상기 드레인 전극은 상기 제2 절연층 패턴 및 상기 드레인 영역의 일부에 접촉될 수 있다.
본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자는 콘택 저항의 감소, 기생 커패시턴스의 감소, 채널 영역의 길이의 감소, 캐리어 이동도의 증가, 구동 전류의 증가 등과 같은 다양한 향상된 전기적은 특성들을 가질 수 있다. 이와 같은 산화물 반도체 소자를 포함하는 유기 발광 표시 장치는 감소된 치수를 가질 수 있을 뿐만 아니라 향상된 영상의 품질 및 표시 속도를 확보할 수 있으므로, 대형 유기 발광 표시 장치, 고해상도 유기 발광 표시 장치 등을 유리하게 구현할 수 있다.
본 발명의 효과가 상술한 바에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자를 나타내는 단면도이다.
도 2 내지 도 7은 본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 8은 본 발명의 다른 예시적인 실시예들에 따른 산화물 반도체 소자를 나타내는 단면도이다.
도 9 내지 도 13은 본 발명의 다른 예시적인 실시예들에 따른 산화물 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 14는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치를 보다 상세하게 설명한다.
도 1은 본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자를 나타내는 단면도이다.
도 1을 참조하면, 산화물 반도체 소자(100)는 기판(110) 상에 제공되며, 제1 절연층 패턴(115), 제2 절연층 패턴(118), 액티브층(120), 게이트 절연층(125), 게이트 전극(130), 층간 절연층(135), 소스 전극(140) 및 드레인 전극(145)을 포함할 수 있다.
기판(110)은 유리 기판, 석영 기판 등의 경질의 투명 절연 기판 등을 포함할 수 있다. 선택적으로는, 기판(110)은 폴리이미드와 같은 연질의 투명 절연 수지로 이루어질 수 있다.
제1 및 제2 절연층 패턴들(115, 118)은 소정의 간격을 개재하여 기판(110) 상에 위치할 수 있고, 액티브층(120)은 제1 및 제2 절연층 패턴들(115, 118)과 기판(110) 상에 배치될 수 있다. 액티브층(120)은 제1 및 제2 절연층 패턴들(115, 118)의 일부들을 노출시킬 수 있다.
예시적인 실시예들에 있어서, 제1 및 제2 절연층 패턴들(115, 118)은 각기 불순물들을 포함할 수 있다. 제1 및 제2 절연층 패턴들(115, 118)에 함유될 수 있는 불순물들의 예들은 수소(H) 또는 불소(F)를 포함할 수 있다. 예를 들면, 제1 및 제2 절연층 패턴들(115, 118)은 각기 불화 실리콘 산화물(SiOxFy), 불화 실리콘 질화물(SiNxFy), 실리콘 수산화물(Si(OH)x), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 등을 포함할 수 있다.
도 1에 예시한 바와 같이, 제1 절연층 패턴(115) 및 제2 절연층 패턴(118)은 각기 액티브층(120)의 소스 영역(122) 및 액티브층(120)의 드레인 영역(126)과 적어도 부분적으로 중첩될 수 있다. 즉, 제1 및 제2 절연층 패턴들(115, 118) 상에 소스 및 드레인 영역들(122, 126)이 각기 위치할 수 있다. 예시적인 실시예들에 따르면, 액티브층(120)의 소스 및 드레인 영역들(122, 126)은 이온 주입 공정을 수행하지 않고 제1 및 제2 절연층 패턴들(115, 118)을 열처리하여 형성될 수 있다. 다시 말하면, 열처리 공정 동안 제1 및 제2 절연층 패턴들(115, 118)에 포함된 불순물들이 액티브층(120)으로 확산되어 소스 및 드레인 영역들(122, 126)이 형성될 수 있다. 여기서, 제1 및 제2 절연층 패턴들(115, 118) 사이의 거리는 액티브층(120)의 채널 영역(124)의 길이와 실질적으로 동일할 수 있다. 이에 따라, 이온 주입 과정에서 발생된 수 있는 산화물 반도체 소자(100)의 액티브층(120)을 포함하는 상부 구조물의 손상 없이 소스 및 드레인 영역들(122, 126)을 형성할 수 있다.
예시적인 실시예들에 따르면, 액티브층(120)은 전술한 바와 같이 제1및 제2 절연층 패턴들(115, 118)로부터 유래되는 불순물들을 함유하는 소스 및 드레인 영역들(122, 126)을 포함할 수 있다. 예를 들면, 액티브층(120)은 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr) 및 마그네슘(Mg) 중에서 적어도 하나를 함유하는 산화물 반도체를 포함할 수 있다. 또한, 소스 및 드레인 영역들(122, 126)은 수소 이온들 또는 불소 이온들을 불순물들로 포함하는 N+ 층에 해당될 수 있다. 이 경우, 수소 이온들은 준위 도너(shallow donor)들로서 작용할 수 있으므로, 소스 및 드레인 영역들(122, 126) 내의 캐리어 농도를 향상시킬 수 있다. 한편, 불소 이온들은 액티브층(120) 내에 존재하는 산소를 환원시킬 수 있으므로, 소스 및 드레인 영역들(122, 126) 내에 자유 전자(free electron)들을 생성할 수 있다. 이에 따라, 소스 영역(122) 및 드레인 영역(126)의 산소 농도들이 채널 영역(124)의 산소 농도 보다 실질적으로 낮을 수 있다. 달리 말하면, 소스 및 드레인 영역들(122, 126)의 산소 함유량들이 채널 영역(124)의 산소 함유량보다 실질적으로 작을 수 있으므로, 소스 및 드레인 영역들(122, 126)의 산소 결함 농도들은 채널 영역(124)의 산소 결함 농도보다 실질적으로 높을 수 있다. 이와 같은 산소 결함 농도는 자유 전자를 발생시킬 수 있기 때문에 실질적으로 캐리어 농도를 증가시킬 수 있다. 따라서, 소스 영역(122) 및 드레인 영역(126)은 각기 채널 영역(124) 보다 높은 캐리어 농도를 가질 수 있으므로, 소스 영역(122) 및 드레인 영역(126)은 각기 채널 영역(124) 보다 낮은 저항을 가질 수 있다. 이에 따라, 소스 전극(140)과 소스 영역(122) 및 드레인 전극(145)과 드레인 영역(126) 사이의 콘택 저항들이 실질적으로 감소될 수 있으므로, 산화물 반도체 소자(100)의 전기적 특성들이 개선될 수 있다.
예시적인 실시예들에 있어서, 액티브층(120)의 소스 및 드레인 영역들(122, 126)의 불순물 함유량들에 따라 액티브층(120)의 채널 영역(124)의 길이가 변화될 수 있다. 예를 들면, 소스 및 드레인 영역들(122, 126)의 불순물 함유량들이 증가할 경우, 채널 영역(124)의 길이가 감소될 수 있으며, 이에 따라, 산화물 반도체 소자(100)의 전체적인 사이즈도 감소될 수 있다. 액티브층(120)의 채널 영역(124)의 길이가 짧아질수록, 기생 커패시턴스가 감소될 수 있으며, 이와 같이 감소된 기생 커패시턴스에 의해 RC 지연을 실질적으로 줄일 수 있다.
산화물 반도체 소자(100)의 액티브층(120)의 저항은 일반적으로 채널 영역(124)의 저항으로부터 소스 영역(122)과 소스 전극(140)이 접촉되는 영역의 저항 및 드레인 영역(122)과 드레인 전극(140)이 접촉되는 영역의 저항의 합을 감산하여 얻어질 수 있다. 예시적인 실시예들에 따른 산화물 반도체 소자(100)에 있어서, 소스 영역(122) 과 소스 전극(140) 사이의 콘택 저항 및 드레인영역(126)과 드레인 전극(145) 사이의 콘택 저항이 감소될 수 있으므로, 액티브층(120)의 저항이 전체적으로 감소될 수 있으며, 이에 따라 산화물 반도체 소자(100)의 캐리어 이동도의 증가, 구동 전류의 증가 등과 같이 전기적인 특성들을 향상시킬 수 있다.
종래의 산화물 반도체 소자는 통상적으로 액티브층 상에 게이트 전극이 위치하며, 이러한 액티브층을 보호하기 위하여 식각 정지층(etch stop layer)을 구비하는 역 스태거드 타입(inverted staggered type)을 가진다. 그러나, 상기 식각 정지층에 의해 상기 게이트 전극과 소스 및 드레인 전극들 사이의 중첩 면적들이 증가되기 때문에, 기생 커패시턴스가 증가하게 되고, 이에 따라 상기 액티브층의 채널 영역의 길이를 감소시키기 어려우며 상기 산화물 반도체 소자의 사이즈를 축소시키기 어렵게 된다. 또한, 상기 액티브층과 상기 소스 및 드레인 전극들 사이의 일함수 차이로 인하여 상기 액티브층과 상기 소스 및 드레인 전극들 사이의 콘택 저항들을 제어하기 어렵기 때문에, 상기 산화물 반도체 소자의 전기적 특성들을 개선하는 데에도 한계가 있다. 더욱이, 상기 산화물 반도체 소자를 포함하는 유기 발광 표시 장치가 대형화되고 고해상도화될 경우, RC 지연으로 인하여 금속 배선의 단부에서 신호가 지연되고 전압이 강하되기 때문에, 유기 발광 표시 장치의 표시 품질이 저하되고 소비 전력이 증가될 수 있다. 전술한 문제점들을 고려하여, 산화물 반도체 소자를 BCE(back channel etch) 구조를 갖는 역 스태거드 타입으로 형성하는 시도가 있었으나, 상기 산화물 반도체 소자를 제조하는 동안 액티브층의 백 채널 영역이 손상되어 산화물 반도체 소자의 특성들이 저하되는 문제점이 있었다.
본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자(100)에 있어서, 제1 및 제2 절연층 패턴들(115, 118)로부터 유래되는 불순물들을 함유하는 소스 및 드레인 영역들(122, 126)을 구현하여, 소스 영역(122)과 소스 전극(140) 및 드레인 영역(126)과 드레인 전극(145) 사이의 콘택 저항들을 감소시킬 수 있다. 따라서, 액티브층(120)의 저항이 전체적으로 감소될 수 있으므로, 산화물 반도체 소자(100)가 상대적으로 높은 캐리어 이동도와 증가된 구동 전류를 확보할 수 있다. 또한, 산화물 반도체 소자(100)가 스태거드 타입을 가질 수 있기 때문에, 식각 정지층을 위한 공정 마진을 고려할 필요가 없으며, 이에 따라 액티브층(120)의 채널 영역(124)의 길이를 감소시킬 수 있을 뿐만 아니라 기생 커패시턴스와 산화물 반도체 소자(100) 자체의 사이즈로 감소시킬 수 있기 때문에, RC 지연을 최소화시킬 수 있다. 이러한 산화물 반도체 소자(100)는 대형의 사이즈 및 고해상도를 요구하는 유기 발광 표시 장치에 유리하게 적용될 수 있다.
다시 도 1을 참조하면, 게이트 절연층(125)은 액티브층(120)과 제1 및 제2 절연층 패턴들(115, 118)을 커버하면서 기판(110) 상에 배치될 수 있다. 예를 들면, 게이트 절연층(125)은 실리콘 화합물 또는 금속 산화물로 구성될 수 있다.
게이트 전극(130)은 아래에 액티브층(120)이 위치하는 게이트 절연층(125)의 일부 상에 배치될 수 있다. 게이트 전극(130)은 액티브층(120)의 채널 영역(124) 상부에 위치할 수 있다. 예를 들면, 게이트 전극(130)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 이루어질 수 있다.
층간 절연층(135)은 게이트 전극(130)을 덮으며 게이트 절연층(125) 상에 배치될 수 있다. 층간 절연층(135)은 실질적으로 평탄한 상면을 가질 수 있으며, 무기 물질 또는 유기 물질로 이루어질 수 있다.
소스 전극(140) 및 드레인 전극(145)은 각기 게이트 절연층(125) 및 층간 절연층(135)을 관통하여 소스 영역(122) 및 드레인 영역(126)에 접촉될 수 있다. 전술한 바와 같이, 예시적인 실시예들에 따른 산화물 반도체 소자(100)는 액티브층(120) 상에 추가적인 식각 정지층이 제공되지 않는 스태거드 타입을 가질 수 있기 때문에, 상기 식각 정지층을 위한 정렬 마진을 고려하지 않을 수 있다. 또한, 소스 및 드레인영역들(122, 126)이 이온 주입 공정 없이 제1 및 제2 절연층 패턴들(115, 118)로부터 형성될 수 있으므로, 상기 이온 주입 공정 동안 발생될 수 있는 구성 요소들의 손상을 방지할 수 있다.
도 2 내지 도 7은 본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 경질의 투명 절연 기판 또는 연질의 투명 절연 기판을 포함하는 기판(210) 상에 절연층(213)을 형성할 수 있다. 예를 들면, 절연층(213)은 실리콘 화합물을 사용하여 형성될 수 있다.
절연층(213) 상에 불순물 주입 마스크로 기능하는 마스크(217)를 형성한 후, 불순물 주입 공정을 수행하여 절연층(213) 내에 수소(H) 또는 불소(F)와 같은 불순물들을 주입할 수 있다.
도 3을 참조하면, 마스크(217)를 이용하여 절연층(213)을 식각함으로써, 기판(213) 상에 제1 절연층 패턴(215) 및 제2 절연층 패턴(218)을 형성할 수 있다. 예시적인 실시예들에 있어서, 제1 및 제2 절연층 패턴들(215, 218)은 각기 불화 실리콘 산화물(SiOxFy), 불화 실리콘 질화물(SiNxFy), 실리콘 수산화물(Si(OH)x), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 등을 포함할 수 있다. 제1 절연층 패턴(215)과 제2 절연층 패턴(218)은 기판(210) 상에서 소정의 거리로 이격될 수 있다. 제1 및 제2 절연층 패턴들(215, 218)을 형성한 후, 마스크(217)를 제거할 수 있다.
제1 및 제2 절연층 패턴들(215, 218)과 기판(210) 상에 액티브층(220)을 형성할 수 있다. 액티브층(220)은 제1` 및 제2 절연층 패턴들(215, 218)의 일부들을 노출시키면서 기판(210) 상에 형성될 수 있다. 예를 들면, 액티브층(220)은 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄, 지르코늄, 마그네슘 등을 함유하는 산화물 반도체를 사용하여 형성될 수 있다.
제1 및 제2 절연층 패턴들(215, 218)과 액티브층(220)에 대하여 열처리 공정을 수행하여, 제1 및 제2 절연층 패턴들(215, 218)에 함유된 불순물들을 확산시킴으로써, 액티브층(220)의 소스 영역(222)과 드레인 영역(226)을 형성할 수 있다. 예를 들면, 상기 열처리 공정은 급속 어닐링(rapid thermal annealing) 공정, 플래시 램프 어닐링(flash lamp annealing) 공정, 레이저 어닐링(laser annealing) 공정 등을 포함할 수 있다. 상기한 열처리 공정에 의해 소스 및 드레인 영역들(222, 226)이 수소 이온들 또는 불소 이온들을 함유할 수 있으며, 이에 따라 소스 및 드레인 영역들(222, 226)은 각기 채널 영역(224) 보다 높은 캐리어 농도를 가질 수 있다. 제1 및 제2 절연층 패턴들(215, 218)에 포함된 불순물들을 확산시켜 소스 및 드레인 영역들(222, 226)을 형성할 수 있기 때문에, 종래의 이온 주입 공정에서 발생될 수 있는 게이트 절연층(225) 및/또는 액티브층(220)의 손상을 방지할 수 있다. 다른 예시적인 실시예들에 있어서, 제1 및 제2 절연층 패턴들(215, 218)을 형성하기 위한 불순물 주입 공정 없이, 불순물들을 자체적으로 함유하는 절연층(213)을 패터닝하여 제1 및 제2 절연층 패턴들(215, 218)을 형성할 수도 있다. 이 경우, 상기 산화물 반도체 소자의 제조 공정들을 보다 단순화시킬 수 있다. 또 다른 예시적인 실시예들에 있어서, 상기 열처리 공정 동안에 제1 및 제2 절연층 패턴들(215, 218)에 함유된 불순물들이 액티브층(220)을 통과하여 게이트 절연층(225)(도 4 참조)의 일부까지 확산될 수 있다. 이에 따라, 게이트 절연층(225) 내에서 발생될 수 있는 결함(예를 들면, 산소 공동(oxygen vacancy))을 큐어링할 수 있다. 이 경우, 상기 산화물 반도체 소자가 보다 향상된 전기적인 특성들을 확보할 수 있다.
도 4를 참조하면, 기판(210) 상에 액티브층(220)과 제1 및 제2 절연층 패턴들(215, 218)을 커버하는 게이트 절연층(225)을 형성할 수 있다. 게이트 절연층(225)은 액티브층(220)과 제1 및 제2 절연층 패턴들(215, 218)을 완전히 덮을 수 있는 상대적으로 충분한 두께로 형성될 수 있다. 예를 들면, 게이트 절연층(225)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
도 5를 참조하면, 게이트 절연층(225) 상에 게이트 전극(230)을 형성할 수 있다. 게이트 전극(230)은 액티브층(220)의 채널 영역(224) 상부에 위치할 수 있다. 예를 들면, 게이트 전극(230)은 금속, 합금, 금속 질화물, 도전성 금속 산화물 등을 사용하여 형성될 수 있다.
도 6을 참조하면, 게이트 절연층(225) 상에 게이트 전극(230)을 커버하는 층간 절연층(235)을 형성할 수 있다. 층간 절연층(235)은 게이트 전극(230)을을 충분히 덮으면서 실질적으로 평탄한 상면을 가질 수 있다. 예를 들면, 층간 절연층(235)은 무기 물질 또는 유기 물질을 사용하여 수득될 수 있다.
도 7을 참조하면, 층간 절연층(235)과 게이트 절연층(225)을 부분적으로 제거하여 소스 영역(222) 및 드레인 영역(226)을 노출시키는 콘택 홀들을 형성한 다음, 상기 콘택 홀들을 채우는 소스 전극(240) 및 드레인 전극(245)을 형성할 수 있다. 예시적인 실시예들에 따른 상기 산화물 반도체 소자의 제조 방법에 있어서, 상기 산화물 반도체 소자를 스태거드 타입으로 형성하고, 수소 또는 불소와 같은 불순물들을 함유하는 제1 및 제2 절연층 패턴들(215, 218)을 이용하는 열처리 공정을 통해 스태거드 타입을 갖는 산화물 반도체 소자를 형성하기 때문에, 산화물 반도체 소자의 공정 효율을 향상시킬 수 있고, 제조 원가를 절감할 수 있으며, 상기 산화물 반도체 소자의 전기적인 특성을 개선시킬 수 있다.
도 8은 본 발명의 다른 예시적인 실시예들에 따른 산화물 반도체 소자를 나타내는 단면도이다.
도 8을 참조하면, 산화물 반도체 소자(300)는 기판(310) 상에 제공되는 게이트 전극(315), 게이트 절연층(320), 제1 절연층 패턴(325), 제2 절연층 패턴(328), 액티브층(330), 식각 정지층(335), 소스 전극(340), 드레인 전극(345) 및 층간 절연층(350)을 포함할 수 있다.
기판(310)은 경질 또는 연질의 투명 절연 기판을 포함할 수 있다. 도시되지는 않았으나, 기판(310) 상에는 버퍼층이 배치될 수 있다. 이러한 버퍼층은 기판(310)으로부터 상부 구조물들로 불순물들이 유입되는 것을 방지할 수 있다.
게이트 전극(315)은 기판(310) 상에 위치할 수 있으며, 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다. 게이트 절연층(320)은 게이트 전극(315)을 덮으며 기판(310) 상에 배치될 수 있다. 예를 들면, 게이트 절연층(315)은 실리콘 화합물, 금속 산화물 등으로 이루어질 수 있다.
제1 및 제2 절연층 패턴들(325, 328)은 게이트 절연층(320) 상에 위치할 수 있다. 예시적인 실시예들에 있어서, 제1 및 제2 절연층 패턴들(325, 328)은 각기 수소 또는 불소와 불순물들을 함유할 수 있다. 제1 및 제2 절연층 패턴들(325, 328)이 수소 이온들을 포함하는 경우, 수소 이온들이 액티브층(330) 내로 유입되어 캐리어 농도를 증가시킴으로써 소스 영역(332) 및 드레인 영역(336)이 형성될 수 있다. 제1 및 제2 절연층 패턴들(325, 328)이 불소 이온들을 포함하는 경우, 불소 이온들이 액티브층(330) 내로 확산되고 액티브층(330) 내의 산소를 환원시켜 캐리어 농도를 증가시킴으로써 소스 영역(332) 및 드레인 영역(336)이 형성될 수 있다. 예를 들면, 제1 및 제2 절연층 패턴들(325, 328)은 각기 불화 실리콘 산화물, 불화 실리콘 질화물, 실리콘 수산화물, 실리콘 질화물, 실리콘 산질화물, 불화 실리콘 질화물 등을 포함할 수 있다.
도 8에 예시한 바와 같이, 액티브층(330)은 제1 및 제2 절연층 패턴들(325, 328)과 게이트 절연층(320) 상에 배치될 수 있다. 액티브층(330)은 소스 영역(332), 채널 영역(334) 및 드레인 영역(336)을 포함할 수 있다. 여기서, 소스 및 드레인 영역들(332, 336)은 각기 열처리 공정을 통해 제1 및 제2 절연층 패턴들(325, 328)로부터 형성될 수 있다. 예를 들면, 액티브층(330)은 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄, 지르코늄 및 마그네슘 등을 함유하는 산화물 반도체로 이루어질 수 있다.
상술한 바와 같이, 제1 및 제2 절연층 패턴들(325, 328)로부터 불순물들이 액티브층(330) 내로 유입되어 소스 및 드레인 영역들(332, 336)을 형성할 수 있다. 이 경우, 상기 불순물들의 농도가 증가할수록 액티브층(330)의 채널 영역(334)의 길이가 감소될 수 있으므로, 기생 커패시턴스를 실질적으로 감소시킬 수 있고, RC 지연을 개선할 수 있다.
다시 도 8을 참조하면, 식각 정지층(335)이 액티브층(330)의 채널 영역(334) 상에 배치될 수 있다. 식각 정지층(335)은 소스 전극(340) 및 드레인 전극(345)을 형성하기 위한 공정 동안에 액티브층(330)의 채널 영역(334)이 손상되는 것을 방지할 수 있다. 예를 들면, 식각 정지층(335)은 실리콘 화합물을 포함할 수 있다.
예시적인 실시예들에 있어서, 소스 전극(340)은 소스 영역(332) 및 제1 절연층 패턴(325)에 접촉되며 게이트 절연층(320) 상에 배치될 수 있다. 드레인 전극(345)은 드레인 영역(336) 및 제2 절연층 패턴(328)에 접촉되며 게이트 절연층(320) 상에 위치할 수 있다. 예를 들면, 소스 전극(340)은 소스 영역(332)의 일부와 제1 절연층 패턴(325)의 일부를 덮을 수 있으며, 드레인 전극(345)은 드레인 영역(336)의 일부와 제2 절연층 패턴(328)의 일부를 커버할 수 있다. 예를 들면, 소스 전극(340) 및 드레인 전극(345)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
예시적인 실시예들에 따르면, 게이트 전극(315)의 일측 단부로부터 상부로 연장되는 라인 상에 소스 전극(340)의 일측 단부가 위치할 수 있고, 게이트 전극(315)의 타측 단부로부터 상부로 연장되는 라인 상에 드레인 전극(345)의 일측 단부가 위치할 수 있다. 즉, 게이트 전극(315)이 소스 및 드레인 전극들(340, 345)과 실질적으로 중첩되지 않을 수 있으므로, 액티브층(330) 상에 식각 정지층(335)이 배치되는 경우에도, 게이트 전극(315)과 소스 및 드레인 전극들(340, 345) 사이에서 발생될 수 있는 기생 커패시턴스를 크게 감소시킬 수 있다. 더욱이, 제1 및 제2 절연층 패턴들(325, 328)이 게이트 전극(315)과 소스 및 드레인 전극들(340, 345) 사이에 개재될 수 있으므로, 게이트 전극(315)과 소스 및 드레인 전극들(340, 345) 사이에 발생될 수 있는 기생 커패시턴스를 더욱 감소시키거나 방지할 수 있다. 또한, RC 지연을 보다 효과적으로 감소시키기 위하여 소스 및 드레인 전극들(340, 345)의 두께를 증가시키더라도, 산화물 반도체 소자(300)의 전기적인 특성들에 실질적으로 영향을 미치지 않을 수 있다.
층간 절연층(350)은 소스 전극(340), 액티브층(330), 식각 정지층(355) 및 드레인 전극(345) 상에 배치될 수 있다. 층간 절연층(350)은 실질적으로 평탄한 상면을 가질 수 있다. 예를 들면, 층간 절연층(350)은 무기 물질 또는 유기 물질을 포함할 수 있다.
도 9 내지 도 13은 본 발명의 다른 예시적인 실시예들에 따른 산화물 반도체 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 9를 참조하면, 투명 절연 기판을 포함하는 기판(410) 상에 게이트 전극(415)을 형성한 다음, 게이트 전극(415)을 덮으면서 기판(410) 상에 게이트 절연층(420)을 형성할 수 있다. 게이트 절연층(420)은 게이트 전극(415)을 충분히 커버할 수 있는 두께로 형성될 수 있다.
도 10을 참조하면, 게이트 절연층(420) 상에 절연층(423)을 형성한 후, 절연층(423) 상에 절연층(423)을 부분적으로 노출된 마스크(427)를 형성할 수 있다. 마스크(427)에 의해 노출되는 절연층(423)의 부분들에 수소 또는 불소와 같은 불순물들을 도핑한 다음, 마스크(427)를 이용하여 절연층(423)을 패터닝함으로써, 게이트 절연층(420) 상에 제1 절연층 패턴(425)과 제2 절연층 패턴(428)을 형성할 수 있다. 제1 및 제2 절연층 패턴들(425, 428)은 게이트 절연층(420) 상에서 소정의 거리로 이격되게 형성될 수 있다. 예를 들면, 제1 및 제2 절연층 패턴들(425, 428)은 각기 불화 실리콘 산화물, 실리콘 수산화물, 실리콘 산질화물, 불화 실리콘 질화물 등으로 이루어질 수 있다. 다른 예시적인 실시예들에 따르면, 수소 또는 불소를 함유하는 불순물들을 포함하는 절연층(423)을 형성한 후, 이러한 절연층(423)을 패터닝하여 제1 및 제2 절연층 패턴들(425, 428)을 수득할 수도 있다. 이 경우, 상기 산화물 반도체 소자의 제조 공정이 보다 간략화될 수 있다.
도 11을 참조하면, 제1 및 제2 절연층 패턴들(425, 428)과 게이트 절연층(420) 상에 액티브층(430)을 형성할 수 있다. 액티브층(430)은 제1 및 제2 절연층 패턴들(425, 428)의 측부들을 노출시키면서, 제1 및 제2 절연층 패턴들(425, 428) 사이의 게이트 절연층(420)상에 형성될 수 있다.예를 들면, 액티브층(430)은 인듐, 아연, 갈륨, 주석, 티타늄, 알루미늄, 하프늄, 지르코늄, 마그네슘 등을 함유하는 산화물 반도체를 사용하여 형성될 수 있다.
액티브층(430)과 제1 및 제2 절연층 패턴들(425, 428)에 대해 열처리 공정을 수행하여, 제1 및 제2 절연층 패턴들(425, 428) 내의 불순물들을 액티브층(430)의 내로 유입시킬 수 있다. 이에 따라, 액티브층(430)에 소스 영역(432) 및 드레인 영역(436)을 형성할 수 있다. 즉, 제1 및 제2 절연층 패턴들(425, 428)로부터 수소 또는 불소가 확산되어 소스 및 드레인 영역들(432, 436)이 형성될 수 있으며, 이에 따라 액티브층(430)에 채널 영역(434)이 정의될 수 있다.
도 12를 참조하면, 액티브층(430)의 채널 영역(434) 상에 식각 정지층(435)을 형성할 수 있다. 예를 들면, 식각 정지층(435)은 실리콘 산화물이나 실리콘 질화물과 같은 실리콘 화합물을 사용하여 형성될 수 있다.식각 정지층(435)은 후속하는 공정들 동안 채널 영역(434)을 보호할 수 있다.
도 13을 참조하면, 소스 영역(432)에 접촉되는 소스 전극(440) 및 드레인 영역(436)에 접촉되는 드레인 전극(445)을 형성할 수 있다. 예시적인 실시예들에 있어서, 게이트 절연층(420), 제1 절연층 패턴(425), 액티브층(430), 식각 정지층(435) 및 제2 절연층 패턴(428) 상에 도전층(도시되지 않음)을 형성한 후, 상기 도전층을 패터닝하여 소스 전극(440) 및 드레인 전극(445)을 형성할 수 있다. 소스 전극(440)은 제1 절연층 패턴(425)의 노출된 부분 및 소스 영역(432)의 일부를 커버할 수 있으며, 드레인 전극(445)은 제2 절연층 패턴(428)의 노출된 부분 및 드레인 영역(436)의 일부를 커버할 수 있다.
도 13에 예시한 산화물 반도체 소자에 있어서, 게이트 전극(415)의 일측 단부로부터 상부로 연장되는 라인 상에 소스 전극(440)의 일측 단부가 위치할 수 있으며, 게이트 전극(415)의 타측 단부로부터 상부로 연장되는 라인 상에 드레인 전극(445)의 일측 단부가 위치할 수 있다. 다시 말하면, 게이트 전극(415)은 소스 및 드레인 전극들(440, 445)과 실질적으로 중첩되지 않을 수 있다. 이에 따라, 액티브층(430) 상에 식각 정지층(435)이 제공되는 경우에도, 게이트 전극(415)과 소스 및 드레인 전극들(440, 445) 사이에서 발생될 수 있는 기생 커패시턴스를 크게 감소시키거나 방지할 수 있다.
식각 정지층(435), 소스 전극(440) 및 드레인 전극(445) 상에는 층간 절연층(450)이 형성될 수 있다. 예를 들면, 층간 절연층(450)은 유기 물질이나 무기 물질을 사용하여 형성될 수 있다.
도 14는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 설명하기 위한 단면도이다. 도 14에 예시한 유기 발광 표시 장치는 도 1을 참조하여 설명한 산화물 반도체 소자와 실질적으로 동일하거나 유사한 구성을 갖는 산화물 반도체 소자를 포함하지만, 도 8을 참조하여 설명한 산화물 반도체 소자도 도 14에 도시한 유기 발광 표시 장치에 적용 가능함을 이해할 수 있을 것이다.
도 14를 참조하면, 유기 발광 표시 장치(500)는 기판(510), 산화물 반도체소자, 상부 절연층(550), 제1 전극(555), 화소 정의막(560), 발광층(565), 제2 전극(570) 등을 포함할 수 있다. 여기서, 상기 산화물반도체 소자는 제1 절연층 패턴(515), 제2 절연층 패턴(518), 액티브층(520), 게이트 절연층(525), 게이트 전극(530), 층간 절연층(535), 소스 전극(540) 및 드레인 전극(545)을 포함할 수 있다. 이러한 산화물 반도체 소자의 구성 요소들은 도 1을 참조하여 산화물 반도체 소자(100)의 구성 요소들과 실질적으로 동일하거나 유사하다.
상부 절연층(550)은 소스 전극(540) 및 드레인 전극(545)을 충분히 덮으면서 층간 절연층(535) 상에 배치될 수 있다. 상부 절연층(550)은 후속하는 공정들 동안 기판(510) 상에 제공되는 상기 산화물 반도체 소자를 보호할 수 있다. 예를 들면, 상부 절연층(550)은 유기 물질 또는 무기 물질로 구성될 수 있다.
제1 전극(555)은 상부 절연층(550) 상에 배치될 수 있으며, 상부 절연층(550)을 관통하여 드레인 전극(545)에 접속될 수 있다. 제1 전극(555)은 유기 발광 표시 장치(500)의 발광 방식에 따라 반사성을 갖는 물질 또는 투과성을 갖는 물질로 이루어질 수 있다.
화소 정의막(560)은 제1 전극(555)을 커버하면서 상부 절연층(550) 상에 배치될 수 있다. 화소 정의막(560)은 유기 발광 표시 장치(500)의 발광 영역을 정의하는 개구를 포함할 수 있다. 이러한 화소 정의막(560)의 개구를 통해 제1 전극(550)의 일부가 노출될 수 있다. 예를 들면, 화소 정의막(560)은 유기 물질 또는 무기 물질을 포함할 수 있다.
발광층(565)은 노출된 제1 전극(555) 상에 배치될 수 있다. 발광층(565)은 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구조를 가질 수 있다. 발광층들(565)의 유기 발광층들은 유기 발광 표시 장치(500)의 화소들의 종류에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 상기 유기 발광층은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들이 적층되어 전체적으로 백색광을 방출할 수도 있다.
제2 전극(565)은 화소 정의막(560) 및 발광층(565) 상에 위치할 수 있다. 제2 전극(565)은, 제1 전극(555)과 유사하게, 유기 발광 표시 장치(500)의 발광 방식에 따라 반사성을 갖는 물질 또는 투과성을 갖는 물질로 이루어질 수 있다.
최근, 유기 발광 표시 장치의 고해상도화에 따라 금속 배선들의 치수가 크게 감소되기 때문에 RC 지연이 증가하는 문제점이 있다. 이러한 문제점을 고려하여 상기 금속 배선의 두께를 증가시킬 수 있지만, 이 경우에는 유기 발광 표시 장치의 대형화에 한계가 있게 된다. 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(500)는 제1 및 제2 절연층 패턴들(515, 518)로부터 유래되는 소스 및 드레인영역들(522, 526)을 갖는 액티브층(520)을 포함하는 스태거드 타입 또는 역 스태거드 타입의 산화물 반도체 소자를 구비할 수 있다. 이러한 산화물 반도체 소자에 있어서, 소스 전극(540)과 소스 영역(522) 사이의 콘택 저항 및 드레인 전극(545)과 드레인 영역(518) 사이의 콘택 저항이 감소될 수 있고, 액티브층(520)의 채널 영역(524)의 길이도 감소될 수 있다. 따라서, 상기 산화물 반도체 소자는 향상된 전기적 특성들을 가질 수 있으며, 이에 따라 상기 산화물 반도체 소자를 구비하는 유기 발광 표시 장치(500)는 향상된 영상의 해상도, 증가된 영상의 표시 속도 등과 같은 개선된 특성들을 확보할 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치에 대하여 첨부된 도면들을 참조하여 설명하였지만, 이들 실시예들은 예시적인 것으로서 본 발명의 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있는 점을 이해할 수 있을 것이다.
본 발명의 예시적인 실시예들에 따른 산화물 반도체 소자는 콘택 저항의 감소, 기생 커패시턴스의 감소, 채널 영역의 길이의 감소, 캐리어 이동도의 증가, 구동 전류의 증가 등과 같은 다양한 향상된 전기적은 특성들을 가질 수 있다. 이와 같은 산화물 반도체 소자를 포함하는 유기발광 표시 장치는 감소된 치수를 가질 수 있을 뿐만 아니라 향상된 영상의 품질 및 표시 속도를 확보할 수 있으므로, 대형 유기 발광 표시 장치, 고해상도 유기 발광 표시 장치 등을 용이하게 구현할 수 있다.
100, 300: 산화물 반도체 소자
110, 210, 310, 410, 510: 기판
115, 215, 325, 425, 515: 제1 절연층 패턴
118, 218, 328, 428, 518: 제2 절연층 패턴
120, 220, 330, 430, 520: 액티브층
122, 222, 332, 432, 522: 소스 영역
124, 224, 334, 434, 524: 채널 영역
126, 226, 336, 436, 526: 드레인 영역
125, 225, 320, 420, 525: 게이트 절연층
130, 230, 315, 415, 530: 게이트 전극
135, 235, 350, 450, 535: 층간 절연층
140, 240, 340, 440, 540: 소스 전극
145, 245, 345, 445, 545: 드레인 전극
335, 435: 식각 정지층
550: 상부 절연층
555: 제1 전극
560: 화소 정의막
565: 발광층
570: 제2 전극

Claims (20)

  1. 기판;
    상기 기판 상에 배치되는 제1 절연층 패턴 및 제2 절연층 패턴;
    상기 제1 및 제2 절연층 패턴들 상에 배치되며, 상기 제1 절연층 패턴 및 상기 제2 절연층 패턴으로부터 각기 유래되는 소스 영역 및 드레인 영역과 상기 소스 및 드레인 영역 사이의 채널 영역을 포함하는 액티브층;
    상기 액티브층의 소스 영역에 접촉되는 소스 전극; 및
    상기 액티브층의 드레인 영역에 접촉되는 드레인 전극을 포함하는 산화물 반도체 소자.
  2. 제1항에 있어서, 상기 소스 영역 및 상기 드레인 영역은 각기 상기 제1 절연층 패턴 및 상기 제2 절연층 패턴으로부터 불순물들이 확산되어 형성되는 것을 특징으로 하는 산화물 반도체 소자.
  3. 제2항에 있어서, 상기 불순물들은 수소 또는 불소를 포함하는 것을 특징으로 하는 산화물 반도체 소자.
  4. 제3항에 있어서, 상기 제1 및 제2 절연층 패턴들은 각기 불화 실리콘 산화물(SiOxFy), 실리콘 수산화물(Si(OH)x), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 또는 불화 실리콘 질화물(SiNxFy)을 포함하는 것을 특징으로 하는 산화물 반도체 소자.
  5. 제3항에 있어서, 상기 액티브층은 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn), 티타늄(Ti), 알루미늄(Al), 하프늄(Hf), 지르코늄(Zr) 및 마그네슘(Mg)으로 이루어진 그룹으로부터 선택된 하나 이상을 함유하는 산화물 반도체를 포함하는 것을 특징으로 하는 산화물 반도체 소자.
  6. 제2항에 있어서, 상기 소스 및 드레인 영역들의 상기 불순물들의 함유량들에 따라 상기 채널 영역의 길이가 변화되는 것을 특징으로 하는 산화물 반도체 소자.
  7. 제1항에 있어서, 상기 액티브층 상에 배치되는 게이트 절연층, 상기 게이트 절연층 상에 배치되는 게이트 전극, 그리고 상기 게이트 절연층 및 상기 게이트 전극 상에 배치되는 층간 절연층을 더 포함하는 것을 특징으로 하는 산화물 반도체 소자.
  8. 제7항에 있어서, 상기 소스 전극 및 상기 드레인 전극은 각기 상기 층간 절연층 및 상기 게이트 절연층을 관통하여 상기 소스 영역 및 상기 드레인 영역에 접촉되는 것을 특징으로 하는 산화물 반도체 소자.
  9. 제1항에 있어서, 상기 기판 상에 배치되는 게이트 전극 및 상기 게이트 전극 및 상기 기판 상에 배치되는 게이트 절연층을 더 포함하며, 상기 제1 및 제2 절연층 패턴들은 상기 게이트 절연층 상에 배치되는 것을 특징으로 하는 산화물 반도체 소자.
  10. 제9항에 있어서, 상기 소스 전극은 상기 제1 절연층 패턴 및 상기 소스 영역의 일부에 접촉되며, 상기 드레인 전극은 상기 제2 절연층 패턴 및 상기 드레인 영역의 일부에 접촉되는 것을 특징으로 하는 산화물 반도체 소자.
  11. 제9항에 있어서, 상기 게이트 전극은 상기 소스 전극 및 상기 드레인전극과 중첩되지 않는 것을 특징으로 하는 산화물 반도체 소자.
  12. 제9항에 있어서, 상기 액티브층 상에 배치되는 식각 정지층을 더 포함하는 것을 특징으로 하는 산화물 반도체 소자.
  13. 기판 상에 제1 절연층 패턴 및 제2 절연층 패턴을 형성하는 단계;
    상기 기판, 상기 제1 절연층 패턴 및 상기 제2 절연층 패턴 상에 액티브층을 형성하는 단계;
    상기 액티브층에 상기 제1 및 제2 절연층 패턴들로부터 각기 유래되는 소스 영역 및 드레인 영역을 형성하는 단계;
    상기 액티브층 상에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 게이트 전극을 형성하는 단계;
    상기 게이트 절연층 및 상기 게이트 전극 상에 층간 절연층을 형성하는 단계; 및
    상기 게이트 절연층 및 상기 층간 절연층을 관통하여 상기 소스 영역 및 상기 드레인 영역에 각기 접촉되는 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 산화물 반도체 소자의 제조 방법.
  14. 제13항에 있어서, 상기 소스 및 드레인 영역들을 형성하는 단계는 상기 제1 및 제2 절연층 패턴들로부터 상기 액티브층 내로 불순물들을 확산시키는 열처리 단계를 포함하는 것을 특징으로 하는 산화물 반도체 소자의 제조 방법.
  15. 제14항에 있어서, 상기 열처리 단계는 어닐링 공정을 포함하는 것을 특징으로 하는 산화물 반도체 소자의 제조 방법.
  16. 제14항에 있어서, 상기 제1 및 제2 절연층 패턴들을 형성하는 단계는,
    상기 기판 상에 절연층을 형성하는 단계;
    상기 절연층 상에 마스크를 형성하는 단계;
    상기 마스크에 의해 노출되는 상기 절연층에 상기 불순물들을 주입하는 단계; 및
    상기 마스크를 이용하여 상기 절연층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 산화물 반도체 소자의 제조 방법.
  17. 제14항에 있어서, 상기 제1 및 제2 절연층 패턴들을 형성하는 단계는,
    상기 기판 상에 상기 불순물들을 포함하는 절연층을 형성하는 단계;
    상기 절연층 상에 마스크를 형성하는 단계; 및
    상기 마스크를 이용하여 상기 절연층을 패터닝하는 단계를 포함하는 것을 특징으로 하는 산화물 반도체 소자의 제조 방법.
  18. 기판;
    상기 기판 상에 배치되며, 제1 절연층 패턴, 제2 절연층 패턴, 상기 제1 절연층 패턴으로부터 유래되는 소스 영역, 상기 제2 절연층 패턴으로부터 유래되는 드레인 영역 및 채널 영역을 포함하는 액티브층, 상기 액티브층의 소스 영역에 접촉되는 소스 전극, 그리고 상기 액티브층의 드레인 영역에 접촉되는 드레인 전극을 구비하는 산화물 반도체 소자;
    상기 드레인 전극에 전기적으로 연결되는 제1 전극;
    상기 제1 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 제2 전극을 포함하는 유기 발광 표시 장치.
  19. 제18항에 있어서, 상기 산화물 반도체 소자는, 상기 액티브층 상에 배치되는 게이트 절연층, 상기 게이트 절연층 상에 배치되는 게이트 전극, 그리고 상기 게이트 절연층 및 상기 게이트 전극 상에 배치되는 층간 절연층을 더 포함하며, 상기 소스 전극 및 상기 드레인 전극은 각기 상기 층간 절연층 및 상기 게이트 절연층을 관통하여 상기 소스 영역 및 상기 드레인 영역에 접촉되는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제18항에 있어서, 상기 산화물 반도체 소자는, 상기 기판 상에 배치되는 게이트 전극 및 상기 게이트 전극과 상기 기판 상에 배치되는 게이트 절연층을 더 포함하며, 상기 제1 및 제2 절연층 패턴들은 상기 게이트 절연층 상에 배치되고, 상기 소스 전극은 상기 제1 절연층 패턴 및 상기 소스 영역의 일부에 접촉되며, 상기 드레인 전극은 상기 제2 절연층 패턴 및 상기 드레인 영역의 일부에 접촉되는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020150027073A 2015-02-26 2015-02-26 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치 KR102292058B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150027073A KR102292058B1 (ko) 2015-02-26 2015-02-26 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치
US14/817,900 US9614020B2 (en) 2015-02-26 2015-08-04 Oxide semiconductor devices, methods of forming oxide semiconductor devices and organic light emitting display devices including oxide semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150027073A KR102292058B1 (ko) 2015-02-26 2015-02-26 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20160104772A KR20160104772A (ko) 2016-09-06
KR102292058B1 true KR102292058B1 (ko) 2021-08-23

Family

ID=56798448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150027073A KR102292058B1 (ko) 2015-02-26 2015-02-26 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US9614020B2 (ko)
KR (1) KR102292058B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102292058B1 (ko) * 2015-02-26 2021-08-23 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치
KR102390441B1 (ko) * 2015-10-15 2022-04-26 삼성디스플레이 주식회사 유기발광 표시장치
WO2020081836A1 (en) 2018-10-17 2020-04-23 The Regents Of The University Of California Prodrugs of alpha-ketoglutarate, alpha-ketobutyrate, alpha-ketoisovalerate, and alpha-ketoisohexanoate, and uses thereof
KR20210099706A (ko) 2020-02-04 2021-08-13 삼성디스플레이 주식회사 화소 및 표시장치
KR20220079759A (ko) * 2020-12-04 2022-06-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112599605B (zh) * 2020-12-14 2023-10-24 合肥维信诺科技有限公司 一种阵列基板及其制备方法、显示装置
CN114122008B (zh) * 2021-11-04 2023-05-02 深圳市华星光电半导体显示技术有限公司 一种阵列基板及制作方法和移动终端
CN114141865B (zh) * 2021-11-18 2024-01-09 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、移动终端

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169605A (ja) * 2011-01-26 2012-09-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873081B1 (ko) 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR20100060214A (ko) 2008-11-27 2010-06-07 엘지디스플레이 주식회사 표시장치 및 그 제조방법
CN101807583B (zh) 2009-02-18 2011-07-27 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101082174B1 (ko) * 2009-11-27 2011-11-09 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
KR20110070078A (ko) 2009-12-18 2011-06-24 주식회사 동부하이텍 반도체 소자의 트랜지스터 및 그 제조방법
KR102056466B1 (ko) * 2013-06-04 2019-12-17 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
KR102292058B1 (ko) * 2015-02-26 2021-08-23 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169605A (ja) * 2011-01-26 2012-09-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
KR20160104772A (ko) 2016-09-06
US20160254334A1 (en) 2016-09-01
US9614020B2 (en) 2017-04-04

Similar Documents

Publication Publication Date Title
KR102292058B1 (ko) 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 유기 발광 표시 장치
KR102410523B1 (ko) 유기 발광 디스플레이 장치와, 이의 제조 방법
KR102477631B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
US20140239291A1 (en) Metal-oxide semiconductor thin film transistors and methods of manufacturing the same
US8299460B2 (en) Pixel structure, organic electro-luminescence display unit, and fabricating method thereof
US20110006972A1 (en) Organic el display device
KR102517127B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
KR20130098906A (ko) 트랜지스터, 트랜지스터 제조 방법, 반도체 장치 및 반도체 장치 제조 방법, 표시 장치, 및 전자 기기
KR102147844B1 (ko) 플렉시블 유기 발광 표시 장치 및 그 제조방법
TWI505458B (zh) 有機發光顯示器之製造方法
CN107240608B (zh) 半导体器件、显示装置和它们的制作方法
US9543539B2 (en) OLED device and manufacturing method thereof and display apparatus
KR102172972B1 (ko) 박막 트랜지스터 및 그의 제조방법
TWI419336B (zh) 半導體元件及其製作方法
KR20140108026A (ko) 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법
KR20180035954A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US20150270293A1 (en) Pixel structure
US20150270323A1 (en) Organic light-emitting display apparatus and manufacturing method thereof
KR102147843B1 (ko) 플렉시블 유기 발광 표시 장치 및 그 제조방법
US9502246B2 (en) Methods of forming oxide semiconductor devices and methods of manufacturing display devices having oxide semiconductor devices
KR101920225B1 (ko) 유기전기발광소자 및 그 어레이 기판의 제조 방법
US20210036086A1 (en) Thin film transistor, display panel having the same, and method of manufacturing the display panel
KR20210086344A (ko) 금속 산화물로 이루어진 반도체 패턴을 포함하는 디스플레이 장치
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
JP2011171053A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right