JP5169688B2 - 発光装置及び発光装置の製造方法 - Google Patents
発光装置及び発光装置の製造方法 Download PDFInfo
- Publication number
- JP5169688B2 JP5169688B2 JP2008248581A JP2008248581A JP5169688B2 JP 5169688 B2 JP5169688 B2 JP 5169688B2 JP 2008248581 A JP2008248581 A JP 2008248581A JP 2008248581 A JP2008248581 A JP 2008248581A JP 5169688 B2 JP5169688 B2 JP 5169688B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- wiring
- transistor
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
ELディスプレイ装置には複数のEL素子が備えられており、このELディスプレイ装置をアクティブマトリックス回路により駆動するため、各EL素子に対して供給する電流を制御する薄膜トランジスタが、EL素子毎に設けられている(例えば、特許文献1参照。)。
基板の上面に、予め所定の膜厚に形成された導電体膜を成膜する導電体膜成膜工程と、
前記導電体膜をパターニングして、複数の配線を形成する配線形成工程と、
前記配線とともに前記基板の上面を覆う第一絶縁膜を形成する第一絶縁膜形成工程と、
前記第一絶縁膜上に、前記複数の配線のうちの第一配線に接続された第一トランジスタを含む複数のトランジスタを形成するトランジスタ形成工程と、
を備え、
前記第一配線は、前記第一トランジスタのゲート電極となる導電層をパターニングしてなる電極を介して、前記第一トランジスタのソース、ドレイン電極の一方と接続していることを特徴とする。
また、好ましくは、前記第二配線は、前記第二トランジスタのゲート電極となる導電層をパターニングしてなる電極を介して、前記第二トランジスタのソース、ドレイン電極の一方と接続してもよい。
また、好ましくは、前記トランジスタ形成工程後に、前記複数の配線のうちの第三配線に接続された前記第二電極を形成する第二電極形成工程をさらに有してもよい。
また、好ましくは、前記第三配線は、前記複数のトランジスタのゲート電極となる導電層をパターニングしてなる電極、及び前記複数のトランジスタのソース、ドレイン電極となる導電層をパターニングしてなる電極を介して、前記第二電極と接続してもよい。
また、好ましくは、前記第三配線は、前記複数のトランジスタのゲート電極となる導電層をパターニングしてなる電極、前記複数のトランジスタのソース、ドレイン電極となる導電層をパターニングしてなる電極、前記第一電極となる導電層をパターニングしてなる電極を介して、前記第二電極と接続してもよい。
また、好ましくは、前記導電体膜は、1μm以上100μm以下の厚みを有する金属箔であることが好ましい。
基板の上面に形成された導電体膜をパターニングして形成された複数の配線と、
前記配線を覆う第一絶縁膜と、
前記第一絶縁膜上に設けられ、前記複数の配線のうちの第一配線に接続された第一トランジスタを含む複数のトランジスタと、
を備え、
前記第一配線は、前記第一トランジスタのゲート電極となる導電層をパターニングしてなる電極を介して、前記第一トランジスタのソース、ドレイン電極の一方と接続していることを特徴とする。
また、好ましくは、前記第二配線は、前記第二トランジスタのゲート電極となる導電層をパターニングしてなる電極を介して、前記第二トランジスタのソース、ドレイン電極の一方と接続してもよい。
また、好ましくは、前記複数の配線のうちの第三配線は、前記第二電極に接続されてもよい。
また、好ましくは、前記第三配線は、前記複数のトランジスタのゲート電極となる導電層をパターニングしてなる電極、及び前記複数のトランジスタのソース、ドレイン電極となる導電層をパターニングしてなる電極を介して、前記第二電極と接続してもよい。
また、好ましくは、前記第三配線は、前記複数のトランジスタのゲート電極となる導電層をパターニングしてなる電極、前記複数のトランジスタのソース、ドレイン電極となる導電層をパターニングしてなる電極、前記第一電極となる導電層をパターニングしてなる電極を介して、前記第二電極と接続してもよい。
なお、本実施形態においては、発光装置を表示装置であるELパネルに適用し、本発明について説明する。
このELパネル1には、複数の走査線2が行方向に沿って互いに略平行となるよう配列され、複数の信号線3が平面視して走査線2と略直交する列方向に沿って互いに略平行となるよう配列されている。また、隣り合う走査線2の間において電圧供給線4が走査線2に沿って設けられている。そして、これら各走査線2と隣接する二本の信号線3と各電圧供給線4とによって囲われる範囲が、画素Pに相当する。
また、ELパネル1には、走査線2、信号線3、電圧供給線4の上方に覆うように、格子状の第三絶縁膜であるオーバーコート層13が設けられている。このオーバーコート層13によって囲われてなる略長方形状の複数の開口部13aが画素Pごとに形成されており、この開口部13a内に、後述する発光層8bが設けられている。そして、オーバーコート層13上に第四絶縁膜であるバンク層14が設けられている。バンク層14は、開口部13a上に開口部13aより一回り大きい開口部14aが設けられている。
ここで、図4は、ELパネル1の一画素Pに相当する平面図であり、図5(a)は、図4のVA−VA線に沿った面の矢視断面図、図5(b)は、図4のVB−VB線に沿った面の矢視断面図、図6は、図4のVI−VI線に沿った面の矢視断面図である。なお、図4においては、電極及び配線を主に示す。
また、平坦化膜11上に第二絶縁膜であるゲート絶縁膜12が成膜されており、スイッチトランジスタ5、駆動トランジスタ6及びそれら周囲のゲート絶縁膜12の上に第三絶縁膜としてのオーバーコート層13が成膜されている。
なお、走査線2及び電圧供給線4はゲート絶縁膜12とオーバーコート層13との間に形成されている。
平坦化膜11は、光透過性を有する有機材料または無機材料からなる絶縁膜であり、例えば、ポリシロキサン系、アクリル系、エポキシ系、ポリイミド系の感光性樹脂材料やシリコン窒化物またはシリコン酸化物からなる膜である。有機材料であればフッ素含有樹脂であってもよい。
導電体膜9は、例えば、アルミニウム、銅、銀、金などの導電性のよい金属が圧延されてなる金属箔や、金属粉またはカーボン粉がバインダー中に分散されて成膜された導電性を有する薄膜である。
この導電体膜9は、導電体膜9が形状加工されてなる配線が、ELパネル1の発光に好適に寄与する配線となるように、良好な導電性を有する膜厚に予め形成されている。
なお、導電体膜9としての金属箔は、1μmから100μmの膜厚を有することが好ましい。また、金属箔は圧延後に残留応力を低下させるアニール処理が施されたものであることが好ましい。また、基板10がガラス基板である場合、ガラス基板と熱膨張係数が近い42アロイ(ニッケル/鉄合金)等の金属箔を導電体膜9として用いることが好ましい。
対向電極給電線81は、図4、図5に示すように、電極82、電極83を介して、後述するEL素子8の対向電極8cと導通可能に接続されている。
共通電源給電線41は、図4、図6に示すように、平坦化膜11を開口するコンタクトホールによって上面が露出し、このコンタクトホールに堆積された電極42を介して、電圧供給線4と導通可能に接続されている。
ゲート絶縁膜12は、例えば、シリコン窒化物又はシリコン酸化物からなる。このゲート絶縁膜12上であってゲート電極5aに対応する位置に真性な半導体膜5bが形成されており、半導体膜5bがゲート絶縁膜12を挟んでゲート電極5aと相対している。
半導体膜5bは、例えば、アモルファスシリコン又は多結晶シリコンからなり、この半導体膜5bにチャネルが形成される。また、半導体膜5bの中央部上には、絶縁性のチャネル保護膜5dが形成されている。このチャネル保護膜5dは、例えば、シリコン窒化物又はシリコン酸化物からなる。
また、半導体膜5bの一端部の上には、不純物半導体膜5fが一部チャネル保護膜5dに重なるようにして形成されており、半導体膜5bの他端部の上には、不純物半導体膜5gが一部チャネル保護膜5dに重なるようにして形成されている。そして、不純物半導体膜5f,5gはそれぞれ半導体膜5bの両端側に互いに離間して形成されている。なお、不純物半導体膜5f,5gはn型半導体であるが、これに限らず、p型半導体であってもよい。
不純物半導体膜5fの上には、ソース電極5hが形成されている。不純物半導体膜5gの上には、ドレイン電極5iが形成されている。ソース電極5h,ドレイン電極5iは、例えば、MoNb膜、Cr膜、Al膜、Cr/Al積層膜、AlTi合金膜又はAlTiNd合金膜からなる。
チャネル保護膜5d、ソース電極5h及びドレイン電極5iの上には、保護膜となる絶縁性のオーバーコート層13が成膜され、チャネル保護膜5d、ソース電極5h及びドレイン電極5iがオーバーコート層13によって被覆されている。そして、スイッチトランジスタ5は、オーバーコート層13によって覆われるようになっている。オーバーコート層13は、例えば、厚さが100nm〜200nmの窒化シリコン又は酸化シリコンからなる。
なお、キャパシタ7の容量電極7aは、駆動トランジスタ6のゲート電極6aに一体に連なり接続されており、キャパシタ7の容量電極7bは、駆動トランジスタ6のソース電極6hに一体に連なり接続されている。また、駆動トランジスタ6のドレイン電極6iが電圧供給線4に一体に連なっている。
また、走査線2、電圧供給線4、キャパシタ7の容量電極7b、スイッチトランジスタ5のソース電極5h,ドレイン電極5i及び駆動トランジスタ6のソース電極6h,ドレイン電極6iは、ゲート絶縁膜12等に一面に成膜された導電膜であるソース、ドレインメタル層をフォトリソグラフィー法及びエッチング法等によって形状加工することで形成されたものである。
また、ゲート絶縁膜12には、ソース電極5hと信号線3とが重なる領域にコンタクトホール12bが形成されており、そのコンタクトホール12bを通じ、電極32を介してドレイン電極5iと信号線3とが電気的に導通している。
また、ゲート絶縁膜12には、ゲート電極6a(容量電極7a)とソース電極5hとが重なる領域にコンタクトホール12cが形成されており、そのコンタクトホール12cを通じてゲート電極6a(容量電極7a)とソース電極5hとが電気的に導通している。
また、ゲート絶縁膜12には、電圧供給線4と共通電源給電線41とが重なる領域にコンタクトホール12dが形成されており、そのコンタクトホール12dを通じ、電極42を介して電圧供給線4と共通電源給電線41とが電気的に導通している。
なお、駆動トランジスタ6のソース電極6hは、画素電極8aの1辺の上に重なり、画素電極8aとソース電極6hが接続している。
このオーバーコート層13には、各画素電極8aの中央部が露出するように開口部13aが形成されている。そのため、オーバーコート層13は平面視して格子状に形成されている。また、オーバーコート層13は、対向電極8cと対向電極給電線81を導通するために、ゲート絶縁膜12のコンタクトホール12e及びその下方の平坦化膜11のコンタクトホール11bに対応した位置に、コンタクトホール13bが形成されている。コンタクトホール12e、コンタクトホール11b及びコンタクトホール13bは、走査線2及び電圧供給線4とそれぞれ交差する領域を除いて共通電源給電線41に沿って設けられている。
発光層8bは、画素P毎にR(赤),G(緑),B(青)のいずれかを発光する有機材料を含み、例えば、ポリフルオレン系発光材料やポリフェニレンビニレン系発光材料などの共役二重結合ポリマーからなり、対向電極8cから供給される電子と、画素電極8aから注入される正孔との再結合に伴い発光する層である。このため、R(赤)を発光する画素P、G(緑)を発光する画素P、B(青)を発光する画素Pは、それぞれ発光層8bの発光材料が異なる。画素PのR(赤),G(緑),B(青)のパターンは、デルタ配列であってもよく、また縦方向に同色画素が配列されるストライプパターンであってもよい。
この発光層8bは、発光する発光層のみを成膜したものを発光層8bとしてもよいし、正孔輸送層及び発光層を順に積層してその積層物を発光層8bとしてもよいし、発光層及び電子輸送層を順に積層してその積層物を発光層8bとしてもよいし、正孔輸送層、発光層及び電子輸送層を順に積層してその積層物を発光層8bとしてもよい。また、発光層8bは、正孔注入層や電子注入層が含まれる積層物であってもよい。
なお、発光層8bのうちの少なくとも一層は、蒸着法などの気相成長法によって成膜してもよく、スピンコートやノズルコートなどの塗布法によって成膜してもよい。後者の場合、発光層8bの少なくとも一層の材料となる有機材料を溶剤で溶解又は分散した有機材料含有液を塗布する際に、隣接する画素に有機材料含有液が流出しないようにオーバーコート層13上に厚さ1μm以上のバンク層14を用いることが特に好ましい。このバンク層14はポリイミドやアクリル樹脂を硬化してなるものが好ましい。
また、ELパネル1がトップエミッション型の場合、対向電極8cは、上記低仕事関数層と、その低仕事関数層上に設けられた、例えば、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム、酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)又はカドミウム−錫酸化物(CTO)等からなる透明導電層との積層構造でもよい。
この対向電極8cは全ての画素Pに共通した電極であり、発光層8bなどとともにオーバーコート層13やバンク層14を被覆している。
なお、バンク層14のコンタクトホール14b、その下方のオーバーコート層13に形成されたコンタクトホール12e、当該コンタクトホールの下方に設けられた平坦化膜11に形成されたコンタクトホール11bによって、対向電極給電線81、電極82、電極83、対向電極8cは、連続して積層した構造であり相互に電気的に接続している。
全ての電圧供給線4に所定レベルの電圧が印加された状態で、走査ドライバによって走査線2に順次オン電圧が印加されることで、これら走査線2に接続されたスイッチトランジスタ5が順次選択される。
各走査線2がそれぞれ選択されている時に、データドライバによって階調に応じたレベルの電圧が全ての信号線3に印加されると、その選択されている走査線2に対応するスイッチトランジスタ5がオンになっていることから、その階調に応じたレベルの電圧が駆動トランジスタ6のゲート電極6aに印加される。
この駆動トランジスタ6のゲート電極6aに印加された電圧に応じて、駆動トランジスタ6のゲート電極6aとソース電極6hとの間の電位差が定まって、駆動トランジスタ6におけるドレイン電極6iとソース電極6h間を流れるドレイン−ソース電流の大きさが定まり、EL素子8がそのドレイン−ソース電流の電流値に応じた明るさで発光する。
その後、その走査線2の選択が解除されると、スイッチトランジスタ5がオフとなるので、駆動トランジスタ6のゲート電極6aに印加された電圧にしたがった電荷がキャパシタ7に蓄えられ、駆動トランジスタ6のゲート電極6aとソース電極6h間の電位差は保持される。
このため、駆動トランジスタ6は選択時と同じ電流値のドレイン−ソース電流を流し続け、EL素子8の発光輝度を維持するようになっている。
なお、図7〜図13および図5は、本実施形態に係るELパネル1の製造過程の一例を示す工程断面図である。この工程断面図は、図4に示したV−V線に沿った断面部分を示す説明図であり、これらの図を参照して製造方法の概略を説明する。
また、ここでは、図4のVA−VA線に沿った断面部分によってスイッチトランジスタ5の製造過程を例示し、同様の製造過程を経る駆動トランジスタ6に関する図示は省略する。
具体的には、金属膜を一対のローラーで加圧し圧延処理を行い、所望の厚みの金属箔を得る。熱間圧延、冷間圧延のどちらであってもかまわない。圧延処理後、歪み取りのためにそれぞれの金属箔内の金属に応じた温度でアニールを行ってもよい。例としてアルミニウムでは345℃〜415℃で処理を行う。基板10に接着剤をスピンコート法、印刷法等で塗布する。接着剤は熱硬化性または光硬化性接着剤であることが好ましい。例としてエポキシ系接着剤があげられる。基板10に金属箔をローラー等で押し付けるように、金属箔の貼り合せを行う。貼り合せは接着面に気泡が残らないように減圧下で行うことが好ましい。予め支持フィルム上に接着層を塗布し、接着層の上に金属箔を積層したラミネートフィルムを、支持フィルムを剥離して露出した接着層から基板10に貼り付けて接着してもよい。張り合わせ後、加熱または紫外線を照射し、接着層を硬化させる。
なお、金属箔は、スパッタによって成膜してもよいが膜応力が生じ剥離しやすくなるので接着した方が好ましい。
また、同時にコンタクトホール12e及びその下方の平坦化膜11のコンタクトホール11bによって電極82上には電極83が形成されている。
また、ソース、ドレイン導電膜17によって、同時にコンタクトホール12d及びその下方の平坦化膜11のコンタクトホールを通じて電極42に接続される電圧供給線4が形成され(図4、図6参照)、さらに、同時にゲート絶縁膜12のコンタクトホール12aを通じてゲート電極5aに接続される走査線2が形成される(図4参照)。
なお、発光層8bは、ノズルコート法により形成されることに限らず、印刷法やメタルマスク使用の蒸着法など、周知の手法により形成してもよい。
こうして、ELパネル1が製造される。
そして、導電性が良好な配線である信号線3、対向電極給電線81、共通電源給電線41においては、配線抵抗の低下による電圧降下が生じにくく、ELパネル1の発光に好適に寄与する配線となる。そして、導電性が良好な配線(信号線3、対向電極給電線81、共通電源給電線41)を備えるELパネル1は、発光特性に優れた発光装置となる。
また、基板10上に厚めの金属膜を成膜する場合、金属箔などの導電体膜9を基板10に接着する成膜の方が、メッキやスパッタ等による成膜に比べて、金属膜の残留応力を低下させることができ、基板10が反ってしまう不具合も低下させることができる。
これに対し、金属箔は、導電性のよい金属を圧延することで所望する膜厚に形成されているので、金属膜的にはバルクな構造(密な構造)になっており、また、その金属膜中に不純物が入り込むことはほとんどない。
また、その製造方法に基づいて、基板10に接着された金属箔などの導電体膜9が形状加工されてなる配線(信号線3、対向電極給電線81、共通電源給電線41)を備えるELパネル1は、発光特性に優れた発光装置であるといえる。
そして、対向電極8cと信号線3との間に、ゲート絶縁膜12、オーバーコート層13、バンク層14に加えて、絶縁膜である平坦化膜11を介在させているので、寄生容量が緩和され、信号線3に出力された信号が対向電極8cに干渉されにくいといった効果をもたらす。
例えば、図14、図15に示すように、基板10の上面に接着によって成膜した導電体膜9を形状加工して、互いに略平行となる信号線3と対向電極給電線81を形成した後、その信号線3と対向電極給電線81を覆う第一平坦化膜111を形成し、その第一平坦化膜111上に接着によって導電体膜を成膜し、その導電体膜を形状加工してなる共通電源給電線41を形成し、共通電源給電線41を覆う第二平坦化膜112を形成してもよい。
この共通電源給電線41は、信号線3および対向電極給電線81に対し、略垂直な向きに形成されている。また、電圧供給線4は、電極43を介して共通電源給電線41に接続されている。
上記実施形態では、信号線3、対向電極給電線81、共通電源給電線41上方に、バンク層14が設けられているが、蒸着等によってバンク層14なしに発光層8bが成膜できるのであれば、バンク層14を設けなくてもよい。この場合、平坦化膜11、第一平坦化膜111を十分厚く設計すれば、寄生容量が緩和され、信号線3に出力された信号が対向電極8cに干渉されにくいといった効果をもたらす。
2 走査線
3 信号線(配線)
4 電圧供給線
41 共通電源給電線(配線)
5 スイッチトランジスタ(画素トランジスタ)
5a ゲート電極
6 駆動トランジスタ(画素トランジスタ)
6a ゲート電極
7 キャパシタ
8 EL素子
8a 画素電極(第一電極)
8b 発光層
8c 対向電極(第二電極)
81 対向電極給電線(配線)
9 導電体膜
10 基板
11 平坦化膜(第一絶縁膜)
12 ゲート絶縁膜(第二絶縁膜)
13 オーバーコート層(第三絶縁膜)
13a 開口部
14 バンク層(第四絶縁膜)
14a 開口部
111 第一平坦化膜(第一絶縁膜)
112 第二平坦化膜(第一絶縁膜)
Claims (13)
- 第一電極、前記第一電極上の少なくとも一層以上のキャリア輸送層、前記キャリア輸送層上の第二電極を有する発光装置の製造方法であって、
基板の上面に、予め所定の膜厚に形成された導電体膜を成膜する導電体膜成膜工程と、
前記導電体膜をパターニングして、複数の配線を形成する配線形成工程と、
前記配線とともに前記基板の上面を覆う第一絶縁膜を形成する第一絶縁膜形成工程と、
前記第一絶縁膜上に、前記複数の配線のうちの第一配線に接続された第一トランジスタを含む複数のトランジスタを形成するトランジスタ形成工程と、
を備え、
前記第一配線は、前記第一トランジスタのゲート電極となる導電層をパターニングしてなる電極を介して、前記第一トランジスタのソース、ドレイン電極の一方と接続していることを特徴とする発光装置の製造方法。 - 前記トランジスタ形成工程は、前記複数の配線のうちの第二配線及び前記第一電極に接続された、前記複数のトランジスタのうちの第二トランジスタを形成することを特徴とする請求項1に記載の発光装置の製造方法。
- 前記第二配線は、前記第二トランジスタのゲート電極となる導電層をパターニングしてなる電極を介して、前記第二トランジスタのソース、ドレイン電極の一方と接続していることを特徴とする請求項2に記載の発光装置の製造方法。
- 前記トランジスタ形成工程後に、前記複数の配線のうちの第三配線に接続された前記第二電極を形成する第二電極形成工程をさらに有することを特徴とする請求項1〜3の何れかに記載の発光装置の製造方法。
- 前記第三配線は、前記複数のトランジスタのゲート電極となる導電層をパターニングしてなる電極、及び前記複数のトランジスタのソース、ドレイン電極となる導電層をパターニングしてなる電極を介して、前記第二電極と接続していることを特徴とする請求項4に記載の発光装置の製造方法。
- 前記第三配線は、前記複数のトランジスタのゲート電極となる導電層をパターニングしてなる電極、前記複数のトランジスタのソース、ドレイン電極となる導電層をパターニングしてなる電極、前記第一電極となる導電層をパターニングしてなる電極を介して、前記第二電極と接続していることを特徴とする請求項4に記載の発光装置の製造方法。
- 前記導電体膜は、1μm以上100μm以下の厚みを有する金属箔であることを特徴とする請求項1〜6の何れかに記載の発光装置の製造方法。
- 第一電極、前記第一電極上の少なくとも一層以上のキャリア輸送層、前記キャリア輸送層上の第二電極を有する発光装置であって、
基板の上面に形成された導電体膜をパターニングして形成された複数の配線と、
前記配線を覆う第一絶縁膜と、
前記第一絶縁膜上に設けられ、前記複数の配線のうちの第一配線に接続された第一トランジスタを含む複数のトランジスタと、
を備え、
前記第一配線は、前記第一トランジスタのゲート電極となる導電層をパターニングしてなる電極を介して、前記第一トランジスタのソース、ドレイン電極の一方と接続していることを特徴とする発光装置。 - 前記複数のトランジスタは、前記複数の配線のうちの第二配線及び前記第一電極に接続された第二トランジスタを有することを特徴とする請求項8に記載の発光装置。
- 前記第二配線は、前記第二トランジスタのゲート電極となる導電層をパターニングしてなる電極を介して、前記第二トランジスタのソース、ドレイン電極の一方と接続していることを特徴とする請求項9に記載の発光装置。
- 前記複数の配線のうちの第三配線は、前記第二電極に接続されていることを特徴とする請求項8〜10の何れかに記載の発光装置。
- 前記第三配線は、前記複数のトランジスタのゲート電極となる導電層をパターニングしてなる電極、及び前記複数のトランジスタのソース、ドレイン電極となる導電層をパターニングしてなる電極を介して、前記第二電極と接続していることを特徴とする請求項11に記載の発光装置。
- 前記第三配線は、前記複数のトランジスタのゲート電極となる導電層をパターニングしてなる電極、前記複数のトランジスタのソース、ドレイン電極となる導電層をパターニングしてなる電極、前記第一電極となる導電層をパターニングしてなる電極を介して、前記第二電極と接続していることを特徴とする請求項11に記載の発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008248581A JP5169688B2 (ja) | 2008-09-26 | 2008-09-26 | 発光装置及び発光装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008248581A JP5169688B2 (ja) | 2008-09-26 | 2008-09-26 | 発光装置及び発光装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010079043A JP2010079043A (ja) | 2010-04-08 |
JP5169688B2 true JP5169688B2 (ja) | 2013-03-27 |
Family
ID=42209547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008248581A Expired - Fee Related JP5169688B2 (ja) | 2008-09-26 | 2008-09-26 | 発光装置及び発光装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5169688B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102934153B (zh) | 2010-09-29 | 2015-10-21 | 株式会社日本有机雷特显示器 | 显示装置用薄膜半导体装置、显示装置用薄膜半导体装置的制造方法、el显示面板及el显示装置 |
WO2012042564A1 (ja) * | 2010-09-29 | 2012-04-05 | パナソニック株式会社 | 表示装置用薄膜半導体装置、表示装置用薄膜半導体装置の製造方法、el表示パネル及びel表示装置 |
US8912547B2 (en) * | 2012-01-20 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, display device, and semiconductor device |
JP6098017B2 (ja) * | 2014-02-17 | 2017-03-22 | エバーディスプレイ オプトロニクス(シャンハイ) リミテッド | 薄膜トランジスタアレイ基板及びその製造方法 |
CN107871752B (zh) * | 2017-10-17 | 2019-11-15 | 深圳市华星光电技术有限公司 | 微型led显示面板及微型led显示器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006113597A (ja) * | 2002-09-25 | 2006-04-27 | Seiko Epson Corp | 発光装置 |
JP2005338419A (ja) * | 2004-05-26 | 2005-12-08 | Matsushita Electric Works Ltd | 面発光装置用封止体及び面発光装置 |
JP4424078B2 (ja) * | 2004-06-07 | 2010-03-03 | カシオ計算機株式会社 | 表示パネル及びその製造方法 |
JP4517804B2 (ja) * | 2004-09-29 | 2010-08-04 | カシオ計算機株式会社 | ディスプレイパネル |
JP2007157608A (ja) * | 2005-12-08 | 2007-06-21 | Casio Comput Co Ltd | エレクトロルミネッセンスディスプレイパネル及びその製造方法 |
-
2008
- 2008-09-26 JP JP2008248581A patent/JP5169688B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010079043A (ja) | 2010-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9252398B2 (en) | Organic light emitting diode display device and method of fabricating the same | |
KR100890250B1 (ko) | 플렉서블 소자의 제조 방법 및 플렉서블 표시 장치의 제조방법 | |
TWI581420B (zh) | 有機發光顯示設備及其製造方法 | |
JP7416940B2 (ja) | ディスプレイパネル、フレキシブルディスプレイ、電子デバイスおよびディスプレイパネルの製造方法 | |
CN103839963B (zh) | 有机发光二极管显示装置及其制造方法 | |
US8455893B2 (en) | Light-emitting apparatus and production method thereof | |
CN101728374B (zh) | 双面板型有机电致发光显示装置及其制造方法 | |
KR100478759B1 (ko) | 유기전계 발광소자와 그 제조방법 | |
US7321134B2 (en) | Organic electroluminescent display device and method for fabricating the same | |
TWI514561B (zh) | 主動式矩陣有機發光二極體 | |
JP2005327674A (ja) | 有機エレクトロルミネッセント表示素子、それを有する表示装置、及び、その製造方法 | |
JP2015069854A (ja) | 有機el表示装置及び有機el表示装置の製造方法 | |
JP2002318556A (ja) | アクティブマトリクス型平面表示装置およびその製造方法 | |
KR101352118B1 (ko) | 발광 표시장치 및 이의 제조방법 | |
TW201440281A (zh) | 可撓式顯示裝置及製造可撓式顯示裝置之方法 | |
JP2005062400A (ja) | 平面表示装置およびその製造方法 | |
JP5428142B2 (ja) | 表示パネルの製造方法 | |
JP5169688B2 (ja) | 発光装置及び発光装置の製造方法 | |
US20030127972A1 (en) | Dual-panel active matrix organic electroluminscent display | |
JP2006049811A (ja) | 有機薄膜トランジスタ及びこれを備えたフラットパネルディスプレイ装置 | |
JP2007095518A (ja) | 有機エレクトロルミネッセンス表示装置 | |
JP2010287634A (ja) | トランジスタを有するトランジスタ基板及びトランジスタを有するトランジスタ基板の製造方法 | |
JP5119635B2 (ja) | 表示装置の製造方法 | |
KR102044137B1 (ko) | 유기전계 발광소자 및 이의 제조 방법 | |
WO2022179193A1 (zh) | 显示面板、显示装置及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110323 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5169688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |