KR101059709B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101059709B1
KR101059709B1 KR1020087029414A KR20087029414A KR101059709B1 KR 101059709 B1 KR101059709 B1 KR 101059709B1 KR 1020087029414 A KR1020087029414 A KR 1020087029414A KR 20087029414 A KR20087029414 A KR 20087029414A KR 101059709 B1 KR101059709 B1 KR 101059709B1
Authority
KR
South Korea
Prior art keywords
intermediate layer
metal
hole
target
semiconductor device
Prior art date
Application number
KR1020087029414A
Other languages
English (en)
Other versions
KR20090010089A (ko
Inventor
요시히로 오카무라
사토루 도요다
미치오 이시카와
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20090010089A publication Critical patent/KR20090010089A/ko
Application granted granted Critical
Publication of KR101059709B1 publication Critical patent/KR101059709B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 장치의 배리어막을 형성한다. 본 발명은, 구리를 주성분으로 하고, 확산성 금속이 첨가된 합금 타켓을 산소 또는 질소를 함유하는 반응 가스를 공급하면서 스퍼터링함으로써, 구리를 주성분으로 하고, 확산성 금속을 소정량 함유하며, 반응 가스가 첨가된 중간층 (25) 을 형성한다. 확산성 금속의 함유량은 정확하게 제어되기 때문에, 중간층 (25) 을 가열하면, 확실하게 배리어막이 형성된다. 또, 중간층 (25) 에 반응 가스가 첨가됨으로써, 확산성 금속의 반응성이 높아져 있어, 종래보다 낮은 가열 온도에서 배리어막을 형성할 수 있다.
반도체 장치, 반응 가스, 스퍼터 가스, 스퍼터링, 배리어막, 확산성 금속

Description

반도체 장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
기술분야
본 발명은 성막 방법에 관한 것으로, 특히 반도체 장치의 제조 공정에 사용되는 성막 방법에 관한 것이다.
배경기술
종래부터, 반도체 소자의 배선 재료로는 구리가 널리 사용되고 있다. 구리는 Al 등의 다른 배선 재료에 비해 저항값이 낮다는 이점을 갖지만, 산화규소막 중이나 규소 중에서의 확산이 빠르기 때문에, 구리를 배선 재료로서 사용하는 경우에는, 배선과 산화규소층 사이에 구리의 확산을 방지하는 배리어막을 형성할 필요가 있다.
구리 타깃과 Mn 타깃을 동일한 진공조 중에서 스퍼터링하여, 구리를 주성분으로 하며, Mn 이 첨가된 구리 박막을 기판 표면에 형성한 다음, 그 구리 박막을 가열하면, 박막과 기판의 계면에 산화망간의 박막이 석출되어, 그 박막이 배리어막으로서 기능하는 것은 공지된 것이다 (예를 들어, 비특허문헌 1 을 참조).
그러나, 상기 방법에서는 동일한 진공조에서 2 종류의 타깃을 스퍼터링하기 때문에, 장치 구성이 특수하여, 종래의 성막 장치를 사용할 수 없다.
또, 구리 박막 중의 Mn 의 첨가량을 정확하게 제어하기 위해서는, 각 타깃의 성막 속도를 일일이 제어할 필요가 있는데, 스퍼터링 중에 타깃의 표면 상태는 변 화하기 때문에, 성막 속도를 일정하게 유지하는 것은 곤란하다.
Mn 의 첨가량이 정확하게 제어되지 않으면, 구리 박막을 가열해도 산화망간이 석출되지 않고, 또 Mn 첨가량을 제어할 수 있다고 하더라도, 산화망간을 석출시키기 위해서는 기판을 고온으로 가열할 필요가 있었다.
비특허문헌 1 : 「Applied Physics Letters」, (미국), 2005년, 87, 041911
발명의 개시
발명이 해결하고자 하는 과제
본 발명은 상기 과제를 해결하기 위해서 이루어진 것으로, 그 목적은 배리어막을 간단한 방법으로 확실하게 성막할 수 있는 성막 방법을 제공하는 것이다.
과제를 해결하기 위한 수단
상기 과제를 해결하기 위해서, 본 발명은, 기판과, 상기 기판 표면에 배치되며, 구멍이 형성된 제 1 절연막을 갖는 처리 대상물의, 상기 구멍의 측벽에 구리를 주성분으로 하는 박막을 스퍼터링에 의해 형성하는 반도체 장치의 제조 방법으로서, 전이 금속과, Al 과, Mg 로 이루어지는 확산성 금속군에서 선택되는 적어도 1 종류 이상의 확산성 금속이 첨가된 타깃과, 상기 처리 대상물이 배치된 진공조에, 상기 확산성 금속과 반응하여 상기 확산성 금속의 산화물 또는 질화물을 생성하는 반응 가스와, 스퍼터 가스를 공급하고, 상기 타깃에 전압을 인가하여 스퍼터링하여, 구리를 주성분으로 하고, 상기 확산성 금속과 상기 반응 가스를 함유하는 중간층을 생성하는 중간층 형성 공정을 갖는 반도체 장치의 제조 방법이다.
본 발명은 반도체 장치의 제조 방법으로서, 상기 중간층 형성 공정 후에, 상 기 중간층 형성 공정에서 인가한 전압보다 작은 전압을 상기 타깃에 인가하고, 상기 처리 대상물을 유지하는 기판 홀더에 고주파 전압을 인가하는 에칭 공정을 갖는 반도체 장치의 제조 방법이다.
본 발명의 반도체 장치의 제조 방법으로서, 상기 에칭 공정 후에, 상기 중간층을 가열하여, 상기 구멍의 측벽 표면에 상기 확산성 금속의 질화물 또는 산화물을 함유하는 배리어막과, 상기 배리어막 표면에 구리를 주성분으로 하는 하지층을 형성하는 가열 공정을 갖는 반도체 장치의 제조 방법이다.
본 발명은 반도체 장치의 제조 방법으로서, 상기 구멍의 저면에는 금속 배선의 표면이 위치하고, 상기 에칭 공정 후에, 상기 구멍의 저면과 상기 구멍의 측벽 상에 금속층을 석출시키는 반도체 장치의 제조 방법이다.
본 발명은 반도체 장치의 제조 방법으로서, 상기 제 1 절연막 상에는, 상기 제 1 절연막이 노출되는 홈을 갖는 제 2 절연막이 배치되고, 상기 구멍은 상기 홈의 저면에 배치되고, 상기 중간층의 형성 공정은, 상기 홈의 측벽과 상기 홈의 저면에도 상기 중간층을 형성하는 반도체 장치의 제조 방법이다.
본 발명은 반도체 장치의 제조 방법으로서, 상기 에칭 공정은, 상기 홈의 저면에 성장하는 상기 중간층을 남기는 반도체 장치의 제조 방법이다.
본 발명에서 「주성분」이란, 주성분으로 하는 재료를 50 원자％ 이상 함유하는 것이다. 즉, 구리를 주성분으로 하는 중간층이란, 구리를 50 원자％ 이상 함유하는 중간층이고, 구리를 주성분으로 하는 타깃이란, 구리를 50 원자％ 이상 함유하는 타깃이다.
또한, 중간층 형성 공정에서 기판 홀더에 인가하는 고주파 전압과, 에칭 공정에서 타깃에 인가하는 전압은, 각각 제로 볼트의 경우를 포함한다.
본원에 사용하는 타깃은 구리를 주성분으로 하고, 확산성 금속이 첨가된 합금 타깃으로, 처리 대상물 표면에 성장하는 중간층의 조성은 합금 타깃의 조성과 일치하기 때문에, 중간층 중의 확산성 금속의 첨가량을 정확하게 제어할 수 있다.
합금 타깃을 사용하지 않고, 구리 타깃 (확산성 금속을 함유하지 않는 순 구리 타깃) 과 확산성 금속 타깃을 스퍼터링한 경우에도 중간층을 형성할 수는 있지만, 상기 서술한 바와 같이 확산성 금속의 첨가량을 정확하게 제어하는 것은 곤란하다.
게다가, 확산성 금속 타깃은 합금 타깃에 비해 기계적 강도가 약하기 때문에, 스퍼터링 중에 파티클도 발생되기 쉽다. 또, 타깃의 교환 시기는 구리 타깃과 확산성 금속 타깃 중 어느 일방의 교환 시기에 맞출 필요가 있어, 합금 타깃을 사용한 경우에 비해 타켓을 빈번하게 교환할 필요가 있다.
발명의 효과
중간층에 반응 가스가 첨가됨으로써 확산성 금속의 반응성이 높아져 있어, 종래보다 낮은 온도에서 배리어막을 형성할 수 있다. 중간층의 확산성 금속의 첨가량을 정확하게 제어할 수 있기 때문에, 배리어막을 확실하게 형성할 수 있다. 배리어막이 확실하게 형성되기 때문에 하지층이나 금속 배선의 구리는 확산되지 않아, 반도체 장치의 신뢰성이 높아진다. 본원에 의해 형성된 배리어막은 구리에 대한 배리어성뿐만 아니라, 하지층을 처리 대상물에 강고하게 접착시키기 때문 에, 금속 배선이 처리 대상물로부터 잘 벗겨지지 않는다.
도면의 간단한 설명
도 1 은, 본 발명에 사용하는 성막 장치의 일례를 설명하는 단면도이다.
도 2(a) ∼ 도 2(d) 는, 반도체 장치의 제조 공정의 전반을 설명하는 단면도이다.
도 3(a) 및 도 3(b) 는, 반도체 장치의 제조 공정의 후반을 설명하는 단면도이다.
도 4 는, 가열 장치를 설명하는 단면도이다.
도 5 는, 반도체 장치의 사시도이다.
도 6 은, 산소 유량과, 비저항값 변화율 및 시트 저항값의 면내 분포의 관계를 나타내는 그래프이다.
부호의 설명
10 … 반도체 장치
11 … 처리 대상물
14 … 제 1 금속 배선
21 … 구멍
22 … 홈
25 … 중간층
26 … 제 1 절연막
27 … 제 2 절연막
28 … 하지층
29 … 배리어막
32 … 제 2 금속 배선
발명을 실시하기 위한 최선의 형태
도 2(a) 의 부호 11 은 본 발명에 사용하는 처리 대상물을 나타내고 있다. 처리 대상물 (11) 은 기판 (12) 을 갖고 있고, 기판 (12) 의 표면에는 홈이 형성되며, 그 홈 내에 제 1 금속 배선 (14) 이 배치되어 있다.
기판 (12) 의 제 1 금속 배선 (14) 이 배치된 표면에는 하부 절연층 (15) 이 배치되고, 하부 절연층 (15) 의 표면에는 제 1 보호막 (16) 이 배치되며, 하부 절연층 (15) 과 제 1 보호막 (16) 으로 제 1 절연막 (26) 이 구성되어 있다.
제 1 보호막 (16) 의 표면에는 상부 절연층 (17) 이 배치되고, 상부 절연층 (17) 의 표면에는 제 2 보호막 (18) 이 배치되며, 상부 절연층 (17) 과 제 2 보호막 (18) 으로 제 2 절연막 (27) 이 구성되어 있다.
제 1 절연막 (26) 및 제 2 절연막 (27) 에는 제 1 금속 배선 (14) 의 바로 위 위치에서 제 1 절연막 (26) 및 제 2 절연막 (27) 을 관통하는 관통공이 형성되어 있고, 제 2 절연막 (27) 은 패터닝되어, 그 관통공과 교차하는 위치를 지나는 홈 (22) 이 형성되어 있다.
도 2(a) 의 부호 21 은 관통공의 제 1 절연막 (26) 을 관통하는 부분인 구멍을 나타내고 있고, 상기 서술한 바와 같이 홈 (22) 은 관통공과 교차하기 때문에, 구멍 (21) 의 개구는 홈 (22) 의 저면에 노출된다.
제 1 보호막 (16) 은 홈 (22) 을 형성할 때의 상부 절연층 (17) 의 에칭 스톱퍼로서 사용되고 있고, 따라서 홈 (22) 저면의 구멍 (21) 이외의 부분에는 제 1 보호막 (16) 이 노출되어 있다.
다음으로, 이 처리 대상물 (11) 을 사용하여 반도체 장치를 제조하는 본 발명의 제조 방법에 대해 설명한다.
도 1 의 부호 1 은 본 발명에 사용하는 성막 장치의 일례를 나타내고 있다.
이 성막 장치 (1) 는, 진공조 (2) 와, 진공조 (2) 내부에 각각 배치된 기판 홀더 (7) 와, 타깃 (5) 을 갖고 있다.
진공조 (2) 에는 진공 배기계 (9) 와 가스 공급계 (4) 가 접속되어 있고, 진공조 (2) 내부를 진공 배기하고, 진공 배기하면서 가스 공급계 (4) 로부터 스퍼터 가스와 화학 구조 중에 질소 또는 산소를 함유하는 반응 가스를 도입하여 (예를 들어, 반응 가스가 산소인 경우, 유량이 0.1 sccm 이상 5 sccm 이하), 진공조 (2) 내부에 대기압보다 낮은 성막 분위기 (예를 들어, 전체 압력이 10-4 Pa 이상 10-1 Pa 이하) 를 형성한다.
상기 서술한 처리 대상물 (11) 을, 홈 (22) 이 형성된 면을 타깃 (5) 으로 향한 상태에서 기판 홀더 (7) 에 유지시켜 둔다.
진공조 (2) 의 외부에는 스퍼터 전원 (8) 과 바이어스 전원 (6) 이 각각 배치되고, 타깃 (5) 은 스퍼터 전원 (8) 에, 기판 홀더 (7) 는 바이어스 전원 (6) 에 각각 접속되어 있다.
진공조 (2) 의 외부에 자계 형성 수단 (3) 이 배치되어 있고, 진공조 (2) 를 접지 전위에 두고, 진공조 (2) 내부의 성막 분위기를 유지하면서, 타깃 (5) 에 부전압을 인가하면 타깃 (5) 은 마그네트론 스퍼터된다.
타깃 (5) 은 구리를 주성분으로 하고, 망간이 소정량 (예를 들어, 2 원자％ 을 초과함) 첨가된 합금 타깃이고, 타깃 (5) 이 마그네트론 스퍼터되면, 구리를 주성분으로 하고, 망간이 첨가된 합금 재료로 이루어지는 스퍼터 입자가 방출된다.
방출된 스퍼터 입자와 반응 가스는 처리 대상물 (11) 의 홈 (22) 이 형성된 면에 입사되고, 그 표면에 상기 합금 재료에 반응 가스가 함유된 박막이 성장한다.
이 때, 기판 홀더 (7) 에는 고주파 전압 (0 V 를 포함함) 이 인가되어 있고, 처리 대상물 (11) 의 홈 (22) 이 형성된 면에는 고주파 전압의 크기에 따른 양의 플라즈마가 입사되어, 표면에 성장하는 박막이 에칭된다.
부전압과 고주파 전압의 크기는, 박막이 에칭되지 않은 것으로 가정했을 때의 박막의 막두께 성장 속도 (스퍼터 속도) 가, 박막이 성장하지 않고 에칭만 되는 것으로 가정했을 때의 막두께 감소 속도 (에칭 속도) 보다 커지도록 설정되어 있고, 홈 (22) 의 측벽 및 저면과, 구멍 (21) 의 측벽 및 저면과, 제 2 절연막 (27) 표면에는 도 2(b) 에 나타내는 바와 같이 박막 (25) 이 성장한다 (중간층 형성 공정).
타깃 (5) 에 대한 부전압의 인가와 기판 홀더 (7) 에 대한 고주파 전압의 인가를 소정 시간 계속하여, 박막 (25) 이 소정 막두께로 성장한 시점에, 스퍼터 가스 및 반응 가스의 도입과 진공 배기를 계속하면서, 박막의 에칭 속도가 커지도록 타깃 (5) 과 기판 홀더 (7) 에 인가되는 전압을 조정한다. 예를 들어, 타깃 (5) 에 인가되는 전압을, 박막이 소정 막두께로 성장하기 전보다 작게 하고, 스퍼터 입자의 방출량을 줄여 스퍼터 속도를 저하시킨다. 또, 기판 홀더 (7) 에 인가되는 전압을, 박막이 소정 막두께로 성장하기 전보다 크게 하고, 플라즈마 입사량을 늘려 에칭 속도를 증가시켜도 된다.
구멍 (21) 의 저면에는 플라즈마가 대략 수직으로 입사되기 때문에, 구멍 (21) 의 저면 상의 박막 (25) 은 에칭되지만, 구멍 (21) 의 측벽 및 홈 (22) 의 측벽에는 플라즈마가 수직으로 입사되지 않기 때문에, 박막 (25) 이 남는다.
이 때, 기판 홀더 (7) 에 인가되는 고주파 전압과, 타깃 (5) 에 인가되는 부 전압과, 스퍼터 가스의 유량은, 홈 (22) 의 저면과 제 2 절연막 (27) 표면에 박막 (25) 이 남도록 설정되어 있고, 고주파 전압의 인가와 부전압의 인가를 소정 시간 계속하여, 구멍 (21) 의 저면으로부터 중간층 (25) 이 제거되고 제 1 금속 배선 (14) 이 노출된 시점에서 고주파 전압과 부전압의 인가를 각각 정지시킨다 (에칭 공정).
도 2(c) 는 에칭 공정 종료 후의 상태를 나타내고 있고, 구멍 (21) 의 저면에는 제 1 금속 배선 (14) 의 표면이 노출되어 있는데, 구멍 (21) 의 측벽과, 홈 (22) 의 저면 및 측벽과, 제 2 절연막 (27) 표면 상에는 중간층 (25) 이 남아 있다.
구멍 (21) 의 측벽과, 홈 (22) 의 저면 및 측벽과, 제 2 절연막 (27) 표면 상의 중간층 (25) 은 연속되어 있다. 구멍 (21) 의 저면으로부터는 중간층 (25) 이 제거되어 있는데, 구멍 (21) 의 측벽 상의 중간층 (25) 은 구멍 (21) 의 저면에서 제 1 금속 배선 (14) 의 표면에 접촉되어 있고, 상기 서술한 바와 같이 중간층 (25) 은 구리를 주성분으로 하기 때문에, 구멍 (21) 의 측벽 상의 중간층 (25) 과, 홈 (22) 의 저면 및 측벽 상의 중간층 (25) 과, 제 2 절연막 (27) 표면 상의 중간층 (25) 과, 각 제 1 금속 배선 (14) 은 전기적으로 접속되어 있다.
이 상태의 처리 대상물 (11) 을 전해 도금액에 침지시키고, 중간층 (25) 에 통전시키면, 제 1 금속 배선 (14) 표면의 구멍 (21) 의 저면에 위치하는 부분과, 중간층 (25) 표면에 금속층 (31) 이 성장하고, 홈 (22) 내부와 구멍 (21) 내부가 금속층으로 충전된다. 도 2(d) 는 금속층 (31) 이 형성된 상태의 처리 대상물 (11) 을 나타내고 있다.
도 4 의 부호 35 는 가열 장치를 나타내고 있고, 가열 장치 (35) 는 가열실 (36) 과, 가열실 (36) 에 접속된 진공 배기계 (37) 를 갖고 있다. 진공 배기계 (37) 를 기동하여 가열실 (36) 의 내부에 진공 분위기를 형성하고, 그 진공 분위기를 유지한 채로, 금속층 (31) 이 형성된 처리 대상물 (11) 을 가열실 (36) 에 반입한다.
가열실 (36) 의 내부에는 히터 (38) 가 배치되어 있고, 그 히터 (38) 에 통전하고, 금속층 (31) 의 산화를 방지하기 위해서, 진공 분위기를 유지하면서 처리 대상물 (11) 을 상기 중간층 형성 공정과 에칭 공정 시에 승온시키는 온도보다 높은 온도 (예를 들어, 350 ℃ 에서 2 시간) 에서 가열하여, 금속층 (31) 을 어닐 처리한다.
망간은 구리 중에서의 확산 속도가 빨라, 어닐 처리 시에 중간층 (25) 이 승온되면, 중간층 (25) 에 함유되는 망간이 확산되어, 구멍 (21) 의 측벽과, 홈 (22) 의 측벽 및 저면과, 제 2 절연막 (27) 의 표면에 각각 도달한다.
구멍 (21) 의 측벽에는 하부 절연층 (15) 과 제 1 보호막 (16) 이 위치하고, 홈 (22) 의 측벽에 상부 절연층 (17) 과 제 2 보호막 (18) 이 위치하고 있으며, 여기서는 제 1 보호막 (16) 및 제 2 보호막 (18) 은 SiN 과 같은 질화물로 구성되고, 하부 절연층 (15) 과 상부 절연층 (17) 은 SiO2 와 같은 산화물로 구성되어 있다.
망간은 질소와 산소에 대한 반응성이 구리보다 높고, 또한 중간층 (25) 에 상기 서술한 반응 가스가 첨가됨으로써 반응성이 보다 높아진다.
망간은 제 1 보호막 (16) 과 중간층 (25) 의 계면과, 제 2 보호막 (18) 과 중간층 (25) 의 계면에서, 제 1 보호막 (16) 및 제 2 보호막 (18) 에 함유되는 질화물과 반응하여 질화망간이 석출되고, 하부 절연층 (15) 과 중간층 (25) 의 계면과, 상부 절연층 (17) 과 중간층 (25) 의 계면에서, 하부 절연층 (15) 과 상부 절연층 (17) 에 함유되는 산화물과 반응하여 산화망간이 석출된다.
이 때, 반응 가스가 질소를 함유하는 경우에는, 반응 가스의 질소와 망간의 반응물인 질화망간이 각 계면에 석출되고, 반응 가스가 산소를 함유하는 경우에는, 반응 가스의 산소와 망간의 반응물인 산화망간이 각 계면에 석출된다.
따라서, 제 1 보호막 (16) 과 중간층 (25) 의 계면과, 제 2 보호막 (18) 과 중간층 (25) 의 계면에는, 질화망간, 또는 질화망간과 산화망간의 양방이 석출되어 배리어막 (29) 이 형성되고, 하부 절연층 (15) 과 중간층 (25) 의 계면과, 상부 절연층 (17) 과 중간층 (25) 의 계면에는, 산화망간, 또는 산화망간과 질화망간의 양방이 석출되어 배리어막 (29) 이 형성된다 (도 3(a)).
배리어막 (29) 이 형성될 때에는, 중간층 (25) 의 주성분인 구리와, Mn 과 반응 가스의 일부는 배리어막 (29) 표면 상에 남고 그 남은 중간층 (25) 이 하지층 (28) 이 된다.
하지층 (28) 은 중간층 (25) 과 동일하게 구리를 주성분으로 하고 있고, 구리는 산화규소나 규소로 확산되기 쉽지만, 산화망간과 질화망간은 구리의 확산을 차폐하는 성질을 갖고 있기 때문에, 구리는 배리어막 (29) 에 의해 차폐되어, 하부 절연층 (15) 에도 상부 절연층 (17) 에도 침입하지 않는다.
다음으로, 처리 대상물 (11) 의 금속층 (31) 이 형성된 면을, 예를 들어 CMP (Chemical Mechanical Polishing) 법에 따라 연마하고, 제 2 절연막 (27) 표면이 노출될 때까지 금속층 (31) 을 연마 제거하면, 홈 (22) 과 홈 (22) 사이의 금속층 (31) 이 제거되고, 각 홈 (22) 에 충전된 금속층 (31) 이 서로 분리되어, 제 2 금속 배선 (32) 이 형성된다 (도 3(b)).
도 3(b) 및 도 5 의 부호 10 은 제 2 금속 배선 (32) 이 형성된 반도체 장치를 나타내고 있다. 구멍 (21) 의 내부에는 금속층 (31) 이 충전된 상태가 남아 있고, 금속층 (31) 이 충전된 구멍 (21) 에서 제 1 금속 배선 (14) 과 제 2 금속 배선 (32) 을 서로 접속시키는 콘택트홀 (33) 이 구성되어 있다.
상기 서술한 바와 같이, 구멍 (21) 의 저면에는 중간층 (25) 이 형성되지 않 기 때문에, 콘택트홀 (33) 과 제 1 금속 배선 (14) 사이에는 배리어층은 형성되어 있지 않고, 제 1 금속 배선 (14) 과 제 2 금속 배선 (32) 사이의 전기 저항은 낮다.
산화망간과 질화망간 중 어느 일방 또는 양방을 함유하는 배리어막 (29) 은, SiO2 나 SiN 등의 규소 화합물과, 구리나 알루미늄 등의 금속 재료의 양방에 대한 접착성이 높다.
구리를 주성분으로 하는 하지층 (28) 과, SiO2 나 SiN 를 함유하는 제 1 절연막 (26) 과 제 2 절연막 (27) 사이에 배리어막 (29) 이 위치함으로써, 하지층 (28) 은 홈 (22) 저면 및 측벽과, 구멍 (21) 의 내벽에 강고하게 고정되어 있다. 하지층 (28) 은 제 2 금속 배선 (32) 의 밀착성이 높고, 제 2 금속 배선 (32) 은 하지층 (28) 과 배리어막 (29) 에 의해 홈 (22) 내에 고정되기 때문에, 반도체 장치 (10) 로부터 탈락되기 어렵다.
이상은, 중간층 형성 공정 후에 에칭 공정을 실시하고, 구멍 (21) 의 저면에 제 1 금속 배선 (14) 을 노출시키는 경우에 대해 설명했는데, 본 발명은 이것에 한정되지 않고, 제 1 금속 배선 (14) 과 제 2 금속 배선 (32) 사이의 저항이 허용할 수 있을 정도로 낮아지는 것이라면, 구멍 (21) 저면에 중간층 (25) 이 잔류해도 된다.
이상은, 하지층을 1 층 구조로 하는 경우에 대해 설명했는데, 본 발명은 이것에 한정되는 것은 아니다. 예를 들어, 진공조 (2) 내부에 상기 합금 타깃 (5) 과는 별도로, 고순도의 구리 타깃을 배치하고, 에칭 공정 종료 후에, 고순도 구리 타깃을 스퍼터링하고, 구리 박막을 적층하여, 하지층을 2 층 이상 적층해도 된다.
이 경우, 에칭 공정에서 홈 (22) 의 저면으로부터 중간층 (25) 이 제거되어, 중간층 (25) 이 분단되어도, 분단된 중간층 (25) 은 홈 (22) 저면에 성장하는 구리 박막에 의해 전기적으로 접속되기 때문에, 도금법에 의해 홈 (22) 을 충전하는 금속층 (31) 을 형성할 수 있다. 그러나, 홈 (22) 의 저면에, SiO2 의 막이 노출되어 있으면, 구리 박막으로부터 구리가 확산되기 때문에, 이 경우에는 제 1 절연막 (26) 의 표면에, 구리의 차폐성을 갖는 막 (예를 들어, SiN 막) 이 위치하는 것이 바람직하다.
제 1 보호막 (16) 의 구성 재료는 상부 절연층 (17) 보다 에칭 속도가 느리고, 상부 절연층 (17) 을 패터닝할 때에, 에칭 스톱퍼로서 기능하는 것이면 SiN 에 한정되지 않는다.
중간층 (25) 을 가열하여 배리어막과 하지층을 형성하는 가열 공정은 금속층 (31) 을 형성하기 전에 실시해도 되지만, 금속층 (31) 을 형성한 후에 실시하면, 중간층 (25) 의 가열과 금속층 (31) 의 어닐화가 동시에 실시되어, 제조 시간이 단축될 뿐만 아니라, 처리 대상물 (11) 에 불필요한 열 데미지를 주지 않고 끝난다.
또, 합금 타깃을 스퍼터링할 때에 가열되는 온도에서 확산성 금속의 질화물 또는 산화물이 처리 대상물 (11) 과 중간층 (25) 의 계면에서 석출되는 것이면, 중 간층 (25) 을 가열하는 공정을 특별히 형성할 필요가 없다.
이상은, 확산성 금속으로서 Mn 이 첨가된 합금 타깃 (타깃 (5)) 을 사용하는 경우에 대해 설명했는데, 본 발명은 이것에 한정되지 않는다.
확산성 금속은, 구리 중의 확산 속도가 빠르고, 또한 질소 또는 산소와 반응하는 것이면, Mn 이외에도 Ti 와 Ta 와 Mo 와 W 와 V 등의 여러가지 전이 금속이나, Mg 와 Al 등의 비전이 금속을 확산성 금속으로서 타깃 (5) 에 첨가할 수 있다.
이들의 전이 금속은 단독으로 합금 타깃 (5) 에 첨가해도 되고, 2 종류 이상을 첨가해도 된다.
합금 타깃 (5) 중의 확산성 금속의 첨가량은 특별히 한정되지 않지만, 그 첨가량은, 예를 들어 1 원자％ 이상 40 원자％ 이하이다.
반응 가스는, 화학 구조 중에 산소 또는 질소를 함유하고, 확산성 금속과 반응하여 산화물 또는 질화물을 생성하는 것이면 특별히 한정되지 않고, 예를 들어 H2O, O3, CO, N2, NH3 을 사용할 수 있다. 이들의 반응 가스는 1 종류를 단독으로 사용해도 되고, 2 종류 이상을 사용해도 된다.
스퍼터 가스는 특별히 한정되지 않고, Ar 가스와 Ne 가스와 Xe 가스와 Kr 가스로 이루어지는 군에서 선택되는 불활성 가스 중 적어도 1 종류를 사용할 수 있다.
하부 절연층 (15) 과 상부 절연층 (17) 의 구성 재료는 SiO2 로 이루어지는 경우에 한정되지 않고, SiO2 와 SiN 과 SiOC 와 SiC 로 이루어지는 군에서 선택되는 어느 1 종류 이상을 함유하는 것을 사용할 수 있다.
제 1 금속 배선 (14) 및 제 2 금속 배선 (32) 의 구성 재료도 특별히 한정되지 않고, Cu, Al 등 여러가지 도전성 재료를 사용할 수 있는데, 하지층 (28) 은 구리를 주성분으로 하고 있기 때문에, 하지층 (28) 과의 밀착성을 고려하면, 제 2 금속 배선 (32) 의 구성 재료는 구리를 주성분으로 하는 것이 바람직하고, 제 2 금속 배선 (32) 의 구성 재료가 구리를 주성분으로 하는 경우에는, 전기적 특성을 고려하면, 제 1 금속 배선 (14) 의 구성 재료는 구리를 주성분으로 하는 것이 바람직하다.
이상은, 제 1 절연막 (26) 상에 제 2 절연막 (27) 이 배치되고, 구멍 (21) 이 제 2 절연막 (27) 의 홈 (22) 저면에 위치하는 처리 대상물 (11) 에 대해 설명했는데, 본 발명은 이것에 한정되는 것은 아니다.
예를 들어, 제 2 절연막 (27) 이 형성되지 않고, 제 1 절연막 (26) 표면이 노출되는 처리 대상물 (11) 을 사용하여 반도체 장치를 제조하는 경우도 본 발명에는 포함된다.
중간층 형성 공정과 에칭 공정 시에 진공조 (2) 에 도입되는 반응 가스의 유량은 특별히 한정되지 않는데, 예를 들어 0.1 sccm 이상 5 sccm 이하이고, 그 때의 진공조 (2) 내부의 압력은, 예를 들어 10-4 Pa 이상 10-1 Pa 이하이다.
이상은, 중간층 형성 공정과 에칭 공정에서, 타깃 (5) 의 인가 전압을 2 단계로 감소시키는 경우에 대해 설명했는데, 본 발명은 이것에 한정되지 않고, 타깃 (5) 의 인가 전압은 3 회 이상 단계적으로 감소시켜도 되고, 단계적이 아니라, 연속해서 서서히 감소시켜도 된다. 동일하게, 고주파 전압도 3 회 이상 단계적으로 증가시켜도 되고, 단계적이 아니라, 연속해서 서서히 증가시켜도 된다.
실시예
<밀착성 시험>
성막 분위기 중의 반응 가스 (O2, 산소) 의 분압과, 타깃 (5) 의 Mn 첨가량을 각각 바꾸어 중간층 형성 공정과 에칭 공정을 실시하여 중간층 (25) 을 형성한 후, 상기 서술한 공정에서 반도체 장치 (10) 를 제조하였다. 여기서는, 어닐화의 조건은, 진공 분위기의 압력이 6 × 10-6 Pa, 가열 온도가 350 ℃, 가열 시간이 1 시간이었다.
얻어진 반도체 장치 (10) 의 제 2 금속 배선 (32) 이 형성된 측의 표면에 격자상의 흠집을 형성하였다. 반도체 장치 (10) 표면의 흠집이 형성된 부분에 점착 테이프를 붙인 후 박리하고, 제 2 금속 배선 (32) 의 박리 유무를 관찰하였다. 그 결과를, 산소 분압과 타깃 (5) 의 Mn 첨가량과 함께 하기 표 1 에 기재한다.
Figure 112008082798680-pct00001
상기 표 1 의 「○」는 제 2 금속 배선 (32) 의 박리가 관찰되지 않는 경우이고, 「×」는 제 2 금속 배선 (32) 의 박리가 관찰된 경우를 나타내고 있다.
상기 표 1 로부터 명확한 바와 같이, Mn 의 첨가량이 2 원자％ 이하이고, 산소 가스의 분압이 10-3 Pa 미만이면, 밀착성이 나빴다. 이 실험 결과로부터, Mn 의 첨가량은 2 원자％ 를 초과하고, 또한 산소 가스 분압은 10-3 Pa 이상이면, 제 2 금속 배선 (32) 의 밀착성이 높아지는 것이 확인되었다.
<저항값>
Mn 첨가량이 7 원자％ 의 타깃을 사용하여, 반응 가스인 산소 가스의 유량을 각각 바꾸고 중간층 형성 공정과 에칭 공정을 실시하여 중간층 (25) 을 형성한 후, 상기 서술한 공정에서 반도체 장치 (10) 를 제조하였다.
각 반도체 장치 (10) 의 제 1 금속 배선 (14) 및 제 2 금속 배선 (32) 의 비저항과 저항값 변화를 측정하고, 그 측정 결과를 도 6 의 그래프에 나타낸다.
도 6 으로부터 명확한 바와 같이, 산소 유량을 증가시켜도, 제 1 금속 배선 (14) 및 제 2 금속 배선 (32) 의 배선 저항 증가를 초래하는 비저항의 상승은 보이지 않았다. 이로부터, 중간층 형성 공정과 에칭 공정에서 산소를 도입하더라도, 금속 배선의 전기적 특성은 열화되지 않는다는 것을 알 수 있다.

Claims (6)

  1. 기판과, 상기 기판 표면에 배치되며, 구멍이 형성된 제 1 절연막을 갖는 처리 대상물의,
    상기 구멍의 측벽에 구리를 함유하는 박막을 스퍼터링에 의해 형성하는 반도체 장치의 제조 방법으로서,
    전이 금속과, Al 과, Mg 로 이루어지는 확산성 금속군에서 선택되는 적어도 1 종류 이상의 확산성 금속이 첨가된 타깃과, 상기 처리 대상물이 배치된 진공조에,
    상기 확산성 금속과 반응하여 상기 확산성 금속의 산화물 또는 질화물을 생성하는 반응 가스와, 스퍼터 가스를 공급하고, 상기 타깃에 전압을 인가하여 스퍼터링하여,
    구리를 함유하고, 상기 확산성 금속과 상기 반응 가스를 함유하는 중간층을 생성하는 중간층 형성 공정을 갖는, 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 중간층 형성 공정 후에,
    상기 중간층 형성 공정에서 인가한 전압보다 작은 전압을 상기 타깃에 인가하고,
    상기 처리 대상물을 유지하는 기판 홀더에 고주파 전압을 인가하는 에칭 공 정을 갖는, 반도체 장치의 제조 방법.
  3. 제 2 항에 있어서,
    상기 에칭 공정 후에,
    상기 중간층을 가열하여, 상기 구멍의 측벽 표면에, 상기 확산성 금속의 질화물 또는 산화물을 함유하는 배리어막과,
    상기 배리어막 표면에, 구리를 함유하는 하지층을 형성하는 가열 공정을 갖는, 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서,
    상기 구멍의 저면에는 금속 배선의 표면이 위치하고,
    상기 에칭 공정 후에, 상기 구멍의 저면과 상기 구멍의 측벽 상에 금속층을 석출시키는, 반도체 장치의 제조 방법.
  5. 제 2 항에 있어서,
    상기 제 1 절연막 상에는, 상기 제 1 절연막이 노출되는 홈을 갖는 제 2 절연막이 배치되고,
    상기 구멍은 상기 홈의 저면에 배치되고,
    상기 중간층 형성 공정은, 상기 홈의 측벽과 상기 홈의 저면에도 상기 중간층을 형성하는, 반도체 장치의 제조 방법.
  6. 제 5 항에 있어서,
    상기 에칭 공정은, 상기 홈의 저면에 성장하는 상기 중간층을 남기는, 반도체 장치의 제조 방법.
KR1020087029414A 2006-07-14 2007-07-12 반도체 장치의 제조 방법 KR101059709B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006193879 2006-07-14
JPJP-P-2006-193879 2006-07-14
PCT/JP2007/063891 WO2008007732A1 (en) 2006-07-14 2007-07-12 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20090010089A KR20090010089A (ko) 2009-01-28
KR101059709B1 true KR101059709B1 (ko) 2011-08-29

Family

ID=38923288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087029414A KR101059709B1 (ko) 2006-07-14 2007-07-12 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20090120787A1 (ko)
JP (1) JP5145225B2 (ko)
KR (1) KR101059709B1 (ko)
CN (1) CN101490811B (ko)
TW (1) TWI397125B (ko)
WO (1) WO2008007732A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932176B2 (en) * 2008-03-21 2011-04-26 President And Fellows Of Harvard College Self-aligned barrier layers for interconnects
JP5343417B2 (ja) * 2008-06-25 2013-11-13 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP5339830B2 (ja) * 2008-09-22 2013-11-13 三菱マテリアル株式会社 密着性に優れた薄膜トランジスター用配線膜およびこの配線膜を形成するためのスパッタリングターゲット
JP5466889B2 (ja) * 2009-06-18 2014-04-09 東京エレクトロン株式会社 多層配線の形成方法
JP2013080779A (ja) * 2011-10-03 2013-05-02 Ulvac Japan Ltd 半導体装置の製造方法、半導体装置
US9048294B2 (en) * 2012-04-13 2015-06-02 Applied Materials, Inc. Methods for depositing manganese and manganese nitrides
US9076661B2 (en) 2012-04-13 2015-07-07 Applied Materials, Inc. Methods for manganese nitride integration
WO2013191065A1 (ja) * 2012-06-18 2013-12-27 東京エレクトロン株式会社 マンガン含有膜の形成方法
TWI609095B (zh) * 2013-05-30 2017-12-21 應用材料股份有限公司 用於氮化錳整合之方法
US9275952B2 (en) * 2014-01-24 2016-03-01 International Business Machines Corporation Ultrathin superlattice of MnO/Mn/MnN and other metal oxide/metal/metal nitride liners and caps for copper low dielectric constant interconnects

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003178999A (ja) 2001-10-05 2003-06-27 Handotai Rikougaku Kenkyu Center:Kk 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線
JP2005166757A (ja) 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP2005277390A (ja) 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4579618A (en) * 1984-01-06 1986-04-01 Tegal Corporation Plasma reactor apparatus
JPH06333925A (ja) * 1993-05-20 1994-12-02 Nippon Steel Corp 半導体集積回路及びその製造方法
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
US6387805B2 (en) * 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
KR100773280B1 (ko) * 1999-02-17 2007-11-05 가부시키가이샤 알박 배리어막제조방법및배리어막
JP4360716B2 (ja) * 1999-09-02 2009-11-11 株式会社アルバック 銅薄膜製造方法、及びその方法に用いるスパッタ装置
US6491835B1 (en) * 1999-12-20 2002-12-10 Applied Materials, Inc. Metal mask etching of silicon
US6764940B1 (en) * 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US20050156315A1 (en) * 2002-01-24 2005-07-21 Lee Eal H. Thin films, structures having thin films, and methods of forming thin films
JP2005285820A (ja) * 2004-03-26 2005-10-13 Ulvac Japan Ltd バイアススパッタ成膜方法及び膜厚制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003178999A (ja) 2001-10-05 2003-06-27 Handotai Rikougaku Kenkyu Center:Kk 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線
JP2005166757A (ja) 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP2005277390A (ja) 2004-02-27 2005-10-06 Handotai Rikougaku Kenkyu Center:Kk 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20090120787A1 (en) 2009-05-14
TWI397125B (zh) 2013-05-21
CN101490811B (zh) 2011-06-08
TW200811954A (en) 2008-03-01
WO2008007732A1 (en) 2008-01-17
KR20090010089A (ko) 2009-01-28
CN101490811A (zh) 2009-07-22
JP5145225B2 (ja) 2013-02-13
JPWO2008007732A1 (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
KR101059709B1 (ko) 반도체 장치의 제조 방법
US5766379A (en) Passivated copper conductive layers for microelectronic applications and methods of manufacturing same
US5622608A (en) Process of making oxidation resistant high conductivity copper layers
JP5366235B2 (ja) 半導体装置の製造方法、半導体製造装置及び記憶媒体
US6229211B1 (en) Semiconductor device and method of manufacturing the same
US6554914B1 (en) Passivation of copper in dual damascene metalization
JP3732048B2 (ja) 多層ＴｉＮ膜の形成方法
Stavrev et al. Behavior of thin Ta-based films in the Cu/barrier/Si system
US6720659B1 (en) Semiconductor device having an adhesion layer
KR101527626B1 (ko) 박막 트랜지스터 및 박막 트랜지스터 중간체
JP5285710B2 (ja) 薄膜トランジスタの製造方法
Ding et al. Thermal annealing of buried Al barrier layers to passivate the surface of copper films
US7129161B2 (en) Depositing a tantalum film
KR100488223B1 (ko) 무전해 도금 방법, 매입형 배선, 및 매입형 배선 형성 방법
JP4005295B2 (ja) 半導体装置の製造方法
JP5424876B2 (ja) 薄膜トランジスタ製造方法、液晶表示装置製造方法、電極形成方法
Zhao et al. Copper wetting of a tantalum silicate surface: Implications for interconnect technology
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
EP1459375B1 (en) Method of manufacturing an electronic device
JP5031953B2 (ja) 銅材料充填プラグ及び銅材料充填プラグの製造方法
US6107195A (en) Method for depositing a low-resistivity titanium-oxynitride (TiON) film that provides for good texture of a subsequently deposited conductor layer
KR19980042602A (ko) 장벽층 형성방법
JP2004289174A (ja) 半導体装置及びその製造方法
Hong et al. Interdiffusion and reaction in Cu/PtSi/Si (100) systems
Wang et al. Passivation of copper by low temperature annealing of Cu/Mg/SiO2 bilayers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140725

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150723

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160705

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180604

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190808

Year of fee payment: 9