JP4442189B2 - 半導体装置、平面表示装置およびそれらの製造方法 - Google Patents
半導体装置、平面表示装置およびそれらの製造方法 Download PDFInfo
- Publication number
- JP4442189B2 JP4442189B2 JP2003364568A JP2003364568A JP4442189B2 JP 4442189 B2 JP4442189 B2 JP 4442189B2 JP 2003364568 A JP2003364568 A JP 2003364568A JP 2003364568 A JP2003364568 A JP 2003364568A JP 4442189 B2 JP4442189 B2 JP 4442189B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- capacitor
- semiconductor device
- electrode layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
スイッチング素子と、
前記スイッチング素子の第1活性層に接続される画素電極層と、
前記第1活性層に接続され、前記画素電極層とは異なる層に形成されるキャパシタ用第1電極層と、
前記キャパシタ用第1電極層に対して誘電体層を介して向き合うキャパシタ用第2電極層と、を有する半導体装置であって、
前記第1活性層と前記第1電極層とを接続する第1層間接続部と、前記第1活性層と前記画素電極層とを接続する第2層間接続部とが、前記第1活性層の異なる位置から引き出されており、
前記キャパシタ用第2電極層が前記誘電体層を介して前記キャパシタ用第1電極層を覆っていることを特徴とする。
スイッチング素子を形成する工程と、
前記第1活性層に接続されるキャパシタ用第1電極層を形成する工程と、
前記キャパシタ用第1電極層に対して誘電体層を介して向き合うキャパシタ用第2電極層を形成する工程と、
前記キャパシタ用第2電極層の上層側に、前記スイッチング素子の第1活性層に接続される画素電極層を形成する工程と、を有する半導体装置の製造方法であって、
前記第1活性層と前記第1電極層とを接続する第1層間接続部と、前記第1活性層と前記画素電極層とを接続する第2層間接続部とを、前記第1活性層の異なる位置から引き出し、
前記キャパシタ用第2電極層を、前記誘電体層を介して前記キャパシタ用第1電極層を覆うように形成することを特徴とする。
上記のいずれかの方法を用いて第1基板の上に半導体装置を形成する工程と、
前記第1基板に対向するように第2基板を配置する工程と、
前記第1基板と第2基板との間に液晶を封入する工程とを有する。
図1は本発明の一実施形態に係る液晶表示装置の1画素に対応する部分の要部断面図、
図2は液晶表示装置の等価駆動回路図、
図3は図1の要部拡大断面図、
図4は図3の概略図、
図5(A)〜(I)は図3に示す半導体装置の製造過程を示す断面図、
図6(A)〜(F)は図5の続きの工程を示す断面図、
図7(A)〜(E)は図6の続きの工程を示す断面図、
図8(A)〜(E)は図7の続きの工程を示す断面図、
図9(A)〜(D)は図8の続きの工程を示す断面図、
図10(A)〜(C)は図9の続きの工程を示す断面図、
図11は本発明の参考例に係る液晶表示装置の1画素に対応する部分の要部断面図、
図12は図11の要部拡大断面図、
図13は図12の概略図、
図14(A)〜(E)は図12に示す半導体装置の製造過程を示す断面図、
図15(A)〜(D)は図14の続きの工程を示す断面図、
図16(A)〜(C)は図15の続きの工程を示す断面図、
図17(A)〜(D)は図16の続きの工程を示す断面図、
図18(A)〜(C)は図17の続きの工程を示す断面図、
図19(A)〜(C)は図18の続きの工程を示す断面図、
図20は従来例に係る半導体装置の概略図、
図21は図20の要部詳細を示す断面図である。
図1に示すように、本発明の一実施形態に係る平面表示装置としての液晶表示装置(LCD)20は、透明な第1基板22と、その第1基板22に対して対向して配置される同じく透明な第2基板24と、その間に封入してある液晶層26とを有する。
図5(A)に示すように、第1基板22として、透明基板を用意する。本実施形態では、たとえば8インチの透明石英基板を用いる。
次に、参考例について説明する。以下の説明において、第1実施形態と共通する部分については、共通する部材番号(同じ部材番号あるいは100を加えた部材番号)を付し、その説明を一部省略する。
図14(A)に示すように、第1実施形態における図5〜図6までの工程と同様にして、基板22の上に、層間絶縁膜70および72を成膜し、層間絶縁膜72にコンタクトホールを形成する。その後、第1実施形態と同様にして、プラグ145および166を形成する。ただし、本実施形態では、ドレイン領域44に接続するためのプラグ145は、第1実施形態よりも少なく、単一であっても良い。
たとえば、本発明の半導体装置および基板は、LCOSのような反射型LCDにも使用できる。
22… 第1基板
24… 第2基板
26… 液晶層
30,130… TFT
32,132… キャパシタ
34,134… 画素電極層
40… チャネル領域
42… ソース領域(第2活性層)
44… ドレイン領域(第1活性層)
48,148… プラグ(第1層間接続部)
50,150… プラグ(第2層間接続部)
52… 下部電極(キャパシタ用第1電極層)
54… 誘電体層
56… 上部電極(キャパシタ用第2電極層)
147… 中間導電層
200… パッシべーション膜
Claims (20)
- スイッチング素子と、
前記スイッチング素子の第1活性層に接続される画素電極層と、
前記第1活性層に接続され、前記画素電極層とは異なる層に形成されるキャパシタ用第1電極層と、
前記キャパシタ用第1電極層に対して誘電体層を介して向き合うキャパシタ用第2電極層と、を有する半導体装置であって、
前記第1活性層と前記第1電極層とを接続する第1層間接続部と、前記第1活性層と前記画素電極層とを接続する第2層間接続部とが、前記第1活性層の異なる位置から引き出されており、
前記キャパシタ用第2電極層が前記誘電体層を介して前記キャパシタ用第1電極層を覆っていることを特徴とする半導体装置。 - 前記画素電極層と前記キャパシタ用第2電極層との間の何れかの層に、前記スイッチング素子の第1活性層を覆う第1導電層が形成してある請求項1に記載の半導体装置。
- 前記第1導電層が、前記第2層間接続部を介して前記第1活性層に接続してある請求項2に記載の半導体装置。
- 前記第1導電層と絶縁され、前記スイッチング素子の第2活性層を覆う第2導電層が、前記第1導電層と同じ層に形成してある請求項2または3に記載の半導体装置。
- 前記第2導電層が、前記第2活性層に対して、第3層間接続部を介して接続してある請求項4に記載の半導体装置。
- 前記第2導電層が、前記第2活性層にデータを供給するデータ線の一部である請求項5に記載の半導体装置。
- 前記スイッチング素子と前記キャパシタ用第1電極層との間には、前記スイッチング素子に対して水素パッシべーションを行うためのパッシべーション膜を形成する請求項1〜6のいずれかに記載の半導体装置。
- 前記スイッチング素子が、薄膜トランジスタで構成され、前記薄膜トランジスタのトランジスタ活性層が、非晶質シリコン、ポリシリコン、単結晶シリコン、ゲルマニウム、シリコンとゲルマニウムとの化合物、ガリウムとヒ素との化合物、ガリウムとリンとの化合物、ガリウムとインジウムとリンとの化合物、ガリウムと窒素との化合物、その他の化合物半導体の何れかで形成される請求項1〜7のいずれかに記載の半導体装置。
- 前記誘電体層が、シリコンと酸素の化合物、シリコンと窒素の化合物、アルミニウムと酸素の化合物、ハフニウムと酸素の化合物、タンタルと酸素の化合物のいずれかである請求項1〜8のいずれかに記載の半導体装置。
- 前記キャパシタ用第1電極層および/またはキャパシタ用第2電極層が、ポリシリコン、Al、W、Ti、Cu、Co、Mg、Pt、Au、その他の金属、WSi、TiSi、CoSi、その他のSiと金属との合金のいずれかである請求項1〜9のいずれかに記載の半導体装置。
- 前記画素電極層が透明電極層である請求項1〜10のいずれかに記載の半導体装置。
- 請求項1〜11のいずれかの半導体装置が形成してある第1基板を有する平面表示装置。
- 請求項1〜11のいずれかの半導体装置が形成してある第1基板と、前記第1基板に対向して配置される第2基板と、第1基板と第2基板との間に封入してある液晶層とを有する液晶表示装置。
- スイッチング素子を形成する工程と、
前記第1活性層に接続されるキャパシタ用第1電極層を形成する工程と、
前記キャパシタ用第1電極層に対して誘電体層を介して向き合うキャパシタ用第2電極層を形成する工程と、
前記キャパシタ用第2電極層の上層側に、前記スイッチング素子の第1活性層に接続される画素電極層を形成する工程と、を有する半導体装置の製造方法であって、
前記第1活性層と前記第1電極層とを接続する第1層間接続部と、前記第1活性層と前記画素電極層とを接続する第2層間接続部とを、前記第1活性層の異なる位置から引き出し、
前記キャパシタ用第2電極層を、前記誘電体層を介して前記キャパシタ用第1電極層を覆うように形成することを特徴とする半導体装置の製造方法。 - 前記画素電極層と前記キャパシタ用第2電極層との間の何れかの層に、前記スイッチング素子の第1活性層を覆う第1導電層を形成する請求項14に記載の半導体装置の製造方法。
- 前記導電層を、前記第2層間接続部を介して前記第1活性層に接続する請求項15に記載の半導体装置の製造方法。
- 前記第1導電層と絶縁するように、前記スイッチング素子の第2活性層を覆う第2導電層を、前記第1導電層と同じ層に形成する請求項15または16に記載の半導体装置の製造方法。
- 前記第2導電層を、前記第2活性層に対して、第3層間接続部を介して接続する請求項17に記載の半導体装置の製造方法。
- 前記スイッチング素子と前記キャパシタ用第1電極層との間に、前記スイッチング素子に対して水素パッシべーションを行うためのパッシべーション膜を形成する請求項14〜18のいずれかに記載の半導体装置の製造方法。
- 請求項14〜19のいずれかの方法を用いて第1基板の上に半導体装置を形成する工程と、
前記第1基板に対向するように第2基板を配置する工程と、
前記第1基板と第2基板との間に液晶を封入する工程とを有する液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003364568A JP4442189B2 (ja) | 2003-10-24 | 2003-10-24 | 半導体装置、平面表示装置およびそれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003364568A JP4442189B2 (ja) | 2003-10-24 | 2003-10-24 | 半導体装置、平面表示装置およびそれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005128299A JP2005128299A (ja) | 2005-05-19 |
JP4442189B2 true JP4442189B2 (ja) | 2010-03-31 |
Family
ID=34643510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003364568A Expired - Fee Related JP4442189B2 (ja) | 2003-10-24 | 2003-10-24 | 半導体装置、平面表示装置およびそれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4442189B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100878847B1 (ko) * | 2006-12-04 | 2009-01-15 | 한국전자통신연구원 | 박막트랜지스터를 이용한 cmos소자 및 그 제조방법 |
JP5212361B2 (ja) * | 2007-03-20 | 2013-06-19 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
JP2009170794A (ja) * | 2008-01-18 | 2009-07-30 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜半導体装置の製造方法 |
-
2003
- 2003-10-24 JP JP2003364568A patent/JP4442189B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005128299A (ja) | 2005-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6927809B2 (en) | Active matrix substrate and display device | |
JP5020428B2 (ja) | トップゲート形ポリシリコン薄膜トランジスター製造方法 | |
JP6503459B2 (ja) | 半導体装置及びその製造方法 | |
US7528410B2 (en) | Semiconductor device and method for manufacturing the same | |
US6924874B2 (en) | Method of forming a liquid crystal display | |
US7755708B2 (en) | Pixel structure for flat panel display | |
JP2008112136A (ja) | 表示装置及びその製造方法 | |
JP2001013518A (ja) | 液晶表示装置およびその製造方法 | |
JP2001066631A (ja) | 液晶表示装置およびその製造方法 | |
JP2005166757A (ja) | 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置 | |
US7071040B2 (en) | Method of fabricating thin film transistor | |
US8420458B2 (en) | Semiconductor device and method of producing same | |
JP2004363300A (ja) | 液晶表示装置 | |
US7112458B2 (en) | Method of forming a liquid crystal display | |
KR100737910B1 (ko) | 폴리실리콘형 박막트랜지스터 제조방법 | |
JP4442189B2 (ja) | 半導体装置、平面表示装置およびそれらの製造方法 | |
TWI288845B (en) | Array substrate, liquid crystal display, and method of manufacturing array substrate | |
US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
KR101518851B1 (ko) | 어레이 기판의 제조방법 | |
JP2004325627A (ja) | アクティブマトリクス基板および表示装置 | |
JP4434644B2 (ja) | 薄膜トランジスタの製造方法と、この薄膜トランジスタを備える表示装置の製造方法 | |
US20060284254A1 (en) | Pixel structures and methods for fabricating the same | |
JP4202091B2 (ja) | アクティブマトリクス型液晶表示装置の作製方法 | |
JP2006253307A (ja) | 半導体素子及びその製造方法並びに液晶表示装置 | |
JPH09139508A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100104 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130122 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |