JPS62172794A - セラミツク多層回路基板の製造方法 - Google Patents
セラミツク多層回路基板の製造方法Info
- Publication number
- JPS62172794A JPS62172794A JP1401086A JP1401086A JPS62172794A JP S62172794 A JPS62172794 A JP S62172794A JP 1401086 A JP1401086 A JP 1401086A JP 1401086 A JP1401086 A JP 1401086A JP S62172794 A JPS62172794 A JP S62172794A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- multilayer circuit
- conductive paste
- ceramic multilayer
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 title description 7
- 239000004020 conductor Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 7
- 230000035939 shock Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000002075 main ingredient Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子機器等の回路に広く用いることのできる
セラミック多層回路基板の製造方法に関するものである
。
セラミック多層回路基板の製造方法に関するものである
。
従来の技術
近年、セラミック多層回路基板は、熱伝導性や耐熱性、
化学的耐久性の面で、有機材料基板の代替として、又電
子機器の小型化、多機能化に伴い、高密度配線基板とし
て使用されるようになった。
化学的耐久性の面で、有機材料基板の代替として、又電
子機器の小型化、多機能化に伴い、高密度配線基板とし
て使用されるようになった。
以下図面を参照しながら従来のセラミック多層回路基板
の製造方法の一例について説明する。
の製造方法の一例について説明する。
第３図、第４図は従来のセラミック多層回路基板の構成
を示すものである。第３図において、９はセラミックス
基板素材、１０は内部導体、１１はバイヤホールであり
、内部を導体で充填されている。第４図において、１２
はセラミックス基板素材、１３は内部導体、１４はバイ
ヤホールであゆ、内壁に導体が被着されている。第５図
は上述のセラミック多層回路基板の製造方法を示すもの
で、１５，１７．１９はセラミックグリーンシート、１
６はバイヤホール、１８．２０は導電ペーストである。
を示すものである。第３図において、９はセラミックス
基板素材、１０は内部導体、１１はバイヤホールであり
、内部を導体で充填されている。第４図において、１２
はセラミックス基板素材、１３は内部導体、１４はバイ
ヤホールであゆ、内壁に導体が被着されている。第５図
は上述のセラミック多層回路基板の製造方法を示すもの
で、１５，１７．１９はセラミックグリーンシート、１
６はバイヤホール、１８．２０は導電ペーストである。
第６図ａの如くセラミックグリーンシート１５にパンチ
あるいはドリル等でバイヤホール１６を形成し、印刷等
の方法により第５図すの如くバイヤホール１６内部に導
電ペースト１８を充填するか、第６図Ｃの如くバイヤホ
ールイ６内壁に導電ペースト２ｏを被着させ、積層後焼
成しセラミック多層回路基板となる。
あるいはドリル等でバイヤホール１６を形成し、印刷等
の方法により第５図すの如くバイヤホール１６内部に導
電ペースト１８を充填するか、第６図Ｃの如くバイヤホ
ールイ６内壁に導電ペースト２ｏを被着させ、積層後焼
成しセラミック多層回路基板となる。
以上の方法で構成されたセラミック多層回路基板に回路
部品を実装又は形成し使用する。
部品を実装又は形成し使用する。
発明が解決しようとする問題点
しかしながら上記のような方法では、印刷によりバイヤ
ホール内部に導電ペーストを充填あるいは被着させても
第６図に示す如く、開孔部の導電ペースト膜厚が薄くな
るだめにエツジ部で、熱的。
ホール内部に導電ペーストを充填あるいは被着させても
第６図に示す如く、開孔部の導電ペースト膜厚が薄くな
るだめにエツジ部で、熱的。
機械的衝撃により断線することが有り、信頼性上重大な
問題である。又、仮りに、他の方法により、バイヤホー
ルの開孔エツジ部の膜厚が薄くならないように導電ペー
ストを充填あるいは被着させても、プレスや焼成収縮時
の応力が導体エツジ部に集中し、熱的９機械的衝撃によ
り導体が断線することがあるという問題点を有していた
。
問題である。又、仮りに、他の方法により、バイヤホー
ルの開孔エツジ部の膜厚が薄くならないように導電ペー
ストを充填あるいは被着させても、プレスや焼成収縮時
の応力が導体エツジ部に集中し、熱的９機械的衝撃によ
り導体が断線することがあるという問題点を有していた
。
本発明は上記問題点に鑑み、熱的１機械的衝撃により、
バイヤホール開孔部で導体が断線することがないセラミ
ック多層回路基板の製造方法を提供するものである。
バイヤホール開孔部で導体が断線することがないセラミ
ック多層回路基板の製造方法を提供するものである。
問題点を解決するだめの手段
上記問題点を解決するために本発明のセラミック多層回
路基板の製造方法は、バイヤホールの開孔部を曲面ある
いは平面で面取りし、かつ上記バイヤホール内部を導電
ペーストで充填あるいは内壁に沿って導電ペーストを被
着したセラミ’７クグリーンシートを積層し、焼成する
というものであるＱ 作用 本発明は上記方法によって、バイヤホール開孔部での導
電ペーストの膜厚が厚く形成でき、さらに、バイヤホー
ル開孔部に鋭いエツジが無い為に、プレスや焼成収縮時
の応力集中が無くなる。
路基板の製造方法は、バイヤホールの開孔部を曲面ある
いは平面で面取りし、かつ上記バイヤホール内部を導電
ペーストで充填あるいは内壁に沿って導電ペーストを被
着したセラミ’７クグリーンシートを積層し、焼成する
というものであるＱ 作用 本発明は上記方法によって、バイヤホール開孔部での導
電ペーストの膜厚が厚く形成でき、さらに、バイヤホー
ル開孔部に鋭いエツジが無い為に、プレスや焼成収縮時
の応力集中が無くなる。
実施例
以下、本発明の一実施例のセラミック多層回路基板の製
造方法について、図面を参照しながら説明する。第１図
は本発明の第１の実施例を示す断面図である。第１図に
おいて、１は開孔部が曲面３となるようにバイヤホール
２を開孔したガラスアルミナセラミックグリーンシート
、４は上記グリーンシート１のバイヤホール２に充填し
たムｇ又はムｇ−Ｐ ｄ等を主成分とする導電ペースト
である。上記バイヤホール２はパンチ穴明は時に又は穴
明は後にプレス金型により曲面３を施したものである。
造方法について、図面を参照しながら説明する。第１図
は本発明の第１の実施例を示す断面図である。第１図に
おいて、１は開孔部が曲面３となるようにバイヤホール
２を開孔したガラスアルミナセラミックグリーンシート
、４は上記グリーンシート１のバイヤホール２に充填し
たムｇ又はムｇ−Ｐ ｄ等を主成分とする導電ペースト
である。上記バイヤホール２はパンチ穴明は時に又は穴
明は後にプレス金型により曲面３を施したものである。
このように形成されたバイヤホール２内に印刷によりム
ｇ又はムｇ−ｐａ等を主成分とする導電ペースト４を充
填し、積層、焼成することによりセラミック多層基板と
する。
ｇ又はムｇ−ｐａ等を主成分とする導電ペースト４を充
填し、積層、焼成することによりセラミック多層基板と
する。
以上のように本実施例によれば、バイヤホール２の開孔
部に曲面３を施すことにより、導電ペースト４がバイヤ
ホール２内部に充填されても開孔部で膜厚は厚くカリ、
さらに、開孔部にプレスや焼成時の収縮による応力の集
中もなく、導体のクラック等による断線がなくなる。
部に曲面３を施すことにより、導電ペースト４がバイヤ
ホール２内部に充填されても開孔部で膜厚は厚くカリ、
さらに、開孔部にプレスや焼成時の収縮による応力の集
中もなく、導体のクラック等による断線がなくなる。
第２図は本発明の第２の実施例を示す断面図である。第
２図において、５は開孔部が平面７となるようバイヤホ
ール６を開孔したガラスアルミナセラミックグリーンシ
ート、８は上記グリーンシトＳのバイヤホール６内壁に
被着させたＡｇ又はＡｇ−Ｐｄ等を主成分とする導電ペ
ーストである。
２図において、５は開孔部が平面７となるようバイヤホ
ール６を開孔したガラスアルミナセラミックグリーンシ
ート、８は上記グリーンシトＳのバイヤホール６内壁に
被着させたＡｇ又はＡｇ−Ｐｄ等を主成分とする導電ペ
ーストである。
上記バイヤホール６はドリル穴明後、再度ドリルにより
面取りしたものである。このように形成されたバイヤホ
ール６内壁に印刷によりＡｇ又はＡｇ−Ｐｄ等を主成分
とする導電ペースト８を被着させ、積層、焼成すること
によりセラミック多層基板とする。
面取りしたものである。このように形成されたバイヤホ
ール６内壁に印刷によりＡｇ又はＡｇ−Ｐｄ等を主成分
とする導電ペースト８を被着させ、積層、焼成すること
によりセラミック多層基板とする。
以上のように本実施例によれば、バイヤホール６の開孔
部を平面７で面取りすることにより、内壁に被着された
導電ペースト８の膜厚が開孔部でも厚く、前述第１の実
施例同様に熱的１機械的衝撃や応力集中による導体の断
線はなくなる。
部を平面７で面取りすることにより、内壁に被着された
導電ペースト８の膜厚が開孔部でも厚く、前述第１の実
施例同様に熱的１機械的衝撃や応力集中による導体の断
線はなくなる。
なお第１の実施例で導体ペーストを充填としたが、内壁
に被着でも良い。第２の実施例で導体ペーストを内壁に
被着としたが、充填させても良い。
に被着でも良い。第２の実施例で導体ペーストを内壁に
被着としたが、充填させても良い。
また、セラミック基材をガラスアルミナセラミック、導
体ペーストをＡｇ又はＡｇ−Ｐｄ等主成分としたが、他
のセラミック、導体の組合わせでも良い０ さらに、バイヤホールの面取り方法をプレス金型あるい
はドリルとしたが、他の方法でも良い。
体ペーストをＡｇ又はＡｇ−Ｐｄ等主成分としたが、他
のセラミック、導体の組合わせでも良い０ さらに、バイヤホールの面取り方法をプレス金型あるい
はドリルとしたが、他の方法でも良い。
発明の効果
以上のように本発明は、バイヤホールの開孔部を曲面あ
るいは平面で面取りし、かつ上記バイヤホールを導電ペ
ーストで充填、あるいは上記バイヤホールの壁面に沿っ
て導電ペーストを被着したセラミックグリーンシートを
積層、焼成するととＫより、バイヤホール開孔部で導体
が薄く、熱的。
るいは平面で面取りし、かつ上記バイヤホールを導電ペ
ーストで充填、あるいは上記バイヤホールの壁面に沿っ
て導電ペーストを被着したセラミックグリーンシートを
積層、焼成するととＫより、バイヤホール開孔部で導体
が薄く、熱的。
機械的衝撃や応力集中による断線が起こるという問題を
解決することができる。
解決することができる。
第１図ａ、ｂは本発明の第１の実施例におけるセラミッ
ク多層回路基板の製造法を示す断面図、第２図ａ、ｂは
本発明の第２の実施例における上面図、第５図ａ、ｂ、
ｃは従来のセラミック多層回路基板の製造法を示す断面
図である。 １．６・・・・・・セラミックグリーンシート、２．６
・・・・・・バイヤホール、４．８・・−・・・導体ペ
ースト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名イー
−−８がシフグリーンシート ’２−−−バイアホール 第２図 ６
ク多層回路基板の製造法を示す断面図、第２図ａ、ｂは
本発明の第２の実施例における上面図、第５図ａ、ｂ、
ｃは従来のセラミック多層回路基板の製造法を示す断面
図である。 １．６・・・・・・セラミックグリーンシート、２．６
・・・・・・バイヤホール、４．８・・−・・・導体ペ
ースト。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名イー
−−８がシフグリーンシート ’２−−−バイアホール 第２図 ６
Claims (1)
- バイヤホールの開孔部を曲面あるいは平面で面取りし
、かつ上記バイヤホールを導電ペーストで充填、あるい
は上記バイヤホールの壁面に沿って導電ペーストを被着
したセラミックグリーンシートを積層し、焼成すること
を特徴とするセラミック多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1401086A JPS62172794A (ja) | 1986-01-24 | 1986-01-24 | セラミツク多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1401086A JPS62172794A (ja) | 1986-01-24 | 1986-01-24 | セラミツク多層回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62172794A true JPS62172794A (ja) | 1987-07-29 |
Family
ID=11849230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1401086A Pending JPS62172794A (ja) | 1986-01-24 | 1986-01-24 | セラミツク多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62172794A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01151690A (ja) * | 1987-12-08 | 1989-06-14 | Takechi Komusho Kk | 掘孔方法 |
| JP2009501856A (ja) * | 2005-07-20 | 2009-01-22 | ミンロック テクニカル プロモーションズ リミテッド | 流体作動式パーカッションドリル工具用のドリルビットアセンブリ |
-
1986
- 1986-01-24 JP JP1401086A patent/JPS62172794A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01151690A (ja) * | 1987-12-08 | 1989-06-14 | Takechi Komusho Kk | 掘孔方法 |
| JP2009501856A (ja) * | 2005-07-20 | 2009-01-22 | ミンロック テクニカル プロモーションズ リミテッド | 流体作動式パーカッションドリル工具用のドリルビットアセンブリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0244696A2 (en) | Method of fabricating a multilayered ceramic substrate having solid non-porous metal conductors | |
| EP1020909A3 (en) | Thick-film hybrid circuit on a metal circuit board and method therefor | |
| JPS62172794A (ja) | セラミツク多層回路基板の製造方法 | |
| JP2005501795A (ja) | セラミック基板の製造方法及びセラミック基板 | |
| US5290375A (en) | Process for manufacturing ceramic multilayer substrate | |
| US20070236896A1 (en) | Wiring board in which silver is deposited near via-conductor and method for manufacturing wiring board | |
| JP2002076628A (ja) | ガラスセラミック基板の製造方法 | |
| JPS62172793A (ja) | セラミツク多層回路基板の製造方法 | |
| JPS61270896A (ja) | セラミツク基板の製造方法 | |
| JPS63156393A (ja) | セラミツク多層回路基板の製造方法 | |
| JPS63239999A (ja) | セラミツク多層積層体の製造方法 | |
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JPS6123393A (ja) | 多層回路基板及びその製造方法 | |
| JPS62244196A (ja) | セラミツク多層基板の製造方法 | |
| JPH0195595A (ja) | セラミック基板へのピン立設方法 | |
| JPS61161794A (ja) | 湿式多層セラミツク基板 | |
| JPS60171793A (ja) | 多層配線基板の製造方法 | |
| JPH03288494A (ja) | 多層セラミック基板のバイヤ形成方法 | |
| JPS6388889A (ja) | 両面印刷基板およびその製造法 | |
| JPS62144394A (ja) | バイアホ−ルの形成法 | |
| JPS63102398A (ja) | セラミツク回路基板の製造方法 | |
| JPH10341067A (ja) | 無機多層基板およびビア用導体ペースト | |
| JP2003133732A (ja) | 回路基板 | |
| JPS6226200B2 (ja) | ||
| JPS62216296A (ja) | 多層セラミツク基板 |