JPS63156393A - セラミツク多層回路基板の製造方法 - Google Patents
セラミツク多層回路基板の製造方法Info
- Publication number
- JPS63156393A JPS63156393A JP30430386A JP30430386A JPS63156393A JP S63156393 A JPS63156393 A JP S63156393A JP 30430386 A JP30430386 A JP 30430386A JP 30430386 A JP30430386 A JP 30430386A JP S63156393 A JPS63156393 A JP S63156393A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- circuit board
- multilayer circuit
- ceramic multilayer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000004020 conductor Substances 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子機器等の回路に広く用いることのできる
セラミック多層回路基板の製造方法に関するものである
。
セラミック多層回路基板の製造方法に関するものである
。
従来の技術
近年、セラミック多層回路基板は、熱伝導性や耐熱性、
化学的耐久性で有機材料基板より秀れた特性を有する為
、有機材料基板の代替として、又電子機器の小型化、多
様化に伴い高密度配線、高密度実装基板として使用され
るようになった。
化学的耐久性で有機材料基板より秀れた特性を有する為
、有機材料基板の代替として、又電子機器の小型化、多
様化に伴い高密度配線、高密度実装基板として使用され
るようになった。
以下図面を参照しながら従来のセラミック多層回路基板
の製造方法の一例について説明する。
の製造方法の一例について説明する。
第２図は従来のセラミック多層回路基板の構成を示すも
のである。第２図において、９，１０゜１１．１２はセ
ラミック層、１３は内壁に導体層を被着させたバイアホ
ール、１４はチップ部品、１５は厚膜抵抗である。
のである。第２図において、９，１０゜１１．１２はセ
ラミック層、１３は内壁に導体層を被着させたバイアホ
ール、１４はチップ部品、１５は厚膜抵抗である。
第３図〜第５図は上記バイアホールの形成方法であり、
１６，１８．２１は厚さ乙のセラミックグリーンシート
であり、１７，１９．２２はグリーンシートに開孔され
た内径すのバイアホール、２０．２３は導体層であり、
裏面の回り込み量りである。
１６，１８．２１は厚さ乙のセラミックグリーンシート
であり、１７，１９．２２はグリーンシートに開孔され
た内径すのバイアホール、２０．２３は導体層であり、
裏面の回り込み量りである。
このセラミック多層回路基板は、第３図の様にセラミッ
クグリーンシートにパンチ等でバイアホール１７を開孔
する。この際、グリーンシートの厚さａと、バイアホー
ルの内径すとの関係はｂ／ａ≧１が一般的で、ｂ／＆が
１より小さくなる程、穴形状不良や、導通不良などによ
り歩留りが悪くなる。さらにバイアホール上に第４図の
様に導体層２ｏ全印刷等で形成し、第５図の様にバイア
ホール内壁に導体を被着させ、裏面に回り込ませる。
クグリーンシートにパンチ等でバイアホール１７を開孔
する。この際、グリーンシートの厚さａと、バイアホー
ルの内径すとの関係はｂ／ａ≧１が一般的で、ｂ／＆が
１より小さくなる程、穴形状不良や、導通不良などによ
り歩留りが悪くなる。さらにバイアホール上に第４図の
様に導体層２ｏ全印刷等で形成し、第５図の様にバイア
ホール内壁に導体を被着させ、裏面に回り込ませる。
上記バイアホール上の導体層の径Ｃは、印刷時の位置ず
れや、バイアホール内壁に被着し、裏面に充分回り込む
量の導体を供給する為に、バイアホールの径すよりも充
分大きくなくてはならない。
れや、バイアホール内壁に被着し、裏面に充分回り込む
量の導体を供給する為に、バイアホールの径すよりも充
分大きくなくてはならない。
このようにして形成された同じ厚さのセラミックグリー
ンシートラ第２図に示す。９，１０，１１゜１２の様に
順次積層し、所定の厚さとし焼成する。
ンシートラ第２図に示す。９，１０，１１゜１２の様に
順次積層し、所定の厚さとし焼成する。
以上の方法で構成されたセラミック多層回路基板に厚膜
抵抗１５の形成や、回路部品１４を実装し使用する。
抵抗１５の形成や、回路部品１４を実装し使用する。
発明が解決しようとする問題点
しかしながら、上記のような方法では、所定厚さのセラ
ミック多層回路基板を、所定層数で構成する際、各層が
同じ厚さの為に部品全実装する上下層のバイアホール径
もグリーンシート厚さで決まり、又バイアホール上の導
体層の径も太きくなる。したがって、上下層の回路部品
の実装密度を上げようとしても限りがある。仮に、上下
層のバイアホール上の導体層の径Ｃを小さくしても印刷
される導体量が少なく、第５図のＤの裏面への回り込み
量が少なくなったり、回り込まない為に導通抵抗が上が
ったり、断線という大きな問題を有していた。
ミック多層回路基板を、所定層数で構成する際、各層が
同じ厚さの為に部品全実装する上下層のバイアホール径
もグリーンシート厚さで決まり、又バイアホール上の導
体層の径も太きくなる。したがって、上下層の回路部品
の実装密度を上げようとしても限りがある。仮に、上下
層のバイアホール上の導体層の径Ｃを小さくしても印刷
される導体量が少なく、第５図のＤの裏面への回り込み
量が少なくなったり、回り込まない為に導通抵抗が上が
ったり、断線という大きな問題を有していた。
本発明は上記問題点に鑑み、同じ層数で所定厚さの構成
で、上下層の回路部品の実装密度が上がり、しかも、導
通の信頼性上で問題のないセラミック多層回路基板の製
造方法を提供するものである。
で、上下層の回路部品の実装密度が上がり、しかも、導
通の信頼性上で問題のないセラミック多層回路基板の製
造方法を提供するものである。
問題点を解決するだめの手段
上記問題点を解決するために本発明のセラミック多層回
路基板の製造方法は、第１のバイアホールと導体層が形
成された第１のグリーンシートと、第２のバイアホール
と導体層が形成されかつ第１のグリーンシートよりも薄
い第２のグリーンシートを順次積層する際、上下層を第
２のグリーンシートで構成し、焼成しようというもので
ある。
路基板の製造方法は、第１のバイアホールと導体層が形
成された第１のグリーンシートと、第２のバイアホール
と導体層が形成されかつ第１のグリーンシートよりも薄
い第２のグリーンシートを順次積層する際、上下層を第
２のグリーンシートで構成し、焼成しようというもので
ある。
作用
本発明は上記方法によって、上下層のバイアホール径や
バイアホールを被う導体層の径も小さくすることができ
、それによる裏面への導体の回り込み不足も無く、導通
の信頼性も向上することとなる。
バイアホールを被う導体層の径も小さくすることができ
、それによる裏面への導体の回り込み不足も無く、導通
の信頼性も向上することとなる。
実施例
以下、本発明の一実施例のセラミック多層回路基板の製
造方法について、図面を参照しながら説明する。第１図
は本発明の実施例を示す断面図である。第１図において
、１．２，３．４はガラスアルミナセラミック、６，６
はムｇ又はλｇ／Ｐｄを主成分とする導体を内壁に被着
させたバイアホール、７はチップ部品、８はシート抵抗
である。
造方法について、図面を参照しながら説明する。第１図
は本発明の実施例を示す断面図である。第１図において
、１．２，３．４はガラスアルミナセラミック、６，６
はムｇ又はλｇ／Ｐｄを主成分とする導体を内壁に被着
させたバイアホール、７はチップ部品、８はシート抵抗
である。
この多層基板は、厚いグリーンシート２．３にパンチ等
で穴明けされ、Ａｇ又はＡｇ／Ｐｄｉ主成分とする導体
ペーストを印刷して被われ、吸引等で内壁に被着させる
と同時に裏面にまで回り込ませる。さらに薄いグリーン
シート１，４に同様にパンチにて穴明けし、導体層を形
成する。この薄いシートに形成されたバイアホール５は
厚いシートのバイアホール６よりも穴径が小さく、バイ
アホールを被う導体層の径も小さい。上記のグリーンシ
ートを第１図の様に、薄いグリーンシートが最上、最下
層になる様に順次積層し、焼成してセラミック多層回路
基板となる。この多層回路基板は、表面、裏面に有るバ
イアホールの径が小さく、しかもそのバイアホールを被
う導体層の径も小さい為、部品の実装や、配線に使用で
きる面積が大きくなり、実装、配線密度が上がる。
で穴明けされ、Ａｇ又はＡｇ／Ｐｄｉ主成分とする導体
ペーストを印刷して被われ、吸引等で内壁に被着させる
と同時に裏面にまで回り込ませる。さらに薄いグリーン
シート１，４に同様にパンチにて穴明けし、導体層を形
成する。この薄いシートに形成されたバイアホール５は
厚いシートのバイアホール６よりも穴径が小さく、バイ
アホールを被う導体層の径も小さい。上記のグリーンシ
ートを第１図の様に、薄いグリーンシートが最上、最下
層になる様に順次積層し、焼成してセラミック多層回路
基板となる。この多層回路基板は、表面、裏面に有るバ
イアホールの径が小さく、しかもそのバイアホールを被
う導体層の径も小さい為、部品の実装や、配線に使用で
きる面積が大きくなり、実装、配線密度が上がる。
以上の様に本実施例によれば、セラミック多層回路基板
の最上下層を内層よりも薄くすることで、導通の信頼性
の高いバイアホールを形成し、実装。
の最上下層を内層よりも薄くすることで、導通の信頼性
の高いバイアホールを形成し、実装。
配線密度を上げることができる。
なお、実施例でセラミック基材をガラスアルミナセラミ
ック、導体ペーストをＡｇ又は人ｇ／Ｐｄとしたが、他
のセラミック、導体の組み合わせでも良い。
ック、導体ペーストをＡｇ又は人ｇ／Ｐｄとしたが、他
のセラミック、導体の組み合わせでも良い。
発明の効果
以上のように本発明は、第１のバイアホールと導体が形
成された第１のグリーンシと、第１のグリーンシートよ
りも薄く第２のバイアホールと導体が形成された第２の
グリーンシートを、第２のグリーンシートが最上又は最
下層になるよう順次積層し、焼成するので、セラミック
多層回路基板として、最上層又は最下層のバイアホール
の径やバイアホールを被う導体層の径を小さくでき、部
品の実装密度や配線密度を上げることができ、さらに、
バイアホールが小さい為にバイアホールを被う導体層が
小さくても、導体が充分裏面に回り込み導通不良（高導
通抵抗や断線）という問題を解決することができる。
成された第１のグリーンシと、第１のグリーンシートよ
りも薄く第２のバイアホールと導体が形成された第２の
グリーンシートを、第２のグリーンシートが最上又は最
下層になるよう順次積層し、焼成するので、セラミック
多層回路基板として、最上層又は最下層のバイアホール
の径やバイアホールを被う導体層の径を小さくでき、部
品の実装密度や配線密度を上げることができ、さらに、
バイアホールが小さい為にバイアホールを被う導体層が
小さくても、導体が充分裏面に回り込み導通不良（高導
通抵抗や断線）という問題を解決することができる。
第１図は本発明の一実施例におけるセラミック多層回路
基板の製造方法を示す断面図、第２図。 第３図、第４図、第５図は従来におけるセラミック多層
回路基板の製造方法を示した断面図である。 １．２，３．４・・・・・・セラミック層、６，６・・
・・・・バイアホール、７・・・・・・チップ部品、８
・・・・・・ノート抵抗。 ／〜４− セラミツ７層 、ｓ、乙−バイアホール ７− チップ部品 第 １ 、Ｊ ”−一一ゾート垢
、抗ε 第２図
基板の製造方法を示す断面図、第２図。 第３図、第４図、第５図は従来におけるセラミック多層
回路基板の製造方法を示した断面図である。 １．２，３．４・・・・・・セラミック層、６，６・・
・・・・バイアホール、７・・・・・・チップ部品、８
・・・・・・ノート抵抗。 ／〜４− セラミツ７層 、ｓ、乙−バイアホール ７− チップ部品 第 １ 、Ｊ ”−一一ゾート垢
、抗ε 第２図
Claims (1)
- 第１のバイアホールと導体が形成された第１のグリー
ンシートと、この第１のグリーンシートよりも薄く、第
２のバイアホールと導体が形成された第２のグリーンシ
ートとを順次積層する際に、積層体の最上層あるいは最
下層が第２のグリーンシートで構成されることを特徴と
するセラミック多層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30430386A JPS63156393A (ja) | 1986-12-19 | 1986-12-19 | セラミツク多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30430386A JPS63156393A (ja) | 1986-12-19 | 1986-12-19 | セラミツク多層回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63156393A true JPS63156393A (ja) | 1988-06-29 |
Family
ID=17931407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30430386A Pending JPS63156393A (ja) | 1986-12-19 | 1986-12-19 | セラミツク多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63156393A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176865A (ja) * | 1992-05-28 | 1995-07-14 | Nikko Co | スルーホールを内包する多層セラミック配線基板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047495A (ja) * | 1983-08-25 | 1985-03-14 | 株式会社日立製作所 | セラミツク配線基板 |
-
1986
- 1986-12-19 JP JP30430386A patent/JPS63156393A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047495A (ja) * | 1983-08-25 | 1985-03-14 | 株式会社日立製作所 | セラミツク配線基板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07176865A (ja) * | 1992-05-28 | 1995-07-14 | Nikko Co | スルーホールを内包する多層セラミック配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
| JP2008218628A (ja) | 積層体およびその製造方法 | |
| JP2000196240A (ja) | 積層回路基板 | |
| JP2005116811A (ja) | 多層配線回路基板およびその作製方法 | |
| JP2712295B2 (ja) | 混成集積回路 | |
| JPS63156393A (ja) | セラミツク多層回路基板の製造方法 | |
| JP3913094B2 (ja) | 厚膜多層配線基板 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JPH0217957B2 (ja) | ||
| JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
| JP2004228521A (ja) | 配線基板およびその製造方法 | |
| JP4015900B2 (ja) | チップ抵抗体を内蔵した多層プリント配線板の製造方法 | |
| JPH0744343B2 (ja) | 抵抗内蔵型多層基板 | |
| JP3289430B2 (ja) | セラミック多層基板及びその製造方法 | |
| JPS62172793A (ja) | セラミツク多層回路基板の製造方法 | |
| JPS62172794A (ja) | セラミツク多層回路基板の製造方法 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JP2874686B2 (ja) | 多層基板 | |
| JP2737652B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JPS62244196A (ja) | セラミツク多層基板の製造方法 | |
| JPH0546296Y2 (ja) | ||
| JPS62190796A (ja) | 二層プリント回路基板 | |
| JPH03288494A (ja) | 多層セラミック基板のバイヤ形成方法 | |
| JPH1065342A (ja) | 多層回路基板およびその製造方法 | |
| JPH01215097A (ja) | セラミック多層回路基板の製造方法 |