JPS62172793A - セラミツク多層回路基板の製造方法 - Google Patents
セラミツク多層回路基板の製造方法Info
- Publication number
- JPS62172793A JPS62172793A JP1400886A JP1400886A JPS62172793A JP S62172793 A JPS62172793 A JP S62172793A JP 1400886 A JP1400886 A JP 1400886A JP 1400886 A JP1400886 A JP 1400886A JP S62172793 A JPS62172793 A JP S62172793A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer circuit
- ceramic multilayer
- green sheet
- via hole
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 title description 5
- 239000004020 conductor Substances 0.000 claims description 27
- 238000010304 firing Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000007639 printing Methods 0.000 claims description 4
- 230000035939 shock Effects 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電子機器等の回路に広く用いることのできる
セラミック多層回路基板の製造方法に関するものである
。
セラミック多層回路基板の製造方法に関するものである
。
従来の技術
近年、セラミック多層回路基板は、熱伝導性や耐熱性、
化学的耐久性で有機材料基板よシ秀れた特性を有する為
、有機材料基板の代替として、又電子機器の小型化、多
機能化に伴い、高密度配線基板として使用されるように
なった。
化学的耐久性で有機材料基板よシ秀れた特性を有する為
、有機材料基板の代替として、又電子機器の小型化、多
機能化に伴い、高密度配線基板として使用されるように
なった。
以下図面を参照しながら従来のセラミック多層回路基板
の製造方法の一例について説明する。
の製造方法の一例について説明する。
第３図、第４図は従来のセラミック多層回路基板の構成
を示すものである。第３図において、８はセラミックグ
リーンシート、９はバイヤホール内壁に被着した導体層
、１０はセラミックグリーンシート上に形成された導体
層である。
を示すものである。第３図において、８はセラミックグ
リーンシート、９はバイヤホール内壁に被着した導体層
、１０はセラミックグリーンシート上に形成された導体
層である。
このセラミック多層回路基板は、第３図の様に導体パタ
ーンを形成したセラミックグリーンシート上に、パンチ
等でバイヤホール１３を開孔し、かつバイヤホール内壁
に導体９を被着させたセラミックグリーンシートを積層
し、さらに上記バイヤホール上に導体層のないセラミッ
クグリーンシートを積層する。その後１上記積層体を加
熱、加圧すると第４図の様にバイヤホール１３内に、上
下層のセラミックグリーンシートがくい込ん°だ形状と
なシ、焼成後、セラミック多層基板１１となる。
ーンを形成したセラミックグリーンシート上に、パンチ
等でバイヤホール１３を開孔し、かつバイヤホール内壁
に導体９を被着させたセラミックグリーンシートを積層
し、さらに上記バイヤホール上に導体層のないセラミッ
クグリーンシートを積層する。その後１上記積層体を加
熱、加圧すると第４図の様にバイヤホール１３内に、上
下層のセラミックグリーンシートがくい込ん°だ形状と
なシ、焼成後、セラミック多層基板１１となる。
以上の方法で構成されたセラミック多層回路基板に回路
部品を実装又は形成し使用する。
部品を実装又は形成し使用する。
発明が解決しようとする問題点
しかしながら上記のような方法では１印刷によりバイヤ
ホール内壁に導電ペーストを被着させても第３図に示し
た様に、開孔部の導電ペースト膜厚が薄くなる。さらに
、第４図の様に積層、加圧すると、バイヤホール上部開
孔エツジの導体膜厚は、上層のグリーンシートに押され
て薄くなり、焼成時の収縮や、多層基板形成後の熱的１
機械的衝撃により断線するという信頼性上重大な問題を
有していた。
ホール内壁に導電ペーストを被着させても第３図に示し
た様に、開孔部の導電ペースト膜厚が薄くなる。さらに
、第４図の様に積層、加圧すると、バイヤホール上部開
孔エツジの導体膜厚は、上層のグリーンシートに押され
て薄くなり、焼成時の収縮や、多層基板形成後の熱的１
機械的衝撃により断線するという信頼性上重大な問題を
有していた。
本発明は上記問題点に鑑み、焼成時の収縮や多層基板形
成後の熱的２機械的衝撃によりバイヤホール開孔部で導
体が断線することがないセラミック多層回路基板の製造
方法を提供するものである。
成後の熱的２機械的衝撃によりバイヤホール開孔部で導
体が断線することがないセラミック多層回路基板の製造
方法を提供するものである。
問題点を解決するための手段
上記問題点を解決するために本発明のセラミック多層回
路基板の製造方法は、第１のグリーンシートに形成され
た導体層と、第２のグリーンシートに形成されたバイヤ
ホールと、第３のグリーンシート下面に形成された導体
層とを順次重なるように積層し、焼成するというもので
ある。
路基板の製造方法は、第１のグリーンシートに形成され
た導体層と、第２のグリーンシートに形成されたバイヤ
ホールと、第３のグリーンシート下面に形成された導体
層とを順次重なるように積層し、焼成するというもので
ある。
作用
本発明は上記方法によって、バイヤホール開孔部での導
電ペーストの膜厚が厚く形成でき、焼成時の収縮や１熱
的１機械的衝撃にも容易に断線することはない。
電ペーストの膜厚が厚く形成でき、焼成時の収縮や１熱
的１機械的衝撃にも容易に断線することはない。
実施例
以下１本発明の一実施例のセラミック多層回路基板の製
造方法について、図面を参照しながら説明する。第１図
、第２図は本発明の実施例を示す断面図である。第１図
において１１はガラス・アルミナセラミックグリーンシ
ート、２，４はｈｇ又は人ｇ／Ｐａを主成分とする導体
、３はバイヤホール内壁に印刷法等によって被着された
人ｇ又はλｇ／Ｐ（１を主成分とする導体である。上記
バイヤホールはパンチにて穴明けされ、ムｇ又はλｇ／
Ｐ ｄを主成分とする導体ペーストにて内壁を覆われ、
上下に導体層ではさみ込まれている。上記積層体は、加
熱、加圧、焼成され、第２図の形状を有するセラミック
多層回路基板５となる。
造方法について、図面を参照しながら説明する。第１図
、第２図は本発明の実施例を示す断面図である。第１図
において１１はガラス・アルミナセラミックグリーンシ
ート、２，４はｈｇ又は人ｇ／Ｐａを主成分とする導体
、３はバイヤホール内壁に印刷法等によって被着された
人ｇ又はλｇ／Ｐ（１を主成分とする導体である。上記
バイヤホールはパンチにて穴明けされ、ムｇ又はλｇ／
Ｐ ｄを主成分とする導体ペーストにて内壁を覆われ、
上下に導体層ではさみ込まれている。上記積層体は、加
熱、加圧、焼成され、第２図の形状を有するセラミック
多層回路基板５となる。
このセラミック多層回路基板５は、加熱、加圧により第
２図のようにバイヤホールγ内に上下等機械的衝撃に耐
え得る。
２図のようにバイヤホールγ内に上下等機械的衝撃に耐
え得る。
以上の様に本実施例によれば、バイヤホールを導体層で
上下からはさみ込むことにより１バイヤホ一ル開孔部エ
ツジ付近の導体層膜厚は厚くなり、焼成収縮や熱的９機
械的衝撃による応力にも断線しないものとなる。
上下からはさみ込むことにより１バイヤホ一ル開孔部エ
ツジ付近の導体層膜厚は厚くなり、焼成収縮や熱的９機
械的衝撃による応力にも断線しないものとなる。
なお、第１の実施例でセラミック基材をガラスアルミナ
セラミック、導体ペーストはＡｇ又Ａｇ／ｐｄ等を主成
分としだが、他のセラミック、導体の組み合わせでも良
い。
セラミック、導体ペーストはＡｇ又Ａｇ／ｐｄ等を主成
分としだが、他のセラミック、導体の組み合わせでも良
い。
発明の効果
以上のように本発明は、第１のグリーンシートに形成さ
れた導体層と１第２のグリーンシートに形成され１かつ
内壁に印刷等で導体を被着させてバイヤホールと、第３
のグリーンシート下面に形成された導体層とを順次重な
るように積層して加熱、加圧し、焼成することにより、
バイヤホール開孔部で導体が薄くなり、焼成時の収縮や
、焼成後の熱的９機械的衝撃による断線が起こるという
問題を解決することができる。
れた導体層と１第２のグリーンシートに形成され１かつ
内壁に印刷等で導体を被着させてバイヤホールと、第３
のグリーンシート下面に形成された導体層とを順次重な
るように積層して加熱、加圧し、焼成することにより、
バイヤホール開孔部で導体が薄くなり、焼成時の収縮や
、焼成後の熱的９機械的衝撃による断線が起こるという
問題を解決することができる。
第１図、第２図は本発明の実施例におけるセラミック多
層回路基板の製造方法を示す断面図、第３図、第４図は
従来例におけるセラミック多層回路基板の製造方法を示
す断面図である。 １・・・・・・セラミックグリーンシート＊ ２＋
３＋ ’・・・・・・導体層（導体ペースト）、６・・
・・・・セラミック基板、 ア・・・・・・バイヤホ
ール。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図
１−Ｕ入ブフブソーンシート２〜４−−一嘴：；
−イ（【５メ；テ 第２図 第３図 第４図
層回路基板の製造方法を示す断面図、第３図、第４図は
従来例におけるセラミック多層回路基板の製造方法を示
す断面図である。 １・・・・・・セラミックグリーンシート＊ ２＋
３＋ ’・・・・・・導体層（導体ペースト）、６・・
・・・・セラミック基板、 ア・・・・・・バイヤホ
ール。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図
１−Ｕ入ブフブソーンシート２〜４−−一嘴：；
−イ（【５メ；テ 第２図 第３図 第４図
Claims (1)
- 第１のグリーンシートに形成された導体層と、第２の
グリーンシートに形成され、かつ内壁に印刷等で導体を
被着させたバイヤホールと、第３のグリーンシート下面
に形成された導体層とを順次重なるように積層し、焼成
することを特徴とするセラミック多層回路基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1400886A JPS62172793A (ja) | 1986-01-24 | 1986-01-24 | セラミツク多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1400886A JPS62172793A (ja) | 1986-01-24 | 1986-01-24 | セラミツク多層回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62172793A true JPS62172793A (ja) | 1987-07-29 |
Family
ID=11849178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1400886A Pending JPS62172793A (ja) | 1986-01-24 | 1986-01-24 | セラミツク多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62172793A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4928543A (ja) * | 1972-07-14 | 1974-03-14 |
-
1986
- 1986-01-24 JP JP1400886A patent/JPS62172793A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4928543A (ja) * | 1972-07-14 | 1974-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62188399A (ja) | セラミツク配線基板 | |
| US4914260A (en) | Ceramic multi-layer printed circuit boards | |
| JPH0786743A (ja) | 多層セラミック基板の製造方法 | |
| JP2955442B2 (ja) | セラミックス回路基板の製造方法 | |
| JP2005501795A (ja) | セラミック基板の製造方法及びセラミック基板 | |
| JPS62172793A (ja) | セラミツク多層回路基板の製造方法 | |
| JP3100796B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH11224984A (ja) | セラミック多層基板の製造方法 | |
| JPH11330705A (ja) | コンデンサ内蔵基板およびその製造方法 | |
| JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
| JPH0217957B2 (ja) | ||
| JPS62172794A (ja) | セラミツク多層回路基板の製造方法 | |
| JP2004228521A (ja) | 配線基板およびその製造方法 | |
| JPS60117796A (ja) | 多層配線基板及びその製造方法 | |
| JPS63156393A (ja) | セラミツク多層回路基板の製造方法 | |
| JP2766504B2 (ja) | 多層回路基板の製造方法 | |
| JPS62244196A (ja) | セラミツク多層基板の製造方法 | |
| JPH0221157B2 (ja) | ||
| JP2002076628A (ja) | ガラスセラミック基板の製造方法 | |
| JP2725394B2 (ja) | 多層プリント基板 | |
| JPH06125178A (ja) | セラミックス多層基板及びその製造方法 | |
| JP4015900B2 (ja) | チップ抵抗体を内蔵した多層プリント配線板の製造方法 | |
| JPH0878849A (ja) | セラミック多層回路基板及びその製法 | |
| JPH03241788A (ja) | 多層基板 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 |