JPS589350A - 厚膜混成集積回路の製造方法 - Google Patents
厚膜混成集積回路の製造方法Info
- Publication number
- JPS589350A JPS589350A JP56107026A JP10702681A JPS589350A JP S589350 A JPS589350 A JP S589350A JP 56107026 A JP56107026 A JP 56107026A JP 10702681 A JP10702681 A JP 10702681A JP S589350 A JPS589350 A JP S589350A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- thick film
- resistor
- trimming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/705—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、トリミングされるべき厚膜抵抗を含む厚膜混
成集積回路の製造方法κ関するものである。
成集積回路の製造方法κ関するものである。
第１図〜１１１４図によシ、この種の厚膜混成集積回路
の従来の製造方法を説明する。第１図および第３図社厚
膜混成集積回路の一路図の一部を示す。
の従来の製造方法を説明する。第１図および第３図社厚
膜混成集積回路の一路図の一部を示す。
また、第′２ｌａおよび第４゛図は、部品搭載前の厚膜
混成集積（ロ）路の平面図の一部を示し、第２図および
第４図はそれぞれ第ｉｍｌ，第３図の回路図κ相当する
部分である。第２図、第４図において、ｌはセフイック
基板、２ａ〜２ｆは電極パターン、３は抵抗パターンで
ある。なお、第１図、第３図中の抵抗Ｒ １ −Ｒ ６
は、それぞれ１１２図、第４図中の厚膜抵抗Ｒ１〜Ｒ６
と対応している。
混成集積（ロ）路の平面図の一部を示し、第２図および
第４図はそれぞれ第ｉｍｌ，第３図の回路図κ相当する
部分である。第２図、第４図において、ｌはセフイック
基板、２ａ〜２ｆは電極パターン、３は抵抗パターンで
ある。なお、第１図、第３図中の抵抗Ｒ １ −Ｒ ６
は、それぞれ１１２図、第４図中の厚膜抵抗Ｒ１〜Ｒ６
と対応している。
厚膜混成集積回路の厚膜抵抗は、印刷により形成される
が、一般κその精度が悪＜、｝！Ｊｊングにより所定の
抵抗値にされるのが一般的である。
が、一般κその精度が悪＜、｝！Ｊｊングにより所定の
抵抗値にされるのが一般的である。
厚膜抵抗をトリミングす為鳩舎は、厚膜抵抗の両端の電
極パターンに測定用グローブを接触させる必要がある。
極パターンに測定用グローブを接触させる必要がある。
この場合の上記電極パター７の太ききは、セラミック基
板の寸法誤差、電極パターンの印刷時の位置ずれなどが
起こってもプローブが接触できるだけの十分な大きさが
必要であり、セラミック基板上で大きな面積を占有する
ことになる。
板の寸法誤差、電極パターンの印刷時の位置ずれなどが
起こってもプローブが接触できるだけの十分な大きさが
必要であり、セラミック基板上で大きな面積を占有する
ことになる。
そこで通常はトランジスタやコンデンサあるいは端子リ
ードを取り付けるための電極パターンがトリミングの次
めのプローブ接触用電極パターンとして使われている。
ードを取り付けるための電極パターンがトリミングの次
めのプローブ接触用電極パターンとして使われている。
すなわち、第１図の抵抗Ｒ１４１両ｍがトランジスタの
コレクタおよびベースにＩｉｊ！続されてお９、これを
厚膜混成集積Ｎ酪化した場合は、第２図のようになる。
コレクタおよびベースにＩｉｊ！続されてお９、これを
厚膜混成集積Ｎ酪化した場合は、第２図のようになる。
第２図においてトランジスタ取付用の電極パターン２ｍ
、２ｂはトランジスタの半田付が確実に行なわれるよう
に十分大きな面積にしであるので、電極パターン２ｍ、
２ｂはトランジスタ取付用としてばかシでなく厚膜抵抗
Ｒ１のトリミングのためのプローブ接触用電極パターン
としても利用されている。
、２ｂはトランジスタの半田付が確実に行なわれるよう
に十分大きな面積にしであるので、電極パターン２ｍ、
２ｂはトランジスタ取付用としてばかシでなく厚膜抵抗
Ｒ１のトリミングのためのプローブ接触用電極パターン
としても利用されている。
ところが抵抗の両端がトランジスタ、コンデンサ、リー
ド端子勢と接続されていない場合は、グローブ接触用電
極パターンを別に設ける必要がある。すなわち、第３図
の回路を厚膜混成集積回路化し九１１４図において、２
ｃ、２ｄは厚膜抵抗Ｒ２のトリミングのためのプローブ
接触用電極パター７である。電極パターン２ｅ、２ｄは
前述のように十分大きな面積が必要であり、しか−隣接
してトランジスタ等を配置する場合、電極パターン２ｃ
と２・および２ｄと２ｆが半田付の際短絡しないように
、電極間隔ｌ□＋ ｈは十分大きくとる必要がある。こ
のように、電極パターン２ｅ、２ｄは回路を形成するに
は不要なパターンであるにもかかわらず、十分入車な面
積をとる必要があり、厚膜混成集積回路の高密度化の妨
げとなるという欠点があり九。
ド端子勢と接続されていない場合は、グローブ接触用電
極パターンを別に設ける必要がある。すなわち、第３図
の回路を厚膜混成集積回路化し九１１４図において、２
ｃ、２ｄは厚膜抵抗Ｒ２のトリミングのためのプローブ
接触用電極パター７である。電極パターン２ｅ、２ｄは
前述のように十分大きな面積が必要であり、しか−隣接
してトランジスタ等を配置する場合、電極パターン２ｃ
と２・および２ｄと２ｆが半田付の際短絡しないように
、電極間隔ｌ□＋ ｈは十分大きくとる必要がある。こ
のように、電極パターン２ｅ、２ｄは回路を形成するに
は不要なパターンであるにもかかわらず、十分入車な面
積をとる必要があり、厚膜混成集積回路の高密度化の妨
げとなるという欠点があり九。
本発明の目的は、抵抗トリミングのためのプローブ接ｍ
用電極パターンを、トランジスタ、コンデンサ、端子リ
ード等Ｏｓ品取付用電極パターンと爺用することにより
、抵抗トリミングが確実かつ害鳥に行なうことができる
ようにすると共に、厚膜混成集積回路の高密度化を図る
ことにある。
用電極パターンを、トランジスタ、コンデンサ、端子リ
ード等Ｏｓ品取付用電極パターンと爺用することにより
、抵抗トリミングが確実かつ害鳥に行なうことができる
ようにすると共に、厚膜混成集積回路の高密度化を図る
ことにある。
本発明は、厚膜抵抗の両端あるいは一方の端の電極パタ
ーンを回路的に非接続のトランジスタ、コンデンサ、端
子リード等Ｏ部品取付用電極パターンと接続させておき
、トリミング終了後、眩接続パターンを切断するように
し九点に特徴がある。
ーンを回路的に非接続のトランジスタ、コンデンサ、端
子リード等Ｏ部品取付用電極パターンと接続させておき
、トリミング終了後、眩接続パターンを切断するように
し九点に特徴がある。
第５図および第６図によｐ本発明の一実施例を説明する
。これらの図は厚膜混成集積回路の製造工機中の一部を
示す平面図であり、第３図の回路図に相轟する部分であ
る。第５図は抵抗トリミング前、ＪＩ６ＷＡは抵抗トリ
ミング後を示す。なお、図において、１はセラミック基
板、２・、２１は部品取付用電極パターン、”ｇ−２Ｊ
は例えばＰｄＡｇで形成された電極パターン、３は抵抗
パターンである。
。これらの図は厚膜混成集積回路の製造工機中の一部を
示す平面図であり、第３図の回路図に相轟する部分であ
る。第５図は抵抗トリミング前、ＪＩ６ＷＡは抵抗トリ
ミング後を示す。なお、図において、１はセラミック基
板、２・、２１は部品取付用電極パターン、”ｇ−２Ｊ
は例えばＰｄＡｇで形成された電極パターン、３は抵抗
パターンである。
第５図に示されているように、抵抗Ｒ２０両端の電極パ
ターン２ｇ＊２ｈＳ１４路図上では非接続のトランジス
タ取付用電極パターン２・、２ｆ１および接続層電極パ
ターン！ｉ、！ｊは、２・、２ｆ＠Ｏ他の電極パターン
と同時に印刷して形成される。
ターン２ｇ＊２ｈＳ１４路図上では非接続のトランジス
タ取付用電極パターン２・、２ｆ１および接続層電極パ
ターン！ｉ、！ｊは、２・、２ｆ＠Ｏ他の電極パターン
と同時に印刷して形成される。
次いで、厚膜抵抗Ｒ２〜Ｒ６が図示されているよう表位
置に形成され、トランジスタ取付用電極パターン２・、
２ｆｔプローブ接触用電極パターントして厚膜抵抗Ｒ２
のトリミングが行なわれる。トリミング終了後、トリミ
ングと同じ方法、例えばサンドブラスト法やレーザ法等
によｃＭＩ！続用電極用電極パターン２１は切断される
。これによりＭ６図に示されているように、電極パター
ン２ｇ、２ｈとこれらに非接続の）ランジスタ取付用電
極パターン２・、２ｆとは切離され、第３図と等価な厚
膜混成集積回路が得られる・ 本実施例によれば、厚膜抵抗のトリイング時に、大きな
面積を有するトランジスタ取付用電極パターンを用いる
ことができるので、事実かつ容易に抵抗トリミ／グ、を
行なうことができる。ｔた、抵抗トリミングのためのプ
ローブ接触専用電極パターンが存在しないので、厚ｌ［
混成集積回路の１１ｉｉｖＢ度化を実現することができ
る。しかし、本実施例紘接続用電極パターン２１，２ｊ
として電極パターンを用いているため、セラミック基板
１との付着強度が強い６．シたがって、接続用電極パタ
ーンの切断が容易でない。捷た、レーザで切断した場合
、切１ｒｒ１１＠は通常ｉ０＊ｍ とｌ１ｌＥ＜、接［
用電１にパターンは一般にＡｇ を１含むのでマイグ
レーシ曹ンｔＳこし易くなり、切断壽の絶縁信頼性が低
下するという恐れがある。
置に形成され、トランジスタ取付用電極パターン２・、
２ｆｔプローブ接触用電極パターントして厚膜抵抗Ｒ２
のトリミングが行なわれる。トリミング終了後、トリミ
ングと同じ方法、例えばサンドブラスト法やレーザ法等
によｃＭＩ！続用電極用電極パターン２１は切断される
。これによりＭ６図に示されているように、電極パター
ン２ｇ、２ｈとこれらに非接続の）ランジスタ取付用電
極パターン２・、２ｆとは切離され、第３図と等価な厚
膜混成集積回路が得られる・ 本実施例によれば、厚膜抵抗のトリイング時に、大きな
面積を有するトランジスタ取付用電極パターンを用いる
ことができるので、事実かつ容易に抵抗トリミ／グ、を
行なうことができる。ｔた、抵抗トリミングのためのプ
ローブ接触専用電極パターンが存在しないので、厚ｌ［
混成集積回路の１１ｉｉｖＢ度化を実現することができ
る。しかし、本実施例紘接続用電極パターン２１，２ｊ
として電極パターンを用いているため、セラミック基板
１との付着強度が強い６．シたがって、接続用電極パタ
ーンの切断が容易でない。捷た、レーザで切断した場合
、切１ｒｒ１１＠は通常ｉ０＊ｍ とｌ１ｌＥ＜、接［
用電１にパターンは一般にＡｇ を１含むのでマイグ
レーシ曹ンｔＳこし易くなり、切断壽の絶縁信頼性が低
下するという恐れがある。
これを改善したのが本発明の第２実施例であシ、菖７図
および１８８図で説明する。第７図、第８図は、それぞ
れ抵抗トリＺング前、後の厚膜混成集積回路の平面図を
示す。本実施例が第１実施例と異なるのは、厚膜抵抗Ｒ
２の両端の電極パターン２ｇ、２ｈとトランジスタ取付
用電極パターン２・。
および１８８図で説明する。第７図、第８図は、それぞ
れ抵抗トリＺング前、後の厚膜混成集積回路の平面図を
示す。本実施例が第１実施例と異なるのは、厚膜抵抗Ｒ
２の両端の電極パターン２ｇ、２ｈとトランジスタ取付
用電極パターン２・。
２ｆとの間に、接続用抵抗パターン３ａ、３ｂを形成し
た点である。接続用低抵抗パターン３ｍ、３ｂの材料と
しては、例えばＲｕ０１ を用いることができる。よ
く知られているように低抵抗パターンはセラミック基板
との付着強度がＰｄＡｇ等のパターンに比べて小さい。
た点である。接続用低抵抗パターン３ｍ、３ｂの材料と
しては、例えばＲｕ０１ を用いることができる。よ
く知られているように低抵抗パターンはセラミック基板
との付着強度がＰｄＡｇ等のパターンに比べて小さい。
このため、抵抗トリ建ング終了後の接続用パターンの切
断は容易である。また切断後の絶縁の信頼性が増すとい
う利点がある。
断は容易である。また切断後の絶縁の信頼性が増すとい
う利点がある。
この実施例は接続用低抵抗パターン３ｍ、３ｂの抵抗値
が厚膜抵抗Ｒ２の抵抗値よりも十分小さい場合に有効で
ある。例えば、厚膜抵抗Ｒ２の抵抗値が数に−の場合、
抵抗値が数十ρ以下の接続用低抵抗パターン３ｍ、３ｂ
を形成すれば、抵抗トリミングの際、厚膜抵抗の抵抗値
を測定する場合の測定誤差は１〜２Ｘ１ｍ度となり、通
常の回路では問題ない。
が厚膜抵抗Ｒ２の抵抗値よりも十分小さい場合に有効で
ある。例えば、厚膜抵抗Ｒ２の抵抗値が数に−の場合、
抵抗値が数十ρ以下の接続用低抵抗パターン３ｍ、３ｂ
を形成すれば、抵抗トリミングの際、厚膜抵抗の抵抗値
を測定する場合の測定誤差は１〜２Ｘ１ｍ度となり、通
常の回路では問題ない。
以上のように、本発明によれば抵抗トリミングのための
プローブ接触用電極パターンを他のトランジスタ、コン
デンサ、端子リード等の部品取付用電極パターンと兼用
しているため、トリミングが確実かつ害鳥に行なえると
いう効果がある。さらに結果的にはプローブ接触用電極
パターンを省略し九ことになシ、厚膜混成集積回路の高
密度化が可能となるという大きな効果もある。
プローブ接触用電極パターンを他のトランジスタ、コン
デンサ、端子リード等の部品取付用電極パターンと兼用
しているため、トリミングが確実かつ害鳥に行なえると
いう効果がある。さらに結果的にはプローブ接触用電極
パターンを省略し九ことになシ、厚膜混成集積回路の高
密度化が可能となるという大きな効果もある。
第１図、第３図紘厚膜混成集積回路の回路図、第２図、
ｍａ図はそれぞれ第１図、１Ｉｉ３図の１ｇ１Ｍを従来
技術により厚膜混成集積回路化する場合の、部品搭載前
の平面図、１／ｓ５図、第６図はそれぞれ本発明の１１
１実施例の製造工場を説明するだめの抵抗トリミング＠
＞よび後の厚膜混成集積回路の平面図、第７図、第８図
はそれぞれ本発明の第２実施例の製造工程を説明する丸
めの抵抗トリミング前および後の厚膜混成集積回路の平
面図である。 １・・・セラミック基板、２・、２ｆ・・・部品取付用
電電パターン、２１，２Ｊ・・・接続用電極パターン、
３１．３ｂ・・・接続用低抵抗パターン、３・・・抵抗
パターン。 牙１ 図 矛 ２ 図 矛３図 才 ４ 昭
ｍａ図はそれぞれ第１図、１Ｉｉ３図の１ｇ１Ｍを従来
技術により厚膜混成集積回路化する場合の、部品搭載前
の平面図、１／ｓ５図、第６図はそれぞれ本発明の１１
１実施例の製造工場を説明するだめの抵抗トリミング＠
＞よび後の厚膜混成集積回路の平面図、第７図、第８図
はそれぞれ本発明の第２実施例の製造工程を説明する丸
めの抵抗トリミング前および後の厚膜混成集積回路の平
面図である。 １・・・セラミック基板、２・、２ｆ・・・部品取付用
電電パターン、２１，２Ｊ・・・接続用電極パターン、
３１．３ｂ・・・接続用低抵抗パターン、３・・・抵抗
パターン。 牙１ 図 矛 ２ 図 矛３図 才 ４ 昭
Claims (1)
- 【特許請求の範囲】 （１）七ラミック基板上に、電極パターンンよび抵抗パ
ターンを印刷して形成する厚膜混成集積回路め製造方法
において、厚膜抵抗の少なくとも一方の端の電極パター
ンと、回路図上では非接続の部品取付用電極パターンを
接続用導電性パターンで接続しておき、抵抗トリンング
後に、前記接続用電１パターンを切断するようにした仁
とを特徴とする厚膜混成集積回路の製造方法。 Ｑ）前記接続用導電性パターンが接続用電極パターンで
あるととを特徴とする特許 １項記載の厚膜混成集積間絡め製造方法。 （３）前記接続用導電性パターンが接続用抵抗パターン
であることを特徴とする前記特許請求め範囲第１項記載
の厚［混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56107026A JPS589350A (ja) | 1981-07-10 | 1981-07-10 | 厚膜混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56107026A JPS589350A (ja) | 1981-07-10 | 1981-07-10 | 厚膜混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS589350A true JPS589350A (ja) | 1983-01-19 |
Family
ID=14448630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56107026A Pending JPS589350A (ja) | 1981-07-10 | 1981-07-10 | 厚膜混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589350A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180186U (ja) * | 1983-05-18 | 1984-12-01 | 株式会社 東洋製作所 | 天吊式冷却器 |
-
1981
- 1981-07-10 JP JP56107026A patent/JPS589350A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180186U (ja) * | 1983-05-18 | 1984-12-01 | 株式会社 東洋製作所 | 天吊式冷却器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05234725A (ja) | チップ型複合電子部品の製造方法 | |
| JPS589350A (ja) | 厚膜混成集積回路の製造方法 | |
| US4991284A (en) | Method for manufacturing thick film circuit board device | |
| JPS58123795A (ja) | 回路基板 | |
| JPS5814621Y2 (ja) | プリント配線基板 | |
| JP2707717B2 (ja) | 混成集積回路 | |
| JP2867112B2 (ja) | チップ型抵抗ネットワークとその製造方法 | |
| JPH08340163A (ja) | プリント配線板 | |
| JP2832773B2 (ja) | 目白配置配線基板 | |
| JP3818492B2 (ja) | 多層印刷配線板 | |
| JPH0488693A (ja) | 混成集積回路用基板の製造方法 | |
| JP2507572Y2 (ja) | 厚膜セラミック基板 | |
| JPH08330102A (ja) | チップ抵抗器 | |
| JPS6127691A (ja) | 磁気低抗素子 | |
| JPH0961494A (ja) | プリント基板の試験用パターン | |
| JP2663729B2 (ja) | 複合電子部品の製造方法 | |
| JPS6045095A (ja) | 厚膜多層基板の製造方法 | |
| JPH0138924Y2 (ja) | ||
| JPS59106192A (ja) | 厚膜多層基板 | |
| JPS62276801A (ja) | 混成集積回路装置 | |
| JPH06204001A (ja) | 積層形チップ固定抵抗器 | |
| JPS59161093A (ja) | 厚膜配線基板 | |
| JPS6086890A (ja) | 電子回路の製造方法 | |
| JPS6091696A (ja) | 混成集積回路装置の製造方法 | |
| JPH02215185A (ja) | 混成集積回路の製造方法 |