JPH10250128A - サーマルヘッドおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 層間絶縁層を挟んで電極層が２層構成になっ
ているサーマルヘッドにおいて、層間絶縁層の欠陥のた
めに両電極層間でショート（層間ショート）が発生する
問題があり、このショートを簡便に修復したサーマルヘ
ッドを提供する。 【解決手段】 層間絶縁層の欠陥部２３で生じている、
個別電極４と導電層２１とのショートに対して、この個
別電極４と導電層２１間に、静電気発生器３２を用いて
高電圧の静電気を印加し、ショート部分を溶断・飛散さ
せることによって破損部２４を形成し、層間ショートを
修復する。また、この方法は従来のパターンショートの
修復にも有効である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、熱転写プリンタに
搭載されるサーマルヘッドおよびその製造方法に係り、
特にその電極間に生じたショート部を容易に、かつ確実
に修復し得るようにしたサーマルヘッドおよびその製造
方法に関する。

【０００２】

【従来の技術】一般に、インクリボンのインクを熱転写
して紙に印刷する熱転写プリンタにおいては、専用紙の
みならず、ハガキやコピー用紙、再生紙などの普通紙に
対しても、高品質の印刷ができる。

【０００３】このような熱転写プリンタには普通紙印刷
が可能なサーマルヘッドが搭載されている。この種のサ
ーマルヘッドは、発熱部が突出した形状を有しており、
かつ、該発熱部が基板のエッジに近接して配置されてい
る。この後者の特徴は「リアルエッジ」と呼ばれてい
る。

【０００４】ここで発熱部が突出しているのは、印刷時
にサーマルヘッドがインクリボンを圧接する際に、その
圧接力を発熱部に集中させ、圧力と熱伝導性を効果的に
高めることによって、表面の粗い普通紙に高品質の印刷
ができるようにするためである。

【０００５】さらに、普通紙に高品質な印刷を行うに
は、印刷時にサーマルヘッドの発熱部の発熱によって、
インクリボンのインクが軟化して紙に接着するが、イン
クが完全に固化しないうちにインクリボンを紙から引き
剥すことが重要である。熱によって軟化したインクが固
化するまでに要する時間は数百μｓ程度と非常に短時間
であるので、インクリボンが引き剥されるエッジ部から
発熱部までの距離を縮めて、引き剥しのタイミングを適
切にとる必要がある。そのため、リアルエッジが要求さ
れているのである。

【０００６】昨今、印刷の品質をより一層高めるため
に、発熱部をさらにエッジに近づける「リアルエッジ
化」の検討がなされているが、ほぼ限界に近づいてい
る。

【０００７】以下に、リアルエッジ化の限界について、
従来のサーマルヘッドの構成をもとに説明する。なお、
後述する別の従来の共通電極多層配線型サーマルヘッド
に対して、この従来のサーマルヘッドは共通電極部が単
層配線になっているので、共通電極単層配線型サーマル
ヘッド、さらに略して「単層型サーマルヘッド」と記
す。

【０００８】さて、図８および図９は従来の単層型サー
マルヘッドの構成を示す断面図および平面図であるが、
アルミナセラミックスなどの熱伝導性の高い絶縁物から
成る基板１の上に、ガラス材からなる断熱性の保温層２
を形成し、後に発熱部７となる部分が突出するようにフ
ォトリソ・エッチング等の手段を用いて保温層２を加工
する。保温層２の厚みは２０〜６０μｍである。次に、
Ｔａ−ＳｉＯ_２ などからなる抵抗体層３を約０．３μ
ｍの厚みで形成し、フォトリソ・エッチング等の手段を
用いてパターン形成を行う。その上に、Ａｌ等の導電性
の高い金属からなる導体層を形成し、フォトリソ・エッ
チング等の手段を用いて個別電極４、共通電極５をパタ
ーン形成する。ここで、この両電極間に位置する抵抗体
層３の部分は発熱素子１１と呼ばれる。また、同時に共
通電極端子８、外部接続端子９、および個別端子１０の
パターン形状を形成する。なお、個別電極４および外部
接続端子９は「個別側電極」、共通電極５および共通電
極端子８は「共通側電極」を構成する。最後に、酸化や
摩耗を防止するためにＳＩＡＬＯＮなどからなる保護層
６を形成する。そして、前記個別電極４と共通電極５と
の間に電流を流すことによって、抵抗体層３からなる発
熱素子１１を発熱させることができる。

【０００９】さて、前述の「リアルエッジ化」のため
に、前記発熱部７をよりエッジ１２に近づけると、共通
電極５の幅が狭くなっていく。図９に示すように発熱部
７が数百個以上並ぶライン型のサーマルヘッドの場合
は、発熱部７とエッジ１２との間にある共通電極５が細
くなって、該共通電極での電圧降下が問題になってきて
いる。すなわち、従来の単層型サーマルヘッドでは、共
通電極５に電流を流すために引き出された共通電極端子
８が多くとも基板の左右２カ所にしか配設できないため
に、リアルエッジ化にともなって共通電極５の幅が狭く
なると、共通電極５の導体抵抗が大きくなって電圧降下
が増大する。そのため、サーマルヘッドの中央に位置す
る発熱部７ほど発熱量が減少して印刷の濃度が低下し、
印刷の品質に影響が現れる。

【００１０】このような問題を解決するために、例え
ば、特願平８−２０７１２２にあるような共通電極を多
層配線構造にした改良型のサーマルヘッドが提案されて
いる。以下、このサーマルヘッドを従来の多層型サーマ
ルヘッドと呼ぶ。その概要を図を用いて説明する。図１
０は従来の多層型サーマルヘッドの構成を示す断面図で
ある。従来の単層型サーマルヘッドに対して、導電層２
１と層間絶縁層２２が付加されている。

【００１１】導電層２１はＴａ−ＡｌＮ−ＳｉＯ_２ や
Ｔａ−Ａｌ_２Ｏ_３−ＳｉＯ_２ などのサーメット膜、あ
るいはＣｒ膜などの金属膜、もしくはＺｒＳｉ_２ など
のシリサイド膜からなり、前記保温層２の面上全部に設
けられている。その上にＳｉＯ_２ などの耐熱性の絶縁
体からなる層間絶縁層２２が形成されている。層間絶縁
層２２は部分的にエッチングよって窓開けがされ、導電
層２１を露出させている。この導電層２１の露出部は共
通電極５の領域と後述する共通電極端子８（図１１）の
領域があり、共通電極５および共通電極端子８は抵抗体
層３を介して導電層２１と電気的に接続されている。つ
まり、共通電極５の下には電気的につながった導電層２
１が広がっており、この導電層２１が共通電極端子８に
電気的につながっている。

【００１２】このように、従来の多層型サーマルヘッド
では発熱部７をさらにエッジに近づけ共通電極５の幅を
縮めても、共通電極５が導電層２１と導通しているの
で、電圧降下は格段に軽減される。さらに、図１１に示
す従来の多層型サーマルヘッドの平面図からわかるよう
に、共通電極端子８はサーマルヘッドの左右両端だけで
なく、従来の単層型サーマルヘッドでは外部端子の領域
であった部分にも複数個設けることができる。これによ
り、３カ所以上の共通電極端子８から電流が供給される
ので、共通電極５での電圧降下はほとんど無視すること
ができる。

【００１３】

【発明が解決しようとする課題】さて、上述のように従
来の多層型サーマルヘッドはリアルエッジ化をさらに進
める上で有効であるが、次のような問題点がある。すな
わち、図１０に示すように、層間絶縁層２２に生じた欠
陥部２３のために、個別電極４が抵抗体層３を介して導
電層２１とショートする。これは層間絶縁層２２を挟む
上下両面間でのショートであるので、「層間ショート」
と称している。

【００１４】このような層間ショートが生じると、図１
１に示す共通電極端子８と個別端子１０との間で測定し
た発熱素子１１の抵抗値（ドット抵抗値と呼ばれてい
る）は正常なドット抵抗値よりも小さい値となる。した
がって、電流の大半は層間ショート部を流れ、発熱素子
１１にはほとんど流れず、発熱素子の発熱はみられな
い。

【００１５】また、Ａｌ等の導電性の高い金属膜からな
る外部接続端子９のパターンは層間絶縁層２２の表面に
形成されているので、正常であれば外部接続端子９と共
通電極端子８とは絶縁されている。しかし、外部接続端
子９のパターンの下の層間絶縁層２２に欠陥部がある
と、外部接続端子９と共通電極端子８とは層間ショート
の状態となる。外部接続端子９の端部で個別端子１０に
近接する部分は、個別端子１０とともに駆動用ＩＣ（図
示せず）が接続される。したがって、外部接続端子９が
層間ショート状態になっていると、駆動用ＩＣが正常に
動作せず、サーマルヘッドの機能が損なわれる結果とな
る。

【００１６】一方、従来の単層型サーマルヘッドにおい
ても、あるいは多層型サーマルヘッドにおいても、「パ
ターンショート」と呼ばれる電極間のショートが発生す
ることがある。これは個別電極４、あるいは外部接続端
子９のパターンがその一部分で隣同士つながるものであ
る。これらのパターンは、たとえばフォトリソ・エッチ
ングによって形成されるが、フォトリソ時のレジスト残
り、あるいはエッチング時の溶解残り等によって発生す
る。個別電極４の隣接する２本がパターンショートであ
る場合は、該個別電極で測定したドット抵抗値は２本と
も等しくほぼ正常値の１／２の大きさとなる。もちろ
ん、３本以上がパターンショートとなるケースもある。

【００１７】従来、このようなパターンショートの修復
には「レーザリペア」という技術が使われている。これ
は微細なショート部分を、細く絞ったレーザ光の照射で
焼き切って、ショート部分を修復するものである。

【００１８】しかし、上記従来の多層型サーマルヘッド
の場合、パターンショートの修復にレーザリペア法を用
いると次のような問題が生じた。すなわち、レーザ光の
照射によって、たとえば個別電極４のパターン間を焼き
切ると、パターンショートは修復されるが、この修復部
分で新たに層間ショートが発生した。この原因について
は次のように考えている。レーザ光の照射によって個別
電極４の厚み分だけを焼き切るのは難しく、幾分深くレ
ーザ光が入り込むことになる。レーザ光は層間絶縁層２
２では吸収されず、これを透過して導電層２１まで達す
る。こうして、導電層がレーザ光によって溶解して飛散
する。そのため、導電層２１の溶解物とパターンショー
ト部の溶解物とが接触し、層間ショートとなる。

【００１９】また、従来、単層型サーマルヘッドのパタ
ーンショートの修復には上記レーザリペア法が多用され
ているが、次のような問題がある。すなわち、従来のレ
ーザリペア法では、電極パターン形成後のサーマルヘッ
ドにおいて、まず、プローバ装置を用いてすべての発熱
素子１１のドット抵抗を測定してパターンショートを検
査する（ショート検査工程という）。その後、当該サー
マルヘッドをレーザリペア装置にセットし、前記ショー
ト検査のデータをもとにパターンショート部位を探し出
し、このパターンショート部位にレーザが当たるように
サーマルヘッドの位置調整を行なう。そして、レーザ光
を照射して前記パターンショート部位を焼き切る。以上
でリペアは終了するが、パターンショートが解消された
ことを確認するために、再度、プローバ装置を用いてド
ット抵抗の測定を行なう（再検査）。このように、従来
のレーザリペア法を用いたリペア工程は煩雑で多大の時
間を要するという問題があった。

【００２０】以上述べた層間ショートおよびパターンシ
ョート等の電極間ショートをなくすために層間絶縁層や
フォトリソ・エッチングに種々の工夫が試みられている
が、製造されるすべてのサーマルヘッドで電極間ショー
トを皆無にすることは難しい。電極間ショートは確率的
に発生するので、特に基板の占有面積の大きいライン型
のサーマルヘッドでは、どこかに電極間ショートがあっ
て良品が採れないという事態も生じる。

【００２１】

【課題を解決するための手段】上記課題を解決するため
本発明に係る請求項１に記載のサーマルヘッドの特徴
は、基板の表面に、少なくとも、保温層、導電層、パタ
ーン状とした層間絶縁層、およびパターン状とした抵抗
体層を積層形成し、該抵抗体層に導通するパターン状と
した個別側電極および共通側電極を設け、該両電極間に
位置する前記抵抗体層を発熱素子とし、前記導電層と前
記共通側電極とを電気的に接続したサーマルヘッドにお
いて、前記個別側電極のパターン上および／又はパター
ン間に高電圧静電気印加による破損部を設けたことにあ
る。

【００２２】すなわち、このサーマルヘッドは上記多層
型サーマルヘッドであって、層間ショート部分、あるい
はパターンショート部分に、高電圧静電気印加を用いて
破損部を設けることによって、該ショートを修復したサ
ーマルヘッドである。

【００２３】また、請求項２に記載のサーマルヘッドの
特徴は、基板の表面に、少なくとも、保温層、およびパ
ターン状とした抵抗体層を積層形成し、該抵抗体層に導
通するパターン状とした個別側電極および共通側電極を
設け、該両電極間に位置する前記抵抗体層を発熱素子と
し、前記導電層と前記共通側電極とを電気的に接続した
サーマルヘッドにおいて、前記個別側電極のパターン間
に高電圧静電気印加による破損部を設けたことにある。

【００２４】すなわち、このサーマルヘッドは単層型サ
ーマルヘッドであって、パターンショート部分に、高電
圧静電気印加を用いて破損部を設けることによって、該
ショートを修復したサーマルヘッドである。

【００２５】また、請求項３に記載のサーマルヘッドの
特徴は、請求項１または２において前記個別側電極が個
別電極および外部接続端子からなることにある。

【００２６】すなわち、このサーマルヘッドは多層型で
長尺なライン型サーマルヘッドであって、層間ショート
部分、あるいはパターンショート部分に、高電圧静電気
印加を用いて破損部を設けることによって、該ショート
を修復したサーマルヘッドである。

【００２７】また、請求項４に記載のサーマルヘッドの
製造方法の特徴は、基板の表面に、保温層、導電層、お
よび層間絶縁層を積層形成し、該層間絶縁層に窓開け加
工を施す工程と、前記層間絶縁層およびその窓開け加工
面に抵抗体層を形成し、該抵抗体層をパターン形成する
工程と、前記抵抗体層および露出している層間絶縁層の
上に導体層を形成し、該導体層をパターン形成して個別
側電極、および共通側電極を形成し、該両電極間に位置
する前記抵抗体層を発熱素子とする工程と、前記導電層
と前記個別側電極との間でのショート、および／又は前
記個別側電極の間でのショートを検出する工程と、前記
ショートが検出された導電層と個別側電極との間に、お
よび／又は前記ショートが検出された個別側電極のパタ
ーン間に高電圧の静電気を印加する工程と、を有してい
ることにある。

【００２８】すなわち、上記多層型サーマルヘッドの製
造方法であって、層間ショート、および／又はパターン
ショートを生じさせている金属膜等を、高電圧の静電気
を印加することによって溶断・飛散させて修復する工程
を組み込んだサーマルヘッドの製造方法である。

【００２９】また、請求項５に記載のサーマルヘッドの
製造方法の特徴は、基板の表面に、保温層および抵抗体
層を形成し、該抵抗体層をパターン形成する工程と、前
記抵抗体層および露出している保温層の上に導体層を形
成し、該導体層をパターン形成して個別側電極、および
共通側電極を形成し、該両電極間に位置する前記抵抗体
層を発熱素子とする工程と前記個別側電極の間でのショ
ートを検出する工程と、前記ショートが検出された個別
側電極のパターン間に高電圧の静電気を印加する工程
と、を有していることにある。

【００３０】すなわち、上記単層型サーマルヘッドの製
造方法であって、パターンショートを生じさせている金
属膜等を、高電圧の静電気を印加することによって溶断
・飛散させて修復する工程を組み込んだサーマルヘッド
の製造方法である。

【００３１】また、請求項６に記載のサーマルヘッドの
製造方法の特徴は、請求項４、または５において、前記
個別側電極は個別電極および外部接続端子からなること
にある。

【００３２】すなわち、上記多層型で長尺なライン型の
サーマルヘッドの製造方法であって、層間ショート、あ
るいはパターンショートを生じさせている金属膜等を、
高電圧の静電気を印加することによって溶断・飛散させ
て修復する工程を組み込んだサーマルヘッドの製造方法
である。また、上記単層型で長尺なライン型のサーマル
ヘッドの製造方法であって、パターンショートを生じさ
せている金属膜等を、高電圧の静電気を印加することに
よって溶断・飛散させて修復する工程を組み込んだサー
マルヘッドの製造方法である。

【００３３】さらに、請求項７に記載のサーマルヘッド
の製造方法の特徴は、請求項４、５または６において、
前記静電気を印加する電圧は、まず、ショート箇所に電
圧１００Ｖを印加し、次に、未修復箇所に１００Ｖを超
える電圧を印加し、順次修復するまで段階的に電圧を上
げることにある。

【００３４】これは、印加する静電気の電圧が１００Ｖ
に満たない状態では、金属膜等が溶断できない。また、
逐次段階的に電圧を上げずに、一気に高電圧を印加する
と、リペアと同時に発熱素子の破壊が生じる場合がある
からである。

【００３５】なお、本発明の製造方法による電極間ショ
ートの修復は、高電圧の静電気を使用することから、従
来の「レーザリペア」に対して、「高電圧リペア」と称
している。

【００３６】

【発明の実施の形態】本発明の多層型サーマルヘッドの
構成並びにその製造方法について説明する。図２は本発
明に係る多層型サーマルヘッドの構成を示す断面図、お
よび図３は本発明に係る多層型サーマルヘッドの平面図
である。これらの図に示すように、本発明の多層型サー
マルヘッドは、アルミナセラミックスなどの熱伝導性の
高い絶縁物から成る基板１の上に、ガラス材等からなる
断熱性の保温層２を形成し、後に発熱部７となる部分が
突出するようにフォトリソ・エッチング等の手段を用い
て保温層２を加工する。保温層２の厚みは２０〜６０μ
ｍである。次いで、Ｃｒ膜等の金属膜、あるいはＴａ−
ＡｌＮ−ＳｉＯ_２ やＴａ−Ａｌ_２Ｏ_３−ＳｉＯ_２ など
のサーメット膜、もしくはＺｒＳｉ_２ などのシリサイ
ド膜からなる導電層２１を形成する。導電層２１の厚み
はその材料の比抵抗によって異なり、０．１〜５．０μ
ｍの範囲にある。次に、ＳｉＯ_２ などの耐熱性の絶縁
体からなる層間絶縁層２２を１〜２μｍの厚みで形成
し、後に共通電極５や後述する共通電極端子８が配設さ
れる領域の該層間絶縁層２２をフォトリソ・エッチング
等の手段を用いて窓開けし、導電層２１を露出させる。
次に、Ｔａ−ＳｉＯ_２ などからなる抵抗体層３を約
０．３μｍの厚みで形成し、フォトリソ・エッチング等
の手段を用いてパターン形成を行う。

【００３７】なお、抵抗体層３のパターンは、発熱素子
１１となる部分に加えて、後に形成される個別電極４、
共通電極５、共通電極端子８、外部接続端子９、および
個別端子１０の下にも配設される。これは個別電極等の
電極あるいは端子を構成する膜と下地との密着を向上す
るためである。

【００３８】次に、Ａｌ等の導電性の高い金属からなる
導体層を形成し、フォトリソ・エッチング等の手段を用
いて個別電極４、共通電極５をパターン形成する。ここ
で、この両電極間に位置する抵抗体層３の部分は発熱素
子１１と呼ばれる。また、同時に共通電極端子８、外部
接続端子９、および個別端子１０のパターン形状を形成
する。なお、前記個別電極４および外部接続端子９は
「個別側電極」、共通電極５および共通電極端子８は
「共通側電極」を構成する。

【００３９】次いで、ドット抵抗値の検査、および外部
接続端子９のショート検査を行ない、ショートが発生し
ている部位を修復する。図２には層間絶縁層２２の欠陥
部２３で発生した層間ショートを、後述する本発明の製
造方法を用いて修復した破損部２４を表している。破損
部２４では膜が破損しており、これが本発明のサーマル
ヘッドの特徴をなしている。なお、この断面図では個別
電極４が破損部２４で断線しているように見えるが、こ
れを平面でみた場合は個別電極４のパターン内の一部分
が破損しているだけで、個別電極として機能上問題はな
い。

【００４０】また、前記ショート検査において、隣合う
個別電極４同士でのショート、あるいは、隣合う外部接
続端子９同士でのショートなどのパターンショートが検
出される場合もある。この場合は、後述する本発明の製
造方法を用いてショートを修復した。

【００４１】最後に、酸化や摩耗を防止するためにＳＩ
ＡＬＯＮなどからなる保護層６を形成する。

【００４２】主な構成並びに製造方法は以上であるが、
この後、前記端子８、９、および１０にＳｎやＡｕ、Ｐ
ｄなどの易ハンダ性の金属をメッキし、駆動用ＩＣ（図
示せず）を搭載し、該駆動用ＩＣの周囲を封止するなど
の工程がある。なお、駆動用ＩＣは外部接続端子９の端
部で個別端子１０に近接する部分と、個別端子１０とに
接続される。

【００４３】なお、本発明の単層型サーマルヘッドは、
上記多層型サーマルヘッドから導電層２１および層間絶
縁層２２を除いた構成を有し、その他の構成は変わらな
いので説明を省略する。

【００４４】さて、本発明のサーマルヘッドの製造方法
において個別電極に生じた層間ショートをリペアする場
合について詳細に述べる。サーマルヘッドの電極パター
ン形成工程後、保護層成膜工程までの間に本発明の方法
によって層間ショートのリペアを行う。その具体的な方
法を次に説明する

【００４５】図１は本発明の製造方法の一実施の形態を
示す概念図である。まず、図１（ａ）に示すように、導
電層２１と個別電極４との間の電気抵抗値を適当な抵抗
測定器３１を用いて測定する。実際には、前記図３に示
す共通電極端子８と個別端子１０に測定針を当てて、テ
スターやマルチメータなどを用いて測定する。測定した
抵抗値が所定の値、たとえば３ｋΩ前後であれば正常な
ドット抵抗値であるので、個別端子１０に当てた測定針
を隣の個別端子に移して、同様のドット抵抗値測定を行
なう。

【００４６】測定した発熱素子１１のドット抵抗値が、
当該発熱素子１１の両隣の発熱素子のドット抵抗値と無
関係に単独で低い場合は、当該発熱素子１１につながる
個別電極４に層間ショートが存在する。図１（ｂ）に示
すように、導電層２１と個別電極４との間に静電気発生
器３２を用いて高電圧の静電気を印加する。実際には、
前記テスターやマルチメータを静電気発生器３２に置き
換えて行う。静電気発生器としては、特定の容量のコン
デンサに充電して所定の電圧を発生させる機器を使用す
ることができ、たとえば絶縁抵抗計（ＹＨＰ製４３２９
Ａ ＨＩＧＨＲＥＳＩＳＴＡＮＣＥ ＭＥＴＥＲ）を流
用することができる。

【００４７】このように高電圧の静電気を印加すると、
欠陥部２３でショートを形成していた抵抗体層３および
個別電極４の膜が溶断・飛散して破損部２４が形成され
る。

【００４８】なお、通常、欠陥部２３は小さく、電極や
端子を形成しているアルミニウム膜や銅膜の結晶粒径程
度（１μｍ前後）であるので、顕微鏡観察でも確認は難
しい。したがって、欠陥部２３の発生場所を特定するこ
とは難しく、ましてや、そのサイズや状態を予め測定す
るのは困難である。

【００４９】そこで、具体的な手段としては、ドット抵
抗値の測定において当該発熱素子１１のドット抵抗値の
みが低くく、隣接する左右両発熱素子のドット抵抗値が
正常である場合には層間ショートと推定し、当該発熱素
子に１００Ｖを印加する。その結果、層間ショートが解
消しなければ、さらに電圧を２５０Ｖおよび５００Ｖに
上げてリペアを試みる。

【００５０】このようにして、順次、層間ショートを高
電圧リペアしていく。リペアがすべて完了したら、図１
（ｃ）に示すように通常工程の前記保護層６の成膜を行
う。

【００５１】次に、リペアに必要な電圧に関して、特
に、実験した結果について説明する。

【００５２】まず、通常、印刷時にサーマルヘッドの発
熱部７を加熱するために印加する直流電圧は、２５Ｖな
いし４０Ｖである。これを１００Ｖ以上にした場合は、
発熱部７が異常発熱し発熱素子１１が破壊される。した
がって、当初は、１００Ｖ以上を印加してリペアする
と、リペアが完了した瞬間に電流は正常に発熱素子１１
に流れるようになって、瞬時に発熱素子１１が焼き切れ
ると考えていた。

【００５３】しかし、次に述べる実験事実が得られた。
すなわち、上述のようにドット抵抗値を測定し、層間シ
ョートと推定される電極を複数選び出し、その電極間に
高電圧の静電気を印加した。まず、５０Ｖの静電気を印
加したが、いずれの層間ショートもリペアできなかっ
た。次に、１００Ｖを印加すると、個別電極パターン上
の１〜数箇所で一瞬スパークが生じ、リペアが完了し
た。しかし、リペアできない層間ショートもあった。さ
らに、２５０Ｖに電圧を上げて、層間ショートのリペア
を実施したところ、上記のように一瞬、スポット状のス
パークを生じ、大半がリペアされたが、できないものも
あった。そこで、リペアできなかったものについて、さ
らに電圧を上げ５００Ｖを印加した。この場合もリペア
できるものと、できないものがあった。リペアできなか
ったものについて、１０００Ｖを印加したところ、すべ
てリペアが完了した。

【００５４】一方、層間ショートのリペアで最初から１
５００Ｖを印加したときは、いずれもリペアは完了する
が、発熱素子が破壊した。次に、最初から１０００Ｖを
印加したときは、リペアが完了するものもあるが、発熱
素子が破壊する場合もあった。同様に、最初から５００
Ｖを印加したときは、リペアが完了するものと、発熱素
子が破壊するものと、リペアされないものの３種が発生
した。２５０Ｖを最初から印加してみると、リペアが完
了するものと、リペアされないものの２種で発熱素子が
破壊することはなかった。なお、１００Ｖ印加の場合
も、前記２５０Ｖの場合と同様であった。

【００５５】このようにリペアに要する電圧が異なると
いう事実から、層間ショートを生じさせている層間絶縁
層２２の欠陥部２３のサイズや、その欠陥部に堆積した
膜の状態がリペアに必要な電圧を決めているものと考え
られる。

【００５６】さて、上述の実験事実から１００Ｖ以上で
あっても静電気の電圧であれば発熱素子１１の破壊は生
じないことが明らかになった。この現象は発明者の鋭意
研究の結果明らかになったものである。そこで、次に、
このような実験事実について理論的に説明する。

【００５７】すなわち、本発明の製造方法に用いた静電
気は、予めコンデンサに充電した電荷からなるもので、
放電が起これば直ちに電圧が激減する。この状況を図７
の静電気の放電特性を示す図を用いて説明する。この図
の縦軸は電圧、横軸は時間であり、曲線は放電時間の経
過にともなって指数関数的に低下する電圧を示してい
る。

【００５８】図７（ａ）および（ｂ）は１０００Ｖを印
加した場合を示している。高電圧を印加すると、瞬時に
欠陥部２３でスパークが生じ、欠陥部に堆積した金属膜
等が溶断して、層間ショートは解消する。この図にハッ
チングで示した部分の面積は前記金属膜等の溶断に要し
たエネルギーに相当するものである。この図の（ａ）で
は欠陥部２３の状態に起因して前記溶断に要するエネル
ギーが少量ですんだために、溶断が完了して発熱素子１
１に電圧が掛かるようになった時点での電圧はＥ_１ と
なった。ここでＥ_１ は１００Ｖよりも十分に大きいた
めに、発熱素子１１は破壊するに至った。一方、（ｂ）
では同じ１０００Ｖを印加しても欠陥部２３の状態が先
のものと異なるので、溶断には多くのエネルギー要し
た。そのため、溶断が完了して発熱素子１１に電圧が掛
かるようになった時点での電圧はＥ_２は１００Ｖよりも
低い値となった。したがって、この場合は発熱素子１１
の破壊は生じなかった。

【００５９】次に、図７（ｃ）および（ｄ）は１００Ｖ
を印加した場合を示している。前記と同じく電圧印加に
よって、瞬時に欠陥部２３でスパークが生じ、欠陥部に
堆積した金属膜等が溶断して、層間ショートは解消す
る。この図のハッチング部分の面積は前記と同様に金属
膜等の溶断に要したエネルギーに相当する。この図の
（ｃ）では欠陥部２３の状態が軽微であったために、前
記溶断に要するエネルギーが少量ですみ、層間ショート
が解消された。溶断が完了した時点での電圧Ｅ３は当然
１００Ｖ以下であるので、発熱素子１１の破壊はみられ
ない。一方、（ｄ）では同じ１００Ｖを印加しても欠陥
部２３の状態が先のものと異なるために、溶断には多く
のエネルギー要する。しかし、１００Ｖからの放電で
は、この場合の溶断に必要とされるエネルギーを供給で
きないために、溶断はならず、層間ショートは解消でき
なかった。以上が高電圧の静電気を印加して層間ショー
トを解消し、しかも、発熱素子が破壊しないメカニズム
であると考えられる。

【００６０】さて、次に、上述の従来のレーザリペア法
の問題であるが、本発明の高電圧リペア法は次のような
利点がある。すなわち、ドット抵抗の測定を行なう前記
プローバ装置に静電気発生器を組み込むことによって、
前記ショート検査工程のなかでパターンショートの修復
も行なうことができる。ここで、プローバ装置とは一方
の測定針を前記サーマルヘッドの個別端子１０に接触さ
せ、他方の測定針を共通電極端子８に接触させて、両測
定端子間で抵抗値を測定するものである。一般に、個別
端子１０に接触する測定針は多数並列設置されており、
同時に複数の個別端子１０と接触するようになってい
る。そこで、前記ショート検査においてパターンショー
トが検出されると、そのつど静電気発生器に電気的に切
り替わり、ショートしている個別電極間に高電圧を印加
してパターンショートを解消させた。さらに、電気的に
切り替わって、もとの抵抗測定モードとなって抵抗値を
測定し、パターンショートの解消を確認した。このよう
な手順でショート検査、高電圧リペア、リペアの良否の
再検査という一連の作業が連続して行なえるので、リペ
ア工程の時間短縮、生産性の向上が達成できた。

【００６１】

【実施例】以下、本発明の実施例を図面を参照して説明
する。

【００６２】（実施例１）図４は発熱素子が８３２個並
列したライン型の多層型サーマルヘッドに関し、本発明
の一実施例を説明するためのドット抵抗値を示す図であ
る。まず、図４（ａ）は本発明の多層型サーマルヘッド
のドット抵抗値を、電極パターン形成後で、保護層６の
成膜前に測定した結果を示すグラフである。縦軸にドッ
ト抵抗値、横軸に１番から８３２番までの発熱素子１１
の番号をとっている。このグラフで、正常なドット抵抗
値は３ｋΩ弱であるが、たとえば、９３番目の発熱素子
１１はドット抵抗値が数Ωであり、この発熱素子１１に
つながる個別電極４に層間ショートが生じていることを
示している。このサーマルヘッドにおいては５カ所に層
間ショートが発生していることがわかる。

【００６３】また、図５は前記本発明の一実施例を説明
する多層型サーマルヘッドであって、その要部の拡大平
面図である。すなわち、９３番目の発熱素子１１付近の
拡大平面図である。図５（ａ）は電極パターン形成後で
あるが、当該９３番目の発熱素子につながる個別電極４
のパターンには特に異常は見られなかった。

【００６４】続いて、当該９３番目の発熱素子１１につ
ながる個別端子１０と共通電極端子８の間に本発明の方
法で１００Ｖから印加をはじめ、２５０Ｖで層間ショー
トが解消された。他の４カ所についても同様の処理を行
い、層間ショートはすべて解消された。その結果を図４
（ｂ）および図５（ｂ）に示す。この図５（ｂ）には高
電圧リペアによる破損部２４が残されているが、欠陥部
２３で個別電極４の溶断・飛散が生じ、個別電極パター
ンの一部が破損したものである。破損部２４はわずかで
あるので、個別電極４の抵抗値が若干増えるがドット抵
抗値に対する影響はほとんどない。

【００６５】（実施例２）さて、次に、前記ライン型サ
ーマルヘッドにおいて外部接続端子９で生じた層間ショ
ートを本発明の方法でリペアした例を説明する。図６は
本発明の他の実施例に係る多層型サーマルヘッドの外部
接続端子の抵抗値を示す図である。ここで、図６（ａ）
は導電層２１につながる共通電極端子８と外部接続端子
９の間で電気抵抗を測定した結果を示す。縦軸に抵抗
値、横軸に外部接続端子９の番号をとり、それぞれの外
部接続端子の電気抵抗の測定値をプロットしている。外
部接続端子９はそれぞれ孤立したパターンになっていて
電気的なつながりはない。したがって、層間ショートが
なく正常であれば、電気抵抗の測定値はオーバーレンジ
（４０ＭΩ以上）を示すことになる。

【００６６】このグラフから、４個の外部接続端子９に
層間ショートが発生していることがわかる。これらの層
間ショートをリペアするには、たとえば、番号３−３の
外部接続端子９と共通電極端子８の間に１００Ｖからは
じめ、２５０Ｖの静電気を印加した。すると、当該外部
接続端子９のパターン上でスパークが生じ、層間ショー
トが解消された。同様の処理を他の３カ所にも施し、図
６（ｂ）に示すようにすべての層間ショートが解消され
た。

【００６７】（実施例３）次に、パターンショートのリ
ペア方法について述べる。上述した図４（ａ）および図
４（ｂ）のグラフに示されているように、このサーマル
ヘッドでは発熱素子番号９７と９８、３７１と３７２お
よび５８８と５８９の３カ所でパターンショートが発生
している。パターンショートの形状としては、たとえば
前記図５（ａ）に９７番目と９８番目の個別電極間にパ
ターンショート部３３が見られる。

【００６８】そこで、これらのパターンショートについ
て本発明の高電圧リペア法でショートの修復を行った。
具体的には、たとえば、発熱素子番号９７番と９８番の
発熱素子につながる個別端子１０に電極針を接触させ静
電気発生器から１００Ｖの静電気を印加した。印加電圧
を段階的に上げていき、５００Ｖの静電気を印加した瞬
間にパターンショート部３３でスパークが発生し、パタ
ーンショート部３３の中央部でこのショート部に残った
膜が溶断・飛散した。こうして、図５（ｃ）に示すよう
に破損部２４が形成されて、パターンショートが解消さ
れた。残りの２カ所についても、上記と同様の方法でパ
ターンショートを解消した。その結果、図４（ｃ）に示
すように、すべてのショートが解消された本発明のサー
マルヘッドが形成された。

【００６９】なお、多層型サーマルヘッドのパターンシ
ョートを従来のレーザリペア法で修復すると、上述した
ようにパターンショートは修復されるが、その修復部分
で新たに層間ショートが発生する。これは、レーザ光が
導電層２１まで達して、導電層２１および個別電極間の
パターンショート部３３が溶融して接触し層間ショート
になったものである。ただし、この層間ショートの修復
にも、本発明の高電圧リペア法は有効で、この新たな層
間ショートも修復することができた。

【００７０】（実施例４）次に、単層型サーマルヘッド
に本発明の方法を実施した例を述べる。本サーマルヘッ
ドにおいて、個別電極４および共通電極５のパターン形
成が完了した時点で、前記両電極パターンの形状検査を
顕微鏡を用いて行った。その結果、個別電極４の１カ
所、すなわち発熱体番号２２５番と２２６番との間で上
述したパターンショートが発生していることが確認され
た。

【００７１】そこで、パターンショートが発生している
発熱素子番号２２５番と２２６番の個別電極間に電極針
を介して、まず１００Ｖの静電気を印加した。印加電圧
を段階的に上げていき、５００Ｖを印加したとき、パタ
ーンショートが修復された。その結果を下表１に示す。
なお、この表には比較のため当該発熱素子の左右両側２
個のドット抵抗値も併記している。

【００７２】

【表１】

【００７３】このようにして、単層型サーマルヘッドに
は発熱素子番号２２５番と２２６番の個別電極間のパタ
ーンショート部に破損部が形成され、本発明のサーマル
ヘッドが形成される。また、本発明の製造方法によるパ
ターンショートの修復は単層型サーマルヘッドにおいて
も有効である。

【００７４】なお、以上の本発明の実施の形態としては
ライン型サーマルヘッドで説明したが、シリアル型サー
マルヘッドに適用し得ることは勿論である。その場合
は、前記個別側電極は前記個別電極と前記外部接続端子
が一体化された構成となる。

【００７５】

【発明の効果】以上述べたように、本発明に係るサーマ
ルヘッドおよびその製造方法によれば、サーマルヘッド
の製造において、その工程中で確率的に発生する膜のピ
ンホールに起因した層間ショート、あるいは、膜のパタ
ーン形成時に発生する膜残りに起因するパターンショー
ト等が容易に、かつ確実に修復できるため、サーマルヘ
ッドの歩留りおよび生産性が向上し、コストの低減にも
有効である。特に、基板の占有面積の大きいライン型の
サーマルヘッドの場合にその効果が顕著に現れる。

【００７６】また、本発明における製造方法を用いる
と、ショートの検査、修復、および再検査が一連の動作
で行なえるので、製造時間の短縮、コストの低減にも有
効である。

【図面の簡単な説明】

【図１】本発明の製造方法の一実施の形態を示す概念図

【図２】本発明に係る多層型サーマルヘッドの構成を示
す断面図

【図３】本発明に係る多層型サーマルヘッドの平面図

【図４】本発明の一実施例を説明する多層型サーマルヘ
ッドのドット抵抗値を示す図

【図５】本発明の一実施例を説明する多層型サーマルヘ
ッドの要部の拡大平面図

【図６】本発明の他の実施例を説明する多層型サーマル
ヘッドの外部接続端子の抵抗値を示す図

【図７】本発明の製造方法の原理を説明する静電気の放
電特性を示す図

【図８】従来の単層型サーマルヘッドの構成を示す断面
図

【図９】従来の単層型サーマルヘッドの平面図

【図１０】従来の多層型サーマルヘッドの構成を示す断
面図

【図１１】従来の多層型サーマルヘッドの平面図

【符号の説明】

１ 基板 ２ 保温層 ３ 抵抗体層 ４ 個別電極 ５ 共通電極 １１ 発熱素子 ２１ 導電層 ２２ 層間絶縁層 ２４ 破損部

Claims (7)

【特許請求の範囲】
1. 【請求項１】 基板の表面に、少なくとも、保温層、導
   電層、パターン状とした層間絶縁層、およびパターン状
   とした抵抗体層を積層形成し、該抵抗体層に導通するパ
   ターン状とした個別側電極および共通側電極を設け、該
   両電極間に位置する前記抵抗体層を発熱素子とし、前記
   導電層と前記共通側電極とを電気的に接続したサーマル
   ヘッドにおいて、 前記個別側電極のパターン上および／又はパターン間に
   高電圧静電気印加による破損部を設けたことを特徴とす
   るサーマルヘッド。
2. 【請求項２】 基板の表面に、少なくとも、保温層、お
   よびパターン状とした抵抗体層を積層形成し、該抵抗体
   層に導通するパターン状とした個別側電極および共通側
   電極を設け、該両電極間に位置する前記抵抗体層を発熱
   素子とし、前記導電層と前記共通側電極とを電気的に接
   続したサーマルヘッドにおいて、 前記個別側電極のパターン間に高電圧静電気印加による
   破損部を設けたことを特徴とするサーマルヘッド。
3. 【請求項３】 前記個別側電極は個別電極および外部接
   続端子からなることを特徴とする請求項１、または２に
   記載のサーマルヘッド。
4. 【請求項４】 基板の表面に、保温層、導電層、および
   層間絶縁層を積層形成し、該層間絶縁層に窓開け加工を
   施す工程と、 前記層間絶縁層およびその窓開け加工面に抵抗体層を形
   成し、該抵抗体層をパターン形成する工程と、 前記抵抗体層および露出している層間絶縁層の上に導体
   層を形成し、該導体層をパターン形成して個別側電極、
   および共通側電極を形成し、該両電極間に位置する前記
   抵抗体層を発熱素子とする工程と、 前記導電層と前記個別側電極との間でのショート、およ
   び／又は前記個別側電極のパターン間でのショートを検
   出する工程と、 前記ショートが検出された導電層と個別側電極との間、
   および／又は前記ショートが検出された個別側電極のパ
   ターン間に高電圧の静電気を印加する工程と、 からなることを特徴とするサーマルヘッドの製造方法。
5. 【請求項５】 基板の表面に、保温層および抵抗体層を
   形成し、該抵抗体層をパターン形成する工程と、 前記抵抗体層および露出している保温層の上に導体層を
   形成し、該導体層をパターン形成して個別側電極、およ
   び共通側電極を形成し、該両電極間に位置する前記抵抗
   体層を発熱素子とする工程と前記個別側電極のパターン
   間でのショートを検出する工程と、 前記ショートが検出された個別側電極のパターン間に高
   電圧の静電気を印加する工程と、からなることを特徴と
   するサーマルヘッドの製造方法。
6. 【請求項６】 前記個別側電極は個別電極および外部接
   続端子からなることを特徴とする請求項４、または５に
   記載のサーマルヘッドの製造方法。
7. 【請求項７】 前記静電気を印加する電圧は、まず、シ
   ョート箇所に電圧１００Ｖを印加し、次に、未修復箇所
   に１００Ｖを超える電圧を印加し、順次修復するまで段
   階的に電圧を上げることを特徴とする請求項４、５、ま
   たは６に記載のサーマルヘッドの製造方法。