DE2261120C3 - Laminierte Schaltkarten aus mehreren mit Schaltungsmustern versehenen Isolierplatten - Google Patents
Laminierte Schaltkarten aus mehreren mit Schaltungsmustern versehenen IsolierplattenInfo
- Publication number
- DE2261120C3 DE2261120C3 DE2261120A DE2261120A DE2261120C3 DE 2261120 C3 DE2261120 C3 DE 2261120C3 DE 2261120 A DE2261120 A DE 2261120A DE 2261120 A DE2261120 A DE 2261120A DE 2261120 C3 DE2261120 C3 DE 2261120C3
- Authority
- DE
- Germany
- Prior art keywords
- holes
- circuit
- platings
- adhesive
- insulating plates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09645—Patterning on via walls; Plural lands around one hole
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09809—Coaxial layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
Die Erfindung betrifft laminierte, mehrere auf der Unter- und Oberseite mit Schaltungsmustern versehene
Isolierplatten enthaltende Schaltkarten mit leitenden Verbindungen, welche mindestens zwei Schaltungsmuster
miteinander verbinden und von den mindestens bereichsweise auf den Wänden von Löchern aufgebrachten
Plattierungen gebildet werden, welche durch mindestens eine Isolierplatte hindurchgehen, und ein
Verfahren zur Herstellung solcher Schaltkarten.
im folgenden werden Löcher, welche durch die ganze Platte hindurchgehen, »durchgehende Löcher«, solche
Löcher, welche nicht durch die ganze Schaltkarte, sondern nur durch eine oder mehrere Isolierplatten
ίο hindurchgehen, »interne Löcher« genannt Laminierte
Schaltkarten sind bedeutungsvoll, weil sich auf ihnen raumsparend ausgedehnte Schaltungen unterbringen
lassen. Sie werden in weitem Maß eingesetzt, und sie werden mittels eingefahrenen Verfahren hergestellt
Dabei werden die Schaltungsmuster auf den normalerweise aus Kunststoff bestehenden Isolierplatten im
allgemeinen mittels Photolithographie aus die Isolierplatte zunächst vollständig bedeckenden Metallschichten
herausgeätzt Vor dem Laminieren werden die Isolierplatten mit Klebstoff beschichtet und dann
zueinander justiert Zur leitenden Verbindung durch die Isolierplatten hindurch werden an festgelegten Stellen
Löcher gebohrt und diese dann plattiert. Dieses Herstellungsverfahren ist sehr günstig, weil nämlich nur
die Herstellung der gedruckten Schaltungsmuster auf den Isolierplatten kritisch ist, während die Kombination
der Isolierplatten zur Schaltkarte in relativ unkritischen Verfahrensschritten bei hoher Ausbeute erfolgt. Die
Isolierplatten werden vor dem Laminieren getestet.
Fehlerhafte Isolierplatten können ausgeschieden werden. Fehlerhafte Schaltungsmuster führen deshalb nur
zum Verlust einer bedruckten Isolierplatte, nicht aber einer ganzen Schaltkarte.
Verfahren zum Herstellen von plattierten, internen und durchgehenden Löchern sind bekannt und z. B. in der OS 16 16 734 und in den Artikeln im IBM-Technical Disclosure Bulletin, Band 10, Nr. 12, Seite 1985 (1968) und Band 12, Nr. 4, Seite 512, (1969) beschrieben. Bei den mit diesen bekannten Verfahren hergestellten Schalt-
Verfahren zum Herstellen von plattierten, internen und durchgehenden Löchern sind bekannt und z. B. in der OS 16 16 734 und in den Artikeln im IBM-Technical Disclosure Bulletin, Band 10, Nr. 12, Seite 1985 (1968) und Band 12, Nr. 4, Seite 512, (1969) beschrieben. Bei den mit diesen bekannten Verfahren hergestellten Schalt-
AO karten wird jedoch für die internen und durchgehenden
Löcher relativ viel Platz benötigt, der nicht für Leiterzüge zur Verfügung steht. Dieser Platz wird
insbesondere zur Isolation benötigt, wenn auf interne und durchgehende Löcher aufgebrachte Plattierungen
durch ein Schaltungsmuster hindurchgehen, ohne daß ein leitender Kontakt zustande kommen darf.
Es ist die Aufgabe der Erfindung, laminierte Schaltkarten, bei welchen der für in internen und in
durchgehenden Löchern aufgebrachten Plattierungen
so benötigte Platz kleiner ist als bei den bekannten Ausführungen und Verfahren zu ihrer Herstellung
anzugeben.
Diese Aufgabe wird mit Schaltkarten der eingangs genannten Art mit dem Merkmal des kennzeichnenden
Teils des Anspruchs 1 und mit einem Verfahren der eingangs genannten Art mit den Merkmalen des
kennzeichnenden Teils des Anspruchs 4 gelöst.
Zwar ist es aus der britischen Patentschrift 11 05 068
bekannt, daß mehrere Verbindungen zwischen Schaltungsmusterebenen
konzentrisch angeordnet durch eine Bohrung geführt werden können, die dort beschriebene Struktur ist jedoch kein Laminat aus mit
Schallungsmuster versehenen Isolierplatten. Bei der Herstellung dieser bekannten Schaltungskarte werden
die Schaltungsmusterebenen durch abwechselndes Aufbringen von leitenden und isolierenden Schichten auf
einem isolierenden Kern sukzessive aufgebaut.
Bei den erfindungsgemäßen Schaltkarten ist der
aufsummierte Platzbedarf für die bei der Schaltkartenherstellung zwischenzeitlich vorhandenen internen
Löcher und für durchgehende Löcher und leitungsfreie Zonen gegenüber den bekannten Ausführungen von
Schaltkarten vermindert Bei der Herstel'ung der erfindungsgemäßen Schaltkarten werden zwar die
internen Löcher mit einem größere;! Durchmesser als bei der Herstellung der bekannten Schaltkarten erzeugt.
Dafür befinden sie sich jetzt fast vollständig in dem Gebiet, das bei den bekannten Schaltkarten als jo
isolierender Bereich für die durchgehenden Löcher benötigt wird, d.h. der Raum, der in den bekannten
Schaltkarten für die gefüllten internen Locher benötigt wird, wird bei den erfindungsgemäßen Schaltkarten
praktisch eingespart Außerdem können in internen Löchern, welche einen großen Durchmesser haben, die
leitenden Verbindungen zwischen Schaltungsmustern nicht nur in Form einer schlauchförmigen Plattierung,
sondern auch in Form einer Plattierung, weiche aus im wesentlichen parallel zur Lochachse verlaufenden
Streifen besteht, ausgebildet werden, wodurch es möglich ist, — was eine weitere Platzersparnis bewirkt
— mittels eines internen Lochs mehrere leitende Verbindungen zwischen Schaltungsmusterebenen herzustellen.
Es ist vorteilhaft, wenn die in internen und in durchgehenden Löchern aufgebrachten Plattierungen
konzentrisch zueinander angeordnet sind.
Das erfindungsgemäße Verfahren zur Herstellung der Schaltkarten weist alle Vorteile der bekannten
Verfahren auf und erlaubt es darüber hinaus, Schaltkarten
zu erzeugen, welche ein wesentlich dichter gepacktes »inneres Verdrahtungssystem« aufweisen als
die bekannten Schaltkarten.
Schaltkarten, in denen sehr komplizierte Leiterstruktüren
platzsparend untergebracht sind, lassen sich in vorteilhafter Weise herstellen, indem zunächst erfindungsgemäß
Laminate hergestellt werden und dann mindestens zwei Laminate dieser Art mit Klebstoff
beschichtet, aufeinandergestapelt, zueinander justiert und laminiert werden, wobei auch die Löcher mit
Klebstoff gefüllt werden, und daß schließlich in den Querschnitt der zuletzt gefüllten Löcher durchgehende
Löcher gebohrt und dann plattiert werden. Die auf diese Weise aus Laminaten erzeugten Laminate können zur
Herstellung noch komplizierterer Schaltkreise ihrerseits laminiert werden.
Besteht die Struktur aus sehr vielen Isolierplatten, so kann es vorteilhaft sein, wenn die Löcher bereits vor
dem Laminieren mit dem Klebstoff gefüllt werden.
Die Erfindung wird anhand von durch Zeichnung erläuterten Ausführungsbeispielen beschrieben. Es zeigt
Fig. 1 im Querschnitt eine laminierte gedruckte Schaltkarte gemäß der Erfindung,
Fig. 2 einen Schnitt durch die in der Fig. 1 im Querschnitt gezeigte Schaltkarte parallel zur Oberfläche
der Isolierplatten in der Höhe 2-2 (siehe F i g. 1) und
F i g. 3 einen Querschnitt durch eine laminierte gedruckte Schaltkarte gemäß einer weiteren Ausführungsform
der Erfindung.
Bei der Herstellung der hier beschriebenen laminierten Schaltkarten werden die einzelnen Platten im
wesentlichen mittels bekannter Verfahrensschritte hergestellt. Gegenüber den bekannten laminierten Schaltkarten
sind die hier beschriebenen Schaltkarten dadurch ausgezeichnet, daß die Mittelpunkte der in den internen
und in den durchgehenden Löchern aufgebrachten Plattierungen zusammenfallen und daß bei ihrer
Herstellung der Radius der internen Löcher gleich der Summe aus dem Radius der leitungsfreien Zone, welche
ein durchgehendes Loch erfordert und der Dicke der Plattierung, welche in dem internen Loch aufgebracht
worden ist, gemacht wird. Nachdem die verschiedenen Platten der gedruckten Schaltwarte hergestellt worden
sind, werden sie in bekannter Weise mit einem Klebstoff beschichtet, justiert und schließlich unter Anwendung
von Hitze und Druck laminiert Unter dem Einfluß von Hitze und Druck füllt der Klebstoff zwischen den
Platten die großen internen Löcher. Nach dem Härten der laminierten Schaltkarte werden die durchgehenden
Löcher innerhalb der in den internen Löchern aufgebrachten Plattierungen gebohrt und nach bekannten
Methoden plattiert Die plattierten durchgehenden Löcher sind von der Plattierung, die in den internen
Löchern aufgebracht worden ist, durch den Klebstoff isoliert Wegen des relativ großen Durchmessers der
internen Löcher ist es möglich, in einem internen Loch voneinander unabhängige und isolierte interne Verbindungen,
im folgenden geteilte, interne Verbindungen genannt, herzustellen. Mit demselben Verfahren können
auch Verbindungen in durchgehenden Löchern als geteilte, durchgehende Verbindungen ausgebildet werden.
Die internen Löcher müssen nicht während des
Laminierungsprozesses mit isolierendem Material ge füllt werden, sondern es lassen sich dafür auch andere
bekannte Verfahren anwenden. Beispielsweise können die internen Löcher vor dem Laminierungsprozeß mit
Isoliermaterial gefüllt werden. Alle für die Anwendung des Verfahrens benötigten Materialien und Parameter,
wie z. B. Temperatur, Druck und Zeit sind bekannt und müssen deshalb hier nicht im einzelnen besprochen
werden. Bevorzugt wird jedoch als Klebstoff mit Epoxidharz imprägniertes Fiberglas. Es ist günstig, bei
einer Temperatur von 176,7°C und einem Druck von
21 bar (21 kp/cm2) zu laminieren und die laminierte
Schaltkarte bei einer Temperatur von 93,3°C eine Stunde lang zu härten, bevor die durchgehenden Löcher
hergestellt werden.
F i g. 1 zeigt einen Querschnitt durch Teile einer laminierten Schaltkarte, die entsprechend dem hier
beschriebenen Verfahren hergestellt worden ist. Die Schaltkarte enthält ein durchgehendes Loch 4, das mit
dem leitfähigen Material 6 plattiert worden ist, um einen leitenden Kontakt zwischen der oberen und der unteren
Oberfläche der Schaltkarte herzustellen. F i g. 1 zeigt die Platten 8, 9, 10 und 11 der Schaltkarte. Die Platten
bestehen aus den Isolierplatten 12,13,14 bzw. 15, die auf
ihren unteren und oberen Oberflächen die gedruckten Schaltungsmuster 16 und 17, 18 und 19, 20 und 21 bzw.
22 und 23 tragen. Zur Vereinfachung der Darstellung sind die gedruckten Schaltungsmuster 16 bis 23 so
gezeichnet, als ob sie aus durchgehenden Schichten bestehen würden. Eine weitere Einzelheit von laminierten
Schaltkarten, die nicht in F i g. 1 gezeigt ist, ist das Vorhandensein von Schichten, auf denen sich die
Erdleitungen und Leitungen für die Referenzspannungen befinden. Der Zwischenraum zwischen den
einzelnen Platten der Schaltkreise ist mit dem Klebstoff 25 gefüllt. Der Klebstoff 25 füllt auch den Raum
zwischen den Plattierungen 25 und 26. die in den internen Löchern 28 bzw. 29 aufgebracht worden sind
und zwischen der Plattierung 6 im durchgehenden Loch 4, um die Plattierung 25 bzw. 26 von der Plattierung 6 zu
isolieren.
Bei der in Fig. 1 gezeigten Ausführung haben die
Schaltungsmuster 16 und 22 Kontakt mit der Plattierung
6 im durchgehenden Loch 4. Die Schaltungsmuster 17 und 23 haben keinen Kontakt zu der Plattierung 6 und
sind von dieser durch eine normale leiterfreie Zone getrennt. In einer brauchbaren Ausführung hat das
durchgehende Loch 4 einen Durchmesser von 0,43 mm. Die bei der Schaltkartenherstellung zwischenzeitlich
vorhandenen inierr.en Löcher 28 bzw. 29, ebenso wie irgendeine leiterfreie Zone, wie z. B. in den Leitungsmustern
17 oder 23, können Durchmesser im Bereich zwischen etwa 0,9 und etwa 1 mm haben.
Bei der Herstellung der in Fig. 1 dargestellten Schaltkarte wird jede der Platten 8 bis 11 separat
hergestellt. In die Platten 9 und 10 werden die internen Löcher 28 bzw. 29 gebohrt und anschließend die
Plattierungen 26 bzw. 27 aufgebracht. Nach der Herstellung von mehreren Platten wird jede Platte mit
Klebstoff beschichtet. Anschließend werden die Platten aufeinandergestapelt, justiert und dann unter Druck und
Temperatur laminiert. Während des Laminierens dringt der Klebstoff in die internen Löcher 28 und 29 ein. Nach
dem Härten des Plattenstapels wird das durchgeneiide Loch 4 hergestellt und die Plattierung 6 aufgebracht.
F i g. 2 zeigt in Aufsicht die Platte in der Höhe 2-2 in Fig. 1, um zusätzliche Einzelheiten einer der Platten in
der Schaltkarte zu veranschaulichen. Die punktierte Linie 28 zeigt den äußeren Umriß des internen Lochs,
das in die Platte eingebracht worden ist. Die Gebiete 30, 31,32 und 33 sind plattierte Ausschnitte, die als geteilte
interne Verbindungen dienen. Die Plattierung 6 in dem durchgehenden Loch 4 ist von den Verbindungen 30 bis
33 durch Klebstoff 25 isoliert, der in das interne Loch während des Laminierens eingedrungen ist. Das
plattierte Gebiet 30 verbindet die Leitung 34 eines Schaltungsmusters auf der Oberfläche der Platte mit der
Leitung 35 eines Schaltungsmusters auf der Unterseite der Platte. Die plattierten Gebiete 31, 32 und 33
verbinden die gedruckten Leitungen 36, 38 b/w. 40 auf der Oberfläche der Platte mit gedruckten Leitungen 37,
39 bzw. 41 auf der Unterseite der Platte.
Fig. 3 zeigt einen Querschnitt eines Teils einer mehrschichtigen Schaltkarte 42 in einer gegenüber der
F i g. 1 unterschiedlichen Ausführung. Drei Platten 43, 44 und 45 sind zu sehen, die aus den Isolierplatten 46,47
bzw. 48 mit den gedruckten Schaitungsmustern 49 und 50,51 und 52 bzw. 53 und 54 auf den oberen und unteren
Oberflächen bestehen. Das durchgehende Loch 55 und die dazugehörige Plattierung 56 gehen durch den
ganzen Ausschnitt der Schaltkarte hindurch. Das durchgehende Loch 55 befindet sich im Bereich des bei
der Schaltkartenherstellung zwischenzeitlich Vorhände
nen internen Lochs 57, das durch die drei Platten 43, 44 und 45 hindurchging. Die obere Oberfläche der Platte 43
ist elektrisch mit der unteren Oberfläche 54 der Platte 45 durch die Plattierung 58 verbunden. Wie oben
beschrieben, wurde das interne Loch 57 groß genug gemacht, um sicherzustellen, daß ein ausreichender
Abstand zwischen den Plattierungen 58 und 56 vorhanden ist. Die Plattierungen 58 und 56 sind
gegeneinander durch den Klebstoff 25 isoliert. Durch die Platte 44 geht die im internen Loch 59 aufgebrachte
ίο Plattierung 60 hindurch, mittels der die Schaltungsmuster
51 und 53 auf der oberen bzw. der unteren Oberfläche der Platte 44 miteinander verbunden sind.
Der Durchmesser des bei der Schaltkartenherstellung zwischenzeitlich vorhandenen internen Lochs 59 ist so
groß wie der Durchmesser einer leitungsfreien Zone, welche sonst das bei der Schaltkartenherslellung
zwischenzeitlich vorhandene Loch 57 umgeben müßte.
Im allgemeinen wird die in F i g. 3 dargestellte Schaltkarte in der folgenden Weise hergestellt. Die
Platten 43, 44 und 45 werden unabhängig voneinander hergestellt. Ein relativ großes internes Loch 49 wird in
die Platte 44 gebohrt und die Plattierung 60 zur Kontaktierung der Schaltungsmuster 51 und 52
aufgebracht. Die Platten 43,44 und 45 werden dann mit Klebstoff beschichtet und anschließend in bekannter
Weise laminiert. Während des Laminierens dringt der Klebstoff in das interne Loch 59 ein. Nach dem Härten
des aus drei Platten bestehenden Stapels wird das interne Loch 57 gebohrt und die Plattierung 58
aufgebracht, um den elektrischen Kontakt zwischen den Schaltungsmustern 49 und 54 herzustellen. Die obere
Oberfläche von Platte 43 und die untere Oberfläche von Platte 45 werden dann mit dem Klebstoff beschichtet
und mit anderen Platten der Schaltkarte aufeinanderge-
r, stapelt und für eine zweite Laminierung justiert.
Während des zweiten Laminierungsschritts wird der Klebstoff in das interne Loch 57 eindringen. Nachdem
der gesamte Stapel gehärtet worden ist, wird das durchgehende Loch 55 gebohrt und die Plattierung 56
aufgebracht.
Bei der Herstellung einer Schaltkarte, wie sie z. B. in
F i g. 3 dargestellt ist, kann es vorkommen, daß einer der zwischenzeitlich hergestellten Plattenstapel ein internes
Loch, wie z. B. das interne Loch 57, hat, das so tief ist.
i=, daß das Eindringen des Klebstoffs beim nächsten
Laminierungsschritt kein zuverlässiger Weg wäre, um das interne Loch mit Isoliermaterial zu füllen. In einem
solchen Fall ist es empfehlenswert, das interne Loch 57 mit einem geeigneten Isoliermaterial, wie z. B. dem
Klebstoff, vor dem nächsten Laminierungsschritt zu füllen.
Hierzu 1 Blatt Zeichnungen
Claims (6)
1. Laminierte, mehrere, auf der Unter- und Oberseite mit Schaltungsmustern versehene Isolierplatten
enthaltende Schaltkarten mit leitenden Verbindungen, welche mindestens zwei Schaltungsmuster miteinander verbinden una von den mindestens
bereichsweise auf den Wänden von Löchern aufgebrachten Plattierungen gebildet werden, welche
durch mindestens eine Isolierplatte hindurchgehen, dadurch gekennzeichnet, daß die
Plattierungen (6, 26, 27, 56, 58, 60) in der Weise zueinander angeordnet sind, daß durch π Isolierplatten
hindurchgehende, auf Lochwände aufgebrachte Bereiche der Plattierungen solche Bereiche der
Plattierungen mindestens teilweise umgeben, welche durch >n Isolierplalten bzw. die ganze Schaltkarte
hindurchgehen, wobei η eine ganze Zahl > 1 ist.
2. Schaltkarte nach Anspruch 1, dadurch gekennzeichnet, daß sie Plattierungen (30, 31, 32, 33)
aufweist, welche auf die Wände der Löcher (28) in der Form von einander nicht berührenden und im
wesentlichen zur Lochachse parallel verlaufenden Streifen aufgebracht worden sind.
3. Schaltkarte nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die durch π Isolierplatten
hindurchgehenden Plattierungen und die durch > π Isolierplatten bzw. die ganze Schaltkarte hindurchgehenden
Plattierungen zueinander konzentrisch angeordnet sind.
4. Verfahren zum Herstellen von Schaltkarten nach einem oder mehreren der Ansprüche 1 bis 3,
dadurch gekennzeichnet, da3 in die mit Schaltungsmustern (16 bis 23, 49 bis 54) versehenen
Isolierplatten (8 bis 11, 43 bis 48) Löcher (29, 59)
gebohrt und die Lochwände mit leitendem Material (60) plattiert werden, daß dann Isolierplatten, von
denen mindestens ein Teil solche plattierte Löcher (29, 59) aufweist, mit Klebstoff (25) beschichtet,
aufeinandergestapelt und zueinander justiert werden, daß anschließend unter Anwendung von Druck
und Temperatur die Isolierplatten laminiert und die Löcher (29,59) mit Klebstoff (25) gefüllt werden, daß
in das Laminat innerhalb des Querschnitts der mit Klebstoff (25) gefüllten Löcher (29, 59) Löcher (28,
57) gebohrt und diese plattiert werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß mindestens zwei der mit plattierten
Löchern (28,57) versehenen Laminate mit Klebstoff (25) beschichtet, aufeinandergestapelt, zueinander
justiert und laminiert und die Löcher (28, 57) mit Klebstoff (25) gefüllt werden und daß schließlich
innerhalb des Querschnitts der zuletzt gefüllten Löcher (28, 57) durchgehende Löcher (55) gebohrt
und plattiert werden.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Löcher (28, 29, 58, 59)
bereits vor dem Laminieren mit dem Klebstoff (25) gefüllt werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US21229371A | 1971-12-27 | 1971-12-27 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2261120A1 DE2261120A1 (de) | 1973-07-12 |
DE2261120B2 DE2261120B2 (de) | 1981-01-22 |
DE2261120C3 true DE2261120C3 (de) | 1981-10-22 |
Family
ID=22790407
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2261120A Expired DE2261120C3 (de) | 1971-12-27 | 1972-12-14 | Laminierte Schaltkarten aus mehreren mit Schaltungsmustern versehenen Isolierplatten |
Country Status (5)
Country | Link |
---|---|
US (1) | US3739469A (de) |
JP (1) | JPS558836B2 (de) |
DE (1) | DE2261120C3 (de) |
FR (1) | FR2165978B1 (de) |
GB (1) | GB1372795A (de) |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3934985A (en) * | 1973-10-01 | 1976-01-27 | Georgy Avenirovich Kitaev | Multilayer structure |
US3895435A (en) * | 1974-01-23 | 1975-07-22 | Raytheon Co | Method for electrically interconnecting multilevel stripline circuitry |
US4060971A (en) * | 1974-09-10 | 1977-12-06 | Time Computer, Inc. | Solid state watch with inertial switch |
US3932932A (en) * | 1974-09-16 | 1976-01-20 | International Telephone And Telegraph Corporation | Method of making multilayer printed circuit board |
JPS51147269U (de) * | 1975-05-21 | 1976-11-26 | ||
US4170819A (en) * | 1978-04-10 | 1979-10-16 | International Business Machines Corporation | Method of making conductive via holes in printed circuit boards |
JPS55156395A (en) * | 1979-05-24 | 1980-12-05 | Fujitsu Ltd | Method of fabricating hollow multilayer printed board |
US4464704A (en) * | 1980-09-26 | 1984-08-07 | Sperry Corporation | Polyimide/glass-epoxy/glass hybrid printed circuit board |
US4388136A (en) * | 1980-09-26 | 1983-06-14 | Sperry Corporation | Method of making a polyimide/glass hybrid printed circuit board |
JPS58110676A (ja) * | 1981-12-04 | 1983-07-01 | クツクソン・グル−プ・ピ−エルシ− | ほうろう被覆を施す方法および装置 |
US4498122A (en) * | 1982-12-29 | 1985-02-05 | At&T Bell Laboratories | High-speed, high pin-out LSI chip package |
JPS63261895A (ja) * | 1987-04-20 | 1988-10-28 | 富士通株式会社 | 多層印刷配線板のスル−ホ−ル |
JPH01108546A (ja) | 1987-10-22 | 1989-04-25 | Fuji Photo Film Co Ltd | ハロゲン化銀カラー写真感光材料 |
US4868350A (en) * | 1988-03-07 | 1989-09-19 | International Business Machines Corporation | High performance circuit boards |
US4916260A (en) * | 1988-10-11 | 1990-04-10 | International Business Machines Corporation | Circuit member for use in multilayered printed circuit board assembly and method of making same |
JPH0834340B2 (ja) * | 1988-12-09 | 1996-03-29 | 日立化成工業株式会社 | 配線板およびその製造法 |
US5045642A (en) * | 1989-04-20 | 1991-09-03 | Satosen, Co., Ltd. | Printed wiring boards with superposed copper foils cores |
JPH03225899A (ja) * | 1990-01-31 | 1991-10-04 | Nippon Avionics Co Ltd | 多層プリント配線板 |
US5245751A (en) * | 1990-04-27 | 1993-09-21 | Circuit Components, Incorporated | Array connector |
US5071359A (en) * | 1990-04-27 | 1991-12-10 | Rogers Corporation | Array connector |
US5142775A (en) * | 1990-10-30 | 1992-09-01 | International Business Machines Corporation | Bondable via |
AT398877B (de) * | 1991-10-31 | 1995-02-27 | Philips Nv | Zwei- oder mehrlagige leiterplatte, verfahren zum herstellen einer solchen leiterplatte und laminat für die herstellung einer solchen leiterplatte nach einem solchen verfahren |
AT398876B (de) * | 1991-10-31 | 1995-02-27 | Philips Nv | Zwei- oder mehrlagige leiterplatte |
US5282312A (en) * | 1991-12-31 | 1994-02-01 | Tessera, Inc. | Multi-layer circuit construction methods with customization features |
US5367764A (en) * | 1991-12-31 | 1994-11-29 | Tessera, Inc. | Method of making a multi-layer circuit assembly |
US5741729A (en) * | 1994-07-11 | 1998-04-21 | Sun Microsystems, Inc. | Ball grid array package for an integrated circuit |
US5590460A (en) * | 1994-07-19 | 1997-01-07 | Tessera, Inc. | Method of making multilayer circuit |
US6247228B1 (en) * | 1996-08-12 | 2001-06-19 | Tessera, Inc. | Electrical connection with inwardly deformable contacts |
US6820330B1 (en) | 1996-12-13 | 2004-11-23 | Tessera, Inc. | Method for forming a multi-layer circuit assembly |
US6188028B1 (en) | 1997-06-09 | 2001-02-13 | Tessera, Inc. | Multilayer structure with interlocking protrusions |
US7020958B1 (en) * | 1998-09-15 | 2006-04-04 | Intel Corporation | Methods forming an integrated circuit package with a split cavity wall |
CN1318274A (zh) * | 1998-09-17 | 2001-10-17 | 伊比登株式会社 | 多层叠合电路板 |
US6215320B1 (en) | 1998-10-23 | 2001-04-10 | Teradyne, Inc. | High density printed circuit board |
US6388208B1 (en) | 1999-06-11 | 2002-05-14 | Teradyne, Inc. | Multi-connection via with electrically isolated segments |
US6137064A (en) * | 1999-06-11 | 2000-10-24 | Teradyne, Inc. | Split via surface mount connector and related techniques |
US6400570B2 (en) | 1999-09-10 | 2002-06-04 | Lockheed Martin Corporation | Plated through-holes for signal interconnections in an electronic component assembly |
US6441479B1 (en) * | 2000-03-02 | 2002-08-27 | Micron Technology, Inc. | System-on-a-chip with multi-layered metallized through-hole interconnection |
AU2001273596A1 (en) * | 2000-06-19 | 2002-01-02 | Robinson Nugent, Inc. | Printed circuit board having inductive vias |
US6617526B2 (en) * | 2001-04-23 | 2003-09-09 | Lockheed Martin Corporation | UHF ground interconnects |
US6714308B2 (en) * | 2001-09-04 | 2004-03-30 | Zygo Corporation | Rapid in-situ mastering of an aspheric fizeau |
JP2003092468A (ja) * | 2001-09-18 | 2003-03-28 | Fujitsu Ltd | 多層配線基板 |
US7435912B1 (en) * | 2002-05-14 | 2008-10-14 | Teradata Us, Inc. | Tailoring via impedance on a circuit board |
US6933450B2 (en) * | 2002-06-27 | 2005-08-23 | Kyocera Corporation | High-frequency signal transmitting device |
US7271349B2 (en) * | 2002-09-04 | 2007-09-18 | Intel Corporation | Via shielding for power/ground layers on printed circuit board |
US20050009415A1 (en) * | 2003-02-27 | 2005-01-13 | Johnson Morgan T. | Cable and connector assemblies and methods of making same |
TWI298993B (en) * | 2004-06-17 | 2008-07-11 | Advanced Semiconductor Eng | A printed circuit board and its fabrication method |
SG135065A1 (en) * | 2006-02-20 | 2007-09-28 | Micron Technology Inc | Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods |
US7129567B2 (en) * | 2004-08-31 | 2006-10-31 | Micron Technology, Inc. | Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements |
EP1863326B1 (de) * | 2005-03-23 | 2013-10-09 | Fujitsu Ltd. | Leiterplatte mit umgekehrten koaxialen via |
KR100725363B1 (ko) * | 2005-07-25 | 2007-06-07 | 삼성전자주식회사 | 회로 기판 및 그 제조 방법 |
US7404250B2 (en) * | 2005-12-02 | 2008-07-29 | Cisco Technology, Inc. | Method for fabricating a printed circuit board having a coaxial via |
US20070151753A1 (en) * | 2005-12-29 | 2007-07-05 | Thor Soo F | Printed circuit board having plated through hole with multiple connections and method of fabricating same |
US20100159193A1 (en) * | 2008-12-18 | 2010-06-24 | Palo Alto Research Center Incorporated | Combined electrical and fluidic interconnect via structure |
US8541884B2 (en) * | 2011-07-06 | 2013-09-24 | Research Triangle Institute | Through-substrate via having a strip-shaped through-hole signal conductor |
US9095083B2 (en) * | 2013-11-07 | 2015-07-28 | Unimicron Technology Corp. | Manufacturing method for multi-layer circuit board |
US11785707B2 (en) * | 2021-01-21 | 2023-10-10 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof and electronic device |
US20230063808A1 (en) * | 2021-09-02 | 2023-03-02 | Apple Inc. | Coaxial via shielded interposer |
US20230319978A1 (en) * | 2022-04-05 | 2023-10-05 | Dell Products L.P. | Micro-ground vias for improved signal integrity for high-speed serial links |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3334395A (en) * | 1962-11-26 | 1967-08-08 | Northrop Corp | Method of making a metal printed circuit board |
US3322881A (en) * | 1964-08-19 | 1967-05-30 | Jr Frederick W Schneble | Multilayer printed circuit assemblies |
GB1105068A (en) * | 1964-10-31 | 1968-03-06 | Hitachi Ltd | Improvements in or relating to printed circuits |
US3243498A (en) * | 1964-12-24 | 1966-03-29 | Ibm | Method for making circuit connections to internal layers of a multilayer circuit card and circuit card produced thereby |
US3351953A (en) * | 1966-03-10 | 1967-11-07 | Bunker Ramo | Interconnection means and method of fabrication thereof |
-
1971
- 1971-12-27 US US00212293A patent/US3739469A/en not_active Expired - Lifetime
-
1972
- 1972-10-11 GB GB4674072A patent/GB1372795A/en not_active Expired
- 1972-12-05 JP JP12127272A patent/JPS558836B2/ja not_active Expired
- 1972-12-12 FR FR7245552A patent/FR2165978B1/fr not_active Expired
- 1972-12-14 DE DE2261120A patent/DE2261120C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2261120A1 (de) | 1973-07-12 |
FR2165978A1 (de) | 1973-08-10 |
JPS504573A (de) | 1975-01-17 |
DE2261120B2 (de) | 1981-01-22 |
FR2165978B1 (de) | 1975-03-28 |
GB1372795A (en) | 1974-11-06 |
JPS558836B2 (de) | 1980-03-06 |
US3739469A (en) | 1973-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2261120C3 (de) | Laminierte Schaltkarten aus mehreren mit Schaltungsmustern versehenen Isolierplatten | |
DE2702844C2 (de) | Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung | |
DE69117381T2 (de) | Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung | |
DE68920607T2 (de) | Verfahren zum Aufbau einer Leiterplatten-Anordnung von hoher Leistungsfähigkeit. | |
AT398877B (de) | Zwei- oder mehrlagige leiterplatte, verfahren zum herstellen einer solchen leiterplatte und laminat für die herstellung einer solchen leiterplatte nach einem solchen verfahren | |
DE1616734A1 (de) | Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers | |
DE3011068C2 (de) | Verfahren zur Herstellung einer Gegenplatte mit elektrisch voneinander isolierten Potential- und Masseplatten | |
DE2539925A1 (de) | Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte | |
DE3741925A1 (de) | Ic-karten und verfahren zu ihrer herstellung | |
DE2843716A1 (de) | Schichtaufbau besitzende bzw. laminierte sammelschiene mit eingelassenen kondensatoren | |
DE10252308B3 (de) | Verfahren zur Herstellung einer Halberzeugnisleiterplatte | |
EP0195935A2 (de) | Verfahren zur Herstellung einer starre und flexible Partien aufweisenden Leiterplatte für gedruckte elektrische Schaltungen | |
DE1919421C3 (de) | Mehrschichtleiterplatte | |
DE3026738A1 (de) | Verfahren zur herstellung von laminaten mit engen toleranzen | |
DE2226430C3 (de) | Verfahren zur Herstellung von vielschichtigen gedruckten Schaltungseinheiten und Vorrichtung zur Verwirklichung dieses Verfahrens | |
DE3123964A1 (de) | Mehrschichtiges schaltungsplattenlaminat mit metallkern und verfahren zu seiner herstellung | |
DE3423181A1 (de) | Verfahren zur herstellung von vorlaminaten fuer mehrlagenleiterplatten | |
DE202007003815U1 (de) | Leiterplatten-Mehrschichtaufbau | |
DE4232666C1 (de) | Verfahren zum Herstellen von Leiterplatten | |
DE3220272C2 (de) | Verfahren zum Ausbilden einer mehrschichtigen gedruckten Platte | |
DE2324006A1 (de) | Verfahren zur herstellung einer mehrschicht-dickfilmschaltung mit leitenden kreuzverbindungen | |
DE2020535C3 (de) | Verfahren zum Herstellen elektrischer Leiter in gedruckten Schaltungen sowie nach diesem Verfahren hergestellter elektrischer Leiter | |
DE102015005690A1 (de) | Leiterbahnstruktur mit mindestens zwei übereinanderliegenden Leiterbahnen sowie ein Verfahren zur Herstellung einer derartigen Leiterbahnstruktur | |
DE1590615B1 (de) | Verfahren zur Herstellung kreuzungsfreier,gedruckter Schaltungen | |
DE1245455B (de) | Verfahren zur Herstellung von mehrschichtigen gedruckten Schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |