JP2003092468A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JP2003092468A JP2003092468A JP2001283801A JP2001283801A JP2003092468A JP 2003092468 A JP2003092468 A JP 2003092468A JP 2001283801 A JP2001283801 A JP 2001283801A JP 2001283801 A JP2001283801 A JP 2001283801A JP 2003092468 A JP2003092468 A JP 2003092468A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- ground layer
- conductive material
- multilayer wiring
- insertion hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 本発明はスイッチ，コネクタ等の被装着物が
装着される多層配線基板に関し、簡単な構成でノイズ低
減効果の向上を図ることを課題とする。 【解決手段】 グランド層１３，１４を含む複数の配線
が設けられた多層構造を有すると共に、電子部品１１に
設けられた絶縁性を有した凸部１７が挿入される挿入孔
１５を有した多層配線基板であって、挿入孔１５の内壁
に導電材１６をメッキ形成し、この導電材１６により各
グランド層１３，１４を層間接続した構成とする。
装着される多層配線基板に関し、簡単な構成でノイズ低
減効果の向上を図ることを課題とする。 【解決手段】 グランド層１３，１４を含む複数の配線
が設けられた多層構造を有すると共に、電子部品１１に
設けられた絶縁性を有した凸部１７が挿入される挿入孔
１５を有した多層配線基板であって、挿入孔１５の内壁
に導電材１６をメッキ形成し、この導電材１６により各
グランド層１３，１４を層間接続した構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は多層配線基板に係
り、特にスイッチ，コネクタ等の被装着物が装着される
多層配線基板に関する。
り、特にスイッチ，コネクタ等の被装着物が装着される
多層配線基板に関する。
【０００２】例えば、パーソナルコンピュータ（ＰＣ）
に内設される配線基板は、高密度化のために多層化され
た多層配線基板が用いられている。この多層配線基板
は、半導体装置、チップ部品、スイッチ、コネクタ等の
種々の電子部品が装着される。ＰＣの小型化及び薄型化
に伴い、これらの電子部品の実装密度は高まる傾向にあ
る。
に内設される配線基板は、高密度化のために多層化され
た多層配線基板が用いられている。この多層配線基板
は、半導体装置、チップ部品、スイッチ、コネクタ等の
種々の電子部品が装着される。ＰＣの小型化及び薄型化
に伴い、これらの電子部品の実装密度は高まる傾向にあ
る。
【０００３】また、半導体装置等の電子部品は外乱の影
響を受け易いため、ＰＣには外乱によるノイズ発生を防
止する機構を各種設けている。従って、多層配線基板に
おいても有効なノイズ対策を施す必要がある。
響を受け易いため、ＰＣには外乱によるノイズ発生を防
止する機構を各種設けている。従って、多層配線基板に
おいても有効なノイズ対策を施す必要がある。
【０００４】
【従来の技術】図５乃至図７は、従来の一例である多層
配線基板１を説明するための図である。各図に示す多層
配線基板１は、例えば携帯用コンピュータに配設される
ものである。
配線基板１を説明するための図である。各図に示す多層
配線基板１は、例えば携帯用コンピュータに配設される
ものである。
【０００５】携帯用コンピュータに搭載される多層配線
基板１には、半導体装置，抵抗等のチップ部品，スイッ
チ，コネクタ等の種々の電子部品（被装着物）が装着さ
れる。また、多層配線基板１が配設される携帯用コンピ
ュータは、小型化及び薄型化が急激な勢いで進んでお
り、これに伴い多層配線基板１に対する電子部品の実装
密度も向上する傾向にある。
基板１には、半導体装置，抵抗等のチップ部品，スイッ
チ，コネクタ等の種々の電子部品（被装着物）が装着さ
れる。また、多層配線基板１が配設される携帯用コンピ
ュータは、小型化及び薄型化が急激な勢いで進んでお
り、これに伴い多層配線基板１に対する電子部品の実装
密度も向上する傾向にある。
【０００６】よって、配線基板の表面にのみ形成された
配線で対応しようとした場合、電子部品が増大し高密度
配設された場合には、配線の引き回しが困難となり、ま
た配線幅も狭くなり抵抗値（インピーダンス）が増大し
てしまう。このため、これらの電子部品を搭載する基板
として、複数の内層配線が形成された多層配線基板１を
用いることが行なわれている。
配線で対応しようとした場合、電子部品が増大し高密度
配設された場合には、配線の引き回しが困難となり、ま
た配線幅も狭くなり抵抗値（インピーダンス）が増大し
てしまう。このため、これらの電子部品を搭載する基板
として、複数の内層配線が形成された多層配線基板１を
用いることが行なわれている。
【０００７】また、多層配線基板１に搭載される各種電
子部品の内には、多層配線基板１上における配設位置に
高い精度を要求されるものがある。具体的には、コネク
タ，スイッチ等の電子部品は、ノブ操作或いはプラグの
挿入脱が行なわれるため比較的高い位置精度を要求され
る。このような配設位置に高い精度を要求される電子部
品を多層配線基板１に装着するには、電子部品に位置決
め用の凸部を形成すると共に、多層配線基板１に挿入孔
５を形成することが行なわれている。そして、凸部を挿
入孔５に挿入することにより、電子部品は多層配線基板
１上の所定装着位置に位置決めされた状態で装着され
る。
子部品の内には、多層配線基板１上における配設位置に
高い精度を要求されるものがある。具体的には、コネク
タ，スイッチ等の電子部品は、ノブ操作或いはプラグの
挿入脱が行なわれるため比較的高い位置精度を要求され
る。このような配設位置に高い精度を要求される電子部
品を多層配線基板１に装着するには、電子部品に位置決
め用の凸部を形成すると共に、多層配線基板１に挿入孔
５を形成することが行なわれている。そして、凸部を挿
入孔５に挿入することにより、電子部品は多層配線基板
１上の所定装着位置に位置決めされた状態で装着され
る。
【０００８】
【発明が解決しようとする課題】ここで、多層配線基板
１に形成された内層配線の内、グランド層（グランド配
線）に注目する。グランド層は、基板本体２の内部に形
成された内層グランド層３と、基板本体２の表面に形成
された表層グランド層４とよりなる。この各グランド層
３，４は、ビア６により電気的に接続された構成とされ
ていた。
１に形成された内層配線の内、グランド層（グランド配
線）に注目する。グランド層は、基板本体２の内部に形
成された内層グランド層３と、基板本体２の表面に形成
された表層グランド層４とよりなる。この各グランド層
３，４は、ビア６により電気的に接続された構成とされ
ていた。
【０００９】この各グランド層３，４は、接地されるこ
とによりグランド電位となるよう構成されている。よっ
て、この各グランド層３，４は、外部からの電磁界（以
下、外乱という）に起因したノイズの発生を防止するノ
イズ低減機能を奏する。
とによりグランド電位となるよう構成されている。よっ
て、この各グランド層３，４は、外部からの電磁界（以
下、外乱という）に起因したノイズの発生を防止するノ
イズ低減機能を奏する。
【００１０】また周知のように、ノイズ低減効果はグラ
ンド層３，４の面積が大きい程、またその抵抗（インピ
ーダンス）が小さい程、大きな効果を得ることが知られ
ている。このため、従来から内層グランド層３と表層グ
ランド層４とを電気的に接続することが行なわれてい
る。
ンド層３，４の面積が大きい程、またその抵抗（インピ
ーダンス）が小さい程、大きな効果を得ることが知られ
ている。このため、従来から内層グランド層３と表層グ
ランド層４とを電気的に接続することが行なわれてい
る。
【００１１】しかしながら、従来においては基板本体２
の内部に形成された内層グランド層３と、基板本体２の
表面に形成された表層グランド層４を接続するのに、一
般的な層間接続手段であるビア６を用いて行なっていた
（図６参照）。このビア６は、例えば直径0.35mmの小孔
の内部に導電膜を形成したものであり、その電気的抵抗
は高い。このため従来の構成では、内層グランド層３と
表層グランド層４とを低抵抗で接続することができず、
十分なノイズ低減効果を実現することができなかった。
の内部に形成された内層グランド層３と、基板本体２の
表面に形成された表層グランド層４を接続するのに、一
般的な層間接続手段であるビア６を用いて行なっていた
（図６参照）。このビア６は、例えば直径0.35mmの小孔
の内部に導電膜を形成したものであり、その電気的抵抗
は高い。このため従来の構成では、内層グランド層３と
表層グランド層４とを低抵抗で接続することができず、
十分なノイズ低減効果を実現することができなかった。
【００１２】また、図５に示すように、内層グランド層
３と表層グランド層４とを電気的に接続するのに多数
（図に示す例では８個）のビア６を形成し、これにより
各グランド層３，４とを低抵抗で接続しようとする構成
も提案されている。しかしながら、多数のビア６を形成
した場合には、各グランド層３，４を接続するビア形成
位置には信号配線を形成することができなくなるため、
信号配線の配設位置に自由度がなくなるという問題点が
発生する。また、多数のビア６を形成した場合には、ビ
ア６の形成面積が広くなるため電子部品の配設位置にも
規制が生じてしまうという問題点も発生する。更に、こ
の構成では、多数のビア６を形成する必要があるため多
層配線基板１の製造工程が複雑化し、コスト的にも上昇
してしまうという問題点がある。
３と表層グランド層４とを電気的に接続するのに多数
（図に示す例では８個）のビア６を形成し、これにより
各グランド層３，４とを低抵抗で接続しようとする構成
も提案されている。しかしながら、多数のビア６を形成
した場合には、各グランド層３，４を接続するビア形成
位置には信号配線を形成することができなくなるため、
信号配線の配設位置に自由度がなくなるという問題点が
発生する。また、多数のビア６を形成した場合には、ビ
ア６の形成面積が広くなるため電子部品の配設位置にも
規制が生じてしまうという問題点も発生する。更に、こ
の構成では、多数のビア６を形成する必要があるため多
層配線基板１の製造工程が複雑化し、コスト的にも上昇
してしまうという問題点がある。
【００１３】本発明は上記の点に鑑みてなされたもので
あり、簡単な構成でノイズ低減効果を向上しうる多層配
線基板を提供することを目的とする。
あり、簡単な構成でノイズ低減効果を向上しうる多層配
線基板を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
【００１５】請求項１記載の発明は、グランド層を含む
複数の配線が設けられた多層構造を有すると共に、被装
着物に設けられた絶縁性を有した凸部が挿入される挿入
孔を有した多層配線基板であって、前記挿入孔の内壁に
導電材を設け、該導電材により前記グランド層を電気的
に接続した構成としたことを特徴とするものである。
複数の配線が設けられた多層構造を有すると共に、被装
着物に設けられた絶縁性を有した凸部が挿入される挿入
孔を有した多層配線基板であって、前記挿入孔の内壁に
導電材を設け、該導電材により前記グランド層を電気的
に接続した構成としたことを特徴とするものである。
【００１６】上記発明によれば、挿入孔の内壁に配設さ
れた導電材により、グランド層を電気的に層間接続する
ことが可能となる。挿入孔は、被装着物に設けられた凸
部が挿入される孔であるため大きな孔である。具体的に
は、挿入孔の直径は、ビアの直径に対して約３倍以上の
大きさを有している。このように、大径の挿入孔の内壁
にグランド層を電気的に層間接続する導電材を設けたこ
とにより、グランド層間を低抵抗（低インピーダンス）
で接続することが可能となる。グランド層は低抵抗であ
るほど、外乱によるノイズ低減効果を向上できることが
知られている。よって、挿入孔に設けられた導電材でグ
ランド層を層間接続することにより、ノイズ低減効果を
向上させることができる。
れた導電材により、グランド層を電気的に層間接続する
ことが可能となる。挿入孔は、被装着物に設けられた凸
部が挿入される孔であるため大きな孔である。具体的に
は、挿入孔の直径は、ビアの直径に対して約３倍以上の
大きさを有している。このように、大径の挿入孔の内壁
にグランド層を電気的に層間接続する導電材を設けたこ
とにより、グランド層間を低抵抗（低インピーダンス）
で接続することが可能となる。グランド層は低抵抗であ
るほど、外乱によるノイズ低減効果を向上できることが
知られている。よって、挿入孔に設けられた導電材でグ
ランド層を層間接続することにより、ノイズ低減効果を
向上させることができる。
【００１７】また、従来のようにビアを用いてグランド
層を層間接続する構成において低抵抗化を図ろうとした
場合、多数のビアを設ける必要が生じ、基板製造工程が
複雑化すると共に被装着物の配設位置がビアにより規制
させてしまう。これに対し、本発明のように被装着物に
設けられた凸部が挿入される挿入孔を利用し、この挿入
孔に導電材を配設してグランド層の層間接続を行なうこ
とにより、基板製造工程の複雑化を伴うことなく、また
被装着物の配設位置を規制することなく、ノイズ低減効
果を向上させることができる。
層を層間接続する構成において低抵抗化を図ろうとした
場合、多数のビアを設ける必要が生じ、基板製造工程が
複雑化すると共に被装着物の配設位置がビアにより規制
させてしまう。これに対し、本発明のように被装着物に
設けられた凸部が挿入される挿入孔を利用し、この挿入
孔に導電材を配設してグランド層の層間接続を行なうこ
とにより、基板製造工程の複雑化を伴うことなく、また
被装着物の配設位置を規制することなく、ノイズ低減効
果を向上させることができる。
【００１８】また、請求項２記載の発明は、請求項１記
載の多層配線基板であって、前記導電材は、メッキ法を
用いて形成されていることを特徴とするものである。
載の多層配線基板であって、前記導電材は、メッキ法を
用いて形成されていることを特徴とするものである。
【００１９】上記発明によれば、導電材はメッキ法を用
いて形成されているため、挿入孔の内壁であっても導電
材を確実かつ容易に挿入孔に形成することができる。ま
た、導電材の厚さ（電気的抵抗）は、メッキの時間管理
を行なうことにより任意に設定することができる。
いて形成されているため、挿入孔の内壁であっても導電
材を確実かつ容易に挿入孔に形成することができる。ま
た、導電材の厚さ（電気的抵抗）は、メッキの時間管理
を行なうことにより任意に設定することができる。
【００２０】また、請求項３記載の発明は、請求項１ま
たは２記載の多層配線基板であって、前記グランド層
は、表層に設けられる表層グランド層と、内層に設けら
れる内層グランド層とを含み、前記導電材は前記表層グ
ランド層と内層グランド層とも電気的に接続した構成で
あることを特徴とするものである。
たは２記載の多層配線基板であって、前記グランド層
は、表層に設けられる表層グランド層と、内層に設けら
れる内層グランド層とを含み、前記導電材は前記表層グ
ランド層と内層グランド層とも電気的に接続した構成で
あることを特徴とするものである。
【００２１】上記発明によれば、内層に位置する内層グ
ランド層ばかりでなく、表層に設けられる表層グランド
層も挿入孔の内壁に配設された導電材で電気的に接続さ
れる。これにより、表層グランド層と内層グランド層
は、低抵抗である導電材で接続されるため、より確実に
ノイズ低減を図ることができる。
ランド層ばかりでなく、表層に設けられる表層グランド
層も挿入孔の内壁に配設された導電材で電気的に接続さ
れる。これにより、表層グランド層と内層グランド層
は、低抵抗である導電材で接続されるため、より確実に
ノイズ低減を図ることができる。
【００２２】また、請求項４記載の発明は、請求項３記
載の多層配線基板であって、前記挿入孔を前記表層グラ
ンド層の形成領域内に設けたことを特徴とするものであ
る。
載の多層配線基板であって、前記挿入孔を前記表層グラ
ンド層の形成領域内に設けたことを特徴とするものであ
る。
【００２３】上記発明によれば、表層グランド層の形成
領域内に挿入孔が設けられているため、導電材の形成と
表層グランド層を一括的にまた一体的に形成することが
可能となる。これにより、多層配線基板の製造工程を簡
単化することができ、導電材と表層グランド層とが一体
的するため、両者の接続位置の低抵抗化を図ることがで
きる。
領域内に挿入孔が設けられているため、導電材の形成と
表層グランド層を一括的にまた一体的に形成することが
可能となる。これにより、多層配線基板の製造工程を簡
単化することができ、導電材と表層グランド層とが一体
的するため、両者の接続位置の低抵抗化を図ることがで
きる。
【００２４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
て図面と共に説明する。
【００２５】図１乃至図４は、本発明の一実施例である
多層配線基板１０を示している。図１は多層配線基板１
０を電子部品１１と共に示す斜視図、図２は多層配線基
板１０の平面図、図３は図２におけるＡ１−Ａ１線に沿
う断面図、図４は図２におけるＢ１−Ｂ１線に沿う断面
図である。この各図に示す多層配線基板１０は、例えば
携帯用コンピュータに配設されるものである。
多層配線基板１０を示している。図１は多層配線基板１
０を電子部品１１と共に示す斜視図、図２は多層配線基
板１０の平面図、図３は図２におけるＡ１−Ａ１線に沿
う断面図、図４は図２におけるＢ１−Ｂ１線に沿う断面
図である。この各図に示す多層配線基板１０は、例えば
携帯用コンピュータに配設されるものである。
【００２６】多層配線基板１０は、ガラス−エポキシ製
の基板本体１２の内部に複数の内層配線が積層形成され
ると共に、基板本体１２の表面に表層グランド層１４が
形成された構成とされている。この内層配線は、信号層
（信号配線），電源層（電源配線），内層グランド層１
３等を含むが、説明及び図示の便宜上、各図には内層グ
ランド層１３のみを図示している。また、各層は、例え
ば銅等の導電性の高い金属材料により形成されている。
の基板本体１２の内部に複数の内層配線が積層形成され
ると共に、基板本体１２の表面に表層グランド層１４が
形成された構成とされている。この内層配線は、信号層
（信号配線），電源層（電源配線），内層グランド層１
３等を含むが、説明及び図示の便宜上、各図には内層グ
ランド層１３のみを図示している。また、各層は、例え
ば銅等の導電性の高い金属材料により形成されている。
【００２７】また、多層配線基板１０には、挿入孔１５
が形成されている。前記したように、多層配線基板１０
に搭載される各種電子部品の内には、多層配線基板１０
上における配設位置に高い精度を要求される電子部品１
１がある。具体的には、コネクタ，スイッチ等の電子部
品１１は、高い位置精度を要求される場合が多い。
が形成されている。前記したように、多層配線基板１０
に搭載される各種電子部品の内には、多層配線基板１０
上における配設位置に高い精度を要求される電子部品１
１がある。具体的には、コネクタ，スイッチ等の電子部
品１１は、高い位置精度を要求される場合が多い。
【００２８】このような高い位置決め精度を要求される
電子部品１１を多層配線基板１０に装着するには、図１
に示すように、電子部品１１に位置決め用の凸部１７を
形成すると共に、多層配線基板１０に挿入孔１５を形成
することが行なわれている。凸部１７は電子部品１１の
ケースに一体的に形成されており、多層配線基板１０へ
の実装面（底面）に形成されている。通常、多層配線基
板１０に装着される電子部品１１のケースは樹脂であ
り、よって凸部１７は絶縁材である樹脂により形成され
ている。
電子部品１１を多層配線基板１０に装着するには、図１
に示すように、電子部品１１に位置決め用の凸部１７を
形成すると共に、多層配線基板１０に挿入孔１５を形成
することが行なわれている。凸部１７は電子部品１１の
ケースに一体的に形成されており、多層配線基板１０へ
の実装面（底面）に形成されている。通常、多層配線基
板１０に装着される電子部品１１のケースは樹脂であ
り、よって凸部１７は絶縁材である樹脂により形成され
ている。
【００２９】また、挿入孔１５は表層グランド層１４の
形成領域内に、基板本体１２を貫通して形成されてい
る。図３及び図４に示すように、基板本体１２の内部に
形成された内層グランド層１３は、この挿入孔１５の内
壁に露出するよう構成されている。
形成領域内に、基板本体１２を貫通して形成されてい
る。図３及び図４に示すように、基板本体１２の内部に
形成された内層グランド層１３は、この挿入孔１５の内
壁に露出するよう構成されている。
【００３０】また、挿入孔１５の直径は、後述する導電
材１６が形成された状態で、凸部１７を隙間無く挿入で
きる径寸法に設定されている。よって、凸部が挿入孔５
に挿入されることにより、電子部品１１は多層配線基板
１０上の所定装着位置に位置決めされた状態で装着され
る。
材１６が形成された状態で、凸部１７を隙間無く挿入で
きる径寸法に設定されている。よって、凸部が挿入孔５
に挿入されることにより、電子部品１１は多層配線基板
１０上の所定装着位置に位置決めされた状態で装着され
る。
【００３１】ここで、挿入孔１５の内壁に注目すると、
挿入孔１５の内壁には導電材１６が形成されている。こ
の導電材１６は銅により形成されており、メッキ法を用
いて挿入孔１５の内壁に形成されている。
挿入孔１５の内壁には導電材１６が形成されている。こ
の導電材１６は銅により形成されており、メッキ法を用
いて挿入孔１５の内壁に形成されている。
【００３２】このように、メッキ法を用いて導電材１６
を形成することにより、挿入孔１５の内壁であっても導
電材１６を確実かつ容易に形成することができる。ま
た、導電材１６の厚さ（電気的抵抗）は、メッキの時間
管理を行なうことにより任意に設定することができる。
を形成することにより、挿入孔１５の内壁であっても導
電材１６を確実かつ容易に形成することができる。ま
た、導電材１６の厚さ（電気的抵抗）は、メッキの時間
管理を行なうことにより任意に設定することができる。
【００３３】前記したように、基板本体１２の内部に形
成された内層グランド層１３は、挿入孔１５にその端部
が露出するよう構成されている。また、導電材１６は導
電材１６の内壁を覆うよう形成される。よって、導電材
１６と内層グランド層１３は、電気的に接続された構成
となる。
成された内層グランド層１３は、挿入孔１５にその端部
が露出するよう構成されている。また、導電材１６は導
電材１６の内壁を覆うよう形成される。よって、導電材
１６と内層グランド層１３は、電気的に接続された構成
となる。
【００３４】更に、導電材１６は、表層グランド層１４
とも電気的に接続するよう構成されている。この際、前
記したように導電材１６は表層グランド層１４の形成領
域内に形成されているため、本実施例では導電材１６と
表層グランド層１４とを一体的に形成した構成としてい
る。このように、表層グランド層１４と導電材１６とを
一括的にまた一体的にメッキ形成することにより、多層
配線基板１０の製造工程を簡単化することができ、また
表層グランド層１４と導電材１６の接続位置における低
抵抗化を図ることができる（一体的に形成しない場合、
界面に変質が発生し、これにより接続抵抗が高くなるお
それがある）。
とも電気的に接続するよう構成されている。この際、前
記したように導電材１６は表層グランド層１４の形成領
域内に形成されているため、本実施例では導電材１６と
表層グランド層１４とを一体的に形成した構成としてい
る。このように、表層グランド層１４と導電材１６とを
一括的にまた一体的にメッキ形成することにより、多層
配線基板１０の製造工程を簡単化することができ、また
表層グランド層１４と導電材１６の接続位置における低
抵抗化を図ることができる（一体的に形成しない場合、
界面に変質が発生し、これにより接続抵抗が高くなるお
それがある）。
【００３５】上記のように、本実施例に係る多層配線基
板１０では、挿入孔１５の内壁に配設された導電材１６
により、基板本体１２内に単層或いは複数層形成された
内層グランド層１３（図では、１層のみの場合を図示し
ている）を電気的に層間接続することが可能となる。
板１０では、挿入孔１５の内壁に配設された導電材１６
により、基板本体１２内に単層或いは複数層形成された
内層グランド層１３（図では、１層のみの場合を図示し
ている）を電気的に層間接続することが可能となる。
【００３６】この際、挿入孔１５は電子部品１１の凸部
１７が挿入される孔であるため、比較的大きな孔であ
る。具体的には、挿入孔１５の直径は、従来内層グラン
ド層３の層間接続に用いていたビア６の直径に対して約
３倍以上の大きさを有している。このように、大径の挿
入孔１５の内壁に各グランド層１３，１４を電気的に層
間接続する導電材１６を設けたことにより、グランド層
間を低抵抗（低インピーダンス）で接続することが可能
となる。グランド層１３，１４は、低抵抗であるほど外
乱によるノイズ低減効果を向上できることが知られてい
る。
１７が挿入される孔であるため、比較的大きな孔であ
る。具体的には、挿入孔１５の直径は、従来内層グラン
ド層３の層間接続に用いていたビア６の直径に対して約
３倍以上の大きさを有している。このように、大径の挿
入孔１５の内壁に各グランド層１３，１４を電気的に層
間接続する導電材１６を設けたことにより、グランド層
間を低抵抗（低インピーダンス）で接続することが可能
となる。グランド層１３，１４は、低抵抗であるほど外
乱によるノイズ低減効果を向上できることが知られてい
る。
【００３７】よって、挿入孔１５に設けられた導電材１
６により各グランド層１３，１４を層間接続することに
より、ノイズ低減効果を向上させることができる。ま
た、この多層配線基板１０をコンピュータに適用するこ
とにより、パーソナルコンピュータに誤動作が発生する
おそれを低減でき、パーソナルコンピュータの信頼性の
向上に寄与することができる。
６により各グランド層１３，１４を層間接続することに
より、ノイズ低減効果を向上させることができる。ま
た、この多層配線基板１０をコンピュータに適用するこ
とにより、パーソナルコンピュータに誤動作が発生する
おそれを低減でき、パーソナルコンピュータの信頼性の
向上に寄与することができる。
【００３８】また本実施例では、導電材１６が内層グラ
ンド層１３ばかりでなく、表層グランド層１４にも接続
する構成としたため、内層グランド層１３と表層グラン
ド層１４が低抵抗である導電材１６で接続されることと
なり、よってノイズ低減をより確実に図ることができ
る。
ンド層１３ばかりでなく、表層グランド層１４にも接続
する構成としたため、内層グランド層１３と表層グラン
ド層１４が低抵抗である導電材１６で接続されることと
なり、よってノイズ低減をより確実に図ることができ
る。
【００３９】ところで、従来のようにビア６を用いてグ
ランド層３,4を層間接続する構成で低抵抗化を図ろうと
した場合、多数のビア６を設ける必要がある。しかしな
がら、多層配線基板１０に多数のビア６を形成すると、
基板製造工程が複雑化してしまう。また、多層配線基板
１０に装着される電子部品等の装着物の配設位置も、ビ
ア６により規制させてしまう。これに対して本実施例で
は、凸部１７入される挿入孔１５を利用し、この挿入孔
１５に導電材１６を配設して各グランド層１３，１４の
層間接続を行なうことにより、基板製造工程の複雑化を
伴うことなく、また電子部品１１等の被装着物の配設位
置を規制することなく、ノイズ低減効果を向上させるこ
とが可能となる。
ランド層３,4を層間接続する構成で低抵抗化を図ろうと
した場合、多数のビア６を設ける必要がある。しかしな
がら、多層配線基板１０に多数のビア６を形成すると、
基板製造工程が複雑化してしまう。また、多層配線基板
１０に装着される電子部品等の装着物の配設位置も、ビ
ア６により規制させてしまう。これに対して本実施例で
は、凸部１７入される挿入孔１５を利用し、この挿入孔
１５に導電材１６を配設して各グランド層１３，１４の
層間接続を行なうことにより、基板製造工程の複雑化を
伴うことなく、また電子部品１１等の被装着物の配設位
置を規制することなく、ノイズ低減効果を向上させるこ
とが可能となる。
【００４０】尚、上記した実施例では、多層配線基板１
０をパーソナルコンピュータに適用した例について説明
したが、多層配線基板１０の適用はパーソナルコンピュ
ータに限定されるものではなく、他の電子機器・装置に
対しても広く適用できるものである。
０をパーソナルコンピュータに適用した例について説明
したが、多層配線基板１０の適用はパーソナルコンピュ
ータに限定されるものではなく、他の電子機器・装置に
対しても広く適用できるものである。
【００４１】また、本実施例では、電子部品１１の凸部
１７が挿入される挿入孔１５に導電材１６を形成した構
成としたが、導電材１６が形成される挿通孔はこれに限
定されるものではなく、他の孔を利用することも可能で
ある。
１７が挿入される挿入孔１５に導電材１６を形成した構
成としたが、導電材１６が形成される挿通孔はこれに限
定されるものではなく、他の孔を利用することも可能で
ある。
【００４２】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。
種々の効果を実現することができる。
【００４３】請求項１記載の発明によれば、挿入孔の内
壁にグランド層を電気的に層間接続する導電材を設けた
ことにより、グランド層間を低抵抗（低インピーダン
ス）で接続することが可能となるため、ノイズ低減効果
を向上させることができる。
壁にグランド層を電気的に層間接続する導電材を設けた
ことにより、グランド層間を低抵抗（低インピーダン
ス）で接続することが可能となるため、ノイズ低減効果
を向上させることができる。
【００４４】また、被装着物に設けられた凸部が挿入さ
れる挿入孔を利用し、この挿入孔に導電材を配設してグ
ランド層の層間接続を行なうことにより、基板製造工程
の複雑化を伴うことなく、また被装着物の配設位置を規
制することなくノイズ低減効果を向上させることができ
る。
れる挿入孔を利用し、この挿入孔に導電材を配設してグ
ランド層の層間接続を行なうことにより、基板製造工程
の複雑化を伴うことなく、また被装着物の配設位置を規
制することなくノイズ低減効果を向上させることができ
る。
【００４５】また、請求項２記載の発明によれば、導電
材はメッキ法を用いて形成されているため、挿入孔の内
壁であっても導電材を確実かつ容易に挿入孔に形成する
ことができ、またメッキの時間管理を行なうことにより
導電材の厚さ（電気的抵抗）を任意に設定することがで
きる。
材はメッキ法を用いて形成されているため、挿入孔の内
壁であっても導電材を確実かつ容易に挿入孔に形成する
ことができ、またメッキの時間管理を行なうことにより
導電材の厚さ（電気的抵抗）を任意に設定することがで
きる。
【００４６】また、請求項３記載の発明によれば、表層
グランド層と内層グランド層は、低抵抗である導電材で
接続されるため、より確実にノイズ低減を図ることがで
きる。
グランド層と内層グランド層は、低抵抗である導電材で
接続されるため、より確実にノイズ低減を図ることがで
きる。
【００４７】また、請求項４記載の発明によれば、導電
材の形成と表層グランド層を一括的にまた一体的に形成
することが可能となるため、導電材と表層グランド層と
の接続位置の低抵抗化を図ることができる。
材の形成と表層グランド層を一括的にまた一体的に形成
することが可能となるため、導電材と表層グランド層と
の接続位置の低抵抗化を図ることができる。
【図１】本発明の一実施例である多層配線基板の構成を
説明するための図である。
説明するための図である。
【図２】本発明の一実施例である多層配線基板の平面図
である。
である。
【図３】図２におけるＡ１−Ａ１線に沿う断面図であ
る。
る。
【図４】図２におけるＢ１−Ｂ１線に沿う断面図であ
る。
る。
【図５】従来の一例である多層配線基板の平面図であ
る。
る。
【図６】図５におけるＡ２−Ａ２線に沿う断面図であ
る。
る。
【図７】図５におけるＢ２−Ｂ２線に沿う断面図であ
る。
る。
１０ 多層配線基板
１１ 電子部品
１２ 基板本体
１３ 内層グランド層
１４ 表層グランド層
１５ 挿入孔
１６ 導電材
１７ 凸部
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 1/18 Ｈ０５Ｋ 1/18 Ｃ
Ｆターム(参考） 5E317 AA24 BB02 BB12 CC31 CD27
CD32 GG11
5E336 AA01 AA04 AA16 BB03 BC04
BC15 CC03 CC51 GG11
5E338 AA03 BB03 BB13 BB25 BB28
BB75 CC06 CD32 EE13 EE31
5E346 AA04 AA12 AA15 AA32 AA43
AA51 BB04 BB07 BB11 BB16
CC04 CC09 CC32 FF01 FF04
FF45 GG17 HH04 HH31
Claims (4)
- 【請求項１】 グランド層を含む複数の配線が設けられ
た多層構造を有すると共に、被装着物に設けられた絶縁
性を有した凸部が挿入される挿入孔を有した多層配線基
板であって、 前記挿入孔の内壁に導電材を設け、該導電材により前記
グランド層を電気的に接続した構成としたことを特徴と
する多層配線基板。 - 【請求項２】 請求項１記載の多層配線基板であって、 前記導電材は、メッキ法を用いて形成されていることを
特徴とする多層配線基板。 - 【請求項３】 請求項１または２記載の多層配線基板で
あって、 前記グランド層は、表層に設けられる表層グランド層
と、内層に設けられる内層グランド層とを含み、前記導
電材は前記表層グランド層と内層グランド層とも電気的
に接続した構成であることを特徴とする多層配線基板。 - 【請求項４】 請求項３記載の多層配線基板であって、 前記挿入孔を前記表層グランド層の形成領域内に設けた
ことを特徴とする多層配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001283801A JP2003092468A (ja) | 2001-09-18 | 2001-09-18 | 多層配線基板 |
| US10/096,647 US6674015B2 (en) | 2001-09-18 | 2002-03-14 | Multi-layer interconnection board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001283801A JP2003092468A (ja) | 2001-09-18 | 2001-09-18 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003092468A true JP2003092468A (ja) | 2003-03-28 |
Family
ID=19107247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001283801A Pending JP2003092468A (ja) | 2001-09-18 | 2001-09-18 | 多層配線基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6674015B2 (ja) |
| JP (1) | JP2003092468A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020137723A1 (ja) * | 2018-12-27 | 2020-07-02 | 株式会社村田製作所 | コネクタ部材およびコネクタセット |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004006538A (ja) * | 2002-05-31 | 2004-01-08 | Toshiba Corp | コネクタの固定構造、印刷配線板およびコネクタ固定方法 |
| US8278558B2 (en) * | 2006-12-22 | 2012-10-02 | Mitsubishi Electric Corporation | Printed circuit board and method of producing the same |
| CN101346047B (zh) * | 2007-07-13 | 2010-06-02 | 富葵精密组件(深圳)有限公司 | 多层电路板制作方法及用于制作多层电路板的内层基板 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3739469A (en) * | 1971-12-27 | 1973-06-19 | Ibm | Multilayer printed circuit board and method of manufacture |
| US4560962A (en) * | 1983-08-30 | 1985-12-24 | Burroughs Corporation | Multilayered printed circuit board with controlled 100 ohm impedance |
| JP2774183B2 (ja) | 1990-06-01 | 1998-07-09 | 株式会社日立製作所 | 電磁シールドプリント基板の製造方法 |
| JPH04133394A (ja) | 1990-09-25 | 1992-05-07 | Matsushita Electric Ind Co Ltd | 多層プリント配線板 |
| US5381306A (en) * | 1993-08-20 | 1995-01-10 | Convex Computer Corporation | Method and apparatus for delivering power using a multiplane power via matrix |
| JPH07273488A (ja) * | 1994-03-28 | 1995-10-20 | Nec Corp | 電磁シールド付プリント配線板とその製造方法 |
| US5639989A (en) * | 1994-04-19 | 1997-06-17 | Motorola Inc. | Shielded electronic component assembly and method for making the same |
| JPH0945805A (ja) * | 1995-07-31 | 1997-02-14 | Fujitsu Ltd | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 |
| JPH1041677A (ja) | 1996-07-26 | 1998-02-13 | Oki Electric Ind Co Ltd | 電磁干渉シールド型印刷配線板及びその製造方法 |
| JP2000261150A (ja) * | 1999-03-08 | 2000-09-22 | Oki Electric Ind Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
-
2001
- 2001-09-18 JP JP2001283801A patent/JP2003092468A/ja active Pending
-
2002
- 2002-03-14 US US10/096,647 patent/US6674015B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020137723A1 (ja) * | 2018-12-27 | 2020-07-02 | 株式会社村田製作所 | コネクタ部材およびコネクタセット |
| CN113169485A (zh) * | 2018-12-27 | 2021-07-23 | 株式会社村田制作所 | 连接器部件以及连接器组 |
| CN113169485B (zh) * | 2018-12-27 | 2023-07-14 | 株式会社村田制作所 | 连接器部件以及连接器组 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6674015B2 (en) | 2004-01-06 |
| US20030051902A1 (en) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4600910B2 (ja) | 高速相互接続構造 | |
| US6236572B1 (en) | Controlled impedance bus and method for a computer system | |
| JP4421663B1 (ja) | プリント配線板、電子機器 | |
| US7045719B1 (en) | Enhancing signal path characteristics in a circuit board | |
| US6780030B2 (en) | Information processing equipment | |
| US7271348B1 (en) | Providing decoupling capacitors in a circuit board | |
| KR20060134998A (ko) | 제어 장치 | |
| WO1991003144A1 (en) | Multi-layer circuit board that suppresses radio frequency interference from high frequency signals | |
| JP2001160663A (ja) | 回路基板 | |
| JP2005311752A (ja) | マイクロホンの出力コネクタ | |
| US20070164401A1 (en) | Differential transmission line structure and wiring substrate | |
| KR102447839B1 (ko) | 회로 기판 및 이를 포함하는 전자 기기 | |
| JP2003272774A (ja) | Ｆｐｃケーブル用コネクタ | |
| US20070077794A1 (en) | Grounding device for reducing emi on pcb | |
| JP2006222386A (ja) | プリント配線板、プリント回路基板、電子機器 | |
| JP2003092468A (ja) | 多層配線基板 | |
| US7301097B2 (en) | Printed-circuit board and electronic device | |
| US6976856B2 (en) | Electronic apparatus for reducing electromagnetic interference | |
| US20070075418A1 (en) | Emi shielding device for pcb | |
| KR0137658B1 (ko) | 전자기 간섭을 방지하는 인쇄회로기판 | |
| US20080165514A1 (en) | Printed circuit board | |
| JP2001007589A (ja) | プリント基板電源装置用シールド構造 | |
| JP3559706B2 (ja) | 電子機器 | |
| JP2005150161A (ja) | プリント配線板接続構造 | |
| JP2806949B2 (ja) | 電装品のアース接続構造及び金属基板を有する集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090730 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100119 |