DE1245455B - Verfahren zur Herstellung von mehrschichtigen gedruckten Schaltungen - Google Patents

Verfahren zur Herstellung von mehrschichtigen gedruckten Schaltungen

Info

Publication number
DE1245455B
DE1245455B DEH42558A DEH0042558A DE1245455B DE 1245455 B DE1245455 B DE 1245455B DE H42558 A DEH42558 A DE H42558A DE H0042558 A DEH0042558 A DE H0042558A DE 1245455 B DE1245455 B DE 1245455B
Authority
DE
Germany
Prior art keywords
stack
circuit boards
holes
wall
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEH42558A
Other languages
English (en)
Inventor
Donald Edward Bedson
Salvatore Alfred Di Nuzzo
Anthony Chester Suleski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BAE Systems Aerospace Inc
Original Assignee
Hazeltine Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hazeltine Corp filed Critical Hazeltine Corp
Publication of DE1245455B publication Critical patent/DE1245455B/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0379Stacked conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09454Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

  • Verfahren zur Herstellung von mehrschichtigen gedruckten Schaltungen Die Erfindung bezieht sich auf ein Verfahren zur Herstellung mehrschichtiger gedruckter Schaltungen.
  • Gedruckte Schaltungen bestehen aus ein- oder beiderseitig mit Leiterkonfigurationen versehenen Leiterplatten aus Isolierstoff. Im Falle einer beiderseitig mit je einer Leiterkonfiguration versehenen Leiterplatte können einzelne Punkte der beiden Leiterkonfigurationen dadurch miteinander verbunden werden, daß man an diesen Punkten ein Loch durch die Leiterplatte bohrt und die Wandung dieses Loches mit einem Metallüberzug versieht, der auf die miteinander zu verbindenden Punkte der beiden Leiterkonfigurationen übergreift (USA.-Patentschrift 2897409).
  • Der Umfang der Leiterkonfigurationen, die auf die beiden Seiten der Leiterplatte aufgebracht werden können, ist natürlich begrenzt, insbesondere infolge des Umstandes, daß die Leiter, welche voneinander isoliert sein sollen, auf derselben Seite der Leiterplatte einander nicht kreuzen können, vielmehr alle Leiter in derselben Ebene liegen müssen. Zur Herstellung umfangreicherer Schaltungen muß man daher aus mehreren, gegebenenfalls beiderseitig mit Leiterkonfigurationen versehenen Leiterplatten einen Stapel bilden. Hierbei werden diejenigen Leiterkonfigurationen, welche auf einander zugewendeten Seiten der Leiterplatten liegen, durch Isolierschichten voneinander isoliert, welche unter der Einwirkung von Hitze und Druck die Leiterplatten miteinander zu einem festen Stapel verbinden.
  • Nun ergibt sich noch die Aufgabe, diejenigen Punkte der Leiterkonfiguration der einzelnen Leiterplatten, welche miteinander in elektrischen Kontakt kommen sollen, miteinander leitend zu verbinden. Diese Aufgabe hat man schon auf mannigfache Weise zu lösen gesucht. So ist es bekannt, an den betreffenden Stellen durch den Stapel Löcher zu stanzen und in diese Löcher hohle Metallstifte einzuführen, und zwar gegebenenfalls unter Verlötung dieser Stifte mit den an die Löcher angrenzenden Kanten der Leiter der Leiterplatten (USA.-Patentschriften 2 481951 und 2 502 291). Der auf diese Weise erzielte Kontakt der Stifte mit den Kanten der meist sehr dünnen Leiter ist jedoch unzuverlässig, zumal es sehr schwierig ist, im Inneren der engen und tiefen Löcher eine einwandfreie Lötung durchzuführen. Ferner ist es bekannt, in einseitig mit Leiterkonfigurationen versehenen Leiterplatten an denjenigen Stellen, an welchen die Leiter verschiedener Leiterplatten miteinander verbunden werden sollen, Löcher zu bohren und die Wandung der Löcher in jeder Platte mit einem leitenden überzug zu versehen, der an beiden Enden jedes Loches einen Ring bildet. Die so vorbereiteten Leiterplatten werden dann so zu einem Stapel aufeinandergeschichtet, daß ihre einander entsprechenden Löcher miteinander in Ausrichtung liegen, wobei die vorgenannten Ringe benachbarter Leiterplatten aneinandergepreßt werden und auf diese Weise eine leitende Verbindung zwischen den an die Löcher angrenzenden Leitern der verschiedenen Leiterplatten ergeben (USA.-Patentschrift 2 907 925). Jedoch ist der auf diese Weise erzielte bloße Berührungskontakt zwischen den Ringen benachbarter Leiterplatten ebenfalls unsicher, während die auch in diesem Zusammenhang vorgeschlagene Verlötung auch hier mit den bereits erwähnten Nachteilen behaftet ist.
  • Schließlich wurde später vorgeschlagen (deutsche Auslegeschrift 1132 202), die miteinander zu verbindenden Leiter der aufeinandergeschichten Leiterplatten eines Stapels mit aus dem Stapel seitlich herausragenden Anschlußleitern zu versehen und an der Seite des Stapels einen aus leitenden Blättern bestehenden zweiten Stapel anzulegen, dessen Blätter der Lage der Anschlußleiter des ersten Stapels entsprechend gelegene Löcher aufweisen, in welche die Anschlußleiter mit Spiel hineinragen. Beim Anlegen jedes Blattes des zweiten Stapels werden diejenigen Anschlußleiter des ersten Stapels, die zu miteinander zu verbindenden Leitern gehören, an das leitende Blatt des zweiten Stapels angebogen und mit ihm verlötet. Diese Art der Herstellung der Verbindungen ist zeitraubend, bedingt eine räumliche Vergrößerung des Leiterplattenstapels und hat überdies den Nachteil, daß sie leicht zu Fehlverbindungen führen kann, wenn einer der Anschlußleiter zur unrichtigen Zeit umgebogen wird.
  • Gemäß der vorliegenden Erfindung wird nun die genannte Aufgabe in Anknüpfung an dasjenige bekannte Verfahren gelöst, gemäß welchem in jeder einzelnen Leiterplatte des Stapels an denjenigen Stellen, an welchen die Leiter verschiedener Leiterplatten bzw. verschiedener Seiten derselben Leiterplatte elektrisch miteinander verbunden werden sollen, Löcher vorgesehen und die Wandung dieser Löcher mit einem leitenden Belag versehen wird. Gemäß der Erfindung werden die Leiterplatten erst aufeinandergeschichtet und miteinander zu einem Stapel verbunden, worauf die- Wandung der zweckmäßig erst nach der Fertigstellung des Stapels gebohrten gleichachsigen Löcher der Leiterplatten durch das an sich bekannte Niederschlagen von elektrisch leitendem Material auf diese Wandung mit einem durch die ganze Länge der Bohrung durchgehenden, einheitlichen, elektrisch leitenden Belag versehen wird.
  • Unter Niederschlagen wird hierbei sowohl das chemische Niederschlagen von beispielsweise chemisch reduziertem Kupfer, als auch das galvanische Niederschlagen (Aufplattieren) eines Metalls verstanden. Zweckmäßig werden beide Methoden nacheinander angewendet, indem ein erst durch chemisches Niederschlagen erzeugter dünner leitender Belag nachfolgend durch Aufplattieren von Metall verstärkt wird.
  • Die durch dieses Verfahren hergestellten mehrschichtigen gedruckten Schaltungen unterscheiden sich von den bisher bekannten darin, daß der auf die Lochwandung niedergeschlagende leitende Belag sich mit an das Loch angrenzenden Teilen sämtlicher miteinander zu verbindenden Leiter der Leiterplatten zu einer einheitlichen Leiterstruktur verbindet, die im Gegensatz zu den bekannten Berührungskontakten und Lötverbindungen eine völlig einwandfreie, zuverlässige und dauerhafte elektrische Verbindung aller miteinander zu verbindenden Leiter gewährleistet. Es hat sich gezeigt, daß mit Hilfe dieses Verfahrens in einfacher und wirtschaftlicher Weise Verbindungen erreicht werden können, die auch den höchsten Ansprüchen genügen und sowohl mechanischen Beanspruchungen (beispielsweise Vibrationen), als auch atmosphärischen Einflüssen gegenüber sehr widerstandsfähig sind.
  • Die Erfindung wird nachstehend an Hand der Zeichnung beispielsweise näher erläutert.
  • Die F i g. 1, 2, 3, 4 und 5 veranschaulichen Stufen der Herstellung einer mehrschichtigen gedruckten Schaltung gemäß der Erfindung. Diese Figuren sind nicht maßstäblich; sie sind vielmehr zu dem Zweck verzerrt, gewöhnlich kleine Einzelheiten möglichst gut erkennbar zu machen.
  • In F i g. 1 sind drei aus Isolationsmaterial bestehende Blätter oder Leiterplatten 10, 11 und 12 wiedergegeben, die auf den Flächen 13, 14, 15 und 16 die gewünschten Leiterkonfigurationen haben, welche zum Zwecke der Illustration als leitende Streifen und/oder Punkte dargestellt sind. Die Isolierplatten können aus geschichtetem Epoxydharzglas oder einem anderen geeigneten Material bestehen. Wie aus F i g. 1 ersichtlich ist, befinden sich auf den Flächen 14 und 16 Leiterstreifen 14 a bzw.16 a zwischen Kontaktstellen oder -punkten 14 b bzw. 16 b aus leitendem Material.
  • Die Flächen 13 und 15 können entweder mit Kontaktstellen oder -punkten aus leitendem Material versehen oder vollständig ohne solche sein. Werden auf den Flächen 13 und 15 solche Punkte vorgesehen, dann werden sie in Ausrichtung mit bestimmten Punkten auf den Flächen 14 und 16 angeordnet. Weiterhin können, wenn auf den Flächen 13 und 15 solche Kontaktpunkte angeordnet werden, diese durch Leiterstreifen miteinander verbunden sein oder auch nicht. Das Weglassen von Leiterstreifen verhindert einen Kurzschluß, der auftreten kann, falls Leiterstreifen auf benachbarten Flächen in enger räumlicher Lage angeordnet werden würden. Falls es erwünscht ist, auch auf den Flächen 13 und 15 Leiterstreifen zwischen den Kontaktpunkten vorzusehen, können Kurzschlüsse dadurch vermieden werden, daß man zwischen die Leiterplatten 10, 11 und 12 leere Isolationsplatten oder Isolationsblätter einlegt.
  • In jedem Fall sind die Kontaktpunkte auf den verschiedenen Flächen so angeordnet, daß vorbestimmte Punkte auf jeder Fläche gemeinsame Mittellinien haben, vgl. beispielsweise die Mittellinie 19-19, welche die Mittellinie der in F i g. 2 im Schnitt dargestellten Kontaktpunkte 20, 21, 22 und 23 ist, die auf den Flächen 13, 14, 15 bzw. 16 liegen. Vorzugsweise trägt die äußere Seite der Platten 10 und 12 (F i g. 1) eine leitende Schicht 17 bzw. 18.
  • Um die Leiterstreifen auf den einzelnen Platten miteinander zu verbinden, ist durch die in Ausrichtung miteinander liegenden Kontaktpunkte ein Loch gebohrt und auf die ein solches Loch begrenzende Wand ein fortlaufender leitender überzug aufgebracht.
  • Die Art der Herstellung einer mehrschichtigen gedruckten Schaltung wird nachstehend in Verbindung mit den F i g. 2 bis 5 beschrieben.
  • F i g. 2 ist eine Schnittansicht eines kleinen Teiles eines Stapels, der aus drei aufeinandergeschichteten und miteinander verbundenen Leiterplatten der in F i g. 1 gezeigten Art besteht. Die Punkte 20, 21, 22 und 23 gemäß F i g. 1 sind im Schnitt durch die entsprechende Mittellinie 19-19 dargestellt. Ein Stapel, wie er in F i g. 2 dargestellt ist, kann dadurch gebildet werden, daß die Flächen 13, 14, 15 und 16 mit einem beispielsweise aus Epoxydharz bestehenden Bindemittel 24 überzogen werden und die aufeinandergeschichteten Platten 10,11 und 12 in einer Presse der Einwirkung von Druck und Wärme unterworfen werden. Es ist ersichtlich, daß die Flächen 13, 14, 15 und 16 im Stapel zu Innenflächen geworden sind, während die Flächen, die mit den leitenden Schichten 17 bzw. 18 bedeckt sind, die beiden Hauptaußenflächen des Stapels bilden.
  • F i g. 3 entspricht allgemein der F i g. 2 mit der Ausnahme, daß im Stapel ein durch alle miteinander zu verbindenden Kontaktpunkte hindurchgehendes kreisförmiges Loch hergestellt worden ist. Die Mittellinie des Loches für die Kontaktpunkte 20, 21, 22 und 23 entspricht im wesentlichen der Mittelfinie 19-19 der F i g. 2. F i g. 4 entspricht allgemein der F i g. 3 mit der Ausnahme, daß auf die freiliegenden Flächen des Stapels leitendes Material durch Niederschlagen und gegebenenfalls nachfolgendes Aufplattieren von beispielsweise Kupfer aufgebracht worden ist. Das elektrisch leitende Material 25 bedeckt sowohl die Wandfläche des Loches als auch die beiden äußeren leitenden Schichten 17 und 18. Die Verbindungsstelle zwischen dem ursprünglich auf den Leiterplatten vorhandenen leitenden Material und dem neu niedergeschlagenen leitenden Material ist durch punktierte Linien wiedergegeben, um anzudeuten, daß diese Leiter im wesentlichen eine Einheit bilden und daß längs der punktierten Linien tatsächlich keine elektrische Grenze vorhanden ist.
  • Gemäß F i g. 5 sind die nicht gewünschten Teile der leitenden Schichten 17 und 18 zusammen mit unerwünschten Teilen der Schicht 25 durch Ätzen oder durch ein anderes bekanntes Verfahren entfernt worden. Bei diesem Ausführungsbeispiel ist ein kleiner Bereich oder Rand aus leitendem Material zurückgelassen, welcher das Loch auf den beiden äußeren Hauptflächen umgibt. Bei anderen Ausführungen kann es erwünscht sein, im wesentlichen keinen solchen Bereich zu belassen oder gegebenenfalls Leiterstreifen auf den Außenflächen durch Ätzen herzustellen. Die Herstellung von Leiterstreifen auf den Außenflächen ermöglicht eine Ausweitung der gedruckten Schaltung bei einer gegebenen Anzahl von Leiterplatten, während beim Weglassen von Leitern oder leitenden Bereichen auf diesen äußeren Flächen im wesentlichen sämtliche Leiterstreifen im Inneren des Stapels liegen und gegen atmosphärische Einflüsse geschützt sind.
  • Nachdem ein Stapel gemäß dem beschriebenen Verfahren fertiggestellt worden ist, kann er wie eine übliche gedruckte Schaltung gehandhabt werden, und die Anschlußleiter von Schaltelementen können in die plattierten durchgehenden Löcher eingeführt und dann an Ort und Stelle z. B. durch Tauchföten angelötet werden.
  • Bei einem abgeänderten Verfahren können die einzelnen Leiterplatten oder -blätter, wie sie in F i g.1 dargestellt sind, bereits Löcher aufweisen, so daß ein vorbestimmtes Muster von Durchlochungen gebildet wird. Bei diesem Verfahren sind die Stufen im wesentlichen die gleichen wie die oben beschriebenen, mit der Ausnahme, daß beim Zusammensetzen der genau ausgerichteten Leiterplatten zu einem Stapel die durchgehenden Löcher der in F i g. 3 dargestellten Art bereits vorhanden sind. Allerdings bedarf es hierzu einer großen Genauigkeit beim Bohren der Löcher in den einzelnen Leiterplatten und beim Ausrichten der Leiterplatten, während beim Bohren der Löcher nach der Bildung des Stapels die Ausrichtung der Löcher ohne weiteres gewährleistet ist.
  • Bei einer weiteren abgeänderten Ausführungsform kann der zusammengesetzte Stapel ohne leitende Schichten auf den äußeren Hauptflächen gebildet sein, und auf diesen Flächen können dann nachfolgend Schichten während des Auftrag- und Plattierungsprozesses gebildet und in der oben beschriebenen Weise nutzbar gemacht werden.
  • Es ist weiterhin möglich, die einzelnen Leiterplatten gemäß F i g. 1 mit zugeordneten Schaltelementen, wie Widerständen und Kondensatoren, zu versehen, die an den Flächen befestigt sind, welche in dem fertigen Stapel innen liegen, so daß diese Komponenten im Inneren des zusammengesetzten Stapels eingeschlossen sind.
  • Schließlich können auf den äußeren Flächen große Bereiche der leitenden Schichten 17 und 18 mit geeigneten Zwischenverbindungen belassen werden, um eine elektrische Abschirmung für die Schaltung innerhalb des zusammengesetzten Stapels zu schaffen.

Claims (2)

  1. Patentansprüche: 1. Verfahren zur Herstellung von mehrschichtigen gedruckten Schaltungen, bei welchen aus Isolierstoff' bestehende Leiterplatten, auf welche ein- oder beiderseitig Leiterkonfigurationen aufgebracht sind, zu einem Stapel aufeinandergeschichtet und miteinander fest verbunden werden, wobei in den Leiterplatten an denjenigen Stellen, an welchen in verschiedenen Ebenen liegende Leiter miteinander verbunden werden sollen, die betreffenden Leiter durchsetzende Löcher vorgesehen werden, die im Stapel miteinander zur Deckung kommen, und die Wandung der Löcher in jeder Leiterplatte mit einem Metallbelag versehen wird, dadurch gekennzeichnet, daß die Leiterplatten (10,11,12) erst aufeinandergeschichtet und miteinander zu einem Stapel verbunden werden, worauf die Wandung der zweckmäßig erst nach der Fertigstellung des Stapels gebohrten gleichachsigen Löcher der Leiterplatten durch an sich bekanntes Niederschlagen von elektrisch leitendem Material auf diese Wandung mit einem durch die ganze Länge der Bohrung durchgehenden, einheitlichen, elektrisch leitenden Belag (25) versehen wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf die Lochwandung erst durch chemisches Niederschlagen ein dünner leitender Belag aufgebracht und dieser dann durch nachfolgendes galvanisches Niederschlagen (Aufplattieren) von Metall verstärkt wird. In Betracht gezogene Druckschriften: Deutsche Patentanmeldung T 18341 IX d/21 a4 (deutsche Auslegeschrift Nr. 1132 202); USA.-Patentschriften Nr. 2 897 409, 2 481951, 2 502 291, 2 907 925; »Siemens-Zeitschrift«, 34. Jahrgang, November 1960, Heft 11, S. 766 bis 771; »Radio und Fernsehen«, Heft 11, 1957, S. 330 bis 332; »electronics«, April 29, 1960, S. 95 bis 98.
DEH42558A 1960-05-13 1961-05-12 Verfahren zur Herstellung von mehrschichtigen gedruckten Schaltungen Pending DE1245455B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US1245455XA 1960-05-13 1960-05-13

Publications (1)

Publication Number Publication Date
DE1245455B true DE1245455B (de) 1967-07-27

Family

ID=22415498

Family Applications (1)

Application Number Title Priority Date Filing Date
DEH42558A Pending DE1245455B (de) 1960-05-13 1961-05-12 Verfahren zur Herstellung von mehrschichtigen gedruckten Schaltungen

Country Status (1)

Country Link
DE (1) DE1245455B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2413905A1 (de) * 1973-03-24 1974-09-26 Int Computers Ltd Befestigung und verbindung von integrierten stromkreiselementen
DE19902950A1 (de) * 1998-06-24 1999-12-30 Wuerth Elektronik Gmbh & Co Kg Verfahren zum Herstellen einer Leiterplatte und Leiterplatte
DE102009040914A1 (de) * 2009-09-10 2011-03-31 Conti Temic Microelectronic Gmbh Leiterplattenverbund und Leiterplattensystem

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2481951A (en) * 1945-01-29 1949-09-13 Sabee Method of making tubular plastic articles
US2502291A (en) * 1946-02-27 1950-03-28 Lawrence H Taylor Method for establishing electrical connections in electrical apparatus
US2897409A (en) * 1954-10-06 1959-07-28 Sprague Electric Co Plating process
US2907925A (en) * 1955-09-29 1959-10-06 Gertrude M Parsons Printed circuit techniques
DE1132202B (de) * 1959-05-06 1962-06-28 Texas Instruments Inc Anordnung und Verfahren zum schaltungsmaessigen Verbinden einer Anzahl von uebereinandergestapelten Schaltplatten in Modulbauweise

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2481951A (en) * 1945-01-29 1949-09-13 Sabee Method of making tubular plastic articles
US2502291A (en) * 1946-02-27 1950-03-28 Lawrence H Taylor Method for establishing electrical connections in electrical apparatus
US2897409A (en) * 1954-10-06 1959-07-28 Sprague Electric Co Plating process
US2907925A (en) * 1955-09-29 1959-10-06 Gertrude M Parsons Printed circuit techniques
DE1132202B (de) * 1959-05-06 1962-06-28 Texas Instruments Inc Anordnung und Verfahren zum schaltungsmaessigen Verbinden einer Anzahl von uebereinandergestapelten Schaltplatten in Modulbauweise

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2413905A1 (de) * 1973-03-24 1974-09-26 Int Computers Ltd Befestigung und verbindung von integrierten stromkreiselementen
DE19902950A1 (de) * 1998-06-24 1999-12-30 Wuerth Elektronik Gmbh & Co Kg Verfahren zum Herstellen einer Leiterplatte und Leiterplatte
DE102009040914A1 (de) * 2009-09-10 2011-03-31 Conti Temic Microelectronic Gmbh Leiterplattenverbund und Leiterplattensystem

Similar Documents

Publication Publication Date Title
DE4317125C2 (de) Monolithische Mehrschicht-Chip-Induktivität
DE69909663T2 (de) Elektronisches Vielschichtbauteil und Verfahren zu seiner Herstellung
DE3812021A1 (de) Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung
DE1566981A1 (de) Halbleitereinheit und Verfahren zu deren Herstellung
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE1271235B (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte
DE3011068C2 (de) Verfahren zur Herstellung einer Gegenplatte mit elektrisch voneinander isolierten Potential- und Masseplatten
DE2524581A1 (de) Flexible gedruckte schaltung
DE2911620A1 (de) Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten
EP2798920B1 (de) Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
DE2029071A1 (de) Kehrschichtige Anordnung für eine gedruckte Schaltung
DE2103064A1 (de) Vorrichtung zur Herstellung von Modulelementen
DE3013667C2 (de) Leiterplatte und Verfahren zu deren Herstellung
DE2937886A1 (de) Leiterplatte fuer gedruckte schaltung
DE2628327A1 (de) Verfahren und vorrichtung zum herstellen von mehrschichtkondensatoren
DE60128537T2 (de) Zusammenbau zur verbindung von mindestens zwei gedruckten schaltungen
DE1085209B (de) Gedruckte elektrische Leiterplatte
DE1142926B (de) Verfahren zur Herstellung gedruckter Schaltungsplatten
DE1245455B (de) Verfahren zur Herstellung von mehrschichtigen gedruckten Schaltungen
DE602004005598T2 (de) Verfahren zur herstellung einer midplane
DE3709770C2 (de)
DE1926590A1 (de) Mehrschichtige gedruckte Schaltung und Verfahren zu ihrer Herstellung
WO1985000085A1 (en) Printed board for the surface soldering of integrated miniature circuits and manufacturing method of such printed boards
DE1590615B1 (de) Verfahren zur Herstellung kreuzungsfreier,gedruckter Schaltungen
DE4437963A1 (de) Verfahren zum Herstellen von Mehrschicht-Leiterplatten und damit hergestellte Mehrschicht-Leiterplatte