DE4437963A1 - Verfahren zum Herstellen von Mehrschicht-Leiterplatten und damit hergestellte Mehrschicht-Leiterplatte - Google Patents

Verfahren zum Herstellen von Mehrschicht-Leiterplatten und damit hergestellte Mehrschicht-Leiterplatte

Info

Publication number
DE4437963A1
DE4437963A1 DE4437963A DE4437963A DE4437963A1 DE 4437963 A1 DE4437963 A1 DE 4437963A1 DE 4437963 A DE4437963 A DE 4437963A DE 4437963 A DE4437963 A DE 4437963A DE 4437963 A1 DE4437963 A1 DE 4437963A1
Authority
DE
Germany
Prior art keywords
layer
etching
film
layers
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4437963A
Other languages
English (en)
Other versions
DE4437963C2 (de
Inventor
Mitsuru Usui
Tetsuya Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE4437963A1 publication Critical patent/DE4437963A1/de
Application granted granted Critical
Publication of DE4437963C2 publication Critical patent/DE4437963C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0317—Thin film conductor layer; Thin film passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Mehrschicht-Leiterplatten sowie eine mit diesem Verfahren hergestellte Mehrschicht-Leiterplatte und insbesondere ein Verfahren zum Herstellen von Mehr­ schicht-Leiterplatten, die ein Substrat und ein Verdrah­ tungsmuster enthalten, wobei auf dem Substrat durch Lami­ nieren von zwei oder mehr Schichten aus unterschiedlichen Materialien ein Widerstandsfilmmuster oder ein Isolier­ filmmuster gebildet werden, sowie auf eine mit diesem Verfahren hergestellte Mehrschicht-Leiterplatte.
Im allgemeinen werden für Mehrschicht-Leiterplatten, auf denen elektronische Bauelemente mit hoher Dichte ange­ bracht werden sollen, solche Mehrschicht-Leiterplatten verwendet, die durch Bilden einer einen organischen Iso­ lierfilm und ein metallisches Verdrahtungsmuster enthal­ tenden Dünnfilm-Mehrschichtverdrahtung auf dem Substrat vorbereitet werden. In den Mehrschicht-Leiterplatten dieses Typs sind nacheinander eine Hauptleiterschicht (metallisches Verdrahtungsmuster) und eine Antioxida­ tions-Schutzschicht gebildet, um eine Oxidation der Ober­ fläche des metallischen Verdrahtungsmusters zu verhin­ dern. Daher besitzt das Verdrahtungsmuster eine Mehrfach­ struktur, die die leitende Schicht und die Antioxida­ tions-Schutzschicht umfaßt, die laminiert sind. Ferner ist in derartigen Mehrschicht-Leiterplatten im Hinblick auf ihre flache Ausbildung die Isolierschicht aus mehre­ ren verschiedenen, laminierten Isolierfilmen konstruiert.
Bisher ist die Bearbeitung der Verdrahtungsmaterialien und der Isolierfilme einer derartigen Mehrschichtstruktur durch aufeinanderfolgendes Ätzen der entsprechenden lami­ nierten Schichten oder durch gleichzeitiges Ätzen der zwei oder mehr Schichten von Seiten der oberen Schicht mittels der Photoätztechnik oder dergleichen erfolgt, um ein Muster zu bilden. Alternativ kann das Muster durch Wiederholen des Photoätzens in einer Anzahl, die der Anzahl der Verdrahtungsmaterialien, der Widerstandsmate­ rialien und der Isoliermaterialien entspricht, gebildet werden.
Derartige Mehrschicht-Leiterplatten des Standes der Tech­ nik sind beispielsweise aus der JP 60-10755-A bekannt.
Wenn in der obigen herkömmlichen Technik die Verdrah­ tungsmaterialien, die Widerstandsmaterialien und die Isoliermaterialien der Mehrschichtstruktur dem Ätzen unterworfen werden, wird das Ätzen nacheinander in der Reihenfolge von der oberen Schicht zu den unteren Schich­ ten ausgeführt, weshalb eine Unterätzung der oberen Schichten erfolgt, wenn die untere Schicht geätzt wird. Wenn außerdem ein Film aus Verdrahtungsmaterial über dem bereits gebildeten Verdrahtungsmuster einer Mehrschicht­ struktur gebildet wird, kann der Film des Verdrahtungsma­ terials im Unterätzungsabschnitt nicht ausreichend ausge­ bildet werden, wodurch seine Abdeckeigenschaft reduziert wird. Um darüber hinaus ein Auftreten der Unterätzung zu verhindern, sind im Stand der Technik mehrere Musterer­ zeugungsschritte mittels eines Maskierungsmaterials sowie mehrere Photoätzungsschritte notwendig. Dadurch steigt die Anzahl der Prozeßschritte unerwünscht an.
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen von Mehrschicht-Leiterplatten zu schaffen, das die obigen Probleme des Standes der Technik löst und mit dem in einem einzigen Schritt der Maskenbil­ dung eine Verdrahtungsmaterial-Schicht, eine Widerstands­ material-Schicht sowie eine Isoliermaterial-Schicht einer Mehrschichtstruktur mit einer an den Enden im Querschnitt gestuften Form erhalten werden können.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen von Mehrschicht-Leiterplat­ ten zu schaffen, mit dem in einem einzigen Schritt der Maskenbildung eine Verdrahtungsmaterial-Schicht, eine Widerstandsmaterial-Schicht sowie eine Isoliermaterial- Schicht einer Mehrschichtstruktur mit einer im Quer­ schnitt umgekehrt konisch zulaufenden Form erhalten wer­ den können.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen von Mehrschicht-Leiterplat­ ten zu schaffen, mit dem die gewünschte Querschnitts­ struktur mit einer geringen Anzahl von Schritten erhalten werden kann, indem das Verfahren für die Ausbildung der Stufenform und das Verfahren für die Ausbildung der umge­ kehrt konisch zulaufenden Form miteinander kombiniert werden.
Diese Aufgaben werden erfindungsgemäß gelöst durch ein Verfahren zum Herstellen von Mehrschicht-Leiterplatten, wie es in den Ansprüchen beansprucht ist.
Erfindungsgemäß wird das Verdrahtungsmuster oder die Isolierschicht der Mehrschichtstruktur durch einmaliges Herstellen eines Musters auf der Maske und anschließend durch die aufeinander folgenden Schritte des Ätzens der Schichten der Mehrschichtstruktur gebildet: Zunächst werden die Schichten beginnend bei der obersten Schicht nacheinander bis zur untersten Schicht geätzt, anschlie­ ßend werden die Schichten nacheinander beginnend bei der über der untersten Schicht befindlichen Schicht bis zur obersten Schicht geätzt, wobei Ätzmittel verwendet wer­ den, die die Schichten selektiv ätzen; schließlich wird die Maske entfernt.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird das Verdrahtungsmuster oder die Isolierschicht einer Mehrschichtstruktur durch einmalige Herstellung des Mu­ sters gebildet, gefolgt vom Ätzen der oberen Schicht mit einem Ätzmittel, das selektiv die obere Schicht ätzt, woraufhin die unter der oberen Schicht befindliche Schicht mit einem Ätzmittel geätzt wird, das selektiv diese darunterliegende Schicht in seitlicher Richtung bis zu einer Breite ätzt, die der Dicke der oberen Schicht entspricht, woraufhin die obere Schicht mit dem Ätzmittel für diese obere Schicht isotrop geätzt wird.
Da erfindungsgemäß einem einzigen Schritt der Herstellung des Musters der Maske mehrere Ätzschritte folgen, wird die Ätzung der Schichten in der Reihenfolge von oben nach unten und anschließend von unten nach oben ausgeführt, wobei ein selektiv ätzendes Ätzmittel verwendet wird, das eine Ätzwirkung nur für eine bestimmte Schicht besitzt, wobei der Unterätzungsabschnitt bei der Ätzung von unten nach oben entfernt werden kann. Da weiterhin das selektiv ätzende Material verwendet wird, können ein Verdrahtungs­ film, ein Widerstandsfilm und/oder ein Isolierfilm einer Mehrschichtstruktur in einem einzigen Maskenmuster-Her­ stellungsschritt in gewünschter Form hergestellt werden, so daß die Mehrschicht-Leiterplatte in kürzerer Zeit produziert werden kann.
Ferner werden im Fall der Bearbeitung der Schichten in umgekehrt konisch zulaufender Form zunächst die obere Schicht und anschließend die darunterliegende Schicht geätzt, wobei in diesem Fall die seitliche Ätzung mit einer der Dicke der oberen Schicht entsprechenden Breite erfolgt. Daher befindet sich in dieser Stufe die untere Schicht gegenüber der oberen Schicht in einem Zustand mit Unterätzung, mit anderen Worten, die obere Schicht hat die Form eines Dachüberhangs oder einer Schirmmütze. An der dachüberhangförmigen oberen Schicht ist ein Masken­ material vorhanden. Andererseits befindet sich an den Seitenflächen und der Unterseite der oberen Schicht wegen der oben erwähnten Ätzung der oberen und der unteren Schichten keinerlei Material. D.h., daß das Material der oberen Schicht frei liegt. Wenn daher diese dachüberhang­ förmige obere Schicht der isotropen Ätzung mit einem Ätzmittel unterworfen wird, das die obere Schicht selek­ tiv ätzt, werden die Seitenflächen und die Unterseite der oberen Schicht geätzt, mit dem Ergebnis, daß die obere Schicht mit umgekehrt konisch zulaufender Form gebildet werden kann.
Ferner werden erfindungsgemäß die obenerwähnten Verfahren des Herstellens der Stufenform und des Herstellens der umgekehrt konisch zulaufenden Form miteinander kombi­ niert, um die gewünschte Mehrschicht-Leiterplatte mit einer reduzierten Anzahl von Schritten herzustellen.
In den abhängigen Ansprüchen sind bevorzugte Ausführungs­ formen der vorliegenden Erfindung definiert.
Weitere Aufgaben, Merkmale und Vorteile der Erfindung werden deutlich beim Lesen der folgenden Beschreibung bevorzugter Ausführungsformen, die auf die Zeichnungen Bezug nimmt; es zeigen:
Fig. 1 eine Schnittansicht einer Mehrschicht-Leiter­ platte, auf der sich ein gemäß einer Ausfüh­ rungsform der vorliegenden Erfindung herge­ stelltes Dünnfilm-Widerstandselement befin­ det;
Fig. 2a-2e Schnittansichten der Leiterplatte in den entsprechenden, im Verlauf der Herstellung der in Fig. 1 gezeigten Mehrschicht-Leiter­ platte aufeinanderfolgenden Stufen;
Fig. 3 eine Schnittansicht zur Erläuterung einer weiteren Struktur einer Mehrschicht-Leiter­ platte gemäß einer Ausführungsform der vor­ liegenden Erfindung; und
Fig. 4a-4f Schnittansichten der Leiterplatte in den entsprechenden, im Verlauf der Herstellung der in Fig. 3 gezeigten Mehrschicht-Leiter­ platte aufeinanderfolgenden Stufen.
In Fig. 1 ist eine Mehrschicht-Leiterplatte gezeigt, die gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt worden ist. Diese Mehrschicht-Leiterplatte besitzt eine Konstruktion, derart, daß auf einem Substrat 1 ein Isolierfilm 2 und ferner auf diesem Isolierfilm 2 nacheinander ein Widerstandsfilm 3, ein Widerstandselek­ trodenfilm 4 sowie ein Verdrahtungselektrodenfilm 5 ge­ bildet sind, wobei dieser Verdrahtungselektrodenfilm 5 mit dem in die Durchgangsbohrungen 6 (6a, 6b, 6c) im Substrat 1 eingebetteten Leiter elektrisch verbunden ist.
Auf der in Fig. 1 gezeigten Mehrschicht-Leiterplatte ist ein Dünnfilm-Widerstandselement gebildet. Das Dünnfilm- Widerstandselement ist in Form einer Anschlußfläche auf dem Substrat mit der Durchgangsbohrung 6b als Mittelpunkt gebildet, wobei in Fig. 1 die Abschnitte 31a und 31b dieses Dünnfilm-Widerstandselements sichtbar sind.
Das Dünnfilm-Widerstandselement ist mit dem Widerstands­ elektrodenfilm 4 im mittleren Bereich der Anschlußfläche verbunden und außerdem über den Verdrahtungselektroden­ film 5 mit der im Substrat 1 vorgesehenen Durchgangsboh­ rung 6b verbunden. Das Dünnfilm-Widerstandselement ist an den Außenkanten der Anschlußfläche mit dem Widerstands­ elektrodenfilm 4 und außerdem über den Verdrahtungselek­ trodenfilm 5 mit der im Substrat 1 vorgesehenen Durch­ gangsbohrung 6c oder mit dem (in Fig. 1 nicht gezeigten) anderen Teil der oberen Schicht verbunden.
In einer solchen Leiterplatte ist es notwendig, die Sei­ tenflächen in die Form einer Stufe zu bearbeiten, die in Fig. 1 in dem Abschnitt gezeigt ist, der von einem durch eine unterbrochene Linie gebildeten Kreis umschlossen ist.
Nun wird mit Bezug auf die Fig. 2a, 2b, 2c, 2d und 2e eine beispielhafte Ausführungsform des erfindungsgemäßen Verfahrens zum Herstellen von Mehrschicht-Leiterplatten beschrieben, mit dem die Seitenfläche in die Form einer Stufe bearbeitet werden kann.
  • (1) Zunächst wird, wie in Fig. 2a gezeigt, auf dem Substrat 1, das Durchgangsbohrungen 6 aufweist, in die für die elektrische Verbindung mit der Rückseite ein Leitermaterial gefüllt ist, ein Isolierfilm 2 ge­ bildet. Dann werden nacheinander durch ein Katoden­ zerstäubungsverfahren ein Widerstandsfilm 3, der Cr- SiO₂ enthält, sowie der Widerstandselektrodenfilm 4, der einen Al-Film enthält, mit einer Dicke von 0,3 µm bzw. 0,4 µm gebildet.
  • (2) Anschließend wird auf dem Al-Film das Muster der Maske 9 gebildet. Insbesondere wird die Schaffung des Musters wie in Fig. 2b gezeigt in der Weise ausge­ führt, daß die Maske 9 in dem Abschnitt 7, in dem im Isolierfilm 2 eine Durchgangsbohrung ausgebildet wer­ den soll, sowie im Abschnitt 8, in dem die Wider­ standselektrode 4 von der Verdrahtungselektrode 5 ge­ trennt werden soll, nicht vorhanden ist.
  • (3) Nach der Schaffung des Maskenmusters wird gemäß (2) das Substrat 1 dem Ätzen unterworfen. Das Ätzen wird sukzessive ausgeführt, d. h., daß zunächst der Wider­ standselektrodenfilm 4 und anschließend der Wider­ standsfilm 3 geätzt werden. Bei diesem Ätzvorgang werden zwei verschiedene Ätzlösungen verwendet, die selektiv das Al des Widerstandselektrodenfilms 4 bzw. das Cr-SiO₂ des Widerstandsfilms 3 ätzen können.
Zum Ätzen des Widerstandselektrodenfilms 4 wird als Ätzmaterial eine Ätzlösung verwendet, die im wesent­ lichen die folgende Zusammensetzung besitzt: Phos­ phorsäure : Essigsäure : Salpetersäure : Wasser = 72 : 10 : 2 : 16. Zum Ätzen des Widerstandsfilms 3 wird als Ätzmaterial eine Ätzlösung verwendet, die im wesent­ lichen die folgende Zusammensetzung besitzt: Fluor­ wasserstoffsäure : Ammoniumfluorid : Chlorwasser­ stoffsäure : Phosphorsäure = 3 : 2 : 2 : 1. Diese Ätzungen werden bei Raumtemperatur während 15 Sekunden in einem Tauchbehälter ausgeführt. Auf diese Weise wird im Widerstandsfilm 3 unter dem Widerstandselektroden­ film 4 der Unterätzungsabschnitt 15 mit Abmessungen von ungefähr 5 bis 10 µm gebildet, wie in Fig. 2c ge­ zeigt ist.
  • (4) Anschließend wird nach der Abnahme der für die in Fig. 2c gezeigte Ätzung verwendeten Musterbildungs­ maske 9, die z. B. einen Photoresist enthält, die Ät­ zung mit der Ätzlösung ausgeführt, welche zum Ätzen des Widerstandselektrodenfilms 4 verwendet wird und den Widerstandsfilm 3 nicht ätzt. Danach wird unter Verwendung der Ätzlösung für den Widerstandselektro­ denfilm 4 während zwei Minuten bei einer Lösungsmit­ teltemperatur von 50°C mittels einer Ätzvorrichtung des Sprühtyps eine weitere Atzung ausgeführt, wobei der Widerstandselektrodenfilm 4 eine Ätzmuster-Sei­ tenfläche aufweisen kann, die gegenüber der Seiten­ fläche des Ätzmusters des Widerstandsfilms 3 um unge­ fähr 1 bis 2 µm zurückversetzt ist, wie in Fig. 2d gezeigt ist. Im Ergebnis kann eine Mehrschichtstruk­ tur erhalten werden, bei der der Widerstandsfilm 3 und der Widerstandselektrodenfilm 4 eine Stufe bil­ den.
  • (5) Um danach im Isolierfilm 2 an den Positionen, die den Positionen der Durchgangsbohrungen 6 entsprechen, diese Durchgangsbohrungen zu bilden, wird die Maske 9 entfernt, woraufhin das Muster einer Maske zum Ätzen des Isolierfilms 2 geschaffen wird und der Isolier­ film 2 einem Ätzvorgang unterworfen wird, um über den Durchgangsbohrungen im Substrat 1 Durchgangsbohrungen im Isolierfilm 2 zu ätzen. Darauf wird durch Katoden­ zerstäubung oder dergleichen ein Verdrahtungselektro­ denfilm 5 gebildet. Dadurch kann eine Mehrschicht- Leiterplatte mit einer Querschnittsstruktur, wie sie in Fig. 2e gezeigt ist, erhalten werden. Der in die­ sem Schritt erfolgte Prozeß ist ein im Stand der Technik bekannter Prozeß.
In der obigen Ausführungsform der vorliegenden Erfindung können die Seitenfläche des geätzten Widerstandselektro­ denfilms 4 und die Seitenfläche des Widerstandsfilms 3 in gestufter Form einfach ausgebildet werden. Im Ergebnis kann der Verdrahtungselektrodenfilm 5 durch Katodenzer­ stäubung oder dergleichen mit guter Abdeckung der Seiten­ flächen des Widerstandselektrodenfilms 4 und des Wider­ standsfilms 3 gebildet werden, so daß eine Mehrschicht- Leiterplatte mit hoher Zuverlässigkeit gefertigt werden kann.
Nun wird mit Bezug auf Fig. 3 eine weitere Struktur einer Mehrschicht-Leiterplatte gemäß der vorliegenden Erfindung beschrieben.
Die in Fig. 3 gezeigte Mehrschicht-Leiterplatte ist in der Weise aufgebaut, daß auf einem Glassubstrat 11 eine Mehrschicht-Metallverdrahtung 12, die einen Cr-Film 12a und einen Al-Film 12b enthält, sowie eine Blindverdrah­ tung 14 gebildet sind und darauf ein organischer Isolier­ film 13 gebildet wird.
Diese Mehrschicht-Leiterplatte ist dadurch gekennzeich­ net, daß die Seitenflächen des oberen Al-Films 12b, der die Mehrschichtverdrahtungen 12 und 14 bildet, eine im Querschnitt umgekehrt konisch zulaufende Form besitzen, und daß die Anhaftung des organischen Isolierfilms 13 selbst dann verbessert werden kann, wenn die Anhaftung des organischen Isolierfilms 13 an den Verdrahtungen 12 und 14 oder am Substrat 11 unzureichend ist. Im folgenden wird mit Bezug auf die Fig. 4a bis 4f das Verfahren zum Herstellen dieser Mehrschicht-Leiterplatte beschrieben.
  • (1) Wie in Fig. 4a gezeigt, werden auf dem Glassubstrat 11 durch Katodenzerstäubung oder dergleichen ein Cr- Film 12a mit einer Dicke 0,3 µm sowie ein Al-Film 12b mit einer Dicke von 2 µm gebildet.
  • (2) Anschließend wird auf dem Al-Film 12b das Muster für eine Maske 16 erzeugt. Insbesondere enthält die Maske ein Muster, derart, daß das Maskenmaterial an der Po­ sition vorhanden ist, an der die Metallverdrahtung 12 oder die Blindverdrahtung 14 auf dem Glassubstrat 11 ausgebildet werden sollen.
  • (3) Anschließend werden durch Photoätzung die Metallver­ drahtung 12 und die Blindverdrahtung 14, die für elektronische Schaltungen erforderlich sind, gebil­ det. Für dieses Ätzen werden verschiedene Arten von Ätzlösungen vorbereitet, die selektiv den Or-Film 12a bzw. den Al-Film 12b ätzen können. Zunächst wird die obere Al-Schicht 12b beispielsweise mit einer Ätzlö­ sung geätzt, die die folgende Zusammensetzung be­ sitzt: Phosphorsäure : Essigsäure : Salpetersäure Wasser = 15 : 3 : 1 : 1. Im Ergebnis wird die in Fig. 4c gezeigte Struktur erhalten.
  • (4) Dann wird der Or-Film 12a beispielsweise mit einer wäßrigen Ammonium-Ceriumnitrat-Lösung geätzt, so daß eine Seitenätzung (Unterätzung) mit einer Breite, die der Dicke des Al-Films 12b (dem Abschnitt d in Fig. 4d) entspricht, erhalten wird. In Fig. 4d ist eine Seitenätzung mit der Länge l (=d) gezeigt.
  • (5) Anschließend wird der Al-Film 12b einer isotropen Ätzung mit der obenerwähnten Ätzlösung unterworfen. Da diese isotrope Ätzung nach der Seitenätzung (Unterätzung) des obigen Schrittes (4) ausgeführt wird, ist es zulässig, daß die Ätzlösung von der Sei­ tenfläche des Cr-Films 12a in die Unterseite des Al- Films 12b eindringt. Daher wird die Ätzung des Al- Films 12b aus zwei Richtungen ausgeführt, d. h. von der Seitenfläche und von der Unterseite des Al-Films 12b. Da diese Ätzung isotrop erfolgt, erhält der Al- Film 12b eine umgekehrt konisch zulaufende Struktur, wobei der Kontaktbereich des Al-Films 12b mit der oberen Schicht relativ groß ist und der Kontaktbe­ reich des Al-Films 12b mit der unteren Schicht rela­ tiv klein ist. In diesem Beispiel kann der Al-Film 12b mit der umgekehrt konisch zulaufenden Form mit einem Radius von 2 um erhalten werden (Fig. 4e).
  • (6) Die Maske 16 wird entfernt, woraufhin ein PIQ-Überzug (ein Polyimidharz-Überzug) aufgebracht und einge­ brannt wird, um den organischen Isolierfilm 13 zu bilden.
Daher kann die in Fig. 3 gezeigte Mehrschicht-Leiter­ platte mit einer kleineren Anzahl von Schritten herge­ stellt werden. Der als organischer Isolierfilm 13 dienen­ de PIQ-Überzug der Mehrschicht-Leiterplatten besitzt eine geringe Anhaftung am Glassubstrat 11, weshalb bisher die Anhaftung durch Bearbeitung mit einem Chelat-Mittel oder dergleichen vorgenommen worden ist. Bei der in Fig. 3 gezeigten Mehrschicht-Leiterplatte gemäß der vorliegenden Erfindung wird durch das Muster der Verdrahtungsschicht in Form des umgedrehten Konus eine Verankerungswirkung erzielt, so daß bereits dadurch eine Verbesserung der Anhaftung erhalten werden kann.
In der obigen Ausführungsform der vorliegenden Erfindung werden die Metallfilme zweier Schichten der Ätzung unter­ worfen, die vorliegende Erfindung ist jedoch auch auf Metallfilme aus mehreren Schichten, die einen Wider­ standsfilm und einen leitenden Verdrahtungsfilm enthal­ ten, anwendbar. In diesem Fall werden Ätzlösungen verwen­ det, die die jeweiligen Metallschichten selektiv ätzen. Zunächst wird die Ätzbehandlung der Schichten sukzessive beginnend bei der oberen Schicht bis zur unteren Schicht ausgeführt, anschließend wird nach Beendigung der Ätzung der unteren Schicht die Ätzbehandlung der Schichten er­ neut beginnend bei der an die unterste Schicht anschlie­ ßenden Metallschicht bis zur oberen Schicht ausgeführt.
Ferner kann das Verfahren der vorliegenden Erfindung auch für die Herstellung von Durchgangsbohrungen in Isolier­ filmen verwendet werden, welche eine Laminatstruktur aus mehreren verschiedenen Isolatoren enthalten. Diese Her­ stellung kann ebenfalls mit Ätzmaterialien ausgeführt werden, die die jeweiligen Isolatoren selektiv ätzen.
Wie oben erläutert, können gemäß der vorliegenden Erfin­ dung bei der Herstellung einer Mehrschicht-Leiterplatte die Verdrahtungsschicht und die Isolierschicht der Mehr­ schichtstruktur in bezug auf ihre Seitenflächen in die gewünschte Form bearbeitet werden, beispielsweise in die Form einer Stufe oder eines umgekehrten Konus, wobei eine Maske nur einmal erzeugt wird; dadurch ist die Anzahl der erforderlichen Schritte geringer, ferner kann die Ab­ deckung der darauf gebildeten anderen Schichten verbes­ sert werden. Auf diese Weise können Mehrschicht-Leiter­ platten mit hoher Zuverlässigkeit hergestellt werden.

Claims (5)

1. Verfahren zum Herstellen einer Mehrschicht-Lei­ terplatte, die ein Substrat (1; 11) und zwei oder mehr auf dem Substrat (1; 11) ausgebildete und in Mustern angeordnete Materialschichten (3, 4; 12a, 12b) enthält, gekennzeichnet durch die folgenden Schritte:
  • (a) Laminieren von zwei oder mehr Materialschichten (3, 4; 12a, 12b) auf dem Substrat (1; 11),
  • (b) Ausbilden einer Maske (9; 16) auf den laminierten Schichten,
  • (c) Ätzen der jeweiligen Schichten sukzessive begin­ nend bei der oberen Schicht bis zur untersten Schicht,
  • (d) Ätzen der Schichten sukzessive beginnend bei der an die unterste Schicht angrenzenden Schicht bis zur obersten Schicht und
  • (e) Entfernen der Maske (9; 16)
2. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß das Ätzen der Materialschichten mit Ätzmateriali­ en ausgeführt wird, die die jeweiligen Materialschichten selektiv ätzen.
3. Verfahren nach Anspruch 1, dadurch gekennzeich­ net, daß eine bestimmte (12b) der Materialschichten in eine umgekehrt konisch zulaufende Form bearbeitet wird, indem die Ätzung der unter der bestimmten Materialschicht (12b) befindlichen Materialschicht (12a) im Schritt (c) ausgeführt wird, so daß in der unter der bestimmten Schicht (12b) befindlichen Schicht (12a) eine Unterätzung erfolgt, und indem die bestimmte Materialschicht (12b) im Schritt (d) isotrop geätzt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeich­ net, daß zum Ätzen Ätzmaterialien verwendet werden, die die jeweiligen Materialschichten selektiv ätzen.
5. Mehrschicht-Leiterplatte, dadurch gekennzeichnet, daß sie ein Substrat (11), zwei oder mehr in einem Muster angeordnete Materialschichten (12a, 12b), die auf dem Substrat (11) angeordnet sind, sowie eine weitere Schicht (16), die darauf gebildet ist, enthält und eine bestimmte Materialschicht (12b) eine umge­ kehrt konisch zulaufende Form besitzt, derart, daß der Bereich der Oberseite, die mit der oberen Schicht (16) in Kontakt ist, relativ groß ist und der Bereich der Unter­ seite, der mit der unteren Schicht (12a) in Kontakt ist, relativ klein ist.
DE4437963A 1993-11-01 1994-10-24 Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung Expired - Fee Related DE4437963C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5273729A JPH07131155A (ja) 1993-11-01 1993-11-01 多層配線基板の製造方法及び多層配線基板

Publications (2)

Publication Number Publication Date
DE4437963A1 true DE4437963A1 (de) 1995-05-04
DE4437963C2 DE4437963C2 (de) 1997-09-18

Family

ID=17531755

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4437963A Expired - Fee Related DE4437963C2 (de) 1993-11-01 1994-10-24 Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung

Country Status (4)

Country Link
US (1) US5609773A (de)
JP (1) JPH07131155A (de)
DE (1) DE4437963C2 (de)
GB (1) GB2283614B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5132859B2 (ja) * 2001-08-24 2013-01-30 ステラケミファ株式会社 多成分を有するガラス基板用の微細加工表面処理液
JP4181853B2 (ja) * 2002-11-15 2008-11-19 Ｎｅｃ液晶テクノロジー株式会社 積層膜の複合ウェットエッチング方法
JP2013030507A (ja) * 2011-07-26 2013-02-07 Kyocera Corp 光電変換装置
JP6075114B2 (ja) * 2013-02-27 2017-02-08 ローム株式会社 半導体装置および半導体装置の製造方法
EP3322267A1 (de) * 2016-11-10 2018-05-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Komponententräger mit haftfördernder form von verdrahtungsstruktur
EP3761766A1 (de) * 2019-07-03 2021-01-06 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Anisotropes ätzen mithilfe von additiven

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256247A (en) * 1990-11-21 1993-10-26 Hitachi, Ltd. Liquid etchant composition for thin film resistor element
JPH0610755A (ja) * 1992-03-31 1994-01-18 Robert Bosch Gmbh 内燃機関の運転パラメータに関係するプロセスを制御する装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4226932A (en) * 1979-07-05 1980-10-07 Gte Automatic Electric Laboratories Incorporated Titanium nitride as one layer of a multi-layered coating intended to be etched
JPS5669835A (en) * 1979-11-09 1981-06-11 Japan Electronic Ind Dev Assoc<Jeida> Method for forming thin film pattern
JPS6010755A (ja) * 1983-06-30 1985-01-19 Sharp Corp 半導体装置の製造方法
US5192716A (en) * 1989-01-25 1993-03-09 Polylithics, Inc. Method of making a extended integration semiconductor structure
EP0453785A1 (de) * 1990-04-24 1991-10-30 Oerlikon Contraves AG Verfahren zur Herstellung von mehrlagigen Dünnschichtschaltungen mit integrierten Dünnschichtwiderständen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256247A (en) * 1990-11-21 1993-10-26 Hitachi, Ltd. Liquid etchant composition for thin film resistor element
JPH0610755A (ja) * 1992-03-31 1994-01-18 Robert Bosch Gmbh 内燃機関の運転パラメータに関係するプロセスを制御する装置

Also Published As

Publication number Publication date
GB9421128D0 (en) 1994-12-07
GB2283614A (en) 1995-05-10
JPH07131155A (ja) 1995-05-19
US5609773A (en) 1997-03-11
DE4437963C2 (de) 1997-09-18
GB2283614B (en) 1997-10-08

Similar Documents

Publication Publication Date Title
DE3125518C2 (de) Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE1614872C3 (de) Halbleiteranordnung
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE2346565A1 (de) Verfahren zur herstellung von mehrlagen-metallisierungen bei integrierten halbleiteranordnungen
DE2637667A1 (de) Halbleiteranordnung
DE4203114C2 (de) Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
EP0508946A1 (de) Metallfolie mit einer strukturierten Oberfläche
EP0620702B1 (de) Kern für elektrische Verbindungssubstrate und elektrische Verbindungssubstrate mit Kern, sowie Verfahren zu deren Herstellung
DE2926336A1 (de) Schaltungstraegerplatte und verfahren zu ihrer herstellung
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE4437963A1 (de) Verfahren zum Herstellen von Mehrschicht-Leiterplatten und damit hergestellte Mehrschicht-Leiterplatte
WO2000004750A1 (de) Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
DE19945794C2 (de) Verfahren zum Herstellen einer Metall-Keramik-Leiterplatte mit DurchKontaktierungen
DE19509231C2 (de) Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem
EP0090820B1 (de) Elektronische dünnschichtschaltung und deren herstellungsverfahren
DE10333840B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE69922271T2 (de) Leiterplattenherstellungsmethode
DE3914727A1 (de) Mehrlagen-leiterplatten fuer feinleiter und verfahren zu ihrer herstellung
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee