DE2413905A1 - Befestigung und verbindung von integrierten stromkreiselementen - Google Patents

Befestigung und verbindung von integrierten stromkreiselementen

Info

Publication number
DE2413905A1
DE2413905A1 DE2413905A DE2413905A DE2413905A1 DE 2413905 A1 DE2413905 A1 DE 2413905A1 DE 2413905 A DE2413905 A DE 2413905A DE 2413905 A DE2413905 A DE 2413905A DE 2413905 A1 DE2413905 A1 DE 2413905A1
Authority
DE
Germany
Prior art keywords
layer
circuit
support elements
elements
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2413905A
Other languages
English (en)
Other versions
DE2413905C2 (de
Inventor
Willem Luttmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Services Ltd
Original Assignee
Fujitsu Services Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Services Ltd filed Critical Fujitsu Services Ltd
Publication of DE2413905A1 publication Critical patent/DE2413905A1/de
Application granted granted Critical
Publication of DE2413905C2 publication Critical patent/DE2413905C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Description

In der Antwort bitte angeben Unser Zeichen
I/p 7807
INTERJMTIOHAL COMPUTERS LIMITED, IGL House, Putney, London, SW 15, ; . England
Befestigung und Verbindung von integrierten Stromkreiselementen
Die Erfindung "bezieht sich auf das Befestigen und Verbinden von integrierten Stromkreiselementen.
Es ist für die Hersteller von integrierten Stromkreiselementen oder Chips üblich, dem Benutzer eine gekapselte Einheit von Formgröße mit einem genormten Stützelementabstand zur Verfügung zu stellen. Die Einheit kann somit auf einfache Weise in eine entsprechende gedruckte Schaltung angeschaltet werden. Eine derartige gekapselte Einheit kann ein oder mehrere miteinander verbundene Chips enthalten und kann eine einzige Funktion, z.B. die eines Schieberegisters oder Addierers, oder Mehrfachfunktionen, z.B. die verschiedener unabhängiger Verstärker ausführen.
Die Arbeitsgeschwindigkeit der Stromkreise, die auf Chips ausgebildet werden können, ist so hoch, daß die Zeitverzögerung aufgrund des Fortschreitens elektrischer Signale z.B. längs eines
409839/0820
11.3.1974 W/He - 2 - I/p 7807
Drahtstückes von zwei oder drei cm mit der Zeitverzögerung eines logischen Gatters oder der Schaltdauer eines' Flip-Flop vergleichbar ist. Da der gekapselte Stromkreis Drahtlängen dieser Größenordnung verwendet, wurde daran gegangen, andere Herstellvei&hren zu entwickeln, die wesentlich höhere Dichten der Ghips und der Verbindungsverfdrahtung ermöglichen, um damit die mittlere Länge der Signalverdrahtung zu verringern. Ein weiteres Problem, das bei einer* Vergrößerung der Ghips-Dichte auftreten kann, ist darin zu sehen, daß es erforderlich ist, die Wärme, die durch die Chips im Betrieb erzeugt wird, rasch abzuleiten.
Eine Lösung dieser Probleme ist in US-PS 3.390-30.8 beschrieben. Dort werden eine Anzahl von Chips in "Vertiefungen in einer Unter lage aufgenommen, die aus eloxiertem Aluminium oder anderem gutwärmeleitendem Material bestehen kann. Eine dielektrische Platte ist mit Fenstern versehen, die den Stellungen der Chips entsprechen, ferner mit stromleitenden Trägeranschlüssen, die in die Fensterfläche vorstehen. Die Platte wird über die Unterlage gesetzt und die Träger anschlüsse werden mit den Kontaktanschlüssen auf den Chips verlötet. Eine bestimmte Anzahl von Zwischenverbindungen kann auf der dielektrischen Platte vorgesehen werden, wenn diese Anzahl jedoch nicht ausreicht, müssen weitere Platten auf der Oberseite der ersten Platte vorgesehen werden, damit eine mehrschichtige gedruckte Schaltung herkömmlicher Form entsteht. Dies ergibt, daß die Chips nunmehr unterhalb der gedruckten Schaltung angeschlossen sind und daß ein Auswechseln eines fehlerhaften Chips praktisch nicht möglich ist.
Während das Verlöten eines Trägeranschlusses mit einem Kontaktanschluß mit der heute zur Verfügung stehenden Technik nicht schwierig ist, ist das Verlöten vieler derartiger Verbindungen bei Aufrechterhaltung der mechanischen und elektrischen Integrität zeitaufwendig und kostspielig.
409839/0820
W/He - 3 - I/p 7807
Gemäß der Erfindung wird bei einem Verfahren zum Befestigen und Verbinden einer Vielzahl von integrierten Stromkreiselementen mit Verbindungskontaktauflagen vorgeschlagen, daß auf einer Unterlage eine mehrschichtige, gedruckte Verbindungsanordnung mit Zwischenschichtenverbindungen, Stromkreisverbindungsbereichen zum Anschließen an die Auflagen und einer Vielzahl von im Abstand angeordneten Stützelementen zur Befestigung der Stromkreiselemente ausgebildet werden, wobei die Stützelemente sich von der Unterlage bis zu wenigstens der äußersten Schicht erstrecken, daß eine Isolierschicht auf der äußersten Stromkreisschicht ausgebildet wird, die eine Dicke etwa gleich der der Stromkreiselemente und öffnungen entsprechend den Befestigungsstützelementen und den Stromkreisverbindungsbereichen der Stromkreisverbindungsanordnung aufitfeist, daß die Stromkreiselemente auf den Stützelementen in der Weise befestigt werden, daß die Verbindungskontaktauflagen der Stromkreiselemente freiliegen, und daß im Anschluß daran Verbindungen zwischen den Auflagen und den Stromkreisverbindungsbereichen hergestellt werden, so daß die Stromkreiselemente mit der Stromkreisverbindungsanordnung elektrisch verbunden werden.
In weiterer Ausgestaltung der Erfindung wird eine elektrische Montageanordnung vorgeschlagen, die gekennzeichnet ist durch eine Unterlage, eine mehrschichtige, gedruckte Schaltanordnung, die auf der Unterlage befestigt ist, eine Vielzahl von Fenstern oder Aussparungen in der äußeren Schicht der Anordnung, wobei jedes Fenster die Oberseite eines Befestigungsstützelementes zur Befestigung eines Stromkreiselementes, das mit der Stromkreisanordnung gekoppelt werden soll, und jedes Stützelement sich durch die Stromkreisanordnung hindurch zur Unterlage erstreckt, integrierte Stromkreiselemente, die auf der Oberseite wenigstens einiger Stützelemente befestigt sind, wobei die Kontaktanschlüsse der Stromkreiselemente freiliegen, und elektrische Leiter, die ■auf der äußeren Schicht der Anordnung ausgebildet und mit den
A09839/0820
11.3.19?- W/He - M- - I/p 78O7
Kontaktauflagen verbunden sind.
Nachstehend wird die Erfindung in Verbindung mit der Zeichnung anhand eines Ausführungsbeispieles erläutert. Es zeigen:
Fig. la bis If aufeinanderfolgende Schritte bei der Ausbildung
einer mehrschichtigen Zwischenverbindungsanordnung, wobei die Figuren nur einen Teil der vollständigen Anordnung enthalten,
Fig. 2a bis 2c aufeinanderfolgende Schritte bei der Befestigung
eines integrierten Stromkreiselementes auf der Zwischenverbindungsanordnung der Figuren la bis If, und
Fig. 3 in schematischer Form eine Einrichtung zur Ausbildung einer Isolierschicht, die bei der Herstellung der Anordnung nach den Figuren 1 und 2 verwendet wird.
Eine Basis oder Unterlage zur Aufnahme einer Anordnung von integrierten Str'omkreiselementen oder Chips kann eine Kupferplatte oder ein Kupferblock 1 sein (Fig. la). Es kann ein Block von 75 mm mal 3 Ma Dicke verwendet werden, der 25 bis 50 Chips mit einer Gesamtverlustleistung von bis zu 100 Watt aufnimmt.
Eine Schicht 2 aus Abdeckmaterial wird dann auf die Oberfläche des Blockes 1 aufgesetzt. Ein bevorzugtes Material ist ein entsprechendes, elektrisch nichtleitendes, entwickelbares, fotoempfindliches Material, z.B. ein Fotopolymer in fließfähiger Form oder in Plattenform. Zweckmäßigerweise wird die Plattenform verwendet. In der nachstehenden Beschreibung wird dieses Abdeckmaterial als Fotowiderstandsmaterial bezeichnet. Eine Schicht von Fotowiderstandsmaterial 2 wird auf die Oberfläche des Uhterlagenblockes 1 aufgebracht. Das Fotowiderstandsmaterial kann dann beispielsweise eine Platte aus EISTOlT (eingetragenes Warenzeichen der Firma E. I. du Pont de ITe^burs and Company) sein. Die Platte
409839/0820
11.3.1974 W/He - 5 - I/p 7807
kann eine Dicke von etwa 100 Mikron aufweisen.
Das Fotowiderstandsmaterial wird in herkömmlicher Weise belichtet und entwickelt, so daß so viele rechteckförmige Öffnungen IA im Material erzeugt werden, als Chips befestigt werden sollen. Jede Öffnung hat die gleiche Größe wie ein Chip, z.B. 2 mm χ 2 mm.
Ein Stützelement 3 aus Kupfer ist in jeder Öffnung durch elektrolytischen Niederschlag ausgebildet. Aus Gründen der Zweckmäßigkeit ist nur ein einziges Stützelement dargestellt. Das Stützelement füllt die öffnung aus und erstreckt sich leicht über die Öffnung hinaus. Die obere Seite wird nunmehr leicht mit feinem Schleifmittel abgerieben, damit alle Stützelemente 3 die gleiche Höhe wie die Schicht 2, z.B. 100 Mikron aufweisen und auf der Oberfläche eben sind. Die Dicke der Schicht 2 wird entsprechend der für die Stützelemente 3 erforderlichen Anfangshöhe gewählt. Der übrige Teil des Fotowiderstandsmateriales wird dann mit einem entsprechenden Lösungsmittel entfernt, damit eine Anordnung von Stützelementen 3 entsteht, die sich 100 Mikron über die Oberfläche der Kupferunterlage oder des Kupferblockes 1 erstrecken.
Der vorher von der Fotowiderstandsschicht 2 eingenommene Raum muß mit einer gleichförmigen Schicht aus einem Isoliermaterial aufgefüllt werden, das die gewünschten Eigenschaften in Hiblick auf Dicke,,die Elektrizitätskonstante, mechanische Festigkeit, Expansionskoeffizient usw. besitzt.
Die Herstellung dieser Schicht ist schwierig, insbesondere wenn die Dimensionen so klein sind wie in vorliegendem Fall. Man hat festgestellt, daß sehr zufriedenstellende Ergebnisse dadurch erzielt werden können, daß ein Isoliermaterial verwendet wird, das in der Weise hergestellt werden kann, daß es eine teigförmige Konsistenz ergibt, damit es vorzugsweise unter Wärme und Druck aufgetragen v/erden kann. Ein Material, das sich als geeignet hierfür gezeigt iiat, ist ein Gemisch aus einem Teil Epoxydharz AY 100, einem Teil eines Härters HT/" 100 und zwei Teilen Magnesiumsilikat mit einer Partikelgröße von höchstens
40 9.8 39/0820
11.3-1974· W/He - 6 - I/p 78O7
10 Mikron. Harz und Härter werden von der Firma Ciba Limited hergestellt.
Das Isoliermaterial wird wie schematisch in Fig. 3 gezeigt aufgetragen. Der Block 4 ist die Basis einer Presse mit einem Kolben, der eine verhältnismäßig große Kraft in der Größenordnung von 30 kg/cm oder mehr ausüben kann. Die Druckplatte 6 des Kolbens wird«· auf etwa 80 bis 120° G beheizt, beispielsweise durch ein elektrisches Heizelement. Eine dünne, harte, elastomere Schicht 7» die beispielsweise aus Viton hergestellt ist, wird auf den Block 4 aufgebracht, und die Unterlagenplatte oder der Block 1 mit dem Stützelement 3 wird auf die Schicht aufgesetzt. EinPellet 8 aus Epoxydteilg wird in der Mitte der Unterlage angeordnet und eine Abziehschicht 9» beispielsweise ein dünner Film aus Triazetat, der verhindert, daß das Epoxyd auf der Druckplatte anheftet, wird über den Block 1 und das Pellet 8 und unterhalb die Druckplatte 6 gesetzt. Die verschiedenen Teile sind in Fig. der besseren Übersicht wegen im Abstand angeordnet dargestellt.
Die Größe des Pellets 8 wird durch Probieren gewählt, derart, daß genügend Material zur Ausbildung einer gleichförmigen Schicht gewünschter Dicke mit geringem Überschuß vorhanden ist. Bei vorliegendem Beispiel hat das Pellet ein Volumen von 1 ecm. Wenn der Kolben abgesenkt wird, wird das Material im Pellet 8 so unter Druck gesetzt, daß es über die Oberfläche der Unterlage fließt. Das Zusammendrücken des Isoliermateriales wird jedoch durch die Stützelemente 3 begrenzt, so daß die Endschicht gleichförmig ist und eine Dicke aufweist, die durch die Höhe der Stützelemente 3 bestimmt ist. Die hohe Viskosität des Materiales in Verbindung mit der Wärme md dem hohen Druck gewährleisten, daß die Schicht keine Leerstellen besitzt. Die dünne Platte 7 besitzt eine ausreichende Elastität, damit geringe Abweichungen in der Ebenheit und Parallelität der Platte 6, des Blockes 4 und der Unterlage ausgeglichen werden, so daß der Druck gleichförmig über die Unterlage aufgebracht wird.
409839/0820
11.3.1974 W/He - 7 - I/p 7807
Die Presse wird nach etwa 10 Minuten geöffnet und die Unterlage in einen Ofen gesetzt, damit das Aushärten des Harzes abgeschlossen werden kann. Ist der Härtevorgang abgeschlossen, wird die Unterlage entfernt und die obere Fläche mit einem Reibmaterial leicht gerieben, so daß gewährleistet ist, daß die Oberseiten der Stützelemente 2 frei von Harz sind.
Die gesamte obere Fläche der Anordnung, d.h. der Kupferstützelemente und des Isoliermateriales wird mit Kupfer nach einem stromlosen Verfahren drei bis fünf Hinuten lang plattiert, und eine weitere Kupferschicht wird auf elektrolytischem Wege auf die auf stromlosem Wege hergestellte Schicht niedergeschlagen, damit für die weiteren Plattiervorgänge die Grundlage geschaffen wird. Die Anordnung ist nunmehr so beschaffen, wie in Fig. Ib gezeigt. Jedes Stützelement wird von einer 'Harzisolierung 10 umgeben, auf der eine Kupferschicht 11 aufplattiert worden ist, die sehr dünn ist, beispielsweise 1 bis 2 Mikron Dicke besitzt. Die Dimensionen der verschiedenen Teile sind so gewählt, daß sie sinnvoll nicht in den richtigen Abmessungen in den Zeichnungen wiedergegeben werden können.
Die Herstellung der nächsten Schicht beginnt mit dem Auftragen einer Fotowiderstandsschicht 12 (Fig. Ic) auf die Kupfer-schicht 11. Diese Schicht 12 wird in Abhängigkeit von einem Muster aus Stromleiterbahnen, beispielsweise zusammen mit den Mustern von Stützelementen belichtet und entwickelt. Die Anordnung wird nunmehr wie. in der ursprünglichen Ausbildung der Stützelemente aufplattiert, mit der Ausnahme, daß die Dicke der Widerstandsschicht und der Plattierung eine beliebige Dicke von 25 bis 100 Mikron, beispielsweise 25 bis 30 Mikron ist. Dieses Plattieren erzeugt Bahnen 13 und vergrößert auch die Höhe des Stützelementes 3» wobei die Bahnen eine Breite von etwa 100 Mikron besitzen. Das Stützelement besteht nunmehr aus einem ursprünglich aufgetragenen Stützelement, einem Teil der Kupferschicht 11 und dem oberen Teil, das über die Schicht 13 niedergeschlagen worden ist. Es
409839/0820
11.3.1974 W/He - 8 - I/p 7307
ist jedoch klarer, das Stützelement so darzulegen, als ob es ein einziges Stück Kupfer wäre, was es elektrisch und mechanisch auch ist.
Eine zweite Widerstandsschicht 14 (Fig. Id) von "beispielsweise 75 "bis 80 Mikron Dicke wird auf die Widerstandsschicht 12 aufgebracht und für die Muster von Stützelementen und ein Küster von Stieigern 15 "belichtet und entwickelt; unter Steigern, werden kleine Stützelemente von etwa 100 Mikron Durchmesser verstanden, die "Verbindungen zwischen Bahnen in unterschiedlidsn Schichten ergeben. Ein weiterer Plattiervorgang trägt zur Höhe des Stützelementes 3 "bei und erzeugt beispielsweise einen der Steiger 15 auf einer der Bahnen.
Die Widerstandsschichten 12 und 14 werden nunmehr entfernt, so daß die Stützelemente 3? die Bahnen 13 und die Steiger 15 sowie die Kupfer-schicht 11 freiliegen. Die Anordnung wird nunmehr geätzt und die Schicht 11 entfernt, ausgenommen an den Stellen, an denen sie in die Bahn usw. eingebracht worden ist. Durch den Ätzvorgang werden auch die Bahnen usw., die freiliegen,angegriffen, da jedoch die Schicht 11 dünn im Vergleich zu der gewünschten Schaltung für Stützelemente und Bahnen ist, wird die Dicke der Bahnen und Stützelemente nicht merklich beeinflußt.
Die Anordnung wird nach dem Ätzvorgang gereinigt, die Oberseiten der Stützelemente 3 und der Steiger 15 werden, wie vorher angegeben, abgeschliffen, und eine weitere Isolierschicht 16 wird in der vorbeschriebenen Weise aufgebracht, um die Bahnen, Stützelemente und Steiger einzukapseln. Dies ergibt eine Anordnung, wie sie in Fig. Ie gezeigt ist.
409839/0820
1113.1974 W/He - 9 - L/p 7307
Die Folge von Schritten muß mehrere Male wiederholt werden, damit weitere Schichten von Bahnen mit oder ohne Steiger erhalten werden; die Stützelemente 3 xverden gleichzeitig aufgebaut. Eine oder mehrere der Kupferschichten können vollständig über einen Teil oder die gesamte Fläche der Unterlage belassen werden, damit eine Fläche gleichen Potentials, z.B. eine Grundebene erhalten wird. Die Form der Anordnung nach Vervollständigung einer anderen Schicht ist in Fig. If gezeigt. Nach dieser Fig. If sind die Bahnen 13 und die Steiger 15 in einer Isolierschicht 16 eingekapselt worden. Die Bahnen 18 mit einem Steiger 19 sind auf der Schicht 16 ausgebildet worden und sind dann in einer Isolierschicht 17 eingekapselt worden, derart, daß die Oberseite der Steiger 19 bündig mit der Oberseite der Schicht 17 liegt. Das Stützelement 3 ist mit geder Schicht aufgebaut worden, so daß seine Oberseite bündig mit der oberen Seite der Schicht 17 verläuft.
Die verschiedenen Bahnen und die Steiger nach Fig. If v/erden durch zwei aufeinandeirfolgende Gruppen von Schritten erzeugt, die das Aufbringen einer V/iderstandsschicht, das Belichten, das Entwickeln und das Aufplattieren umfassen. Dies ist eine erwünschte Methode, um das Verfahren durchzuführen, weil die Anzahl von Verarbeitungsschritten so gering wie möglich gehalten wird; es können jedoch hierbei Schwierigkeiten auftreten. Beispielsweise ist es möglich, daß das Aufbringen der zweiten Widerstandsschicht ein teilweises Lösen der ersten Widerstandsschicht 12 ergibt. Wenn solche Schv/ierigkeiten auftreten, muß die ganze Folge von Schritten noch einmal durchgeführt werden, d.h., nachdem die Bahn aufgetragen worden ist, werden die zugeordnete V/iderstandsschicht und die vorübergehende Plattierschicht 11 entfernt, es wird eine Harzschicht aufgebracht und gehärtet, und es wird eine vorübergehende Plattierschicht auf die Harzschicht aufgebracht. Die ganze Folge von Schritten wird dann wiederholt, damit dann die Steiger hergestellt und der Aufbau der Stützelemente fortgesetzt wird.
40 9-8 39/0820
11.3.1974 W/He - 10 - L/p 7SC7
Wenn die gewünschte mehrschichtige Verbindungsanordnung in der beschriebenen Weise aufgebaut worden ist, wird die Oberseite der Anordnung so präpariert, daß die Chips aufgenommen werden. Ein Teil einer solchen oberen Schicht ist in Pig. 2a dargestellt. Ähnlich wie bei der Ausbildung der vorausgehenden Schichten wird eine vorübergehende Kupferschicht 21 auf die Isolierschicht 20 · aufgetragen. Der besseren Übersicht wegen ist die Anordnung der Stützelemente und Bahnen unterhalb der Schicht 2C nicht dargestellt. Eine Fotowiderstandsschicht 22 mit einer Dicke gleich der eines Chips wird auf die Schicht 21 aufgetragen. Die Widerstandsschicht 22 wird entsprechend dem Schema der Steiger, das erforderlich ist, um die Chips mit der oberen Schicht von Bahnen 24 zu verbinden, belichtet und entwickelt. Die Steiger 23 werden in der bereits beschriebenen Weise aufplattiert.
Die Widerstandsschicht 22 wird entfernt und eine weitere Widerstandsschicht aufgetragen undin Abhängigkeit von dem Negativ des Schemas von Stützelementen belichtet und.entwickelt. Dies ergibt eine Abdeckung 25 aus Fotowiderstandsmaterial (Fig. 2b) auf der Oberseite eines jeden Stützelementes 3· Die Widerstandsschicht auf jedem Stützelement verhindert, daß die Stützelemente 3 während der Zunahme der Höhe der Steiger auf einen Wert, der mit der Oberseite der Widerstandsschicht 25 zusammenfällt, plattiert wird. Eine Isolierschicht 26wird in der vorbeschriebenen Weise aufgetragen (Fig. 2b).
Wenn die Schicht 26 erhärtet ist, wird der ¥iderstandsbelag 25 entfernt, so daß Hohlstellen oberhalb eines jeden Stützelement es3 entstehen, die etwas größer sind als ein Chip.
Ein Chip 3I (Fig. 2c) ist mit der Oberseite eines jeden Stützelementes 3 verbunden. Eine sehr dünne Schicht 27 aus Widerstandsmaterial von etwa 2 Mikron Dicke wird auf die Oberseite der Anordnung aufgetragen und mit dem Schema der Steiger 23
409839/0820
11.3-1974- W/He - 11 - I/p 78O7
und der Chip-Kontaktansätze 32 "belichtet und entwickelt. Der Widerstandsbelag wird nunmehr mit einer Schicht 28 aus Kupfer auf galvanischem Wege bedeckt. Diese Schicht 28 ist sehr dünn, sie hat beispielsweise eine Dicke von 2 Mikron.
Eine weitere Schicht. 29 aus .Widerstandsmaterial wird auf die Schicht· 28 aufgebracht und entsprechend dem gewünschten Schema von Verkettungen JO zwischen den Steigern 23 und den Chip-Kontaktansätzen und Spuren 33 belichtet und entwickelt, die Verbindungen zwischen Chips und/oder mit stromleitenden Fingerflächen um die Kante öer Anordnung für Aiißenverbindungen -55*1 ergeben . Diese Verkettungen 30 und Bahnen 33 weisen eine Dicke zwischen 25 und 100 Mikron auf. Da diese Schicht der Atmosphäre ausgesetzt ist, werden die Verkettungen 30 und die Bahnen 33 mit Gold statt mit Kupfer aufplattiert. Schließlich werden die Widerstandsschichten 27 und 29 gereinigt und die Kupferschicht 28 weggeätzt, so daß die in Fig. 2d gezeigte Anordnung verbleibt.
Nach dem vorbeschriebenen Verfahren wird eine mehrschichtige Zwischenverbindungsanordnung für eine große Anzahl von Chips erzielt, bei der die Chips mit individuellen thermischen Verbindungen über die Stützelemente 3 mit der gemeinsamen Wärmesenke versehen sind. Die Chips sind in einfacher Weise auf der äußeren Seite der Anordnung zugänglich und die Verbindungen zu ihnen werden in einem einzigen Plattiervorgang vorgenommen.
Das erfindungsgemäße Verfahren hat sich als besonders zweckmäßig herausgestellt, der Fachmann auf dem Gebiet der Herstellung gedruckter und integrierter Schaltungen ist jedoch in der Lage, die Verfahren und Materialien zu variieren, ohne daß er vom Wesen der Erfindung abweicht. Beispielsweise stehen eine Vielzahl von Fotowiderstandsmaterialien zur Verfügung. Ferner kann die Unterlage für eiie große Energieableitung herangezogen werden. Wenn die Ableitung verkleinert wird, indem Chips geringerer Leistung verwendet werden, oder indem weniger Chips in einer gegebenen Fläche Verwendung finden, ist eine geringere Metallmasse erforderlich
409839/0820
11.3.1974- W/He - 12 - I/p 7807
und der massive Kupferblock kann beispielsweise durch ein Glasfaser-Kupferlaminat ersetzt werden.
Der vorbeschriebene Preßvorgang ist rieht auf die Verwendung bei der speziellen Anwendung auf die Einkapselung von Stromleitern beschränkt, da der Preßvorgang auch zur Erzeugung einer einzigen Isolierschicht, beispielsweise für Prüfzwecke, oder zur Erzielung einer exakt gesteuerten Impedanz für Streifenleiterelemente, die auf gederSeite der Schicht aufgebracht werden, verwendet werden kann. Ferner kann das Füllmaterial und/oder das Harz st-"omleitend ntatt isolierend sein, so daß die Schicht beispielsweise auch zur Ausbildung von Dünnfilm- oder Dickfilmwiderständen verwendet werden kann.
Der durch den Kolben ausgeübte Druck und die Temperatur der Blatte 6 hängen von der speziellen flüssigen Basis und den Feststoff zusätzen, die Verwendung finden, ab. Beispielsweise kann ein Nitrilphenolharz als Alternative zu dem oben erwähnten Epoxydharz verwendet werden.
Andere Harze sind als flüssige Basis geeignet, vorausgesetzt, daß sie eine gute Verbindung mit den Metallen ergeben, die als elektrische Stromkreisbahnen oderSteiger in der Stromkreiszwischenverbindung verwendet werden. Der Festkörperzusatz kann irgendein gnberisolator sein, der stabil ist, vorausgesetzt, daß eine gute mechanische Festigkeit vorliegt, wie dies durch entsprechende Partikelgröße erreicht werden kann. Es sind auch andere glasförmige Materialien geeignet, z.B. Siliziumoxyd. Die maximale Partikelgröße ist nicht kritisch, vorzugsweise liegt der Bereich ,jedoch zwischen 0,5 bis 0,05 der Dicke der Schicht.
409839/0820

Claims (1)

11.3.1974- W/He - IJ - I/p 78O7
Patentansprüche;
1· JVerfahren zum Befestigen und Verbinden einer Vielzahl von integrierten Stromkreiselementen mit Verbindungskontaktauflagen, dadurch gekennzeichnet, daß
auf einer Unterlage (l) eine mehrschichtige gedruckte Zwischenverbindungsanordnung (13, 18, 20, 30) mit Zwischenschichtenverbindungen (15, 19, 23), Stromkreisverbindungsbereichen (23) zum Anschließen an die Auflagen (32) und einer Vielzahl von im Abstand angeordneten Stützelementen (3) zur Befestigung der Stromkreiselemente ausgebildet werden, wobei die Stützelemente (3) sich von der Unterlage (l) bis zu wenigstens der äußersten Schicht erstrecken,
daß eine Isolierschicht (26) auf der äußersten Stromkreisschicht ausgebildet wird, die eine Dicke etwa gleich der der Stromkreiselemente (31) und. Öffnungen entsprechend den Befestigungsstützelementen und den Stromkreisverbindungsbereichen der Stromkreisverbindungsanordnung aufweist,
daß die Stromkreiselemente (31) auf den Stützelementen (3) in der Weise befestigt werden, daß die Verbindungskontaktauflagen.(32) der Stromkreiselemente freiliegen, und
daß im Anschluß daran Verbindungen (30) zwischen den Auflagen und den Stromkreisverbindungsbereichen hergestellt werden, so daß die Stromkreiselemente mit der Stromkreisverbindungsanordnung elektrisch verbunden werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Verbindungen (30) zwischen den Stromkreiselementauflagen (32) und den Verbindungsbereichen (23) in einem einzigen Arbeitsvorgang hergestellt werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jede gewünschte elektrische Verbindung zwischen einer der Schichten (13, 18, 24) der mehrschichtigen gedruckten Schaltanordnung und einem der -Stützelemente (3) gleichzeitig mit der Ausbildung der entsprechenden Stromkreisschicht hergestellt wird.
40.9839/0820
11.3-1974- W/He - 14- - I/p 78O7
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die Höhe der Stützelemente (3) entsprechend der Ausbildung der Schichten der mehrschichtigen gedruckten Schaltanordnung vergrößert wird.
5· Verfahren nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß jede Zwischeii%r';rbinr!ung einer Stromkreiszwischenschicht dadurch ausgebildet wird, daß zusätzliche stmmleitende Stützelemente (15, 195 23) während der Ausbildungder Stromkreisverbindungen der zu schaltenden Schichten ausgebildet werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß Verbindungen zwischen nichtbenachbarten Stromkreisschichten dadurch hergestellt werden, daß die Länge eines jeden zusätzlichen Stützelementes fortschreitend vergrößert wird, so daß eine solche Zwischenverbindung während der Ausbildung von Stromkreissschichten vorgenommen wird, die nicht miteinander verbunden werden sollen, bis jedes solche zusätzliche Stützelement die Ebene der äußersten Stromkreisschicht der nichtbenachbarten, miteinander zu verbindenden Schichten erreicht.
7- Verfahren nach einem der Ansprüche 1-6, dadurch gekennzeichnet, daß die Stützelemente (3) dadurch ausgebildet werden, daß eine Schicht aus Fotowiderstandsmaterial (2) auf der Unterlage (l) ausgebildet wird, daß das Fotowiderstarribmaterial (2) belichtet und entwickelt wird, damit so viele Öffnungen (lA) in dem Foto-· widerstandsmaterial erzeugt werden, wie Stützelemente vorgesehen werden sollen, daß ein elektrisch stromleitendes Material in die Öffnungen eingebracht wird, daß der übrige Teil des Fotowiderstandsmater iales entfernt wird, und daß der vorher von dem Fotowiderstandsmaterial eingenommene Raum mit Isoliermaterial (10) gefüllt wird, so daß eine Anordnung aus einer Unterlage, Stützelementen und Isoliermaterial entsteht.
409839/0820
11,3.1974- W/He - 15 - I/p 7807
8. Verfahren nach Anspruch 7* dadurch gekennzeichnet, daß eine Stromkreisverbindungsanordnungsschicht auf der zusammengebauten Anordnung dadurch ausgebildet wird, daß eine Schicht aus Fotowiderstandsmaterial (12) auf das Isoliermaterial und die Stützelemente aufgebracht wird, daß die IFotowiderstandsschicht belichtet und entwickelt wird, damit Öffnungen in Abhängigkeit von dem gewünschten Schema stromleitender Bahnen und dem Schema von Stützelementen erzeugt wird, daß elektrisch leitendes Material (13) in die Öffnungen eingeführt wird, wodurch die stromleitenden Bahnen ausgebildet werden, und die Stützelemente (3) wenigstens bis zur äußeren Oberfläche des Fotowiderstandsmateriales aufgebaut werden, daß das Fotowiderstandsmaterial entfernt und der vorher eingenommene Kaum durch den Rest des Fotowiderstandsmateriales mit einer weiteren Schicht aus Isoliermaterial (16) gefüllt wird.
9. Verfahren nach Anspruch 7i dadurch gekennzeichnet, daß eine Stromkreisverbindungsanordnungsschicht (13) und zugeordnete„ die Zwischenschichten verbindende zusätzliche Stützelemente dadurch gebildet werden, daß eine Schicht aus Fotowiderstandsmaterial (13) auf das Isoliermaterial (10) aufgebracht wird, daß die Fotowiderstandsschicht belichtet und entwickelt wird, damit öffnungen in Abhängigkeit von dem gewünschten Schema stromleitender Bahnen und der Befestigungsstützelemente erzeugt werden,daß elektrisch stromleitendes Material in die Öffnungen eingeführt wird, wodurch die stromleitenden Bahnen ausgebildet und die Befestigungsstützelemente (3) wenigstens bis zur äußeren Oberfläche der Foto- . Widerstandsschicht aufgebaut werdaa, daß eine weitere Schicht aus Fotowiderstandsmaterial (14-) über der vorher aufgetragenen Schicht (12), den Bahnen (13) und den Befestigungsstützelementen (3) mit vergrößerter Höhe aufgetragen wird, daß die weitere Fotowiderstandsschicht (14-) belichtet und entwickelt wird, damit Öffnungen entsprechend den gewünschten Stellungen beliebiger zusätzlicher Stützelemente (15) und den Befestigungsstützelementen ausgebildet werden, daß elektrisch leitendes Material in diese Öffnungen eingeführt wird, wodurch die zusätzlichen Stützelemente ausgebildet und die Befestigungsstützelemente wenigstens bis zur
409839/0820
11.3.1974- W/He - 16 - I/p 7807
äußeren Oberfläche der weiteren Fotowiderstandsschicht aufgebaut werden, daß der Rest der beiden Schichten des Fotowiderständsmateriales (12, 14·) entfernt wird, und daß der vorher eingenommene Raum durch den Rest des Fotowiderstandsmateriales mit einer Schicht aus Isoliermaterial (16) gefüllt wird.
10. Verfahren nach Anspruch 8 oder 95 dadurch gekennzeichnet, daß eine Schicht aus elektrisch leitendem Material (11, 21) auf dem Isoliermaterial und den Befestigungsstützelementen ausgebildet wird, bevor die Schicht aus Fotowiderstandsmaterial aufgetragen wird, und daß die Teile der Schicht zwischen stromleitenden Bahnen und den Befestigungs- und zusätzlichen Stützelementen entfernt werden, bevor die nächste Schicht aus Isoliermaterial aufgetragen wird.
einem der
11. Verfahren nach Ansprüche 7 "bis 10, dadur-ch gekennzeichnet,
daß auf die äußerste Isolierschicht (20) eine Schicht aus Fotowiderstandsmaterial (21) aufgetragen wird, die eine Dicke gleich der des Stromkreiselementes (31) besitzt, das auf den Befestigungsstützelementen (3) befestigt wird, daß das Fotowiderstandsmaterial (21) belichtet und entwickelt wird, damit öffnungen in Abhängigkeit vnn dem gewünschten Schema der Stromkreisverbindungen zur Verbindung mit den Stromkreiselementen (31) entstehen, daß elektrisch leitendes Material in die Öffnungen eingeführt wird, um diese Bereiche auszubilden, daß der übrige Teil der Fotowiderstandsschicht entfernt wird, daß eine weitere Fotowiderstandsschicht aufgetragen wird, daß das Fotowiderstandsmaterial belichtet und entwickelt wird, damit Öffnungen entsprechend dem Schema der Verbindungsbereiche und dem Negativ des Schemas der Befestigungsstützelemente ausgebildet wird, daß eäie Schicht (26) aus Isdliermaterial auf den belichteten Bereichen des Fotowiderstandsmateriales bis zu dem Wert des übrigen Teiles der Fotowiderstandsschicht vorgesehen wird, und daß der Rest der Fotowiderstandsschicht entfernt wird, wodurch Hohlräume in der Isolierschicht in der Nähe jedes Befestigungsstützelementes freigelegt werden, um die Stromkreiselemente aufzunehmen, wenn sie auf den Befestigungsstützelementen befestigt sind.
409839/0820
11.3.1974 W/He - 17 - I/p 7807
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß ein Stromkreiselement (Jl) auf wenigstens einigen der Befestigungsstützelemente (3) aufgeklebt wird, daß eine dünne Schicht aus Fotowiderstandsmaterial auf die Anordnung (27) aufgetragen wird, daß das FotowiderStandsmaterial belichtet und entwickelt wird, damit Öffnungen entsprechend den Stromkreisverbindungsbereichen (23)und den Kontaktauflagen der Stromkreiselemente erzeugt werden, daß eine Schicht (28) aus elektrisch leitendem Material auf die Fotowiderstandsschicht (27) aufgetragen wird, daß eine weitere Schicht (29) aus IPotowiderStandsmaterial auf die stromleitende Materialschicht aufgebracht wird, daß die weitere Fotowiderstandsschicht belichtet und entwickelt wird, damit ein Schema von öffnungen entsprechend den gewünschten stromleitenden "Verkettungen (30? 33) zwischen den Verbindungsbereichen und den Stromkreiselementauflagen und/oder anderen Verbindungsbereichen zur Verwendung mit Außenverbindungen entstehen, und daß der Rest der Widerstandsschichten (27, 29) entfernt und die unerwünschten Bereiche der Schicht aus elektrisch leitendem Material, das zwischen diesen Fotowiderstandsschichten angeordnet ist, entfernt werden. "
13· Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß das Isoliermaterial eine flüssige Basis eines härtbaren Harzes und eine ausreichende Menge eines festen Zusatzstoffes aus partikelförmigem Material mit den erwünschten Isoliereigenschaften besitzt, damit eine Zusammensetzung entsteht, die vor dem Härten Φs Harzes plastisch ist, die aber bei Raumtemperatur nicht fließfähig ist, wobei die maximale Partikelgröße kleiner als die gewünschte Dicke einer aus der Zusammensetzung zu bildenden Schicht ist.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Partikelgröße im Bereich von 0,5 bis 0,05 der gewünschten Dicke der aus der Zusammensetzung zu bildenden Schicht ist.
409839/0820
11.3.197* V/He - 18 - I/p 78O7
15. Verfahren nach. Anspruch 13 oder 14, dadurch gekennzeichnet, daß ein Glas in Partikelform dem Harz zur Erzielung der Zusammensetzung beigefügt wird.
16. Elektrische Montageanordnung, gekennzeichnet durch eine Unterlage (l), eine mehrschichtige, gedruckte Schaltanordnung, die auf der Unterlage befestigt ist, eine Vielzahl von Fenstern oder Aussparungen in der äußeren Schicht der Anordnung, wobei jedes Fenster die Oberseite eines Befestigungsstützelementes (3) zur Befestigung eines Stromkreiselementes (31)1 das mit der Stromkreisanordnung gekoppelt werden soll, freilegt, daß jedes Stützelement sich durch die Stromkreisanordnung zur Unterlage (1) erstreckt, daß integrierte Stromkreiselemente (31) auf der Oberseite wenigstens einer der Stützen befestigt sind, wobei die Kontaktanschlüsse der Stromkreiselemente freiliegen, und daß elektrische Leiter (30, 33) auf der äußeren Schicht der Anordnung ausgebildet und mit den Stromkreisanschlüssen verbunden sind.
409839/0820
Leerseite
DE2413905A 1973-03-24 1974-03-22 Verfahren zur mechanischen Befestigung und elektrischen Kontaktierung elektronischer Bauelemente Expired DE2413905C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB1428773A GB1445591A (en) 1973-03-24 1973-03-24 Mounting integrated circuit elements

Publications (2)

Publication Number Publication Date
DE2413905A1 true DE2413905A1 (de) 1974-09-26
DE2413905C2 DE2413905C2 (de) 1986-09-18

Family

ID=10038447

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2413905A Expired DE2413905C2 (de) 1973-03-24 1974-03-22 Verfahren zur mechanischen Befestigung und elektrischen Kontaktierung elektronischer Bauelemente

Country Status (4)

Country Link
US (1) US3947957A (de)
DE (1) DE2413905C2 (de)
GB (1) GB1445591A (de)
ZA (1) ZA741572B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317970A (en) * 1976-08-04 1978-02-18 Fujitsu Ltd Copper stacking board
US4420364A (en) * 1976-11-02 1983-12-13 Sharp Kabushiki Kaisha High-insulation multi-layer device formed on a metal substrate
US4159222A (en) * 1977-01-11 1979-06-26 Pactel Corporation Method of manufacturing high density fine line printed circuitry
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
JPS6334955A (ja) * 1986-07-29 1988-02-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5231304A (en) * 1989-07-27 1993-07-27 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
JPH07288385A (ja) * 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
US5542175A (en) * 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein
US8129267B2 (en) 2008-03-21 2012-03-06 International Business Machines Corporation Alpha particle blocking wire structure and method fabricating same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1245455B (de) * 1960-05-13 1967-07-27 Hazeltine Corp Verfahren zur Herstellung von mehrschichtigen gedruckten Schaltungen
US3390308A (en) * 1966-03-31 1968-06-25 Itt Multiple chip integrated circuit assembly
DE1765013A1 (de) * 1968-03-21 1971-07-01 Telefunken Patent Verfahren zur Herstellung von Mehrebenenschaltungen

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3366519A (en) * 1964-01-20 1968-01-30 Texas Instruments Inc Process for manufacturing multilayer film circuits
GB1143957A (en) * 1965-07-13 1969-02-26 Int Computers Ltd Improvements in or relating to electrical circuit structures
US3540954A (en) * 1966-12-30 1970-11-17 Texas Instruments Inc Method for manufacturing multi-layer film circuits
GB1276095A (en) * 1968-09-05 1972-06-01 Secr Defence Microcircuits and processes for their manufacture
US3679941A (en) * 1969-09-22 1972-07-25 Gen Electric Composite integrated circuits including semiconductor chips mounted on a common substrate with connections made through a dielectric encapsulator
US3691628A (en) * 1969-10-31 1972-09-19 Gen Electric Method of fabricating composite integrated circuits
US3968193A (en) * 1971-08-27 1976-07-06 International Business Machines Corporation Firing process for forming a multilayer glass-metal module
JPS5144871B2 (de) * 1971-09-25 1976-12-01

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1245455B (de) * 1960-05-13 1967-07-27 Hazeltine Corp Verfahren zur Herstellung von mehrschichtigen gedruckten Schaltungen
US3390308A (en) * 1966-03-31 1968-06-25 Itt Multiple chip integrated circuit assembly
DE1765013A1 (de) * 1968-03-21 1971-07-01 Telefunken Patent Verfahren zur Herstellung von Mehrebenenschaltungen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: "Solid-State Technology" August 1970 Nr. 8, S. 62-66 *

Also Published As

Publication number Publication date
DE2413905C2 (de) 1986-09-18
US3947957A (en) 1976-04-06
ZA741572B (en) 1975-02-26
AU6670174A (en) 1975-09-18
GB1445591A (en) 1976-08-11

Similar Documents

Publication Publication Date Title
DE2411259C3 (de) Verfahren zur Herstellung integrierter Schaltkreise
DE2554965C2 (de)
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
DE4318920C2 (de) Verbinder mit monolithischer Multikontaktanordnung
DE69725689T2 (de) Gedruckte Leiterplatte und elektronische Bauteile
DE69920459T2 (de) Wärme-management-vorrichtung und verfahren zu seiner herstellung
DE3805851C2 (de)
DE2649374C2 (de) Kontaktvorrichtung und Verfahren zur Herstellung derselben
DE2536316C2 (de) Schaltungskarte für integrierte Halbleiterschaltungen
DE2330732A1 (de) Schaltungskarte fuer integrierte schaltungen
DE2247902A1 (de) Gedruckte schaltungsplatte und verfahren zu deren herstellung
DE3639420A1 (de) Elektrisches verbindungsbauteil und verfahren zu dessen herstellung
DE2733746A1 (de) Mehrschichtige gedruckte schaltungsplatte und verfahren zu ihrer herstellung
DE102007058497A1 (de) Laminierte mehrschichtige Leiterplatte
EP0338447A2 (de) Vorrichtung zur Wärmeabfuhr von Bauelementen auf einer Leiterplatte
DE2413905A1 (de) Befestigung und verbindung von integrierten stromkreiselementen
DE10245688A1 (de) Mehrschichtkeramikelektronikteil, Elektronikteilaggregat und Verfahren zum Herstellen eines Mehrschichtkeramikelektronikteils
DE2453788A1 (de) Verfahren zur herstellung von schaltplatten mit gedruckten schaltungen
EP0841668A1 (de) Elektrischer Widerstand und Verfahren zu seiner Herstellung
CH667359A5 (de) Verfahren zur herstellung einer starre und flexible partien aufweisenden leiterplatte fuer gedruckte elektrische schaltungen.
DE4012100A1 (de) Leiterplatte mit einer kuehlvorrichtung und verfahren zur herstellung derselben
DE10120868A1 (de) Verbesserung der Struktur von integrierten Schaltkreisen
DE2839215A1 (de) Anordnung zum verbinden von mikroschaltungen
DE19627543B9 (de) Multi-Layer-Substrat sowie Verfahren zu seiner Herstellung
DE60315469T2 (de) Wärmeableiteinsatz, Schaltung mit einem solchen Einsatz und Verfahren zur Herstellung

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee