DE2413905C2 - Verfahren zur mechanischen Befestigung und elektrischen Kontaktierung elektronischer Bauelemente - Google Patents

Verfahren zur mechanischen Befestigung und elektrischen Kontaktierung elektronischer Bauelemente

Info

Publication number
DE2413905C2
DE2413905C2 DE2413905A DE2413905A DE2413905C2 DE 2413905 C2 DE2413905 C2 DE 2413905C2 DE 2413905 A DE2413905 A DE 2413905A DE 2413905 A DE2413905 A DE 2413905A DE 2413905 C2 DE2413905 C2 DE 2413905C2
Authority
DE
Germany
Prior art keywords
layer
wiring
components
conductive material
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2413905A
Other languages
English (en)
Other versions
DE2413905A1 (de
Inventor
Willem Romiley Cheshire Luttmer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Services Ltd
Original Assignee
Fujitsu Services Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Services Ltd filed Critical Fujitsu Services Ltd
Publication of DE2413905A1 publication Critical patent/DE2413905A1/de
Application granted granted Critical
Publication of DE2413905C2 publication Critical patent/DE2413905C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

a) Erzeugen von säulenartigen Strukturen aus leitendem Material, welche durch alle Verdrahtungsebenen hindurchgehen, an den Stellen, die für die elektronischen Baue. :mente (31) vorgesehen sind, um Stützelemente (3) für die elektronischen Bauelemente (31) auszubilden,
b) Aufbringen, Belichten und Entwickeln einer weiteren Schicht (22) aus dem lichtempfindlichen Material mit einer Dicke etwa gleich der der Bauelemente (31) auf der obersten Verdrahtungsebene (24) der Mehrebenenverdrahtung, wobei Öffnungen jeweils an den Stellen ausgebildet werden, an welchen ein vertikal laufender Teil (23) eines Verbindungsleiters vorgesehen ist, welcher die Bauelemente (31) mit der obersten Verdrahtungsebene (24) elektrisch verbindet, Einbringen von elektrisch leitendem Material in diese Öffnungen und Entfernen der Schicht (22),
c) Aufbringen, Belichten und Entwickeln einer zweiten weiteren Schicht (25) aus dem lichtempfindlichen Material mit einer Dicke etwa gleich der der Bauelemente (31) auf der Oberseite eines jeden Stützelements (31), Aufbringen von Isoliermaterial auf die freigebliebene Fläche der Anordnung zur Erzeugung eine·· Isolierschicht (26) mit einer Dicke, die etwa gleich der Dicke der Bauelemente (31) ist, und Entfernen der Schicht (25) aus lichtempfindlichem Material von den Stützelementen (3), wobei in der Isolierschicht (26) oberhalb der Stützelemente (3) Ausnehmungen gebildet werden, und Befestigen jeweils eines Bauelementes (31) auf den Stützelementen, und schließlich
d) Aufbringen, Belichten und Entwickeln einer dritten weiteren Schicht (27, 29) aus dem lichtempfindlichen Material mit Öffnungen an den Stellen, an denen ein horizontaler Teil (30) des vorgesehenen Verbindungsleiters zwischen den Bauelementen (31) und der obersten Verdrahtungsebene (24) vorgesehen ist, Einbringen von elektrisch leitendem Material in die Öffnungen, und anschließendes Entfernen der Schicht (27, 29).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für das Isoliermaterial eine Mischung aus zunächst flüssigem, härtbarem Harz und eine ausreichende Menge fester Zusatzstoffe aus partikelförmigem Material mit den erwünschten Isoliereigenschaften aufweist, um eine Zusammensetzung zu erzielen, die vor dem Aushärten des Harzes plastisch ist
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,daß das Aufbringen des Isoliermateriales in der Weise erfolgt, daß ein Kügelchen (8) der Mischung aus Harz und Zusatzstoffen aufgebracht wird, daß Druck auf das Kügelchen (8) durch eine beheizte Druckplatte (6) ausgeübt wird, um die Mischung zum Fließen zu bringen und den vorgesehenen Raum der zu bildenden Isolierschicht zu füllen, und daß die Mischung durch Aufheizen zu dem Isoliermaterial ausgehärtet wird.
Die Erfindung bezieht sich auf ein Verfahren nach dem Oberbegriff des Anspruches 1.
Ein derartiges Verfahren ist aus der DE-OS 17 65 013 bekannt
Bei den bekannten Verfahren wird zur mechanischen Befestigung einer Anzahl elektronischer Bauelemente, zur elektrischen Kontaktierung der Anschlüsse dieser Bauelemente sowie zur elektrischen Verbindung der Bauelemente untereinander eine Mehrebenenverdrahtung auf einer Trägerplatte mit den weiteren im Oberbegriff des Anspruchs 1 aufgeführten Verfahrensschritten hergestellt Der Fachmann entnimmt dem Schluß der Beschreibung der DE-OS 17 65 013 bei Kenntnis des Standes der Technik gemäß der in der Beschreibungseinleitung der DE-OS 17 65 013 zitierten DE-AS 12 45 455, daß die zu befestigenden und zu kontaktierenden Bauelemente mit ihren Anschlußbeinen in Löcher auf der Oberseite der Mehrebenenverdrahtung eingesetzt werden. Das bekannte Verfahren ist für die Befestigung und Kontaktierung integrierter Bauelemente in Chipform, d. h. für Bauelemente ohne Anschlußbeine, nicht geeignet.
Es besteht deshalb die Aufgabe bei dem bekannten Verfahren, die Verfahrensschritte zur mechanischen Befestigung und elektrischen Kontaktierung elektronischer Bauelemente, insbesondere solcher mit einer Vielzahl von Anschlüssen, so zu gestalten, daß diese sich für Bauelemente in Chipform, d. h. ohneAnschlußbeine, und eine automatische Massenfertigung eignen. Gleichzeitig soll die Wärmeableitung zu der Trägerplatte verbessert werden.
Diese Aufgabe wird gemäß der Erfindung mit den Merkmalen des Kennzeichens des Anspruches 1 gelöst. Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
Aus der US-PS 33 90 308 ist ein Verfahren zur mechanischen Befestigung einer Anzahl elektronischer Bau-
elemente mit integrierten Schaltkreisen zur Kontaktierung der Anschlüsse dieser Bauelemente und zur elektrischen Verbindung dieser Bauelemente untereinander bekannt, bei welchem eine eine Verdrahtung tragende Trägerplatte mit durchgehenden Öffnungen hergestellt wird. In diese Öffnungen werden die Bauelemente in Chipform von unien eingesetzt Die Größe dieser Öffnungen ist so bemessen, daß die darin eingesetzten Chips mit ihren Anschlußflecken genau auf die auf der Oberseite der Trägerplatte ausgebildeten, streifenförmigen, in die Öffnung mit ihrem einen Ende hineinragenden und mit ihrem anderen Ende mit der Verdrahtung auf der Trägerplatte verbundenen Verbindungsleiter ausgerichtet werden. Die Verbindungsleiter lassen sich in dieser Ausrichtung mit einem speziell dafür vorgesehenen Automaten auf die Anschlußfjecken der Chips bonden.
Aus der US-Patentschrift ist weiterhin bekannt, die derart kcntaktierten und befestigten Chips jeweils an ihrer Unterseite mit wärmeableitenden Körpern in Kontakt zu bringen.
Schließlich ist noch aus der Zeitschrift »Solid State-Technology« August 1970, Seiten 62 bis 66, eiv Verfahren zur mechanischen Befestigung, zum Kontaktieren und zum elektrischen Verbinden einer Anzahl elektronischer Bauelemente mit integrierten Schaltkreisen durch Herstellen einer auf einer Trägerplatte ausgebildeten Mehrebenenverdrahtung bekannt, bei welchem die zuvor genannten streifenförmigen Verbindungsleiter mit ihren einen Enden in auf der Trägerplatte ausgebildete Positionieröffnungen für die zu kontaktierenden Chips freitragend hineinragen. Die Verbindungsleiter werden bei dem bekannten Verfahren dadurch hergestellt, daß die Positionieröffnuiigen zunächst mit einem lichtempfindlichen Material ausgefüllt werden, die Verbindungsleiter auf diesem Material niedergeschlagen werden und das lichtempfindliche Material schließlich wieder entfernt wird.
Nachstehend wird die Erfindung in Verbindung mit der Zeichnung anhand eines Ausführungsbeispieles erläutert. Es ze'jen
F i g. 1 a bis If aufeinanderfolgende Schritte bei der Ausbildung einer Mehrebenenverdrahtung, wobei die Figuren nur einen Teil der vollständigen Anordnung zeigen,
F i g. 2a bis 2c aufeinanderfolgende Sichritte bei der Befestigung eines integrierten SchaltLreiselementes auf der Mehrebenenverdrahtung der F i g. la bis If, und
F i g. 3 in schematischer Form eine Vorrichtung zur Ausbildung einer Isolierschicht für die Herstellung der Anordnung nach den F i g. 1 und 2.
Eine Unterlage zur Aufnahme integrierter Bauelemente in Ch;pform ist z. B. als Trägerplatte 1 aus Kupfer ausgebildet (F i g. la). Eine praktische Ausführungsform einer derartigen Trägerplatte hat z. B. Abmessungen von 75 mm · 3 mm und nimmt 25 bis 50 Chips mit einer Gesamtverlustleistung von bis zu 100 Watt auf.
Auf die Oberfläche der Trägerplatte 1 ist eine Schicht 2 aus Abdeckmaterial aufgebracht. Dieses Abdeckmaterial ist vorzugsweise ein elektrisch nichtleitendes lichtempfindliches bzw. fotoempfindliches Material, z. B. ein Fotopolymer in fließfähiger Form oder als Folie. Nachstehend wird dieses Material als »fotoempfindliches Material« bezeichnet. Eine Schicht 2 eines derartigen fotpempfindlichen Materials 2 wird auf die Oberfläche der Trägerplatte £ aufgebracht. Die Dicke dieser Schicht beträgt z. B. etwa 0,1 mm. Das fotoempfindliche Material wird in herköiirmlicher Weise belichtet und entwickelt, so daß so viele rechteckförmige Öffnungen \A in der Schicht erzeugt werden, wie Chips befestigt werden sollen. Jede Öffnung hat die hat die gleiche Größe wie ein Chip, z. B. 2 mm · 2 mm.
In jeder Öffnung IA ist auf elektrolytischem Wege ein Stützelement 3 ausgebildet In der Zeichnung ist dabei nur ein einziges Stützelement dargestellt Das Stützelement 3 füllt die Öffnung aus und ragt geringfügig über die Öffnung vor. Die Oberseite wird mit feinem Schleifmittel leicht abgerieben, damit alle Stützelemente 3 die gleiche Höhe wie die Schicht 2, z. B. 0,1 mm haben und auf der Oberfläche eben sind. Die Dicke der Schicht 2 wird entsprechend der für die Stützelemente 3 erforderlichen Anfangshöhe gewählt Der übrige Teil des fotoempfindlichen Materials wird dann durch Lösungsmittel entfernt, so daß eine Anordnung aus Stützelementen 3 entsteht die 0,1 mm über die Oberfläche der Trägerplatte 1 vorstehen.
Der von der Schicht 2 aus fotoempfindlichem Material eingenommene Raum wird mit einer gleichförmigen Schicht aus isoliermaterial ausgefüllt tf-is die gewünschten Eigenschaften im Hinblick auf L·* .-tee. Elektrizitätskonstante, mechanische Festigkeit Ausdennungskoeffizient usw. besitzt
Die Herstellung einer derartigen Schicht ist schwierig, insbesondere bei so kleinen Dimensionen wie in vorliegendem Fall. Man hat festgestellt daß gute Ergebnisse mit einem Isoliermaterial erzielt werden, das eine teigförmige Konsistenz ergibt, damit es unter Wärme- und Druckeinwirkung aufgetragen werden kann. Ein hierfür geeignetes Material ist ein Gemisch aus einem Teil Epoxydharz, einem Teil eines Härters und zwei Teilen Magnesiumsilikat mit einer Partikelgröße von höchstens 0,Gl mm.
Das Isoliermaterial wird in der in F i g. 3 schematisch dargestellten Weise aufgetragen. Der Block 4 ist die Basis einer Presse mit einem Kolben, der eine Druckkraft von mindestens 30 Bar ausüben kann. Die Druckplatte 6 des Kolbens wird auf etwa 80 bis 120° C beheizt Auf den Block 4 wird eine dünne, harte, elastomere Schicht 7 aufgebracht und die Trägerplaue 1 mit dem Stützelement 3 wird auf diese Schicht aufgesetzt. Ein Kügelchen 8 aus Epoxydteig wird in der Mitte der Trägerplatte angeordnet und eine Trennschicht 9, z. B. ein dünner Film aus Triazetat der verhindert, da3 das Epoxyd auf der Druckplatte 6 anhaftet, wirJ über die Trägerplatte 1 und das Kügelchen 8 unterhalb der Druckplatte 6 gesetzt. Die verschiedenen Bestandteile sind in F i g. 3 der besseren Obersicht wegen im Abstand voneinander angeordnet dargestellt.
Die Größe des Kügelchens 8 wird durch Probieren so festgelegt daß genügend Material zur Ausbildung einer gleichförmigen Schicht gewünschter Dicke mit geringem Überschuß vorhanden ist. Bei vorliegendem Beispiel hat das Kügelchen ein Volumen von 1 cm. Wenn der Kolben abgesenkt wird, wird das Material im Kügelchen 8 so unter Druck gesetzt, daß es übsr die Oberfläche der Unterlage fließt. Das Zusammendrücken des Isoiiermateriales wird jedoch durch die Stützelemente 3 begrenzt, so daß ^ie Endschicht gleichförmig ist und eine Dicke aufweist, die durch die Höhe der Stützelemente 3 bestimmt ist. Die hohe Viskosität des Materiales in Verbindung mit der Wärme uiid dem hohen Druck gewährleistet, daß die Schicht keine Leerstellen besitzt Die Schicht 7 hat eine ausreichende Elastizität, damit geringe Abweichungen in der Ebenheit und Parallelität der Platte 6, des Blockes 4 und der Trägerplatte i ausgeglichen werden, so daß der Druck gleichförmig auf
die Trägerplatte aufgebracht wird. Die Presse wird nach etwa 10 Minuten geöffnet und die Trägerplatte zum Aushärten des Harzes in einen Ofen gesetzt. Ist der Härtevorgang abgeschlossen, wird die Trägerplatte entfernt und die Oberseite mit einem Reibmaterial leicht gerieben, damit die Oberseiten der Stützelemente 2 frei von Harz sind.
Die gesamte Oberseite der Anordnung, d. h. der Stützelemente und des Isoliiermateriales wird mit Kupfer galvanisch drei bis fünf Minuten lang plattiert, und eine weitere Kupferschicht wird elektrolytisch auf diese Schicht niedergeschlagen, damit die Grundlage für weitere Plattiervorgänge geschaffen wird. Wie in F i g. 1 b gezeigt, ist jedes Stützelement nunmehr von einer Harzisolierung 10 umgeben, auf die eine Kupferschicht 11 aufplattiert ist, die sehr dünn (etwa 0,0011 bis 0,002 mm) ist. Die verschiedenen Bestandteile sind in den Zeichnungen nicht maßstabsgetreu dargestellt.
Die Hersteilung der nächsten Schicht beginnt mit dem Auftragen einer Schicht «2 (F i g. ic) aus ioioempfindlichem Material auf die Kupferschicht 11. Die Schicht 12 wird in Abhängigkeit von einem Schema von Leiterbahnen, beispielsweise zusammen mit dem Schema von Stützelementen, belichtet und entwickelt. Die Anordnung wird nunmehr wie in der ursprünglichen Ausbildung der Stützeiemente aufplattiert, mit der Ausnahme, daß die Dicke der fotoempfindlichen Schicht und der Plattierung zwischen 0,025 und 0,1 mm beträgt. Dieses Plattieren ergibt Leiterbahnen 13 (mit einer Breite von etwa 0,1 mm und vergrößert die Höhe des Stützelementes 3. Das Stützelement 3 besteht nunmehr aus dem ursprünglich aufgetragenen Stützelement, einem Teil der Kupferschicht 11 und dem entsprechenden oberen Teil der Schicht 13. Der Einfachheit halber wird jedoch das Stützelement 3 aus einem Stück Kupfer bestehend betrachtet, was es elektrisch und mechanisch auch ist.
14. /Pier
f/\tnArrmfinrUi_
chem Material von etwa 0,075 bis 0,08mm Dicke wird auf die Schicht 12 aufgebracht und entsprechend dem Schema von Stützelementen und einem Schema von Steigern 15 belichtet und entwickelt; unter Steigern werden kleine Stützelemente von etwa 0,1 mm Durchmesser verstanden, die Verbindungen zwischen Leiterbahnen unterschiedlicher Schichten ergeben. Durch einen weiteren Plattiervorgang wird das Stützelement 3 höher und ergibt beispielsweise einen der Steiger 15 auf einer der Bahnen.
Die Schichten 12 und 14 aus fotoempfindlichem Material werden dann entfernt, so daß die Stützelemente 3, die Bahnen 13, die Steiger i5 und die Kupferschicht 11 freiliegen. Anschließend wird die Anordnung geätzt und die Schicht 11 entfernt ausgenommen an den Stellen, an denen sie in die Bahn usw. eingebracht worden ist Durch den Ätzvorgang werden auch die Bahnen usw, die freiliegen, angegriffen, da jedoch die Schicht 11 dünn im Vergleich zu der gewünschten Schaltung für Stützelemente und Bahnen ist wird die Dicke der Bahnen und Stützeiemenie nicht merklich beeinflußt Die Anordnung wird nach dem Ätzvorgang gereinigt die Oberseiten der Stützelemente 3 und der Steiger 15 werden, wie weiter oben angegeben, abgeschliffen, und eine weitere Isolierschicht 16 wird in der vorbeschriebenen Weise aufgebracht um die Bahnen, Stützelemente und Steiger zu verkapseln. Dies ergibt eine Anordnung, wie sie in F i g. 1 e gezeigt ist Die Folge von Schritten wird mehrere Male wiederholt damit weitere Schichten von Leiterbahnen mit oder ohne Steiger erhalten werden; gleichzeitig werden die Stützelemente 3 aufgebaut. Eine oder mehrere der Kupferschichten können vollständig über einen Teil oder die gesamte Fläche der Trägerplatte belassen werden, damit eine Fläche gleicheil Potentials, z. B. eine Grundebene erhalten wird. Die Form der Anordnung nach Vervollständigung einer weiteren Schicht ist in Fig. If gezeigt. Nach Fig. If sind die Leiterbahnen 13 und die Steiger 15 in einer Isolierschicht 16 eingekapselt. Die Leiterbahnen 18 mit Steiger 19 sind auf der Schicht 16 ausgebildet und dann in einer Isolierschicht 17 eingekapselt worden, derart, daß die Oberseite der Steiger 19 bündig mit der Oberseite der Schicht 17 liegt. Das Stützelement 3 ist mit jeder Schicht aufgebaut worden, so daß seine Oberseite bündig mit der Oberseite der Schicht 17 verläuft.
Die verschiedenen Bahnen und die Steiger n?.ch Fig. If werden durch zwei aufeinanderfolgende Gruppen von Schritten erzeugt, die das Aufbringen einer Schicht aus fotoempfindlichem Material, das Belichten.
das Entwickein und das Aufpiaitiereii umfassen. Damit können die Anzahl von Verarbeitungsschritten so gering wie möglich gehalten werden, es können jedoch hierbei Schwierigkeiten auftreten. Beispielsweise ist es möglich, daß das Aufbringen der zweiten Schicht aus fotoempfindlichem Material ein teilweises Lösen der ersten Schicht 12 ergibt. Wenn solche Schwierigkeiten auftreten, muß die ganze Folge von Schritten wiederholt werden, d. h., nachdem die Leiterbahn aufgetragen worden l»t, werden die zugeordnete Schicht aus fotoempfindlichem Material und die vorübergehende Plattierschicht 11 entfernt, es wird eine Harzschicht aufgebracht und gehärtet und es wird eine vorübergehende Plattierschicht auf die Harzschichi aufgebracht. Die Folge von Schritten wird dann wiederholt, es werden die Steiger hergestellt und der Aufbau der Stützelemente wird fortgesetzt. Wenn die Mehrebenenverdrahtung in der beschriebenen Weise aufgebaut worden ist, wird die
QKö|-co!te Αατ ΔηΛΓ/ίηιιησ cn r\ränariprt daß diS HaUSlS-
mente aufgenommen werden. Ein Teil einer solchen
oberen Schicht ist in F i g. 2a dargestellt. Ähnlich wie bei der Ausbildung der vorausgehenden Schichten wird eine vorübergehende Kupferschicht 21 auf die Isolierschicht 20 aufgetragen. Der besseren Übersicht wegen ist die Anordnung der Stützelemente und Bahnen unterhalb der Schicht 20 nicht dargestellt. Eine Schicht 22 aus fotoempfindlichem Material mit einer Dicke gleich der eines Bauelementes wird auf die Schicht 21 aufgetragen. Die Schicht 22 wird entsprechend dem Schema der Steiger, das erforderlich ist um die Bauelemente mit der oberen Schicht der Verdrahtungselemente 24 zu verbinden, belichtet und entv/ickelt Die Steiger 23 werden in der bereits beschriebenen Weise aufplattiert
Die Schicht 22 wird dann entfernt und eine weitere Schicht aus fotoempfindlichem Material aufgetragen und in Abhängigkeit von dem Negativ des Schemas von Stützelementen belichtet und entwickelt Dies ergibt eine Abdeckung 25 aus fotoempfindlichem Material (F i g. 2b) auf der Oberseite eines jeden Stützelementes 3. Die Schicht aus fotoempFindlichem Material auf jedem Stützelement verhindert, daß die Stützelemente 3 während der Zunahme der Höhe der Steiger auf einen Wert, der mit der Oberseite der Schicht 25 zusammenfällt plattiert wird. Eine Isolierschicht 26 wird in der vorbeschriebenen Weise aufgetragen (F i g. 2b).
Wenn die Schicht 26 ausgehärtet ist wird die Abdekkung 25 entfernt so daß Hohlstellen oberhalb eines jeden Stützelementes 3 entstehen, die etwas größer sind als ein Bauelement Ein Bauelement 31 (Fig.2c) ist mit
der Oberseite eines jeden Stützelementes 3 verbunden. Eine sehr dünne Schicht 27 aus fotoempfindlichem Material von etwa 0,002 mm Dicke wird auf die Oberseite der Anordnung aufgetragen und mit dem Schema aus Steigern 23 und Kontaktplatten 32 der Bauelemente belichtet und entwickelt. Der Belag aus fotoempfindiichem Material wird nunmehr mit einer Schicht 28 aus Kupfer auf galvanischem Wege bedeckt. Diese Schicht 28 ist f,siiir dünn, z. B. 0,002 mm.
Eine weitere Schicht 29 aus fotoempfindlichem Mate-,rial wird auf die Schicht 28 aufgebracht und entsprechend dem gewünschten Schema von Vei'üindungsleitern 30 zwischen den Steigern 23 und den Kontaktplatten und Leiterbahnen 33 belichtet und entwickelt, die Verbindungen zwischen den Bauelementen und/oder mit stromleitenden Flächen um die Kante der Anordnung für Außenverbindungen ergeben. Die Verbindungsleiter 30 und Leiterbahnen 33 haben eine Dicke zwischen 0,025 und 0,1 mm. Da diese Schicht der Atmosphäre ausgesetzt ist, werden die Vcrbindungslcitcr 30 und die Leiterbahnen 33 mit Gold statt mit Kupfer plattiert. Schließlich werden die Schichten 27 und 29 aus fotoempfindlichem Material gereinigt und die Kupferschicht 28 wird weggeätzt, so daß die in F i g. 2d gezeigte Anordnung verbleibt.
Nach dem vorbeschriebenen Verfahren wird eine Mehrelementenverdrahtung für eine große Anzahl von Bauelementen erzielt, bei der die Bauelemente mit individuellen thermischen Verbindungen über die Stützelemente 3 mit der gemeinsamen Wärmesenke versehen sind. Die Bauelemente sind in einfacher Weise auf der äußeren Seite der Anordnung zugänglich und die Verbindungen zu ihnen werden in einem einzigen Piattiervorgang vorgenommen.
Das erfindungsgemäße Verfahren hat sich als besonders zweckmäßig herausgestellt. Die Trägerplatte kann zur Ableitung herangezogen werden. Wenn die Ableitung verkleinert wird, indem Bauelemente geringerer Leistung verwendet werden, oder indem weniger Bauelemente in einer gegebenen Fläche Verwendung finden, ist eine geringere Metallmasse erforderlich und die massive Kupferplatte kann beispielsweise durch ein Glasfaser-Kupferlaminat ersetzt werden.
Der vorbeschriebene Druckvorgang ist nicht auf die Verwendung bei zur Einkapselung von Stromleitern beschränkt; er kann auch zur Erzeugung einer einzigen Isolierschicht, beispielsweise für Prüfzwecke, oder zur Erzielung einer exakt gesteuerten Impedanz für Streifenleiterelemente, die auf jeder Seite der Schicht aufgebracht werden, verwendet werden. Ferner kann das Füllmaterial und/oder das Harz stromleitend statt isolierend sein, so daß die Schicht beispielsweise auch zur Ausbildung von Dünnfilm- oder Dickfilmwiderständen verwendet werden kann.
Der durch den Kolben ausgeübte Druck und die Temperatur der Platte 6 hängen von der jeweils verwendeten speziellen flüssigen Basis und den Feststoffzusätzen ab. Beispielsweise kann ein Nitrilphenolharz als Alternative zu dem oben erwähnten Epoxydharz verwendet werden.
Andere Harze sind als flüssige Basis geeignet, vorausgesetzt, daß sie eine gute Verbindung zwischen den Metallen ergeben, die als elektrische Leiterbahnen oder Steiger in der Mehreiementenverdrahtung verwendet werden. Der Festkörperzusatz kann ein guter Isolator sein, der stabil ist vorausgesetzt, daß eine gute mechanische Festigkeit vorliegt, wie dies durch entsprechende Partikelgröße erreicht werden kann. Es sind auch ande
re glasförmige Materialien geeignet, ζ. Β. Siliziumoxyd. Die maximale Partikelgröße ist nicht kritisch, vorzugsweise liegt der Bereich jedoch zwischen dem 0,5 bis 0,05fachen der Dicke der Schicht.
Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zur mechanischen Befestigung einer Anzahl elektronischer Bauelemente, zur elektrisehen Kontaktierung der Anschlüsse dieser Bauelemente und zur elektrischen Verbindung der Bauelemente untereinander durch Herstellen einer auf einer Trägerplatte ausgebildeten Mehrebenenverdrahtung und säulenartigen Strukturen aus leitendem Material, welche mit ihrer Längsachse senkrecht zu den Hauptfiächen der Verdrahtungsebenen orientiert sind und von denen einige durch alle Verdrahtungsebenen, von der Platte bis einschließlich der obersten Verdrahtungsebene hindurchgehen, wobei die Leiterbahnen einer Verdrahtungsebene und die in dieser Verdrahtungsebene liegenden Teile der säulenartigen Strukturen aus leitendem Material jeweils durch folgende Schritte erzeugt werden: Aufbringen, Belichten und Entwickeln einer Schicht aus lichtempfindlichem Material auf die jeweilige Unterlage, ^obei die Schicht an der Stelle der Leiterbahnen und der säulenartigen Strukturen aus leitendem Material bis auf die jeweilige Unterlage durchgehende Öffnungen aufweist, Füllen eines elektrisch leitenden Materials in die Öffnungen sowie Entfernen der lichtempfindlichen Schicht und schließlich Auffüllen des vorher von der lichtempfindlichen Schicht eingenommenen Raumes mit Isoliermaterial, gekennzeichnet durch die folgenden Verfahrenschritte:
DE2413905A 1973-03-24 1974-03-22 Verfahren zur mechanischen Befestigung und elektrischen Kontaktierung elektronischer Bauelemente Expired DE2413905C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB1428773A GB1445591A (en) 1973-03-24 1973-03-24 Mounting integrated circuit elements

Publications (2)

Publication Number Publication Date
DE2413905A1 DE2413905A1 (de) 1974-09-26
DE2413905C2 true DE2413905C2 (de) 1986-09-18

Family

ID=10038447

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2413905A Expired DE2413905C2 (de) 1973-03-24 1974-03-22 Verfahren zur mechanischen Befestigung und elektrischen Kontaktierung elektronischer Bauelemente

Country Status (4)

Country Link
US (1) US3947957A (de)
DE (1) DE2413905C2 (de)
GB (1) GB1445591A (de)
ZA (1) ZA741572B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317970A (en) * 1976-08-04 1978-02-18 Fujitsu Ltd Copper stacking board
US4420364A (en) * 1976-11-02 1983-12-13 Sharp Kabushiki Kaisha High-insulation multi-layer device formed on a metal substrate
US4159222A (en) * 1977-01-11 1979-06-26 Pactel Corporation Method of manufacturing high density fine line printed circuitry
US4306925A (en) * 1977-01-11 1981-12-22 Pactel Corporation Method of manufacturing high density printed circuit
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
JPS6334955A (ja) * 1986-07-29 1988-02-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5231304A (en) * 1989-07-27 1993-07-27 Grumman Aerospace Corporation Framed chip hybrid stacked layer assembly
JPH07288385A (ja) * 1994-04-19 1995-10-31 Hitachi Chem Co Ltd 多層配線板及びその製造法
US5542175A (en) * 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein
US8129267B2 (en) 2008-03-21 2012-03-06 International Business Machines Corporation Alpha particle blocking wire structure and method fabricating same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1245455B (de) * 1960-05-13 1967-07-27 Hazeltine Corp Verfahren zur Herstellung von mehrschichtigen gedruckten Schaltungen
US3366519A (en) * 1964-01-20 1968-01-30 Texas Instruments Inc Process for manufacturing multilayer film circuits
GB1143957A (en) * 1965-07-13 1969-02-26 Int Computers Ltd Improvements in or relating to electrical circuit structures
US3390308A (en) * 1966-03-31 1968-06-25 Itt Multiple chip integrated circuit assembly
US3540954A (en) * 1966-12-30 1970-11-17 Texas Instruments Inc Method for manufacturing multi-layer film circuits
DE1765013A1 (de) * 1968-03-21 1971-07-01 Telefunken Patent Verfahren zur Herstellung von Mehrebenenschaltungen
GB1276095A (en) * 1968-09-05 1972-06-01 Secr Defence Microcircuits and processes for their manufacture
US3679941A (en) * 1969-09-22 1972-07-25 Gen Electric Composite integrated circuits including semiconductor chips mounted on a common substrate with connections made through a dielectric encapsulator
US3691628A (en) * 1969-10-31 1972-09-19 Gen Electric Method of fabricating composite integrated circuits
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
JPS5144871B2 (de) * 1971-09-25 1976-12-01

Also Published As

Publication number Publication date
ZA741572B (en) 1975-02-26
GB1445591A (en) 1976-08-11
AU6670174A (en) 1975-09-18
DE2413905A1 (de) 1974-09-26
US3947957A (en) 1976-04-06

Similar Documents

Publication Publication Date Title
DE3787987T2 (de) Anisotropisches elastomeres Zwischenverbindungssystem.
DE68928633T2 (de) Verfahren zur Herstellung elektrischer Verbindungsteile
DE69331511T2 (de) Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung
DE2353615C2 (de) Verfahren zum Herstellen eines elektrischen Verbinders
DE3787907T2 (de) Elektrischer Verbinder für Oberflächenmontage und Verfahren zu dessen Herstellung.
DE60132397T2 (de) Verfahren zur Herstellung eines thermisch leitenden Substrats mit Leiterrahmen und Wärmestrahlungsplatte
DE2554965C2 (de)
DE69207520T2 (de) Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe
DE2411259C3 (de) Verfahren zur Herstellung integrierter Schaltkreise
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
DE2649374C2 (de) Kontaktvorrichtung und Verfahren zur Herstellung derselben
DE2330732A1 (de) Schaltungskarte fuer integrierte schaltungen
DE3937996A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE102007058497B4 (de) Mehrschichtige Leiterplatte und Verfahren zum Herstellen einer mehrschichtigen Leiterplatte
DE2413905C2 (de) Verfahren zur mechanischen Befestigung und elektrischen Kontaktierung elektronischer Bauelemente
DE3783076T2 (de) Auf einer oberflaeche montierter hochlast widerstand.
DE3932213A1 (de) Verbundanordnung mit leiterplatte
CH667359A5 (de) Verfahren zur herstellung einer starre und flexible partien aufweisenden leiterplatte fuer gedruckte elektrische schaltungen.
DE3004523A1 (de) Verfahren zur herstellung eines zwischenverbindungsstueckes
EP1586117B1 (de) Verfahren zur herstellung von mikrosystemen
DE69105070T2 (de) Verfahren zum Herstellen eines isolierenden Substrats für Halbleiterbauelemente und eine dazu verwendete, mit einem Muster versehene, Metallplatte.
AT514564B1 (de) Verfahren zum Ankontaktieren und Umverdrahten
DE2839215A1 (de) Anordnung zum verbinden von mikroschaltungen
DE3440109C2 (de)
DE69609921T2 (de) Herstellungsverfahren einer halbleiteranordnung geeignet zur oberflächenmontage

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee