FR2549641A1 - Ensemble a integration a grande echelle comportant un substrat en ceramique multicouche - Google Patents

Ensemble a integration a grande echelle comportant un substrat en ceramique multicouche Download PDF

Info

Publication number
FR2549641A1
FR2549641A1 FR8411352A FR8411352A FR2549641A1 FR 2549641 A1 FR2549641 A1 FR 2549641A1 FR 8411352 A FR8411352 A FR 8411352A FR 8411352 A FR8411352 A FR 8411352A FR 2549641 A1 FR2549641 A1 FR 2549641A1
Authority
FR
France
Prior art keywords
substrate
terminals
spare
signal wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8411352A
Other languages
English (en)
Other versions
FR2549641B1 (fr
Inventor
Toshihiko Watari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of FR2549641A1 publication Critical patent/FR2549641A1/fr
Application granted granted Critical
Publication of FR2549641B1 publication Critical patent/FR2549641B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part

Abstract

L'ENSEMBLE COMPREND : UN SUBSTRAT EN CERAMIQUE 9 AVEC UNE PLURALITE DE BORNES D'ENTREESORTIE1 SUR SA SURFACE INFERIEURE ET AU MOINS UNE COUCHE D'ALIMENTATION5 AYANT UNE PLURALITE DE LIGNES CONDUCTRICES, ET UNE PLURALITE DE TROUS TRAVERSANTS METALLISES4 ENTRE SES SURFACES INFERIEURE ET SUPERIEURE POUR CONNECTER CHACUNE DES BORNES, UNE PLURALITE DE COUCHES DE CABLAGE DE SIGNAL 6 SUR LE DESSUS DU SUBSTRAT AYANT UNE PLURALITE DE PASTILLES3 SUR LE DESSUS DE LA COUCHE SUPERIEURE DES COUCHES DE CABLAGE DE SIGNAL POUR LE MONTAGE ET LA CONNEXION D'ELEMENTS DE CIRCUIT; UNE PLURALITE DE PASTILLES DE RECHANGE7 SUR LA SURFACE DE LA COUCHE SUPERIEURE DE CABLAGE DE SIGNAL POUR LA CONNEXION DE FILS DE REPARATION; UNE PLURALITE DE BORNES DE RECHANGE8 SUR LE DESSOUS DU SUBSTRAT; ET UN MOYEN DE CABLAGE DE RECHANGE A TRAVERS LE SUBSTRAT ET LES COUCHES DE CABLAGE DE SIGNAL POUR CONNECTER LES PASTILLES ET LES BORNES DE RECHANGE.

Description

1.
La présente invention concerne un ensemble à intégration à grande échelle comportant un substrat en céramique multicouches monté de -manière dense avec une pluralité de puces de circuits intégrés.
Des ensembles à intégration à grande échelle de densité élevée utilisant des substrats en céramique d'alumine viennent récemment d'être utilisés dans des ordinateurs à grandesperformances L'ensemble comprend des couches câblées de façon dense qui sont formées sur la surfa10 ce supérieure du substrat en céramique, un certain nombre de puces de circuits intégrés montées de manière dense sur la surface supérieure de la couche supérieure de câblage et une pluralité de bornes d'entrée/sortie en forme de broche qui sont disposées suivant une matrice sur la surface 15 inférieure du substrat en céramique Comme le substrat en céramique a un coefficient de dilatation thermique qui est bien adapté à celui du silicium, lequel constitue le composant principal de chaque puce de circuits intégrés, les puces peuvent adhérer directement au substrat Il en résulte 20 que le montage à haute densité des puces sur le substrat peut être rendu plus facile En disposant les bornes 2. d'entrée/sortie sous forme de matrice sur toute la surface inférieure du subsatrat, cela facilite également l'augmentation du nombre de bornes d'entrée/sortie par ensemble afin d'atteindre une densité plus élevée et l'intégration 5 des ensembles à intégration à grande échelle Le substrat en céramique d'alumine est le plus approprié à un support suffisant de telles bornes d'entrée/sortie agencées à la
façon d'une matrice.
Cependant, le rendement de la fabrication d'un 10 tel ensemble à intégration à grande échelle ne peut être très élevé, car il faut une haute densité et une formation fine pour le c Rblage formé à l'intérieur du substrat en céramique d'al-umine En d'autres termes, il n'est pas
tout à fait possible de former complètement le câblage en 15 dépit d'une attention et d'un contrôle complets et méticuleux pendant la fabrication.
Des changements de conception peuvent souvent s'avérer nécessaires à l'issue de la conception et de la fabrication de substrats de circuits multicouches Un tel
changement de conception entraîne un changement de câblage.
Par conséquent, une structure permettant une telle réparation et un tel remodelage du câblage sur le substrat de
circuits multicouches s'avère souhaitable.
Un exemple d'une telle technique de changement 25 ou de réparation pour le câblage entre un certain nombre de puces de circuits intégrés est proposé dans un article ayant pour titre "IBM Multichip Multilayer Ceramic Modules for LSI Chips Design for Performance and Density by BERNARD T CLARK et al dans the IEEE Transaction on Components, Hybrids and Manufacturing Technology, Vol.
CHMT-3, n 1, mars 1980 issue, pp 89-93.
Bien qu'une telle technique puisse s'avérer efficace pour le changement ou la réparation du câblage entre les puces de circuits intégrés, il n'en est pas ainsi pour la réparation du câblage entre les puces de circuits intégrés et les bornes d'entrée/sortie en forme de broche
qui sont montées sur la surface inférieure du substrat.
Cela est dû au fait que le substrat classique type ne comporte aucun câblage spécial à connecter à une borne de puce spécifique et à une borne d'entrée/sortie spéci5 -fique lorsqu'il se produit un défaut de fabrication dans
la connexion des deux bornes.
Il n'est pas nécessairement impossible de percer un trou entre la surface supérieure du substrat en céramique type classique et sa surface inférieure pour le passa10 ge du fil,mais cela ne constitue pas une solution réaliste compte tenu des difficultés soulevées dans la fabrication du substrat et de la densité excessivement abaissée du câblage. Un objet de la présente invention est, par con15 séquent, de prévoir un ensemble perfectionné à intégration
à grande échelle qui soit exempt des inconvénients mentionnés ci-dessus des ensembles de l'art antérieur.
Selon un aspect de la présente invention, on prévoit un ensemble à intégration à grande échelle qui com20 prend: un substrat en céramique muni d'une pluralité de bornes d'entrée/sortie sur sa surface inférieure et comportant au moins une couche d'alimentation ayant une pluralité de lignes conductrices en son intérieur et une pluralité de trous traversants métallisés qui sont formés entre 25 la surface inférieure et la surface supérieure du substrat pour connexion de chacune des bornes d'entrée/sortie; une pluralité de couches de câblage de signal formées sur la surface supérieure du substrat, ayant chacune une pluralité de lignes conductrices; une pluralité de pastilles formées sur la surface supérieure de la couche supérieure de la pluralité de couches de câblage de signal afin de permettre le montage et la connexion des éléments de circuits; une pluralité de pastilles de rechange formées sur la surface de la couche supérieure de câblage de signal pour la connexion de fils de réparation; et une pluralité de bornes de rechange formées sur la surface inférieure 4. du substrat; un moyen de câblage de rechange prévu respectivement à travers le substrat et les couches de câblage de signal afin de connecter électriquement chacune de
ces pastilles de rechange et des bornes de rechange.
La présente invention sera bien comprise lors de
la description suivante faite en liaison avec les dessins
ci-joints dans lesquels: La figure 1 est une vue en perspective, en partie à grande échelle, d'un mode de réalisation préféré de la 10 présente invention; La figure 2 est une vue partielle en coupe du mode de réalisation; et La figure 3 est une autre vue,en perspective,
en partie en coupe, du mode de réalisation de la présente 15 invention.
Dans les figures, les mêmes numéros de référence représentent des éléments identiques.
On procêdera maintenant à la description de
la présente invention en liaison avec les figures.
En liaison avec la figure 1, un mode de réalisation de la présente invention comprend un substrat en céramique 9 muni de deux couches d'alimentation 5, chacune de ces couches comportant une pluralité de lignes conductrices; plusieurs couches de câblage de signal 6 qui sont 25 formées sur la surface supérieure du substrat en céramique 9 et comportent une pluralité de lignes conductrices; une pluralité de pastilles 3 pour la connexion de bornes de circuits intégrés (non représentées) et une pluralité de pastilles de rechange-7 qui sont formées sur la surface 30 supérieure de la couche supérieure 6 a des couches de câblage 6; une pluralité de puces 2 de circuits intégrés qui sont montées sur la surface supérieure de la couche 6 a; une pluralité de bornes 1 d'entrée/sortie; une pluralité de bornes 11 prévues pour fournir l'énergie à partir d'une 35 source (non représentée) aux couches 5; et une pluralité de bornes de rechange 8 prévues sur la surface inférieure du 5.
substrat 9.
Les bornes 1 d'entrée/sortie sont montées sur la surface inférieure du substrat 9 sous forme de matrice en même temps que les bornes 8 de rechange en forme de broche Les bornes 1 sont généralement insérées dans des connecteurs (non représentés) pré-vus sur une plaquette à
circuits imprimés (non représentée) pour être interconnectées à d'autres ensembles à intégration à grande échelle.
Les bornes des puces 2 de circuits intégrés renfermées dans un support connu de puce sont connectées aux pastilles 3 de la surface supérieure de la couche supérieure de câblage 6 a L'interconnexion de signal avec les puces 2 de la couche 6 a et l'interconnexion de signal avec les
bornes 1 d'entrée/sortie et les puces 2 sont obtenues par 15 les couches de câblage 6 et une pluralité de trous traversants métallisés 4.
En liaison avec les figures 2 et 3, dans chacune des couches de câblage 6 sont formées une pluralité de lignes conductrices 61 et une pluralité de trous de passage 20 métallisés 62 utilisés pour une connexion couche à couche des lignes 61 Par conséquent, l'interconnexion entre les bornes des puces 2 est obtenue par les lignes 61 et les
trous de passage 62 formés dans les couches de câblage 6.
En outre, la connexion entre la pastille 3 et la borne 1 25 d'entrée/sortie est obtenue par l'intermédiaire du trajet: pastille 3 trou de passage 62 b trou de passage 62 d
trou traversant 4 a borne 1, par exemple.
Les lignes conductrices 11 formées à la façon d'un filet à l'intérieur des couches d'alimentation 5 de30 viennent un circuit de source d'alimentation ayant une faible impédance par interconnexion des trous traversants 4 connectés à la même source d'énergie Les trous traversants 12 connectés à la source d'énergie via les bornes 1 sont connectés aux pastilles 3 via les lignes 61, et les trous 35 de passage 62 pour fournir de l'énergie aux pastilles 3 6. devant être connectées aux bornes d'alimentation des puces 2. En liaison maintenant avec la figure 2, en réponse à une déconnexion à un point marqué X dans un trou 5 traversant métallisé 4 a connectant la borne d'entrée/sortie la et la pastille 3 à laquelle est connectée l'une des bornes E/S, la réparation s'effectue de la manière suivante La pastille 3 et la pastille de rechange 7 a sont connectées d'abord via un fil de réparation 10 du cô10 té de la surface supérieure de la couche supérieure de câblage 6 a La pastille 7 a est connectée à la borne de rechange 8 a sur la surface inférieure du substrat 9, via un moyen de câblage de rechange constitué des trous de passage 62 a et 62 c, de la ligne 61 a, et d'un trou traversant 4 b Les bornes 8 a et la sont alors connectées via le fil de réparation 10 ' du côté inférieur du substrat 9, de sorte que la connexion via le trajet: 3 10 7 a 62 a 62 c 61 a
4 b 8 a 10 ' la est obtenue pour terminer la réparation.
Le mode de réalisation de la figure 2 montre que les bornes de rechange 8 ont une forme semblable à celle d'une broche comme les autres bornés d'entrée/sortie 1, mais cette forme ne doit pas être nécessairement limitée à celle d'une broche La borne peut avoir la forme d'une 25 pastille d'une longueur telle qu'elle peut être connectée
au fil de réparation 10 '.
La présente invention est avantageuse en ce sens que les pastilles de rechange, les bornes de rechange, et le moyen de câblage de rechange prévus de manière redon30 dante sur le substrat permettent la réparation d'interruptiors dans le câblage connectant les bornes d'entrée/sortie et la pastille par la simple addition des fils de réparation du côté de la surface supérieure et du côté de la
surface inférieure du substrat.
La présente invention n'est pas limit 5 e aux 7.
exemples de réalisation qui viennent d'être décrits, elle est au contraire susceptible de modifications et de variantes qui apparaîtront à l'homme de l'art.
8.

Claims (1)

REVENDICATIONS
1 Ensemble à intégration à grande échelle, caractérisé en ce qu'il comprend: un substrat en céramique ( 9) comportant une pluralité de bornes d'entrée/sortie ( 1) sur sa surface inférieure et comprenant au moins une couche d'alimentation ( 5) ayant une pluralité de lignes conductrices en son intérieur et une pluralité de trous traversants métallisés ( 4) formés entre sa surface inférieure et sa surface supérieure pour connecter chacune des bor10 nes d'entrée/sortie; une pluralité de couches de câblage de signal ( 6) formées sur la surface supérieure du substrat, chacune ayant une pluralité de lignes conductrices; une pluralité de pastilles ( 3) formées sur la surface supérieure de la couche supérieure de la pluralité de couches de câbla15 ge de signal pour permettre le montage et la connexion d'éléments de circuit; une pluralité de pastilles de rechange ( 7) formées sur la surface de la couche supérieure de câblage de signal pour la connexion de fils de réparation; une pluralité de bornes de rechange ( 8) formées sur la surface 20 inférieure du substrat; et un moyen de câblage de rechange ( 62 a, 62 c; 61 a; 4 b) prévu respectivement à travers le substrat et les couches de câblage de signal pour connecter électriquement les pastilles de rechange et 14 S bornes
de rechange.
FR8411352A 1983-07-19 1984-07-18 Ensemble a integration a grande echelle comportant un substrat en ceramique multicouche Expired FR2549641B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58131422A JPS6022396A (ja) 1983-07-19 1983-07-19 回路基板

Publications (2)

Publication Number Publication Date
FR2549641A1 true FR2549641A1 (fr) 1985-01-25
FR2549641B1 FR2549641B1 (fr) 1986-06-20

Family

ID=15057587

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8411352A Expired FR2549641B1 (fr) 1983-07-19 1984-07-18 Ensemble a integration a grande echelle comportant un substrat en ceramique multicouche

Country Status (3)

Country Link
US (1) US4894708A (fr)
JP (1) JPS6022396A (fr)
FR (1) FR2549641B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2586885A1 (fr) * 1985-08-31 1987-03-06 Nec Corp Substrat de cablage a couches multiples.
EP0285064A2 (fr) * 1987-04-01 1988-10-05 Hitachi, Ltd. Structure de module à plusieurs puces

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2592308B2 (ja) * 1988-09-30 1997-03-19 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
US5288949A (en) * 1992-02-03 1994-02-22 Ncr Corporation Connection system for integrated circuits which reduces cross-talk
US5264729A (en) * 1992-07-29 1993-11-23 Lsi Logic Corporation Semiconductor package having programmable interconnect
US5410107A (en) * 1993-03-01 1995-04-25 The Board Of Trustees Of The University Of Arkansas Multichip module
JP3330468B2 (ja) * 1995-06-30 2002-09-30 富士通株式会社 配線基板及び半導体装置
WO2000057477A1 (fr) * 1999-03-23 2000-09-28 Pyrchenkov Vladislav Nikolaevi Module polycristallin et procede de fabrication d'un module semiconducteur
US6323045B1 (en) 1999-12-08 2001-11-27 International Business Machines Corporation Method and structure for top-to-bottom I/O nets repair in a thin film transfer and join process
JP2001168225A (ja) * 1999-12-13 2001-06-22 Seiko Epson Corp 半導体チップのパッケージ
US20050149783A1 (en) * 2003-12-11 2005-07-07 International Business Machines Corporation Methods and apparatus for testing an IC
WO2022149526A1 (fr) 2021-01-07 2022-07-14 パナソニックＩｐマネジメント株式会社 Dispositif de conversion d'énergie électrique
US20240088793A1 (en) 2021-01-07 2024-03-14 Panasonic Intellectual Property Management Co., Ltd. Power conversion apparatus capable of controlling power conversion circuits to operate selectively

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2404990A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5276680A (en) * 1976-10-26 1977-06-28 Fujitsu Ltd Multiilayer printed board
JPS552913A (en) * 1978-06-23 1980-01-10 Hitachi Ltd Device to test composite equivalence of circuit breaker
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
DE2935428A1 (de) * 1979-09-01 1981-03-26 Henkel KGaA, 40589 Düsseldorf Waessrige tensidkonzentrate und verfahren zur verbesserung des fliessverhaltens schwer beweglicher waessriger tensidkonzentrate
US4407007A (en) * 1981-05-28 1983-09-27 International Business Machines Corporation Process and structure for minimizing delamination in the fabrication of multi-layer ceramic substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2404990A1 (fr) * 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
US4245273A (en) * 1979-06-29 1981-01-13 International Business Machines Corporation Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE TRANSACTIONS ON COMPONENTS, HYBRIDS AND M.T., vol. CHMT-3, no. 1, mars 1981, New York; B.T. CLARK et al. " IBM Mulichip Multilayer Ceramic Modules for LSI Chips Design for Performance and Density" *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2586885A1 (fr) * 1985-08-31 1987-03-06 Nec Corp Substrat de cablage a couches multiples.
EP0285064A2 (fr) * 1987-04-01 1988-10-05 Hitachi, Ltd. Structure de module à plusieurs puces
EP0285064A3 (fr) * 1987-04-01 1989-08-02 Hitachi, Ltd. Structure de module à plusieurs puces
US4930002A (en) * 1987-04-01 1990-05-29 Hitachi, Ltd. Multi-chip module structure

Also Published As

Publication number Publication date
JPH029472B2 (fr) 1990-03-02
JPS6022396A (ja) 1985-02-04
US4894708A (en) 1990-01-16
FR2549641B1 (fr) 1986-06-20

Similar Documents

Publication Publication Date Title
FR2549641A1 (fr) Ensemble a integration a grande echelle comportant un substrat en ceramique multicouche
JP3782997B2 (ja) デバイス・チップ間を接続するシステム及び方法
FR2725305A1 (fr) Ensemble de connexion d'un dispositif electronique avec un substrat
CN1268245A (zh) 封装集成电路的系统和方法
FR2586140A1 (fr) Boitier multi-puces comportant un moyen d'alimentation interieur et exterieur
FR2747509A1 (fr) Structure de montage pour un circuit a semi-conducteur
FR2590105A1 (fr) Ensemble a paillette comprenant un substrat de cablage multicouche
US20080043447A1 (en) Semiconductor package having laser-embedded terminals
FR2617335A1 (fr) Substrat de connexion en ceramique muni de protuberances de raccordement a la pastille de circuit integre
EP0749160A1 (fr) Procédé de refroidissement d'un circuit intégré monté dans un boîtier
FR2720190A1 (fr) Procédé de raccordement des plages de sortie d'une puce à circuit intégré, et module multipuces ainsi obtenu.
US20080029888A1 (en) Solder Interconnect Joints For A Semiconductor Package
EP0717442B1 (fr) Support de connexion d'un circuit intégré à un autre support par l'intermédiare de boules
JP2928484B2 (ja) Ｉｃチップの試験のための方法および装置
US20100187664A1 (en) Electrical connectivity for circuit applications
CN102315135A (zh) 芯片封装及其制作工艺
EP0188838A1 (fr) Boîtier pour composant électronique
FR2749975A1 (fr) Dispositif a circuit integre semiconducteur possedant un nombre eleve de connexions d'entree/sortie
US6347901B1 (en) Solder interconnect techniques
EP0446125B1 (fr) Composant semi-conducteur de puissance
FR2795285A1 (fr) Structure de montage d'un dispositif a circuit integer ayant un effet eleve d'amortissement de contrainte et une fiabilite elevee de connexion par soudure, et procede de montage de ce dernier
FR2632454A1 (fr) Circuit integre hybride encapsule dans un boitier en matiere plastique
FR2611986A1 (fr) Structure de circuit hybride complexe et procede de fabrication
CH665060A5 (en) Electronic module for integrated circuit mounting on PCB - has space provided between rows of connector pins for chips mounted on board through which pins pass
FR2743666A1 (fr) Structure de boitier pour circuit integre

Legal Events

Date Code Title Description
ST Notification of lapse