FR2749975A1 - Dispositif a circuit integre semiconducteur possedant un nombre eleve de connexions d'entree/sortie - Google Patents

Dispositif a circuit integre semiconducteur possedant un nombre eleve de connexions d'entree/sortie Download PDF

Info

Publication number
FR2749975A1
FR2749975A1 FR9616186A FR9616186A FR2749975A1 FR 2749975 A1 FR2749975 A1 FR 2749975A1 FR 9616186 A FR9616186 A FR 9616186A FR 9616186 A FR9616186 A FR 9616186A FR 2749975 A1 FR2749975 A1 FR 2749975A1
Authority
FR
France
Prior art keywords
electrode pads
output conductors
corner
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9616186A
Other languages
English (en)
Other versions
FR2749975B1 (fr
Inventor
Je Bong Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019960021244A external-priority patent/KR980006195A/ko
Priority claimed from KR1019960055751A external-priority patent/KR100210712B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2749975A1 publication Critical patent/FR2749975A1/fr
Application granted granted Critical
Publication of FR2749975B1 publication Critical patent/FR2749975B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns

Abstract

Dans un dispositif à circuit intégré semi-conducteur demandant des connexions d'entrée/sortie en nombre élevé, où plusieurs plots d'électrodes (120) sont disposés suivant une forme rectangulaire en vue de la réalisation d'un boîtier du type à montage en surface quadruple, des plots d'électrodes de coin (120) sont disposés de façon à être décalés vers l'intérieur de la puce semi-conductrice (110) de façon à réduire la distance entre des fils de liaison de coin (118). On peut ainsi empêcher un recourbement des fils et la mise en court-circuit des fils de liaison de coin pendant les opérations de soudage des fils et de moulage, tout en améliorant la fiabilité des fils de liaison.

Description

La présente invention concerne un dispositif à circuit intégré semi-
conducteur. Plus particulièrement, elle concerne la disposition des plots de liaison d'électrodes d'une puce semiconductrice et la structure des conducteurs de sortie
internes d'une grille de connexion permettant d'améliorer la fiabilité de fils de liai-
son dans les dispositifs à circuit intégré demandant des connexions d'entrée et de
sortie en nombre élevé.
Une puce semiconductrice doit posséder des connecteurs tels que des
plots d'électrodes (également appelés "plots de liaison") permettant les intercon-
nexions électriques avec le monde extérieur (par exemple des conducteurs de sortie
d'une grille de connexion). Pour réaliser la connexion électrique, on utilise fré-
quemment une technique de liaison par fils, dans laquelle on couple des plots
d'électrodes de la puce et les conducteurs de sortie internes d'une grille de con-
nexion par l'intermédiaire de fils métalliques, par exemple des fils de liaison en or
ou en aluminium.
Les paramètres importants pour la réalisation de la liaison par fils comprennent le diamètre du fil, le pas des plots d'électrodes, le pas des conducteurs de sortie et la disposition des plots d'électrodes sur la surface active de la puce. Le diamètre d'un fil de liaison influence la portée maximale du fil (c'est-à-dire la distance entre un plot d'électrode et un conducteur de sortie interne électriquement couplés l'un à l'autre par un fil). Par exemple, si le diamètre du fil est de 32/xm (0,00125 pouce), on applique généralement la règle des 100-D pour obtenir la longueur de portée du fil, c'est-à-dire qu'une portée de fil de 3,2 mm (0,125 pouce) est normalement estimée être une valeur maximale. La portée
maximale possible du fil dépend également de la distance entre les plots d'élec-
trodes et le bord d'un plot de grille de connexion (ou plot de puce). Un des facteurs les plus importants entrant dans la détermination de la portée maximale du fil est le fait que le fil de liaison peut ou non supporter la pression du flux de moulage, de façon à empêcher l'apparition de courts-circuits avec des fils voisins. Dans les conditions actuelles de l'industrie d'assemblage des semiconducteurs, la portée
maximale d'un fil est d'environ 4,6 à 5,1 mm (d'environ 0,18 à 0,20 pouce).
Fondamentalement, on détermine le pas des plots et le pas des conduc-
teurs de sortie à partir du nombre de trajets électriques au dispositif externe qui sont nécessaires dans le dispositif à circuit intégré. Ainsi, plus le nombre des plots d'électrodes, et par conséquent celui des conducteurs de sortie internes, est élevé, et plus le pas des plots et le pas des conducteurs de sortie doit être réduit. Le pas des plots dépend également de facteurs tels que la taille des plots d'électrodes, la taille de la boule du fil formée sur le plot d'électrode, de la distance entre le capillaire
d'une tête de soudage de fil et une boule de fil voisine, et la distance entre le capil-
laire et le fil de liaison voisin. Actuellement, le pas de plots minimal est d'environ à 100 /um, et le pas de conducteurs de sortie minimal, qui est déterminé selon la limite admissible pour la fabrication d'une grille de connexion, est d'environ 180 à /um. La figure 1A est une vue en plan partielle d'une grille de connexion classique pouvant commodément être utilisée dans la mise en boîtier d'une puce semiconductrice demandant des entrées/sorties en nombre élevé, et la figure lB est une représentation agrandie de la figure 1A. La puce semiconductrice 10 est fixée à un plot de puce 12 de la grille de connexion, et le plot de puce est couplé à un rail
latéral 17 de la grille de connexion par quatre barres de raccordement de coin 14.
Ainsi, les barres de raccordement sont utilisées pour soutenir le plot de puce. Des conducteurs de sortie internes 16 de la grille de connexion sont électriquement connectés à des plots d'électrodes 20 de la puce 10 par des fils de liaison 18. Les conducteurs de sortie internes 16 se prolongent radialement vers l'intérieur en direction des quatre côtés de la puce 10, et ce type de grille de connexion est employé dans des boîtiers à montage en surface quadruple, comme QFP (boîtier plat à montage quadruple), PLCC (support de puce à conducteurs de sortie sous
matière plastique), CLCC (support de puce à conducteurs de sortie sous céra-
mique), etc. Ces boîtiers à montage quadruple peuvent offrir plus de 200 con-
nexions d'entrée/sortie, et ont des conducteurs de sortie extérieurs se présentant sous la forme d'une aile de mouette, ou d'un J, permettant un montage en surface qui autorise une plus forte densité de montage qu'un procédé de montage par insertion de broches. Les conducteurs de sortie internes 16 présente un alignement 13 de leurs extrémités qui n'est pas parallèle au côté de la puce 10, mais qui, plutôt, est légèrement incliné vers l'extérieur au niveau de la région latérale centrale. De ce fait, on peut préparer plus de conducteurs de sortie internes que dans une
structure à conducteurs de sortie internes parallèles.
La puce semiconductrice employée dans un boîtier du type à montage quadruple possède une pluralité de plots d'électrodes 20 qui sont disposés suivant une forme rectangulaire le long de la périphérie de la surface active de la puce de façon à loger des connexions d'entrée/sortie en un nombre très élevé. Toutefois, dans un boîtier à montage en surface quadruple, les fils de coin servant à connecter des plots d'électrodes formés sur les coins de la puce et des conducteurs de sortie internes voisins des barres de raccordement ont inévitablement une très longue portée. Par exemple, si la taille de la puce 10 est de 4 675 /.m2, le pas de plots a une longueur constante de 75 /um et une grille de connexion à 208 broches (ou nombre de conducteurs de sortie) ayant un pas de conducteurs de sortie "lb" de ,un est employé, alors la portée du fil dans la région centrale, soit S2, vaut 4,63 rnm (0,182 pouce) alors que la portée du fil de coin, soit S1, est de 5,54 mm
(0,218 pouce). Ce fil de coin plus long peut être la cause d'un courtcircuit élec-
trique entre fils de coin voisins au cours d'une opération de soudage de fils ou
d'une opération de moulage. En particulier, la distance entre les fils voisins dimi-
nue lorsqu'on se rapproche des plots d'électrodes. Dans l'exemple cidessus, on obtient dl=97,6 /um et d2=136,5 um, o dl est pris à la position éloignée de S1/4 par rapport aux plots d'électrodes et d2 est pris à la position éloignée de S1/2 par
rapport aux plots d'électrodes.
Des fils de coin placés des deux côtés d'une grille d'entrée G à travers laquelle du plastique fondu est injecté et circule perpendiculairement sur les fils de coin longs subissent une force considérable et, par conséquent, un recourbement
des fils et un court-circuit entre fils adjacents ont tendance à se produire.
Pour éviter ce problème, une puce semiconductrice 10 selon la tech-
nique antérieure présente un pas de plots pour les plots d'électrodes de coin 22 qui est augmenté, comme représenté sur la figure 2. Dans cette structure, par exemple avec un pas de plots de coin de 120,um pour la puce et la grille de connexion pris
ci-dessus comme exemple, les distances d3 et d4 des fils augmentent respective-
ment jusqu'à 119,6 #m et 151,2 um. Toutefois, l'augmentation du pas de plots de
coin augmente la taille de la puce. Ceci va à l'encontre de la tendance à la minia-
turisation de l'industrie moderne des semiconducteurs, et est par conséquent peu
souhaitable.
Selon un autre exemple de la technique antérieure, le brevet des Etats-
Unis d'Amérique n' 5 466 968 décrit une grille de connexion dans laquelle des conducteurs de sortie internes sont disposés de façon à tourner de 90 par rapport à la disposition typique présentée sur la figure 1A. Avec des conducteurs de sortie
internes ayant cette structure, les conducteurs de sortie se rapprochent progres-
sivement de la puce de circuit intégré en allant vers les barres de raccordement de la grille de connexion, ce qui permet de raccourcir les fils de coin au voisinage des
barres de raccordement.
D'autre part, lorsque l'intégration de dispositifs à circuit intégré aug-
mente, le nombre de connexions d'entrée et de sortie nécessaire au dispositif à
circuit intégré augmente de façon importante. En particulier, le nombre de con-
nexions d'entrée/sortie des dispositifs logiques et des microprocesseurs continue
d'augmenter en proportion du nombre de portes présentes sur la puce. Par consé-
quent, il existe, dans l'industrie des semiconducteurs, le besoin que les problèmes et inconvénients décrits ci-dessus en ce qui concerne les fils de coin longs soient surmontés. Un but de l'invention est d'améliorer la fiabilité des fils de liaison d'un dispositif à circuit intégré demandant des connexions d'entrée et de sortie en
nombre élevé.
Un autre but de l'invention est d'empêcher les défaillances par mise en court-circuit de fils de liaison adjacents, notamment ceux placés dans les régions de coin d'une puce semiconductrice demandant des connexions d'entrée et de sortie
en nombre élevé.
Un autre but de cette invention est de fournir un nombre encore plus
élevé de connexions d'entrée et de sortie à un dispositif à circuit intégré.
Selon un aspect de l'invention, les plots d'électrodes d'une puce semi-
conductrice disposés dans les régions de coin de la puce sont déplacés vers la région centrale de la puce par rapport au tracé rectangulaire normal des plots d'électrodes restants. En plus de cela, on peut raccourcir encore la distance entre fils soudés adjacents en faisant que les plots d'électrodes de coin aient un plus
grand pas de plots.
Selon un autre aspect de l'invention, il est proposé une grille de con-
nexion du type à montage quadruple possédant un nombre élevé de conducteurs de sortie, o les conducteurs de sortie internes de coin de la grille de connexion qui doivent être liés par des fils aux plots d'électrodes de coin de la puce semiconductrice sont incurvés et s'étendent plus loin en direction de la puce. Avec
cette structure, il est possible de raccourcir les fils de liaison de coin et, par consé-
quent, de maintenir la stabilité des fils de liaison vis-à-vis du recourbement des
fils et de l'apparition de courts-circuits.
La description suivante, conçue à titre d'illustration de l'invention, vise
à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: la figure 1A est une vue en plan d'une grille de connexion sur laquelle une puce semiconductrice classique est fixée; la figure lB est une vue détaillée de la partie "A" de la figure 1A; la figure 2 est une vue en plan partielle d'une grille de connexion et d'une puce semiconductrice classique fixée sur celle-ci, présentant des plots d'électrodes de coin qui ont un plus grand pas de plots; la figure 3A est une vue en plan partielle d'une grille de connexion et d'une puce semiconductrice présentant des plots d'électrodes de coin qui sont décalés en direction de l'intérieur de la puce semiconductrice, selon un mode de réalisation de l'invention; la figure 3B est une vue détaillée de la partie "B" de la figure 3A; la figure 4A est une vue en plan partielle d'une grille de connexion et d'une puce semiconductrice o les plots d'électrodes de coin sont décalés vers l'intérieur de la puce et possèdent un plus grand pas de plots, selon l'invention; la figure 4B est une vue détaillée de la partie "C" de la figure 4A; la figure 5 est une vue en plan d'une puce semiconductrice; la figure 6A est une vue en plan d'une grille de connexion à laquelle est fixée une puce semiconductrice, o les conducteurs de sortie intérieurs de coin sont infléchis et s'étendent plus loin en direction de la puce semiconductrice, selon l'invention; et
la figure 6B est une vue détaillée de la partie "D" de la figure 6A.
Sur les figures 3A et 3B, on peut voir une grille de connexion et une puce semiconductrice possédant une pluralité de plots d'électrodes disposés selon
l'invention. Les plots d'électrodes 120 présentent un tracé orthogonal sur une sur-
face active de la puce 110. Cette disposition des plots d'électrodes est typique dans
les boîtiers du type à montage en surface quadruple afin de loger plus de con-
nexions d'entrée/sortie. La puce semiconductrice 110 est fixée à un plot de puce 112, qui la soutient, et le plot de puce 112 est couplé à des régions de rails latéraux
(non représentées) d'une grille de connexion par des barres de raccordement 114.
Les barres de raccordement 114 sont placées aux quatre coins du plot de puce 112.
Des conducteurs de sortie internes 116 de la grille de connexion se prolongent
radialement vers l'intérieur en direction des quatre côtés de la puce 110. Les con-
ducteurs de sortie internes 116 sont électriquement connectés aux plots d'élec-
trodes 120 par des fils de liaison 118.
La ligne 113 des extrémités des conducteurs de sortie internes n'est pas parallèle au côté correspondant de la puce semiconductrice, mais, au lieu de cela, les conducteurs de sortie internes du centre sont plus éloignés de la puce en direction de l'extérieur de la puce, ce qui permet de prévoir plus de conducteurs de sortie. Naturellement, lorsque la ligne 113 des extrémités des conducteurs de sortie internes est prévue de façon à être plus écartée du côté de la puce, le nombre des conducteurs de sortie internes 116 entre barres de raccordement 114 peut être augmenté. Malheureusement, l'augmentation de l'écartement est limitée par la
règle de réalisation de la portée maximale des fils.
Selon un mode de réalisation de l'invention, on dispose les plots d'électrodes de coin de façon qu'ils soient décalés vers l'intérieur de la puce avec
une distance "ps" constante, comme représenté sur la figure 3B. Les plots d'élec-
trodes de coin décalés ont les mêmes pas de plots "pd" que les autres plots d'élec-
trodes.
Avec cette disposition des plots d'électrodes, il est possible d'augmen-
ter la distance entre les fils de liaison adjacents dans la région de coin de la puce sans augmenter la taille de la puce. Par exemple, lorsqu'on applique ce mode de
réalisation à la puce semiconductrice et à une grille de connexion qui ont été pré-
sentés comme exemple ci-dessus (c'est-à-dire une taille de puce de 4 675 /m2 et une grille de connexion à 208 broches ayant un pas de conducteurs de sortie "lp" de 200 janum) avec un allongement du décalage des plots de coin "ps" constant et valant 70 um, les distances des fils, soit dl et d2, sont respectivement de 130,8 Jum et 160,2aum, c'est-à- dire qu'elles ont augmenté respectivement de 33,2,um et de 23,7,um par rapport au cas de la technique antérieure. De ce fait, une mise en court-circuit de fils voisins est moins susceptible de se produire, de sorte qu'on
obtient des fils de liaison plus stables.
Les figures 4A et 4B représentent un autre mode de réalisation de
l'invention. Le pas des plots d'électrodes n'est pas uniforme dans ce mode de réa-
lisation, et, au lieu de cela, les plots de coin ont un pas de plots plus grand. Avec cette disposition, il est possible d'augmenter comme cela est voulu la distance des fils de coin (dl et d2) en déplacçant les plots de coin d'une moindre longueur que dans le mode de réalisation des figures 3A et 3B. Par exemple, si le décalage des pas "ps" n'est que de 35,um et que le pas de plots de coin "pdl" est de 120 m, soit plus grand que l'autre pas de plots "pd2" valant 75,um, les distances dl et d2
deviennent respectivement 141,7,umn et 166,2,um, soit une augmentation respec-
tive de 44,1 /m et de 29,7,um.
A l'intérieur de la puce semiconductrice pour laquelle les plots d'élec-
trodes de coin sont décalés, les motifs de circuits actifs sont formés dans une région centrale 130, tandis que les circuits de commande servant par exemple à délivrer des signaux de tension d'alimentation électrique positive et négative aux circuits actifs et à interconnecter électriquement les circuits actifs sont formés dans
une région périphérique 140, comme représenté sur la figure 5. Puisque la tech-
nique de rétrécissement de la taille des dispositifs actifs progresse plus rapidement que la réduction du pas des plots d'électrodes, il suffit de prévoir de la place pour décaler les plots d'électrodes de coin. Pour obtenir un rendement élevé lors de l'assemblage du boîtier, il faut déterminer des règles de réalisation comme le pas des plots d'électrodes et le décalage du pas des plots d'électrodes de coin avant de commencer le tracé de la puce. Pour déterminer les règles, il faut considérer par exemple l'espace nécessaire au décalage des plots de coin et la limite jusqu'à laquelle le pas des plots de coin peut augmenter. Sur la base de la décision ainsi
prise, on choisit le mode de réalisation de la figure 3A ou celui de la figure 4A.
Les figures 6A et 6B représentent un autre mode de réalisation de l'invention. Les plots d'électrodes 220 d'une puce semiconductrice 210 ont un pas de plots constant et les plots de coin 220a sont disposés suivant la ligne le long de laquelle les autres plots d'électrodes 120 sont disposés. Les conducteurs de sortie internes se prolongent radialement vers l'intérieur en direction du plot de puce,
mais à une certaine distance de celui-ci. Les conducteurs de sortie ont leurs extré-
mités respectives qui sont disposées suivant une ligne 230, laquelle est légèrement
inclinée par rapport à la ligne parallèle à un côté correspondant du plot de puce.
D'autre part, les conducteurs de sortie internes de coin 216a qui sont voisins de la barre de raccordement 214 sont infléchis et se prolongent plus loin en direction des
régions de coin de la puce semiconductrice par rapport à la ligne 230 des extré-
mités des conducteurs de sortie internes qui est définie par les autres conducteurs de sortie internes 216. L'amplitude de l'augmentation augmente au voisinage de la barre de raccordement 214. Il est préférable de rendre parallèles les parties de prolongement des conducteurs de sortie internes de coin 216a de façon que la
distance entre les fils de liaison de coin soit constante.
Lorsqu'on applique cette structure de grille de connexion à la puce et à la grille de connexion présentées à titre d'exemple ci-dessus, la portée S2 du fil associé à des conducteurs de sortie internes 216b du centre reste inchangée, soit à 4,62 mm (0,182 pouce), mais la portée S1 du fil associé à des conducteurs de sortie internes 216a de coin diminue de façon importante, pour atteindre 4,06 mm (0,160 pouce), ce qui permet d'économiser 1,47 mm (0,058 pouce) de longueur de portée de fil par comparaison avec la structure de la technique antérieure. Ces liaisons par fils plus courts permettent de réduire la probabilité d'un recourbement des fils au cours d'une opération de moulage et abaisse également la probabilité de mise en court-circuit de deux fils de coin ou de mise en court-circuit d'un fil avec un conducteur de sortie non voulu. Par conséquent, on améliore la fiabilité des fils
de liaison.
De plus, puisque la portée des fils de coin se raccourcit, la ligne d'extrémité des conducteurs de sortie internes peut être éloignée plus loin du côté de la puce, ce qui permet de prévoir plus de conducteurs de sortie internes ayant la même portée maximale des fils de liaison de coin. Par conséquent, on peut prévoir
plus de connexions d'entrée/sortie.
Le tableau suivant sert à expliquer les améliorations apportées par l'invention par rapport à la structure de la technique antérieure. Dans l'exemple 1 de la technique antérieure, on utilise une puce semiconductrice d'une taille de 4 675 /m2 et des plots d'électrodes ayant un pas de plots constant de 75 an, ainsi qu'une grille de connexion ayant un comptage de conducteurs de sortie de 208 et un pas de conducteurs de sortie internes de 200 um. Par rapport à cet exemple 1 de la technique antérieure, on a représenté dans ce tableau l'amplitude d'augmentation des distances des fils. Dans l'exemple 2 de la technique antérieure, deux plots d'électrodes de coin possèdent un pas de plots plus grand, qui vaut 120,umn, comme représenté sur la figure 2, et l'exemple 3 de la technique antérieure utilise un pas de plots de coin de 150,um. Les modes de réalisation 1 à 4 illustrent les résultats expérimentaux de l'application de l'invention. Dans les modes de réalisation 1 et 2, deux plots d'électrodes de coin sont décalés en direction de l'intérieur de la puce semiconductrice respectivement de 35 /m et de 70,um, tandis que le pas de plots est maintenu constant comme représenté sur la figure 3A. D'autre part, dans le mode de réalisation 3, comme représenté sur la figure 4A, les plots d'électrodes de coin sont décalés vers l'intérieur de 35 um et ont un pas de plot plus grand, valant 120 um. Enfin, le mode de réalisation 4 est le cas dans lequel les conducteurs de sortie internes de coin se prolongent plus loin en direction de la puce, comme
représenté sur la figure 6A.
Tableau
S1 (mm) S2 (mm) d2 (umn) dl(m) Amplitude d'aug-
mentation d2 (um) dl (u/m)
Exemple 1 5,54 4,63 137 98 - -
(0,218 pouce) (0,182 pouce) Exemple 2 - - 151 120 14 22 Exemple 3 - - 163 138 26 40 Mode de - - 152 118 15 20 réalisation 1 Modede - - 160 131 23 33 réalisation 2 Mode de - - 166 142 29 44 réalisation 3
Mode de 4,06 4,63 - - - -
réalisation 4 (0,160 pouce) (0,182 pouce)
Comme présentement expliqué, l'invention offre la possibilité d'aug-
menter la distance des fils pour les fils de liaison de coin et de réduire la portée des fils pour les fils de liaison de coin dans un dispositif à circuit intégré demandant des entrées/sorties en nombre élevé. De plus, l'invention peut améliorer la fiabilité des fils de liaison et offrir plus de connexions d'entrée et de sortie pour le dispositif
à circuit intégré.
Bien entendu, l'homme de l'art sera en mesure d'imaginer, à partir du
dispositif dont la description vient d'être donnée à titre simplement illustratif et
nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention.

Claims (10)

REVENDICATIONS
1. Dispositif à circuit intégré semiconducteur, caractérisé en ce qu'il comprend: (A) une puce semiconductrice (110) possédant une surface active sur laquelle une pluralité de plots d'électrodes (120) sont formés, ladite surface active ayant quatre côtés et quatre coins définis entre desdits côtés adjacents, la pluralité de plots d'électrodes étant disposée selon une forme rectangulaire le long des quatre côtés de la surface active; (B) une grille de connexion possédant un plot de puce (112) qui sert à
porter la puce semiconductrice et des conducteurs de sortie internes (116) élec-
triquement connectés à la puce semiconductrice, lesdits conducteurs de sortie internes se prolongeant radialement vers les quatre côtés de la surface active tout en étant écartés de la puce semiconductrice; et (C) une pluralité de fils de liaison (118) connectés entre la pluralité de plots d'électrodes et les conducteurs de sortie internes, o les plots d'électrodes de
coin (120) placés dans les coins sont décalés vers l'intérieur de la puce semi-
conductrice (110).
2. Dispositif à circuit intégré semiconducteur selon la revendication 1, caractérisé en ce que lesdits plots d'électrodes de coin (120) ont le même pas de
plots que les autres plots d'électrodes.
3. Dispositif à circuit intégré semiconducteur selon la revendication 1, caractérisé en ce que lesdits plots d'électrodes de coin (120) ont un pas de plots
plus grand que les autres plots d'électrodes.
4. Dispositif à circuit intégré semiconducteur selon la revendication 1, caractérisé en ce que les conducteurs de sortie internes (116) présentent une ligne (113) d'extrémités de conducteurs de sortie internes qui est inclinée vers l'intérieur au niveau des coins par rapport à une ligne parallèle au côté correspondant de la
surface active.
5. Dispositif à circuit intégré semiconducteur, caractérisé en ce qu'il comprend: (A) une puce semiconductrice (210) possédant une surface active sur laquelle une pluralité de plots d'électrodes (220) sont formés, ladite surface active ayant quatre côtés et quatre coins définis entre côtés adjacents, la pluralité de plots d'électrodes étant disposée suivant une forme rectangulaire le long des quatre côtés de la surface active; (B) une grille de connexion possédant un plot de puce (212) qui sert à
porter la puce semiconductrice et des conducteurs de sortie internes (216) élec-
triquement connectés à la puce semiconductrice, lesdits conducteurs de sortie internes se prolongeant radialement vers les quatre côtés de la surface active en étant écartés de la puce semiconductrice; et (C) une pluralité de fils de liaison (218) connectés entre la pluralité de plots d'électrodes et les conducteurs de sortie internes, o les conducteurs de sortie internes de coin (216a) qui sont connectés aux plots d'électrodes (220a) placés dans
les coins se prolongent plus loin en direction de la puce semiconductrice.
6. Dispositif à circuit intégré semiconducteur, selon la revendication 5, caractérisé en ce que la grille de connexion comprend en outre quatre barres de raccordement (214) couplées aux coins du plot de puce, et les conducteurs de sortie
internes de coin (216a) sont parallèles aux barres de raccordement.
7. Dispositif à circuit intégré semiconducteur selon la revendication 5,
caractérisé en ce que les fils de liaison de coin (218) connectés entre les conduc-
teurs de sortie internes de coin (216a) et les plots d'électrodes de coin (220a) ont des longueurs plus courtes que les fils de liaison centraux connectés entre les conducteurs de sortie internes (216b) et les plots d'électrodes (220) disposés dans
des régions centrales des côtés de la surface active.
8. Dispositif à circuit intégré semiconducteur selon la revendication 5, caractérisé en ce que les conducteurs de sortie internes (216) présentent une ligne (230) d'extrémités de conducteurs de sortie internes qui est inclinée vers l'intérieur au niveau des coins par rapport à une ligne parallèle à un côté correspondant de la
surface active.
9. Grille de connexion, caractérisée en ce qu'elle comprend un plot de puce (212) servant à porter une puce semiconductrice (210) qui possède une pluralité de plots d'électrodes (220) et des conducteurs de sortie internes (216) électriquement interconnectés à la pluralité de plots d'électrodes, ladite pluralité de plots d'électrodes étant disposée suivant une forme rectangulaire le long des quatre côtés de la puce semiconductrice, les conducteurs de sortie internes qui sont placés au niveau de régions de coin de la puce semiconductrice se prolongeant plus loin
en direction de la puce semiconductrice.
10. Grille de connexion selon la revendication 9, caractérisée en ce que les plots d'électrodes (220) de la puce semiconductrice et les conducteurs de sortie internes (216) de la grille de connexion sont électriquement connectés par des fils
de liaison métalliques (218).
FR9616186A 1996-06-13 1996-12-30 Dispositif a circuit integre semiconducteur possedant un nombre eleve de connexions d'entree/sortie Expired - Fee Related FR2749975B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960021244A KR980006195A (ko) 1996-06-13 1996-06-13 와이어 본딩의 안정성을 위한 반도체 칩 패키지의 리드 프레임과 그를 이용한 반도체 칩 패키지
KR1019960055751A KR100210712B1 (ko) 1996-11-20 1996-11-20 와이어 본딩 안정성을 위한 전극 패드 배열을 갖는 반도체 칩을 이용한 반도체 집적회로 소자

Publications (2)

Publication Number Publication Date
FR2749975A1 true FR2749975A1 (fr) 1997-12-19
FR2749975B1 FR2749975B1 (fr) 1998-12-04

Family

ID=26631909

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9616186A Expired - Fee Related FR2749975B1 (fr) 1996-06-13 1996-12-30 Dispositif a circuit integre semiconducteur possedant un nombre eleve de connexions d'entree/sortie

Country Status (6)

Country Link
US (1) US5923092A (fr)
JP (1) JPH1012658A (fr)
CN (1) CN1168537A (fr)
DE (1) DE19652395A1 (fr)
FR (1) FR2749975B1 (fr)
TW (1) TW368737B (fr)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6692989B2 (en) * 1999-10-20 2004-02-17 Renesas Technology Corporation Plastic molded type semiconductor device and fabrication process thereof
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
KR100314773B1 (ko) * 1999-12-30 2001-11-22 윤종용 반도체 칩 패키지 및 이에 사용되는 리드프레임
US6225685B1 (en) * 2000-04-05 2001-05-01 Advanced Micro Devices, Inc. Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins
JP2003273210A (ja) * 2002-03-12 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
JP2005005306A (ja) * 2003-06-09 2005-01-06 Seiko Epson Corp 半導体装置、半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法
TWI250622B (en) * 2003-09-10 2006-03-01 Siliconware Precision Industries Co Ltd Semiconductor package having high quantity of I/O connections and method for making the same
DE102004064118B4 (de) * 2004-03-03 2012-12-20 Atmel Automotive Gmbh Infrarot-Empfänger-Chip
DE102004010299B4 (de) * 2004-03-03 2008-03-06 Atmel Germany Gmbh Infrarot-Empfänger-Chip
KR100642748B1 (ko) * 2004-07-24 2006-11-10 삼성전자주식회사 리드 프레임과 패키지 기판 및 이들을 이용한 패키지
DE102005035083B4 (de) * 2004-07-24 2007-08-23 Samsung Electronics Co., Ltd., Suwon Bondverbindungssystem, Halbleiterbauelementpackung und Drahtbondverfahren
JP5377366B2 (ja) * 2010-03-08 2013-12-25 ローム株式会社 半導体装置
CN102214589B (zh) * 2011-05-31 2013-04-24 华亚平 垂直芯片电子封装方法
JP5959097B2 (ja) 2012-07-03 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265449A (ja) * 1985-09-18 1987-03-24 Mitsubishi Electric Corp 半導体集積回路装置
US5245214A (en) * 1991-06-06 1993-09-14 Northern Telecom Limited Method of designing a leadframe and a leadframe created thereby
GB2278956A (en) * 1993-06-09 1994-12-14 At & T Corp Integrated circuit with multiple relative offset bond pad array
WO1995028005A2 (fr) * 1994-04-07 1995-10-19 Vlsi Technology, Inc. Arrangement de plots de connexion decales

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196138A (ja) * 1988-01-29 1989-08-07 Nec Corp マスタスライス集積回路
US5270570A (en) * 1988-10-10 1993-12-14 Lsi Logic Products Gmbh Lead frame for a multiplicity of terminals
JPH02210856A (ja) * 1989-02-10 1990-08-22 Fujitsu Ltd 半導体装置
US4999700A (en) * 1989-04-20 1991-03-12 Honeywell Inc. Package to board variable pitch tab
JPH03230556A (ja) * 1990-02-06 1991-10-14 Matsushita Electron Corp 半導体装置用リードフレーム
JPH04268749A (ja) * 1991-02-25 1992-09-24 Mitsubishi Electric Corp 半導体装置
JP3046630B2 (ja) * 1991-02-26 2000-05-29 株式会社日立製作所 半導体集積回路装置
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JPH0653266A (ja) * 1992-08-03 1994-02-25 Yamaha Corp 半導体装置
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
JP2834990B2 (ja) * 1993-11-02 1998-12-14 ローム株式会社 クワッド型半導体装置用リードフレームの構造
JPH07231007A (ja) * 1994-02-15 1995-08-29 Toshiba Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265449A (ja) * 1985-09-18 1987-03-24 Mitsubishi Electric Corp 半導体集積回路装置
US5245214A (en) * 1991-06-06 1993-09-14 Northern Telecom Limited Method of designing a leadframe and a leadframe created thereby
GB2278956A (en) * 1993-06-09 1994-12-14 At & T Corp Integrated circuit with multiple relative offset bond pad array
WO1995028005A2 (fr) * 1994-04-07 1995-10-19 Vlsi Technology, Inc. Arrangement de plots de connexion decales

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 011, no. 254 (E - 533) 18 August 1987 (1987-08-18) *

Also Published As

Publication number Publication date
FR2749975B1 (fr) 1998-12-04
JPH1012658A (ja) 1998-01-16
CN1168537A (zh) 1997-12-24
DE19652395A1 (de) 1997-12-18
TW368737B (en) 1999-09-01
US5923092A (en) 1999-07-13

Similar Documents

Publication Publication Date Title
FR2749975A1 (fr) Dispositif a circuit integre semiconducteur possedant un nombre eleve de connexions d'entree/sortie
EP0239494B1 (fr) Boîtier de circuit intégré
JP3967133B2 (ja) 半導体装置及び電子機器の製造方法
US20100052125A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
KR100508682B1 (ko) 더미 와이어를 이용한 열방출형 적층 칩 패키지
JPH1126647A (ja) 光半導体装置
JP2005072515A (ja) 半導体装置
FR2550661A1 (fr) Procede de mise a la masse d'un support de pastille et dispositif obtenu par ce procede
FR2759493A1 (fr) Dispositif de puissance a semiconducteur
US7193303B2 (en) Supporting frame for surface-mount diode package
CN1193186A (zh) 载体薄片和使用了载体薄片的集成电路装置
FR2549641A1 (fr) Ensemble a integration a grande echelle comportant un substrat en ceramique multicouche
FR2760289A1 (fr) Boitier de puce de semiconducteur ayant une structure combinee de conducteurs situes sur la puce et de conducteurs normaux standards
JPH1187556A (ja) 半導体装置
EP1147557B1 (fr) Dispositif a circuits integres, module electronique pour carte a puce utilisant le dispositif et procede de fabrication dudit dispositif
US6753594B2 (en) Electronic component with a semiconductor chip and fabrication method
US20080185740A1 (en) Semiconductor and Method For Producing the Same
JP2003249621A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3942495B2 (ja) 半導体装置
JP2014120501A (ja) 半導体装置及び半導体装置の製造方法
KR20080088321A (ko) 플립 칩 패키지
JPS60200559A (ja) メモリモジュール
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JP2004296906A (ja) 樹脂封止型半導体装置
JP2004031562A5 (fr)

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20090831