CN102214589B - 垂直芯片电子封装方法 - Google Patents
垂直芯片电子封装方法 Download PDFInfo
- Publication number
- CN102214589B CN102214589B CN2011101444203A CN201110144420A CN102214589B CN 102214589 B CN102214589 B CN 102214589B CN 2011101444203 A CN2011101444203 A CN 2011101444203A CN 201110144420 A CN201110144420 A CN 201110144420A CN 102214589 B CN102214589 B CN 102214589B
- Authority
- CN
- China
- Prior art keywords
- chip
- welding block
- horizontal
- lead
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Gyroscopes (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明涉及一种垂直芯片电子封装方法,其包括底板,所述底板上设有底板引线焊块及底板外焊脚,所述底板外焊脚与底板引线焊块分别位于底板相对应的两侧面上;底板对应于设置底板引线焊块的表面上设有一个或多个芯片;芯片至少有一个垂直安装于底板上,在底板上形成垂直芯片;底板上的其余芯片在底板上形成水平芯片;垂直芯片通过金属键合线与底板上的底板引线焊块及水平芯片电连接。本发明避免了现有封装结构中通过焊料焊接、折弯或通过转接板连接的方式,提高了封装效率,提高了封装成品率,降低了封装成本,工艺操作方便,适应性好,安全可靠。
Description
技术领域
本发明涉及一种电子封装方法,尤其是一种垂直芯片电子封装方法,属于芯片封装的技术领域。
背景技术
电子封装是将一个或多个电子元器件芯片相互电连接,然后封装在一个保护结构中,其目的是为电子芯片提供电连接,机械保护,化学腐蚀保护等。此保护结构的底板用于承载芯片和导入/导出电源和电信号。封装技术的发展趋势,就是要封装外形越来越小,功能越来越多,成本越来越低。对于某些电子产品,一个封装结构中至少一个垂直于封装底板安装的芯片是必须的,特别是对那些微传感器,如MEMS器件,磁传感器件,流量传感器,光传感器件,以及微型天线,发光器件,声波器件,光导器件等而言。
随着消费电子的市场逐渐扩大和移动电子产品的逐渐智能化,越来越多的传感器被采用;因此对传感器的要求也越来越高,特别是小型化,低成本,和3维感应。3微感应传感器需要感应在X,Y,Z三个方向上对环境或动作变化。有些3维传感器可通过一个或几个平行放置的传感芯片完成3维感应功能,但有些3维传感器需要通过封装的方法将一个或几个芯片通过垂直于封装衬底封装在一个电子元件内以完成3维感应功能,如加速度计,陀螺仪,磁传感器,Si麦克风等。
Yang Zhao 等的美国专利US7536909中描述了8个实例。其中,实例1,如US7536909中的图1A所示,通过将传感芯片安装在预成型的Z向垂直金属框架上,再通过打线键合形成连接线将电信号引出;实例2,如US7536909中的图2B所示,先将传感芯片安装X,Y平面底板上,再通过金属线键合将电信号引出,然后再将部分底板垂直方向折弯90度;实例3,如US7536909中的图3B所示,先在传感芯片侧面形成焊接图形,再将芯片直接垂直安装在X,Y平面上,通过加热焊焊料接引出电信号,再进行包封;实例4,如US7536909中的图4B所示,先将X,Y平面内的芯片预包封,然后重复实例3的方法;实例5,如US7536909中的图5B所示,通过一块带有导电焊料接点的转换板,将传感芯片贴装在转换板,再将转换板贴装在预成型的管座中,通过焊料加热焊接引出电信号;实例6~8描述的都是在传感芯片表面形成焊接点,直接贴装在预成型的封装管座或了、框架上。上述方法中都没有包括先将芯片直接垂直安装于底板或平行于底板的其他芯片上,再通过金属线键合引出电信号。
Michael J. Bohlinger等的美国专利US7271586描述的是在一个Z轴磁传感芯片上形成焊接图形,在将此芯片安装到预先形成安装槽的底板中,通过焊料加热焊接引出电信号。如US7271586中的图3所示,X轴磁传感芯片和Y轴磁传感芯片被水平安装在底板的表面上,Z轴磁传感芯片被安装在安装槽中,Z轴磁传感芯片上的焊点带有焊球,通过加热与底板表面上的焊孔连接。此方法在底板上开安装槽,要求底板较厚,不利于小型化。
Lakshman S. Wathanawasam 等的美国专利US7176478描述的是形成磁传感芯片垂直安装所需的转换板的方法。如US7176478中的图1所示,传感芯片被水平安装在转换板上,通过金属线键合将电信号连接到转换板的焊点上。此方法需要用到转换板,成本高,且不利于小型化。
James W. Adkisson等的美国专利US7361581描述的是芯片级封装图像传感器时通过芯片斜侧面将信号从正面引向背面的方法,其侧引线只是将图像传感器信号从芯片表面引向背面的通道,并不直接用于金属线键合。
小池智之的日本专利 “特開平7-27641” 描述的是一种压力传感器的封装方法。如其中的图1所示,通过在压力敏感Si片正面形成通空或盲空,然后用金属填充通空或盲空,再在此芯片的表面制作芯片安装板,切割后得到带侧面压焊块的压力传感芯片。再将此芯片贴装在一预成型的压力传感器封装模具的安装槽侧壁上,芯片的表面的信号最后通过金属线键合连接压力传感芯片的侧压焊块,和封装模块的线路板的压焊块导出。此方法用于需要用到芯片安装板,且传感芯片贴装于封装模具的安装槽侧面,不利于自动化生产,体积大。此方法只适用于特殊的压力传感器封装。
发明内容
本发明的目的是克服现有技术中存在的不足,提供一种垂直芯片电子封装方法,其工艺操作方便,封装成本低,封装成品率高,适应性好。
按照本发明提供的技术方案,所述垂直芯片电子封装方法,包括底板,所述底板上设有底板引线焊块及底板外焊脚,所述底板外焊脚与底板引线焊块分别位于底板相对应的两侧面上;底板对应于设置底板引线焊块的表面上设有一个或多个芯片;所述芯片中至少有一个垂直安装于底板上,在底板上形成垂直芯片;底板上的其余芯片在底板上形成水平芯片;垂直芯片通过金属键合线与底板上的底板引线焊块及水平芯片电连接。
所述垂直芯片的表面垂直于底板,垂直芯片通过粘片胶或粘片胶带固定安装在底板或水平芯片上。
所述垂直芯片包括MEMS芯片、磁传感芯片、微流量传感芯片、微型天线、发光芯片、感光芯片、声波芯片或光导芯片。
所述底板包括印刷线路板、金属引线框架、陶瓷板、聚合物软板、硅板或预成型管座。
所述垂直芯片对应于远离底板的一端设有垂直斜侧面,所述垂直斜侧面上设有垂直斜侧面引线焊块;所述水平芯片上设有水平斜侧面,水平斜侧面上设有水平斜侧面引线焊块;垂直斜侧面引线焊块与垂直芯片的表面具有第一斜侧面角,水平斜侧面引线焊块与水平芯片的表面具有第二斜侧面角,第一斜侧面角与第二斜侧面角之和为80~100度;垂直斜侧面引线焊块与水平斜侧面引线焊块通过金属键合线电连接。
所述垂直芯片对应于远离底板的另一端端面设有直侧面引线焊块,所述水平芯片设有水平表面引线焊块,所述直侧面引线焊块通过金属键合线与底板引线焊块或水平芯片上的水平表面引线焊块电连接。
所述水平芯片对应于垂直于底板的侧面上设有水平芯片直侧面引线焊块,垂直芯片的表面上设有垂直芯片表面引线焊块,所述垂直芯片表面引线焊块位于垂直芯片与水平芯片直侧面引线焊块相对应的表面,所述垂直芯片表面引线焊块与水平芯片直侧面引线焊块平行;垂直芯片表面引线焊块通过金属键合线与水平芯片直侧面引线焊块及底板引线焊块电连接。
所述水平芯片对应于垂直于底板的侧面上设有水平芯片直侧面引线焊块,垂直芯片的对应于垂直于底板的侧面上设有侧面引线焊块,所述垂直芯片的侧面引线焊块位于垂直芯片与水平芯片直侧面引线焊块相对应的表面,所述垂直芯片的侧面引线焊块与水平芯片的直侧面引线焊块平行;垂直芯片的侧面引线焊块为斜侧面引线焊块或直侧面引线焊块,所述斜侧面引线焊块倾斜分布于垂直芯片的表面上;垂直芯片的侧面引线焊块通过金属键合线与水平芯片直侧面引线焊块及底板引线焊块电连接。
所述水平芯片的表面上设有水平表面引线焊块,垂直芯片的表面上设有垂直芯片表面引线焊块;在垂直芯片表面引线焊块与水平表面引线焊块的金属线键合时,键合机的键合头先在垂直芯片表面引线焊块或水平表面引线焊块上打第一焊点,在垂直于水平方向的平面内转过90度后再在相对应的焊块上打第二焊点。
所述水平芯片表面上设有水平表面引线焊块,垂直芯片的表面上设有垂直芯片表面引线焊块;安装有水平芯片及垂直芯片的底板安装于料座上,在垂直芯片表面引线焊块与相应的水平表面引线焊块的进行金属线键合时,键合机的键合头先在水平表面引线焊块或垂直芯片表面引线焊块打第一焊点后,键合机的料座在垂直于水平方向的平面内转过90度后,键合机的键合头在相对应的焊块上打第二焊点。
本发明的优点:底板上设有底板引线焊块及底板外焊脚,底板对应于设置底板引线焊块的表面上设有若干芯片,其中至少有一个芯片的表面垂直安装于底板上,形成垂直芯片;底板上其余的芯片形成水平芯片,垂直芯片上相应的引线焊块与水平芯片上相应的引线焊块通过金属键合线电连接,避免了现有封装结构中通过焊料焊接、折弯或通过转接板连接的方式,提高了封装效率,提高了封装成品率,降低了封装成本,工艺操作方便,适应性好。
附图说明
图1为本发明实施例1的结构示意图。
图2~图6为本发明制作垂直斜侧面引线焊块的具体工艺步骤图。
图7为图1的主视图。
图8为实施例1中第一斜侧面角为45度时的结构示意图。
图9为实施例1中垂直斜侧面引线焊块与水平斜侧面引线焊块的键合过程示意图。
图10为本发明实施例2的结构示意图。
图11为本发明实施例2的另一种结构示意图。
图12为本发明实施例2中底板采用金属引线框架的结构示意图。
图13为本发明实施例2的第三种实现结构示意图。
图14为本发明实施例2中图10的最终包封或空封后的结构示意图。
图15为本发明实施例2的第四种实现结构示意图。
图16~图20为本发明制作直侧面引线焊块的具体工艺步骤图。
图21为本发明实施例2的第五种实现结构示意图。
图22为本发明实施例3的实现结构示意图。
图23为本发明实施例3的另一种实现结构示意图。
图24~图25为本发明实施例4的金属键合线连接的具体打线过程示意图。
图26~图27为本发明实施例5的金属键合线连接的打线键合过程示意图。
附图标记说明:71-底板、71a-金属引线框架底板、72a-垂直斜侧面引线焊块、72b-底板引线焊块、72c-第一水平表面引线焊块、72d-第二水平表面引线焊块、72e-水平斜侧面引线焊块、72f-直侧面引线焊块、72g-第三水平表面引线焊块、72h-水平芯片直侧面引线焊块、72j-垂直芯片表面引线焊块、73-底板外焊脚、73a-金属引线框外焊脚、74-粘结体、75-金属键合线、76-第一垂直芯片、76a-第一垂直芯片表面、76b-第一垂直芯片直侧面、76c-垂直斜侧面、76d-倒梯形槽、77-第一水平芯片、78-第二水平芯片、78a-第二水平芯片表面、80-圆片、80a-圆片表面、81a-第一斜侧面角、81b-第二斜侧面角、82-绝缘层、83-切割口、84-第一夹具、85-第一家具内夹角、86-档杆、87-第二垂直芯片、87a-第二垂直芯片的表面、87c-第二垂直芯片顶侧面、88-第一封装结构、89-第三水平芯片、90-第二封装结构、91-封装产品、92-第三垂直芯片、92a-第三垂直芯片表面、92c-第三垂直芯片顶侧面、93-直角凹槽、94-第四水平芯片、94a-第四水平芯片水平表面、94b-第四水平芯片垂直侧面、95-键合头、96-水平位置、97-垂直位置、98-第四垂直芯片、98a-第四垂直芯片表面、98b-第四垂直芯片垂直侧面、98c-第四垂直芯片顶侧面、99-第二夹具、100-第二夹具水平位置、200-第二夹具垂直位置。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
为了改进现有的封装结构,即通过转换板、通过制作突点下金属层、通过焊料焊接或通过底板弯折来实现的封装时,在相应的操作过程中工艺操作复杂、封装成本高、封装成品率低的缺点;本发明的封装方法包括提供底板71,所述底板71具有两个相应的表面,底板71其中的表面的一端设有底板引线焊块72b,底板71另一表面上设有底板外焊脚73,底板外焊脚73与底板引线焊块72b相电连接;底板71上设有若干芯片,且底板71上的芯片至少有一个芯片的表面垂直于底板71,即在底板71上形成垂直芯片,底板71上对应垂直芯片的其余芯片形成水平芯片。芯片具有表面和背面,背面和表面位于芯片相对应的位置,芯片的其余端部均称为侧面;且芯片的表面具有相应的连接功能;本发明需要将芯片的表面垂直安装于底板71上。垂直芯片通过金属键合线75与底板71上的底板引线焊块72b或水平芯片相连,从而形成相应的第一封装结构88,垂直芯片与水平芯片相匹配连接,垂直芯片与水平芯片的输出信号通过底板外焊脚73向外输出。其中,底板71用于安装芯片,提供芯片与底板外焊脚73的信号连接,底板71可以采用印刷线路板(PCB),金属引线框架底板71a,陶瓷板,聚合物软板,可以是带键合焊块的硅板,可以是预成型管座的底板部分,也可以是其他电子封装中常用的底板;垂直芯片与水平芯片可以是用于控制或管理传感芯片的半导体芯片,也可以是微机电(MEMS)芯片,磁传感芯片,微流量传感器芯片,微型天线,发光芯片,感光芯片,声波芯片或光导芯片。垂直芯片与水平芯片间相应的信号输入/输出连接方式可以通过下面的五个实施例实现。
实施例1
如图1和图7所示:采用本发明的封装方法形成的封装结构中,包括底板71,底板71对应于设置底板引线焊块72b的表面上安装有第一垂直芯片76,所述第一垂直芯片76通过粘结体74垂直安装于底板71上,粘结体74为粘片胶或胶带;具体地,第一垂直芯片76的第一垂直芯片表面76a垂直于底板71。底板71上安装有第一水平芯片77及第二水平芯片78,其中,第二水平芯片78通过粘结体74安装于底板71上,第一水平芯片77通过粘结体74安装于第二水平芯片78上,第一水平芯片77、第二水平芯片78的表面与底板71相平行分布。第一垂直芯片76对应于远离底板71的一端设有垂直斜侧面76c,所述垂直斜侧面76c与第一垂直芯片表面76a邻接,且垂直斜侧面76c连接第一垂直芯片表面76a与第一垂直芯片76的顶侧面。垂直斜侧面76c上设有垂直斜侧面引线焊块72a,所述垂直斜侧面引线焊块72a与第一垂直芯片76的第一垂直芯片表面76a上的电子器件通过相应的引线电连接;垂直斜侧面引线焊块72a在垂直斜侧面76c上形成后,垂直斜侧面引线焊块72a与第一垂直芯片76的第一垂直芯片表面76a具有第一斜侧面角81a。第一水平芯片77上具有水平斜侧面,所述水平斜侧面上设有水平斜侧面引线焊块72e,水平斜侧面引线焊块72e与第一水平芯片77的表面具有第二斜侧面角81b。为了便于将垂直斜侧面引线焊块72a与水平斜侧面引线焊块72e间通过金属键合线75电连接,第一斜侧面角81a与第二斜侧面角81b之和为90±10度;因此,底板71上安装第一垂直芯片76、第一水平芯片77及第二水平芯片78后,通过将底板71偏转一定角度81b后,垂直斜侧面引线焊块72a与水平斜侧面引线焊块72e的表面接近平行,便于打线键合。底板71可以选择上述提到的一种,第一垂直芯片76、第一水平芯片77或第二水平芯片78可以选择上述提到的一种,也可以是控制电路(ASIC)芯片。封装好的产品通过底板外焊脚73与客户应用的PCB板连接,底板外焊脚73可以在底板71内,也可以向外延伸并在底板71外(图中未画出)。
为了实现所有芯片间的相应连接,第二水平芯片78的表面上设有第一水平芯片表面引线焊块72c;第一水平芯片77的表面上设有第二水平表面引线焊块72d。第二水平芯片78上的第一水平表面引线焊块72c通过金属键合线75与第一水平芯片77上的第二水平表面引线焊块72d电连接,第二水平芯片78上对应邻近底板引线焊块72b的第一水平表面引线焊块72c通过金属键合线75与底板引线焊块72b电连接,从而第一垂直芯片76、第一水平芯片77及第二水平芯片78通过金属键合线75分别与底板引线焊块72b及底板外焊脚73电连接,能够将相应的信号输入或输出。
如图2~图6所示:为制作第一垂直芯片76的垂直斜侧面76c并在垂直斜侧面76c上制作垂直斜侧面引线焊块72a的具体工艺步骤图。加工时,提供圆片80,并在圆片表面80a上通过光刻和蚀刻出倒梯形槽76d,所述倒梯形槽76d的腰边与圆片表面80a形成第一斜侧面角81a。在上述圆片80的圆片表面80a上覆盖一层或多层绝缘层82,所述绝缘层82同时覆盖整个倒梯形槽76d内。再通过光刻、溅射、电镀、蚀刻等工艺形成垂直斜侧面引线焊块72a;最后切割圆片80,在倒梯形槽76d的槽底上形成切割口83,所述切割口83贯穿整个圆片80,其它方向也形成相应的切割口(未画出),且切割口与芯片表面垂直。经过分片后形成具有第一垂直芯片表面76a及垂直斜侧面引线焊块72a的第一垂直芯片76。
第一水平芯片77及位于第一水平芯片77上的水平斜侧面可以通过上述相同的方法制作。第一水平芯片77上的水平斜侧面与第一水平芯片77的表面形成的第二斜侧面角81b与第一斜侧面角81a之和等于90±10度。作为第一斜侧面角81a与第二斜侧面角81b的一个特例,如图8所示。图8中,第一垂直芯片76的第一斜侧面角81a和第一水平芯片77的第二斜侧面角81b相等,即第一斜侧面角81a与第二斜侧面角81b均为45±5度。这样,作为一个选项,第一垂直芯片76和第一水平芯片77可做在同一个圆片80上。作为另一个选项,第一垂直芯片76和第一水平芯片77可以是完全相同的芯片,降低了工艺制造的复杂度。
当底板71上安装好第一垂直芯片76、第一水平芯片77及第二水平芯片78后,由于垂直斜侧面引线焊块72a和水平斜侧面引线焊块72e与底板71不平行,普通打线键合机不能实施打线键合,需要采用第一夹具84来辅助打线键合机进行打线键合。一个特制的第一夹具84,如图9所示。所述第一夹具84呈三角状,第一夹具84的第一夹具内夹角85应与第一水平芯片77的第二斜侧面角81b相同。在第一夹具84的斜面上放置安装好芯片的第一封装结构88,所述第一封装结构88也可以是由单个底板连成的一个大板(未画出),在大板上预先形成孔,以便档杆86插入,档杆86用于对第一封装结构88的安装定位。这样,垂直斜侧面引线焊块72a和水平斜侧面引线焊块72e就与第一夹具84的斜面基本平行,普通打线键合机可以实施打线键合。与底板71平行的底板引线焊块72b,第一水平表面引线焊块72c,第二水平表面引线焊块72d间的金属键合线75,可以预先在垂直斜侧面引线焊块72a及水平斜侧面引线焊块72e键合前在普通的水平料座上完成,也可在垂直斜侧面引线焊块72a及水平斜侧面引线焊块72e键合后在普通的水平料座上完成。
实施例2
如图10所示:底板71上只设置了一个芯片,第二垂直芯片87;即第二垂直芯片87的第二垂直芯片表面87a垂直于底板71,第二垂直芯片87的一端通过粘结体74安装于底板71上。第二垂直芯片87具有第二垂直芯片表面87a及第二垂直芯片顶侧面87c,第二垂直芯片表面87a为制作有功能器件的表面,第二垂直芯片顶侧面87c与底板71相平行。第二垂直芯片顶侧面87c上形成直侧面引线焊块72f,所述直侧面引线焊块72f与第二垂直芯片87上的电子器件电连接。直侧面引线焊块72f与底板71相平行,通过普通打线键合机将直侧面引线焊块72f与底板引线焊块72b通过金属键合线75电连接。第二垂直芯片87的信号通过底板外焊脚73与客户应用的PCB板连接后输出。
如图11所示:底板71上安装了第二水平芯片78、第三水平芯片89及第二垂直芯片87,第二水平芯片78通过粘结体74平行安装于底板71上,第三水平芯片89通过粘结体74平行安装于第二水平芯片78上,第二垂直芯片87通过粘结体74垂直安装于底板71上。第二垂直芯片87具有第二垂直芯片表面87a及第二垂直芯片顶侧面87c,第二垂直芯片表面87a与底板71相垂直,第二垂直芯片顶侧面87c与底板71相平行。第二垂直芯片87的第二垂直芯片顶侧面87c上设有直侧面引线焊块72f,所述直侧面引线焊块72f与底板71相平行。第二水平芯片78表面上设有电连接的第一水平表面引线焊块72c,第三水平芯片89的表面上设有电连接的第二水平表面引线焊块72d,第一水平表面引线焊块72c及第二水平表面引线焊块72d与底板71平行。通过普通的打线键合机将直侧面引线焊块72f分别与第一水平表面引线焊块72c、第二水平表面引线焊块72d电连接,同时,通过普通打线键合机将第三水平芯片89上的第二水平表面引线焊块72d与第二水平芯片78上的第一水平表面引线焊块72c用金属键合线75电连接,且第一水平表面引线焊块72c通过金属键合线75与底板引线焊块72b电连接,底板71通过底板外焊脚73与客户应用的PCB板连接,输入或输出电信号。
如图12所示:所述底板71为金属引线框架底板71a的具体实施例。金属引线框架底板71a上设有水平分布的第二水平芯片78及第三水平芯片89,并设有垂直分布的第二垂直芯片87,所述金属引线框架底板71a上设有金属引线框外焊脚73a。第二水平芯片78通过粘结体74安装于金属引线框架底板71a上,第三水平芯片89通过粘结体74安装于第二水平芯片78上,第二水平芯片78对应于设置第三水平芯片89的表面上设有第一水平表面引线焊块72c。第二垂直芯片87对应于远离且平行于金属引线框架底板71a的表面形成第二垂直芯片顶侧面87c,第二垂直芯片87通过粘结体74垂直安装于金属引线框架底板71a上,第二垂直芯片顶侧面87c上设有直侧面引线焊块72f。第三水平芯片89上设有第二水平表面引线焊块72d,直侧面引线焊块72f通过金属键合线75分别与第二水平芯片78上相应的第一水平表面引线焊块72c及第三水平芯片89上的第二水平表面引线焊块72d电连接。第三水平芯片89上的第二水平表面引线焊块72d通过金属键合线75与第二水平芯片78上的第一水平表面引线焊块72c电连接,第二水平芯片78上其余的第一水平表面引线焊块72c与金属引线框外焊脚73a通过金属键合线75电连接,从而将相应的信号能够输入/输出。本附图中,第二水平芯片78、第三水平芯片89可以为控制电路芯片(ASIC),也可以是上述提到芯片的一种;第二水平芯片78、第三水平芯片89及第二垂直芯片87的选择及电连接均根据相应的封装需要进行设置。
如图13所示:底板71上安装有平行分布的第二水平芯片78,第二水平芯片78上安装有第三水平芯片89及第二垂直芯片87,第三水平芯片89与第二水平芯片78平行,即第三水平芯片89与底板71平行;第二垂直芯片87垂直安装于第二水平芯片78上,第二水平芯片78通过粘结体74安装于底板71上,第三水平芯片89及第二垂直芯片87均通过粘结体74安装于第二水平芯片78上。第二垂直芯片78具有第二垂直芯片表面87a及第二垂直芯片顶侧面87c,第二垂直芯片表面87a为制作有功能器件的表面,第二垂直芯片表面87a同时垂直于第二水平芯片78及底板71,第二垂直芯片顶侧面87c平行于底板71及第二水平芯片78。第二垂直芯片顶侧面87c上设有电连接的直侧面引线焊块72f,第三水平芯片89上设有第二水平芯片表面引线焊块72d,通过普通打线键合机将第二水平表面引线焊块72d与直侧面引线焊块72f用金属键合线75电连接,第二水平表面引线焊块72d通过金属键合线75与底板引线焊块72b电连接,底板71通过底板外焊脚73与客户应用的相应的电子器件或PCB板连接。直侧面引线焊块72f也可以用金属键合线75与第一水平表面引线焊块72c、底板引线焊块72b电连接(未画出)。
如图14所示:底板71上安装好相应的水平芯片与垂直芯片,并打线键合好后形成第二封装结构90,也可以是多个第二封装结构90的底板71连接在一起(图中未画出),通过注塑、滴胶将相应的芯片及金属键合线75保护起来,然后切割形成最终的封装产品91。作为另一个实例,也可以用预成型的保护壳通过胶水,焊料熔焊,钎焊等方法固定在底板71上,与底板71一起构成封装外壳。作为一个选项,底板71是预成型管座的底板,一个保护盖通过胶水,焊料熔焊,钎焊等方法固定在此预成型管座上,形成一个密封空间以保护芯片和金属线。作为另一个选项,保护壳或保护盖上可带有与自然信号的接口。这些自然信号包括光,声,流量,压力,湿度等物理量。
如图15所示:为第二垂直芯片87的一个具体实施例。第三垂直芯片92具有一个以上的直侧面引线焊块72f。每个直侧面引线焊块72f制作在一个直角凹槽93中,直侧面引线焊块72f与第三垂直芯片92的第三垂直芯片表面92a垂直,与第三垂直芯片92的第三垂直芯片顶侧面92c平行。在实施垂直封装时,第三垂直芯片92的第三垂直芯片顶侧面92c朝上放置。第三垂直芯片92经过相应的处理后,具有第二垂直芯片87安装的连接方式。作为一个选项,一个凹槽93内可以制作不限于一个的垂直引线焊块72f。
如图16~图20所示:为直侧面引线焊块72f的制作工艺步骤图,并以图15实例的AB面剖面为例说明。具体实施时:在一个圆片80的圆片表面80a上通过光刻和蚀刻形成直角凹槽93,具有槽底、侧壁及垂直于圆片表面80a的第二垂直芯片顶侧面87c,即第二垂直芯片顶侧面87c与圆片表面80a成直角,凹槽的其它侧壁面可以与圆片表面80a成任意角度。继续加工该圆片80,在圆片80的整个表面上,包括直角凹槽93内,覆盖一层或多层绝缘层82;再通过掩膜溅射(shadowing mask sputter),光刻,电镀,蚀刻形成直侧面引线焊块72f。最后切割圆片,在直角凹槽93的槽底中形成切割口83,经分片后形成具有第三垂直芯片表面92a,直侧面引线焊块72f的第三垂直芯片92。
如图21所示:为将图15所示的第三垂直芯片92垂直安装于底板71上,并与第二水平芯片78及第三水平芯片89对应配合后形成的一个具体实施例,通过金属键合线75将第三垂直芯片92与第二水平芯片78及第三水平芯片89的电连接,同时,通过金属键合线75将第三水平芯片89与第二水平芯片78电连接后与底板引线焊块72b电连接。连接完成后,底板71通过底板外焊脚73与客户应用的电子器件或PCB板相连,实现相应信号的输入/输出连接。
实施例3
如图22所示:底板71上安装有第四水平芯片94,所述第四水平芯片94平行于底板71分布,且第四水平芯片94通过粘结体74安装于底板71上。底板71上还安装有第四垂直芯片98,所述第四垂直芯片98的第四垂直芯片表面98a垂直于底板71,且第四垂直芯片98通过粘结体74安装于底板71上。第四垂直芯片98具有第四垂直芯片表面98a、第四垂直芯片垂直侧面98b及第四垂直芯片顶侧面98c,其中,第四垂直芯片垂直侧面98b邻近第四水平芯片94的端部;第四垂直芯片表面98a与第四垂直芯片垂直侧面98b均垂直于底板71,第四垂直芯片顶侧面98c平行于底板71。在第四垂直芯片98的第四垂直芯片表面98a上制作有电连接的垂直芯片表面引线焊块72j,第四水平芯片94与第四垂直芯片表面98a相对应的第四水平芯片垂直侧面94b上制作有水平芯片直侧面引线焊块72h,所述水平芯片直侧面引线焊块72h与垂直芯片表面引线焊块72j位于同一侧;水平芯片直侧面引线焊块72h与垂直芯片表面引线焊块72j朝向相同,并且相互平行。当第四水平芯片94与第四垂直芯片98安装在底板71上后,将底板71放置在一个夹具上,使垂直芯片表面引线焊块72j与水平芯片直侧面引线焊块72h水平朝上,通过普通打线键合机用金属键合线75将垂直芯片表面引线焊块72j与水平芯片直侧面引线焊块72h电连接。第四水平芯片94表面上的第三水平表面引线焊块72g通过金属键合线75与底板71上的底板引线焊块72b电连接。
如图23所示:所述底板71上设有第一垂直芯片76及第四水平芯片94,第四水平芯片94平行于底板71分布,且第四水平芯片94通过粘结体74安装于底板71上;第一垂直芯片76的第一垂直芯片表面76a垂直于底板71分布,且第一垂直芯片76通过粘结体74安装于底板71上。第一垂直芯片76具有第一垂直芯片表面76a,第一垂直芯片表面76a垂直于底板71,垂直斜侧面76c也与底板71垂直,第一垂直芯片直侧面76b与底板71平行,垂直斜侧面76c上制作有垂直斜侧面引线焊块72a。第四水平芯片94的第四水平芯片垂直侧面94b上设有水平芯片直侧面引线焊块72h;第一垂直芯片表面76a邻近水平芯片94,所述水平芯片直侧面引线焊块72h与垂直斜侧面引线焊块72a通过金属键合线75电连接。安装后,第一垂直芯片表面76a与第四水平芯片94形成一定角度,使垂直斜侧面引线焊块72a与水平芯片直侧面引线焊块72h朝向相同,并且相互平行,便于打线键合。打线键合时,将底板71放置在一个相应的夹具上,使垂直斜侧面引线焊块72a与水平芯片直侧面引线焊块72h水平朝上,通过普通打线键合机用金属键合线75实现电连接。作为一个选项,第一垂直芯片76可以是具有直侧面引线焊块72f的芯片,只要直侧面引线焊块72f与水平芯片直侧面引线焊块72h朝向相同,相互平行就可以打线键合。安装后,通过后续的底板71连接操作进行连接。
实施例4
如图24和图25所示:为通过打线键合机的键合头95转动实现打线过程的示意图,通过相应的操作实现相应的键合连接。底板71上安装有平行分布的第二水平芯片78及垂直分布的第四垂直芯片98,第二水平芯片78通过粘结体74安装于底板71上,第四垂直芯片98通过粘结体74安装于底板71上。第二水平芯片78上设有第一水平表面引线焊块72c,第一水平表面引线焊块72c与第二水平芯片78上的功能器件电连接。第四垂直芯片98具有第四垂直芯片表面98a,所述第四垂直芯片表面98a邻近第二水平芯片78端部,第四垂直芯片表面98a垂直于底板71。第四垂直芯片表面98a上设有电连接的垂直芯片表面引线焊块72j。打线时,键合头95可以在垂直于水平面方向转动,先将安装有第二水平芯片78与第四垂直芯片98的底板71放置在打线键合机上,键合头95处于水平位置,先在垂直芯片表面引线焊块72j上打第一焊点,然后键合头95在垂直于水平面的平面内转动90度,到垂直于水平位置97,使键合头95垂直于第一水平芯片表面引线焊块72c;通过键合头95在第一水平芯片表面引线焊块72c上打第二焊点,形成金属键合线75,金属键合线75将第一水平芯片表面引线焊块72c与垂直芯片表面引线焊块72j电连接。作为一个选项,键合头95先处在垂直于水平面位置(即垂直位置)97,在第一水平芯片表面引线焊72c上打第一焊点,然后在垂直于水平面的平面内转动90度,到水平面位置96,再在第四垂直芯片98表面的表面引线焊块72j上打第二焊点,形成金属连接线75。
如图26和图27所示:底板71上安装有第二水平芯片78和第四垂直芯片98,第二水平芯片78平行分布于底板71上,并通过粘结体74安装于底板71上;第四垂直芯片98垂直于底板71,并通过粘结体74安装于底板71上。第四垂直芯片98的第四垂直芯片表面98a上设有电连接的表面引线焊块72j,第二水平芯片78的第二水平芯片表面78a上制作有第一水平引线焊块72c,第四垂直芯片98的第四垂直芯片表面98a邻近第一水平芯片78的端面,所述第一水平芯片表面引线焊块72c平行于底板71, 所述第四垂直芯片98的垂直芯片表面引线焊块72j垂直于底板71。打线键合时,底板71对应于设置底板外焊脚73的一侧放置于第二夹具99上,第二夹具99呈L型,第二夹具99也即料座;第四垂直芯片98与第二夹具99相接触;第二夹具99先放置于第二夹具水平位置100。普通打线键合机的键合头95先垂直于第一水平芯片表面引线焊块72c,并在第一水平芯片表面引线焊块72c上打第一焊点,然后第二夹具99在垂直水平面的平面内转动90度,到第二夹具垂直水平位置200,键合头95在第四垂直芯片98的表面引线焊块72j上打第二焊点,形成金属键合线75。同理,可以先在表面引线焊块72j上打第一焊点,然后在第一水平侧面引线焊块72c上打第二焊点,形成金属键合线75,达到表面引线焊块72j与第一水平侧面引线焊块72c的电连接。
本发明底板71上设有底板引线焊块72b及底板外焊脚73,底板71对应于设置底板引线焊块72b的表面上安装有若干芯片,其中至少有一个芯片的表面垂直于底板71,形成垂直芯片;底板71上其余的芯片形成水平芯片,垂直芯片上相应的引线焊块与水平芯片上相应的引线焊块通过金属键合线75电连接,避免了现有封装结构中通过焊料焊接、折弯或通过转接板连接的方式,提高了封装效率,提高了封装成品率,降低了封装成本,工艺操作方便,适应性好,安全可靠。
Claims (3)
1.一种垂直芯片电子封装方法,包括底板,所述底板上设有底板引线焊块及底板外焊脚,所述底板外焊脚与底板引线焊块分别位于底板相对应的两侧面上;底板对应于设置底板引线焊块的表面上设有一个或多个芯片;其特征是:所述芯片中至少有一个垂直安装于底板上,在底板上形成垂直芯片;底板上的其余芯片在底板上形成水平芯片;垂直芯片通过金属键合线与底板上的底板引线焊块及水平芯片电连接;
所述垂直芯片的表面垂直于底板,垂直芯片通过粘片胶或粘片胶带固定安装在底板或水平芯片上;
所述垂直芯片对应于远离底板的一端设有垂直斜侧面,所述垂直斜侧面上设有垂直斜侧面引线焊块;所述水平芯片上设有水平斜侧面,水平斜侧面上设有水平斜侧面引线焊块;垂直斜侧面引线焊块与垂直芯片的表面具有第一斜侧面角,水平斜侧面引线焊块与水平芯片的表面具有第二斜侧面角,第一斜侧面角与第二斜侧面角之和为80~100度;垂直斜侧面引线焊块与水平斜侧面引线焊块通过金属键合线电连接;
所述垂直芯片对应于远离底板的另一端端面设有直侧面引线焊块,所述水平芯片设有水平表面引线焊块,所述直侧面引线焊块通过金属键合线与底板引线焊块或水平芯片上的水平表面引线焊块电连接;
所述水平芯片对应于垂直于底板的侧面上设有水平芯片直侧面引线焊块,垂直芯片的表面上设有垂直芯片表面引线焊块,所述垂直芯片表面引线焊块位于垂直芯片与水平芯片直侧面引线焊块相对应的表面,所述垂直芯片表面引线焊块与水平芯片直侧面引线焊块平行;垂直芯片表面引线焊块通过金属键合线与水平芯片直侧面引线焊块及底板引线焊块电连接;
垂直芯片的对应于垂直于底板的侧面上设有侧面引线焊块,所述垂直芯片的侧面引线焊块位于垂直芯片与水平芯片直侧面引线焊块相对应的表面,所述垂直芯片的侧面引线焊块与水平芯片的直侧面引线焊块平行;垂直芯片的侧面引线焊块为斜侧面引线焊块或直侧面引线焊块,所述斜侧面引线焊块倾斜分布于垂直芯片的表面上;垂直芯片的侧面引线焊块通过金属键合线与水平芯片直侧面引线焊块及底板引线焊块电连接;
在垂直芯片表面引线焊块与水平表面引线焊块的金属线键合时,键合机的键合头先在垂直芯片表面引线焊块或水平表面引线焊块上打第一焊点,在垂直于水平方向的平面内转过90度后再在相对应的焊块上打第二焊点;
安装有水平芯片及垂直芯片的底板安装于料座上,在垂直芯片表面引线焊块与相应的水平表面引线焊块的进行金属线键合时,键合机的键合头先在水平表面引线焊块或垂直芯片表面引线焊块打第一焊点后,键合机的料座在垂直于水平方向的平面内转过90度后,键合机的键合头在相对应的焊块上打第二焊点。
2.根据权利要求1所述的垂直芯片电子封装方法,其特征是:所述垂直芯片包括MEMS芯片、磁传感芯片、微流量传感芯片、微型天线、发光芯片、感光芯片、声波芯片或光导芯片。
3.根据权利要求1所述的垂直芯片电子封装方法,其特征是:所述底板包括印刷线路板、金属引线框架、陶瓷板、聚合物软板、硅板或预成型管座。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101444203A CN102214589B (zh) | 2011-05-31 | 2011-05-31 | 垂直芯片电子封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011101444203A CN102214589B (zh) | 2011-05-31 | 2011-05-31 | 垂直芯片电子封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102214589A CN102214589A (zh) | 2011-10-12 |
CN102214589B true CN102214589B (zh) | 2013-04-24 |
Family
ID=44745846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011101444203A Expired - Fee Related CN102214589B (zh) | 2011-05-31 | 2011-05-31 | 垂直芯片电子封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102214589B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103179787B (zh) * | 2011-12-21 | 2016-02-24 | 美新半导体(无锡)有限公司 | 三轴传感器的封装结构及其封装方法 |
JP6694404B2 (ja) * | 2017-03-17 | 2020-05-13 | ファスフォードテクノロジ株式会社 | ダイボンディング装置および半導体装置の製造方法 |
CN108334929A (zh) * | 2018-05-11 | 2018-07-27 | 木林森股份有限公司 | 一种电子标签 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923092A (en) * | 1996-06-13 | 1999-07-13 | Samsung Electronics, Co., Ltd. | Wiring between semiconductor integrated circuit chip electrode pads and a surrounding lead frame |
US7176478B2 (en) * | 2004-01-26 | 2007-02-13 | Alexander Kastalsky | Nanotube-based vacuum devices |
US7271586B2 (en) * | 2003-12-04 | 2007-09-18 | Honeywell International Inc. | Single package design for 3-axis magnetic sensor |
CN101226928A (zh) * | 2008-02-18 | 2008-07-23 | 日月光半导体制造股份有限公司 | 堆栈式芯片封装结构及其制作方法 |
US7536909B2 (en) * | 2006-01-20 | 2009-05-26 | Memsic, Inc. | Three-dimensional multi-chips and tri-axial sensors and methods of manufacturing the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0727641A (ja) * | 1993-07-12 | 1995-01-31 | Omron Corp | 半導体センサチップ及びその製造方法並びに半導体圧力センサ |
-
2011
- 2011-05-31 CN CN2011101444203A patent/CN102214589B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5923092A (en) * | 1996-06-13 | 1999-07-13 | Samsung Electronics, Co., Ltd. | Wiring between semiconductor integrated circuit chip electrode pads and a surrounding lead frame |
US7271586B2 (en) * | 2003-12-04 | 2007-09-18 | Honeywell International Inc. | Single package design for 3-axis magnetic sensor |
US7176478B2 (en) * | 2004-01-26 | 2007-02-13 | Alexander Kastalsky | Nanotube-based vacuum devices |
US7536909B2 (en) * | 2006-01-20 | 2009-05-26 | Memsic, Inc. | Three-dimensional multi-chips and tri-axial sensors and methods of manufacturing the same |
CN101226928A (zh) * | 2008-02-18 | 2008-07-23 | 日月光半导体制造股份有限公司 | 堆栈式芯片封装结构及其制作方法 |
Non-Patent Citations (1)
Title |
---|
JP特开平7-27641A 1995.01.31 |
Also Published As
Publication number | Publication date |
---|---|
CN102214589A (zh) | 2011-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9986354B2 (en) | Pre-mold for a microphone assembly and method of producing the same | |
CN105470315A (zh) | 用于布线和真空的具有贯穿通道的光电封装件 | |
TWI333264B (en) | Packaging structure and method of mems microphone | |
CN105236346B (zh) | Mems芯片封装结构及其制作方法 | |
CN104576421A (zh) | 半导体器件和用于制造半导体器件的方法 | |
CN108512523A (zh) | 压电声波器件的封装方法及封装结构 | |
US20090002961A1 (en) | Packaging system with hollow package | |
CN102214589B (zh) | 垂直芯片电子封装方法 | |
US20090242923A1 (en) | Hermetically Sealed Device with Transparent Window and Method of Manufacturing Same | |
CN104517944A (zh) | 封装结构及其制造方法 | |
CN101241890A (zh) | 芯片封装结构及其制作方法 | |
CN103943573A (zh) | 一种新型集成电路内部封装方法 | |
CN102158775B (zh) | 微机电系统麦克风封装结构及其形成方法 | |
CN106744646A (zh) | Mems芯片封装结构以及封装方法 | |
CN101150888B (zh) | 微机电麦克风封装结构及其封装方法 | |
CN112447895A (zh) | 一种增强防水性能的全彩smd led | |
CN105609490A (zh) | 一种复合传感器模块的封装结构及其制造方法 | |
JP2019504179A (ja) | 銅メッキボックスダムを有するセラミック封入基板の調製方法 | |
CN102804363B (zh) | 半导体装置及半导体装置的制造方法 | |
CN101369564B (zh) | 半导体器件 | |
CN105810705B (zh) | 高像素影像传感芯片的封装结构及其制作方法 | |
CN110176439B (zh) | 一种模块SiP结构及其制造方法 | |
CN205187843U (zh) | Mems芯片封装结构 | |
CN101141838A (zh) | 传声器封装结构 | |
WO2014080476A1 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130424 Termination date: 20170531 |
|
CF01 | Termination of patent right due to non-payment of annual fee |