CN101226928A - 堆栈式芯片封装结构及其制作方法 - Google Patents

堆栈式芯片封装结构及其制作方法 Download PDF

Info

Publication number
CN101226928A
CN101226928A CNA2008100807284A CN200810080728A CN101226928A CN 101226928 A CN101226928 A CN 101226928A CN A2008100807284 A CNA2008100807284 A CN A2008100807284A CN 200810080728 A CN200810080728 A CN 200810080728A CN 101226928 A CN101226928 A CN 101226928A
Authority
CN
China
Prior art keywords
substrate
encapsulating structure
chip
adhesive material
stack type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100807284A
Other languages
English (en)
Other versions
CN101226928B (zh
Inventor
沈启智
李政颖
王维中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2008100807284A priority Critical patent/CN101226928B/zh
Publication of CN101226928A publication Critical patent/CN101226928A/zh
Application granted granted Critical
Publication of CN101226928B publication Critical patent/CN101226928B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Wire Bonding (AREA)

Abstract

一种堆栈式芯片封装结构，包括一第一封装结构、一第二封装结构以及一第一封胶材料。第一封装结构包括一第一基板，以及一堆栈于其上且与其电性连接的第一芯片。第二封装结构是堆栈于第一封装结构上，且包括一第二基板、一第二芯片以及多个焊块。第二芯片是与第二基板电性连接，且第二基板是与第一基板电性连接。第二芯片是透过一黏着层固定于第一芯片上。多个焊块是配置于第二基板的背面。第一封胶材料配置于第一基板上，且包覆第一封装结构与第二封装结构，其中第一封胶材料具有一凹部，以暴露出上述焊块。

Description

堆栈式芯片封装结构及其制作方法
技术领域
本发明涉及一种芯片封装结构及其制作方法，且特别涉及一种堆栈式芯片封装结构及其制作方法。
背景技术
在现今的信息社会中，使用者均是追求高速度、高质量、多任务能性的电子产品。就产品外观而言，电子产品的设计也朝向轻、薄、短、小的趋势迈进。为了达到上述目的，许多公司在进行电路设计时，均融入系统化的概念，使得单颗芯片可以具备有多种功能，以节省配置在电子产品中的芯片数目。另外，就电子封装技术而言，为了配合轻、薄、短、小的设计趋势，亦发展出多芯片模块(multi-chip module，MCM)的封装设计概念、芯片尺寸构装(chip scale package，CSP)的封装设计概念及堆栈型多芯片封装设计的概念等。
图1所示为现有的一种fan-in型式的堆栈式芯片封装结构的剖面示意图。请参考图1所示，此堆栈式芯片封装结构100主要包括一第一封装结构110、一第二封装结构120、一封胶材料130以及一第三封装结构140。其中，第一封装结构110包含一第一基板112，以及堆栈于第一基板112上且与其电性连接的一第一芯片114。第二封装结构120同样包含一第二基板122，以及堆栈于第二基板122上且与其电性连接的一第二芯片124。如图1所示，第二封装结构120是以倒置的方式配置于第一封装结构110上，且第二基板122是透过多条打线导线150与第一基板112电性连接。封胶材料130是配置于第一基板112上，以包覆第一封装结构110与第二封装结构120，且封胶材料130具有一凹部132，以暴露出部份的第二基板122。第三封装结构140包含一第三基板142，以及堆栈于第三基板142上且与其电性连接的一第三芯片144。第三封装结构140是堆栈于第二封装结构120上，且透过多个焊球152与第二基板122电性连接。
在上述堆栈式芯片封装结构100中，由于第二基板122的背面并没有预先涂布锡膏或是植上焊球以与第三封装结构140的焊球152连接，因此，在进行高温回焊(reflow)工艺时，容易因基板的翘曲而造成第二基板122与第三基板142无法良好连接的问题，进而降低产品的良率。
此外，在上述堆栈式芯片封装结构100的制作过程中，包覆于第一封装结构110与第二封装结构120外的封胶材料130需利用一特殊模具进行灌模，才能于第二基板122上形成此凹部132。然而，此凹部132的大小会随着第三封装结构140的尺寸而有所不同。因此，当第三封装结构140的尺寸改变时，则需更换不同的模具，或是需将原本的模具进行修改后，才能再进行灌模的动作，以在第二基板122上形成具有所需尺寸的凹部132。
然而，不论是重新开模或是修改原本的模具都会大幅增加堆栈式芯片封装结构的制作成本及延长其制作时间。因此，如何利用同一个模具在堆栈式芯片封装结构中制作出符合不同芯片尺寸的封胶材料实为亟待解决的问题。
发明内容
本发明的目的是提供一种堆栈式芯片封装结构及其制作方法。此制作方法是利用一标准化的模具在堆栈式芯片封装结构中制作出一包覆于第一封装结构以及第二封装结构外围的封装胶体。之后，再以研磨或其它方式在封装胶体上形成所需尺寸的凹部。如此，即可克服现有技术中因芯片尺寸不同而造成灌模时需要重新开模或是修改原本模具的问题。
为达到上述或是其它目的，本发明提出一种堆栈式芯片封装结构，包括一第一封装结构、一第二封装结构以及一第一封胶材料。第一封装结构包括一第一基板以及一第一芯片。第一基板具有一第一表面以及一第二表面。第一芯片是配置于第一基板的第一表面上方，且与第一基板电性连接。第二封装结构堆栈于第一封装结构上，且包括一第二基板、一第二芯片以及多个焊块。第二基板具有一第三表面以及一第四表面，且与第一基板电性连接。第二芯片配置于第二基板的第三表面上方，且与第二基板电性连接，其中第二芯片是透过一黏着层固定于第一芯片上。多个焊块是配置于第二基板的第四表面。第一封胶材料配置于第一基板上，且包覆第一封装结构与第二封装结构，其中第一封胶材料具有一凹部，以暴露出上述焊块。
在本发明的一实施例中，第一封装结构还包括多个第一凸块，使第一芯片透过这些第一凸块与第一基板电性连接。
在本发明的一实施例中，第一封装结构还包括一第一底胶。第一底胶是配置于第一芯片及第一基板之间，并包覆这些第一凸块。
在本发明的一实施例中，第二封装结构还包括多个第二凸块，使第二芯片透过这些第二凸块与第二基板电性连接。
在本发明的一实施例中，第二封装结构还包括一第二底胶。此第二底胶是配置于第二芯片及第二基板之间，并包覆这些第二凸块。
在本发明的一实施例中，堆栈式芯片封装结构还包括多条打线导线，连接于第一基板与第二基板之间。
在本发明的一实施例中，堆栈式芯片封装结构还包括一第三封装结构，配置于第一封胶材料的凹部中。此第三封装结构包括一第三基板、一第三芯片以及多个焊球。第三基板具有一第五表面以及一第六表面。第三芯片是配置于第三基板的第五表面上方，且与第三基板电性连接。多个焊球是配置于第三基板的第六表面上，且分别与相对应的焊块连接，以使第三封装结构透过这些焊球及焊块而与第二封装结构电性连接。
在本发明的一实施例中，第三芯片是透过打线接合技术或倒装芯片接合技术与第三基板电性连接。
在本发明的一实施例中，第三封装结构还包括一第二封胶材料。此第二封胶材料是配置于第三基板上，且包覆第三芯片。
在本发明的一实施例中，堆栈式芯片封装结构还包括多个焊球，配置于第一基板的第二表面上。
为达到上述或是其它目的，本发明另提出一种堆栈式芯片封装结构的制作方法，包括下列步骤。首先，提供一第一封装结构以及一第二封装结构。此第一封装结构包括一第一基板以及一第一芯片，此第一基板具有一第一表面以及一第二表面，而第一芯片配置于第一基板的第一表面上方，且与第一基板电性连接。第二封装结构包括一第二基板、一第二芯片以及多个第一焊球。此第二基板具有一第三表面以及一第四表面，而第二芯片配置于第二基板的第三表面上方，且与第二基板电性连接，这些第一焊球是配置于第二基板的第四表面上。之后，将第二封装结构倒置并堆栈于第一封装结构上，并使第二芯片固定于第一芯片上方。接下来，电性连接第二基板与第一基板。再来，在第一封装结构的第一基板上形成一第一封胶材料，使第一封胶材料包覆第一封装结构以及第二封装结构。最后，移除第二封装结构上方的部分第一封胶材料以及部分各个第一焊球，以在第一封胶材料上形成一凹部，且各个第一焊球分别形成一焊块。
在本发明的一实施例中，第一封装结构还包括多个第一凸块，使第一芯片透过这些第一凸块与第一基板电性连接。
在本发明的一实施例中，第一封装结构还包括一第一底胶，配置于第一芯片及第一基板之间，并包覆这些第一凸块。
在本发明的一实施例中，第二封装结构还包括多个第二凸块，使第二芯片透过这些第二凸块与第二基板电性连接。
在本发明的一实施例中，第二封装结构还包括一第二底胶，配置于第二芯片及第二基板之间，并包覆这些第二凸块。
在本发明的一实施例中，在提供第一封装结构以及第二封装结构之后，此制作方法还包括在第一封装结构的第一芯片上形成一黏着层，使第二芯片透过此黏着层固定于第一芯片上。
在本发明的一实施例中，电性连接第二基板与第一基板的方法爲打线接合技术。
在本发明的一实施例中，移除第二封装结构上方的部分第一封胶材料以及部分各个第一焊球的方法包括研磨、激光切割或化学刻蚀。
在本发明的一实施例中，在移除第二封装结构上方的部分第一封胶材料以及部分各个第一焊球之后，此制作方法还包括下列步骤。首先，提供一第三封装结构，此第三封装结构包括一第三基板、一第三芯片以及多个第二焊球。此第三基板具有一第五表面以及一第六表面，而第三芯片是配置于第三基板的第五表面上方，且与第三基板电性连接，这些焊球配置于第三基板的第六表面上。之后，将第三封装结构配置于第一封胶材料的凹部中，并熔接这些第二焊球与相对应的焊块，使第三封装结构透过这些第二焊球及焊块而与第二封装结构电性连接。
在本发明的一实施例中，第三芯片是透过打线接合技术或倒装芯片接合技术与第三基板电性连接。
在本发明的一实施例中，第三封装结构还包括一第二封胶材料，配置于第三基板上，且包覆第三芯片。
在本发明的一实施例中，堆栈式芯片封装结构的制作方法还包括形成多个第三焊球在第一基板的第二表面。
本发明的堆栈式芯片封装结构及其制作方法主要是利用一标准化的模具制作出一配置于第一基板上且包覆第一封装结构以及第二封装结构的封胶材料。之后，在封胶材料上根据后续欲堆栈于其上的封装结构的尺寸大小，移除掉部分的第一封胶材料，进而制作出具有所需尺寸的凹部。之后，再将第三封装结构堆栈于此凹部中，并使其与第二封装结构电性连接。如此，即可克服现有技术中，因芯片尺寸不同而造成灌模时需要重新开模或是修改原本模具的问题，进而降低堆栈式芯片封装结构的制作成本。
此外，由于在移除部分封胶材料的步骤中，有移留下部分的第一焊球以作为焊块。因此，后续在熔接第二焊球与相对应的焊块时，第二焊球容易与相对应的焊块连接，如此，可降低基板翘曲所造成的影响，并使堆栈而成的芯片封装结构具有较佳的良率。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。
附图说明
图1表示为现有的一种fan-in型式的堆栈式芯片封装结构的剖面示意图；
图2A~2H表示为根据本发明的一实施例的一种堆栈式芯片封装结构的制作流程剖面示意图。
【主要组件符号说明】
100：堆栈式芯片封装结构
110：第一封装结构
112：第一基板
114：第一芯片
120：第二封装结构
122：第二基板
124：第二芯片
130：封胶材料
132：凹部
140：第三封装结构
142：第三基板
144：第三芯片
150：打线导线
152：焊球
200：堆栈式芯片封装结构
210：第一封装结构
212：第一基板
212a：第一表面
212b：第二表面
214：第一芯片
216：第一凸块
218：第一底胶
219：第三焊球
220：第二封装结构
222：第二基板
222a：第三表面
222b：第四表面
224：第二芯片
226：第一焊球
226a：焊块
228：第二凸块
229：第二底胶
230：黏着层
240：打线导线
250：第一封胶材料
252：凹部
260：第三封装结构
262：第三基板
262a：第五表面
262b：第六表面
264：第三芯片
266：第三焊球
268：第二封胶材料
具体实施方式
图2A~2H表示为根据本发明的一实施例的一种堆栈式芯片封装结构的制作流程剖面示意图。首先，请参考图2A所示，提供一第一封装结构210以及一第二封装结构220。此第一封装结构210包括一第一基板212以及一第一芯片214。第一基板212具有一第一表面212a以及与其相对应的一第二表面212b。而第一芯片214是配置于第一基板212的第一表面212a上方，且与第一基板212电性连接。在此实施例中，第一芯片214是透过多个第一凸块216与第一基板212电性连接。然而，第一芯片214也可透过其它方式与第一基板212电性连接，本发明对此不作任何限制。此外，为保护第一凸块216免于受损及受潮，第一封装结构210还可包含一第一底胶218，此第一底胶218是填充于第一芯片214与第一基板212之间，且包覆上述第一凸块216，以保护第一凸块216免于受损及受潮。如图2A所示，第二封装结构220包括一第二基板222、一第二芯片224以及多个第一焊球226。此第二基板222具有一第三表面222a以及一第四表面222b。第二芯片224是配置于第二基板222的第三表面222a上方，且与第二基板222电性连接。而这些第一焊球226是配置于第二基板222的第四表面222b上。在此实施例中，第二芯片224同样是透过多个第二凸块228与第二基板222电性连接。然而，第二芯片224也可透过其它方式与第二基板222电性连接，本发明对此不作任何限制。此外，为保护第二凸块228免于受损及受潮，第二封装结构220还可包含一第二底胶228，此第二底胶228是填充于第二芯片224与第二基板222之间，且包覆上述第二凸块228，以保护第二凸块228免于受损及受潮。
之后，请参考图2B所示，将第二封装结构220倒置并堆栈于第一封装结构210上，并使第二芯片224固定于第一芯片214上方。如图2B所示，将第二芯片224固定于第一芯片214上的方式，可先在第一封装结构210的第一芯片214上形成一黏着层230，使第二芯片224透过此黏着层230固定于第一芯片214上。然而，使用者也可利用其它方式将第二芯片224固定于第一芯片214上方，本发明对此不作任何限制。
接下来，如图2C所示，电性连接第二基板222与第一基板212。在此实施例中，是利用打线接合技术在第二基板222与第一基板212之间形成多条打线导线240，使第二基板222透过这些打线导线240与第一基板212电性连接。然而，第二基板222亦可通过倒装芯片接合技术或其它方式与第一基板212电性连接，本发明对此不作任何限制。
之后，请参考图2D所示，在第一封装结构210的第一基板212上形成一第一封胶材料250，使第一封胶材料250包覆第一封装结构210及第二封装结构220，以藉此第一封胶材料250保护第一封装结构210及第二封装结构220免于受损及受潮。在此步骤中，是使用一标准化的模具(即一般量产时所使用的模具)进行灌模的动作，而无需针对不同尺寸的芯片使用不同的模具。
最后，请参考图2E所示，移除第二封装结构220上方的部分第一封胶材料250以及部分的各个第一焊球226，以在第一封胶材料250上形成一凹部252，此凹部252会暴露出各个第一焊球226，且使各个第一焊球226分别形成一焊块226a。如图2E所示，第一封胶材料250中所形成的凹部252即可用以承载其它封装结构，而这些焊块226a即可作为第二封装结构220与其它封装结构电性连接的接点。在此步骤中，使用者可依据后续欲堆栈于凹部252上的封装结构的尺寸大小，而改变第一封胶材料250的研磨面积，进而制作出具有所需尺寸的凹部252。此外，在本发明的一实施例中，可利用研磨、激光切割、化学刻蚀等方式移除掉第二封装结构220上方的部分第一封胶材料250以及部分的各个第一焊球226，本发明对此不作任何限制。至此，即完成本发明的堆栈式芯片封装结构200的制作流程。
而在完成图2E中所示的堆栈式芯片封装结构200的制作后，一般来说还会再将另一封装结构堆栈于第一封胶材料250的凹部252内，以形成具有多个芯片堆栈的封装结构。以下将搭配图示说明将另一个封装结构堆栈于第一封胶材料250的凹部252内的制作方法。
请参考图2E所示，在进行完图2E所示的步骤后，可选择性地先在第一基板212的第二表面212b上形成多个第三焊球219，以作为整个堆栈式芯片封装结构200与其它电子产品电性连接的媒介。之后，请参考图2F所示，提供一第三封装结构260，此第三封装结构260包括一第三基板262、一第三芯片264以及多个第二焊球266。此第三基板262具有一第五表面262a以及一第六表面262b。第三芯片264是配置于第三基板262的第五表面262a上方，且与第三基板262电性连接。这些第二焊球266是配置于第三基板262的第六表面262b上。在此实施例中，第三芯片264是透过打线接合的方式与第三基板262电性连接。然而，第三芯片264也可透过其它方式与第三基板262电性连接，例如：倒装芯片接合技术，本发明对此不作任何限制。此外，为保护第三芯片264以及连接于第三芯片264与第三基板262之间的打线导线免于受损及受潮，第三封装结构260还可包含一第二封胶材料268，配置于第三基板262上，且包覆第三芯片264，以保护第三芯片264及打线导线免于受损及受潮。
最后，请参考图2H所示，将第三封装结构260配置于第一封胶材料250的凹部252中，并熔接这些第二焊球266与相对应的焊块226a，使第三封装结构260透过这些第二焊球266及焊块226a而与第二封装结构220电性连接。由于在图2E所示的移除部分第一封胶材料250的步骤中，有移留下部分的第一焊球226以作为焊块226a。因此，在进行高温回焊工艺时，第二焊球266容易与相对应的焊块226a连接，使堆栈而成的芯片封装结构具有较佳的良率，进而降低基板翘曲所造成的影响。
综上所述，本发明的堆栈式芯片封装结构及其制作方法主要是利用一标准化的模具(即一般量产时所使用的模具)在堆栈式芯片封装结构中制作出一包覆第一封装结构以及第二封装结构的封胶材料。之后，再以研磨或其它方式，根据后续欲堆栈于凹部上的封装结构的尺寸大小移除掉部分的封胶材料，进而制作出具有所需尺寸的凹部。如此，即可克服现有技术中，因芯片尺寸不同而造成灌模时需要重新开模或是修改原本模具的问题。
此外，由于在移除部分封胶材料的步骤中，有移留下部分的第一焊球以作为焊块。因此，后续在熔接第二焊球与相对应的焊块时，第二焊球容易与相对应的焊块连接，使堆栈而成的芯片封装结构具有较佳的良率，进而降低基板翘曲所造成的影响。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (12)

1.一种堆栈式芯片封装结构，其特征在于，包括：
一第一封装结构，包括：
一第一基板，具有一第一表面以及一第二表面；以及
一第一芯片，配置于该第一基板的该第一表面上方，且与该第一基板电性连接；
一第二封装结构，堆栈于该第一封装结构上，包括：
一第二基板，具有一第三表面以及一第四表面，且与该第一基板电性连接；
一第二芯片，配置于该第二基板的该第三表面上方，且与该第二基板电性连接，其中该第二芯片是透过一黏着层固定于该第一芯片上；以及
多个焊块，配置于该第二基板的该第四表面；以及
一第一封胶材料，配置于该第一基板上，且包覆该第一封装结构与该第二封装结构，其中该第一封胶材料具有一凹部，以暴露出所述焊块。
2.如权利要求1所述的堆栈式芯片封装结构，其特征在于，该第一封装结构还包括多个第一凸块，使该第一芯片透过所述第一凸块与该第一基板电性连接。
3.如权利要求1所述的堆栈式芯片封装结构，其特征在于，该第二封装结构还包括多个第二凸块，使该第二芯片透过所述第二凸块与该第二基板电性连接。
4.如权利要求1所述的堆栈式芯片封装结构，其特征在于，还包括多条打线导线，连接于该第一基板与该第二基板之间。
5.如权利要求1所述的堆栈式芯片封装结构，其特征在于，还包括一第三封装结构，配置于该第一封胶材料的该凹部中，该第三封装结构包括：
一第三基板，具有一第五表面以及一第六表面；
一第三芯片，配置于该第三基板的该第五表面上方，且与该第三基板电性连接；以及
多个焊球，配置于该第三基板的该第六表面上，且分别与相对应的该焊块连接，以使该第三封装结构透过所述焊球及所述焊块而与该第二封装结构电性连接。
6.一种堆栈式芯片封装结构的制作方法，其特征在于，包括：
提供一第一封装结构以及一第二封装结构，其中该第一封装结构包括一第一基板以及一第一芯片，该第一基板具有一第一表面以及一第二表面，该第一芯片配置于该第一基板的该第一表面上方，且与该第一基板电性连接，该第二封装结构包括一第二基板、一第二芯片以及多个第一焊球，该第二基板具有一第三表面以及一第四表面，该第二芯片配置于该第二基板的该第三表面上方，且与该第二基板电性连接，所述第一焊球是配置于该第二基板的该第四表面；
将该第二封装结构倒置并堆栈于该第一封装结构上，并使该第二芯片固定于该第一芯片上方；
电性连接该第二基板与该第一基板；
在该第一封装结构的该第一基板上形成一第一封胶材料，使该第一封胶材料包覆该第一封装结构以及该第二封装结构；以及
移除该第二封装结构上方的部分该第一封胶材料以及部分各该第一焊球，以在该第一封胶材料上形成一凹部，且各该第一焊球分别形成一焊块。
7.如权利要求6所述的堆栈式芯片封装结构的制作方法，其特征在于，该第一封装结构还包括多个第一凸块，使该第一芯片透过所述第一凸块与该第一基板电性连接。
8.如权利要求6所述的堆栈式芯片封装结构的制作方法，其特征在于，该第二封装结构还包括多个第二凸块，使该第二芯片透过所述第二凸块与该第二基板电性连接。
9.如权利要求6所述的堆栈式芯片封装结构的制作方法，其特征在于，在提供该第一封装结构以及该第二封装结构之后，还包括在该第一封装结构的该第一芯片上形成一黏着层，使该第二芯片透过该黏着层固定于该第一芯片上。
10.如权利要求6所述的堆栈式芯片封装结构的制作方法，其特征在于，电性连接该第二基板与该第一基板的方法为打线接合技术。
11.如权利要求6所述的堆栈式芯片封装结构的制作方法，其特征在于，移除该第二封装结构上方的部分该第一封胶材料以及部分各该第一焊球的方法包括研磨、激光切割或化学刻蚀。
12.如权利要求6所述的堆栈式芯片封装结构的制作方法，其特征在于，在移除该第二封装结构上方的部分该第一封胶材料以及部分各该第一焊球之后，该制作方法还包括：
提供一第三封装结构，该第三封装结构包括一第三基板、一第三芯片以及多个第二焊球，其中该第三基板具有一第五表面以及一第六表面，该第三芯片是配置于该第三基板的该第五表面上方，且与该第三基板电性连接，所述焊球配置于该第三基板的该第六表面上；以及
将该第三封装结构配置于该第一封胶材料的该凹部中，并熔接所述第二焊球与相对应的该焊块，使该第三封装结构透过所述第二焊球及所述焊块而与该第二封装结构电性连接。
CN2008100807284A 2008-02-18 2008-02-18 堆栈式芯片封装结构及其制作方法 Active CN101226928B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100807284A CN101226928B (zh) 2008-02-18 2008-02-18 堆栈式芯片封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100807284A CN101226928B (zh) 2008-02-18 2008-02-18 堆栈式芯片封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN101226928A true CN101226928A (zh) 2008-07-23
CN101226928B CN101226928B (zh) 2011-07-27

Family

ID=39858811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100807284A Active CN101226928B (zh) 2008-02-18 2008-02-18 堆栈式芯片封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN101226928B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847590A (zh) * 2010-05-18 2010-09-29 深圳丹邦科技股份有限公司 多叠层多芯片封装在柔性电路基板上的方法及封装芯片组
CN102214589A (zh) * 2011-05-31 2011-10-12 华亚平 垂直芯片电子封装方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847590A (zh) * 2010-05-18 2010-09-29 深圳丹邦科技股份有限公司 多叠层多芯片封装在柔性电路基板上的方法及封装芯片组
CN101847590B (zh) * 2010-05-18 2013-01-30 深圳丹邦科技股份有限公司 多叠层多芯片封装在柔性电路基板上的方法及封装芯片组
CN102214589A (zh) * 2011-05-31 2011-10-12 华亚平 垂直芯片电子封装方法
CN102214589B (zh) * 2011-05-31 2013-04-24 华亚平 垂直芯片电子封装方法

Also Published As

Publication number Publication date
CN101226928B (zh) 2011-07-27

Similar Documents

Publication Publication Date Title
CN102214641B (zh) 具堆栈功能的晶圆级半导体封装件
US8110928B2 (en) Stacked-type chip package structure and method of fabricating the same
CN108074828A (zh) 封装结构及其形成方法
CN103311230A (zh) 芯片堆叠结构及其制造方法
CN104538375A (zh) 一种扇出PoP封装结构及其制造方法
CN100583431C (zh) 堆叠式芯片封装结构的制作方法
CN106169452A (zh) 半导体封装组件及其制造方法
CN103119711A (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
US8629567B2 (en) Integrated circuit packaging system with contacts and method of manufacture thereof
US8394678B2 (en) Semiconductor chip stacked body and method of manufacturing the same
CN102344110A (zh) 微机电系统器件的方形扁平无引脚封装结构及方法
CN108231743A (zh) 晶圆级金属屏蔽封装结构及其制造方法
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN107611045A (zh) 一种三维芯片封装结构及其封装方法
CN103779351A (zh) 三维封装结构及其制造方法
CN101752353A (zh) 多芯片半导体封装构造
CN101226928B (zh) 堆栈式芯片封装结构及其制作方法
CN111696983B (zh) 多芯片水平封装的芯片模组、晶圆结构和加工方法
CN104078435A (zh) Pop封装结构
CN103208471B (zh) 多芯片封装体
CN103915395A (zh) 半导体封装件及其制法
WO2018113574A1 (zh) 一种贴装预包封金属导通三维封装结构的工艺方法
CN106206326A (zh) 用于制造表面安装类型半导体器件的方法以及对应的半导体器件
CN203118928U (zh) 封装结构
CN105161475B (zh) 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant