CN203118928U - 封装结构 - Google Patents

封装结构 Download PDF

Info

Publication number
CN203118928U
CN203118928U CN 201220688843 CN201220688843U CN203118928U CN 203118928 U CN203118928 U CN 203118928U CN 201220688843 CN201220688843 CN 201220688843 CN 201220688843 U CN201220688843 U CN 201220688843U CN 203118928 U CN203118928 U CN 203118928U
Authority
CN
China
Prior art keywords
substrate
metal column
semiconductor chip
encapsulating structure
perforate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201220688843
Other languages
English (en)
Inventor
詹英志
林俊廷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN 201220688843 priority Critical patent/CN203118928U/zh
Application granted granted Critical
Publication of CN203118928U publication Critical patent/CN203118928U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种封装结构，包括：具有相对的第一表面及第二表面的基板、设于该基板的第一表面上的半导体芯片及在该半导体芯片的外围的金属柱、以及设于该基板的第一表面上用以包覆该金属柱及该半导体芯片的封装胶体，且该封装胶体具有多个外露该金属柱的表面的开孔。通过该金属柱的设计，可减少利用激光技术形成该封装胶体的开孔的成本。

Description

封装结构
技术领域
本实用新型涉及一种封装结构，尤指一种具有金属柱的封装结构。
背景技术
随着近年来可携式电子产品的蓬勃发展，各类相关产品逐渐朝向高密度、高性能以及轻、薄、短、小的趋势而走，各式样封装层叠(package on package，PoP)也因而配合推陈出新，以期能符合轻薄短小与高密度的要求。
如图1A至图1D所示，其为现有封装堆栈装置的制法的剖视示意图。首先，如图1A所示，提供第一封装结构1a，该第一封装结构1a包含具有相对的第一及第二表面11a,11b的第一基板11、设于该第一表面11a上且电性连接该第一基板11的第一半导体芯片10、设于该第一表面11a上的电性接触垫111、设于该第一表面11a上包覆该第一半导体芯片10及电性接触垫111的第一封装胶体13、及设于该第二表面11b上用于结合焊球14的植球垫112。接着，如图1B所示，于该第一封装胶体13中形成外露电性接触垫111的开孔130，再如图1C所示，于该开孔130中形成焊锡材料114。之后，如图1D所示，提供第二封装结构1b，该第二封装结构1b包含具有相对的第三及第四表面12a,12b的第二基板12、设于该第三表面12a上且电性连接该第二基板12的第二半导体芯片15a,15b、形成于该第二基板12的第三表面12a上以包覆该第二半导体芯片15a,15b的第二封装胶体16、及形成于该第二基板12的第四表面12b上的焊锡球120。最后，如图1D所示，令该第二基板12的第四表面12b通过该焊锡球120和焊锡材料114叠设且电性连接于该第一基板11上。
然而，于图1所示的现有封装堆栈装置中，以激光技术于该第一封装胶体13中形成外露电性接触垫111的开孔130，相比于一般形成于该第一基板11中的线路增层结构（build-up structure，图略）的介电层中的盲孔(via)，该开孔130的深度d较深，致使激光时间增加，因而提高成本。
此外，受限于半导体芯片的厚度，堆栈两封装结构时需维持两者之间的高度，且随着封装堆栈装置的体积缩小，该些开孔130的宽度也需缩小，又由于投射至封装结构上的激光通常为上宽下窄的光束，难以控制激光束的形状，所以该些开孔130的高纵横比（即孔的深度与宽度的比例）会造成激光加工不易及成本增加。
此外，以往的印刷锡料设备对于此种高纵横比的开孔容易于该开孔130中产生空隙，而现行下锡设备通常一次仅能产出一颗锡球，这样的下锡量并不足以充填该开孔130，导致形成焊锡材料于该开孔的时间增加。
因此，如何克服现有技术中的种种问题，实已成目前亟欲解决的课题。
实用新型内容
鉴于上述现有技术的缺点，本实用新型的主要目的在于提供一种封装结构，可减少利用激光技术形成该封装胶体的开孔的成本。
本实用新型的封装结构包括：基板，具有相对的第一表面及第二表面，且该基板的第一表面上具有金属柱；半导体芯片，其设于该基板的第一表面上，并以覆晶方式电性连接该基板，且该金属柱位于该半导体芯片的外围；以及封装胶体，其设于该基板的第一表面并包覆该金属柱及该半导体芯片，且该封装胶体具有多个外露该金属柱的开孔。
前述的封装结构中，该金属柱的高度为100至200um。
前述的封装结构中，该金属柱的高度小于100um。
前述的封装结构中，还包括焊锡材料，其设于该金属柱的外露表面上。
本实用新型另提供一种封装结构，其包括：基板，其具有相对的第一表面及第二表面，该基板的第一表面上具有金属柱，且该金属柱的顶面具有凹部，该凹部上形成有焊锡材料；半导体芯片，其设于该基板的第一表面上，并以覆晶方式电性连接该基板，且该金属柱位于该半导体芯片的外围；以及封装胶体，其设于该基板的第一表面并包覆该金属柱、该焊锡材料及该半导体芯片，且该封装胶体具有多个外露该焊锡材料的开孔。
前述的两种封装结构中，该封装胶体包覆该半导体芯片或外露出该半导体芯片。
前述的两种封装结构中，该金属柱为铜柱。
另外，前述的两种封装结构中，还包括植球垫，其设在该基板的第二表面上。
由上可知，本实用新型的封装结构，通过该金属柱的设计，可减少开孔的深度，进而减少利用激光技术形成该开孔的成本。此外，更由于减少该开孔的深度，使得该开孔的纵横比降低，以方便进行激光加工。此外，该开孔深度的减少也可减少所需的焊锡材料，所以用现行的下锡设备即可充填该开孔，使封装基板的制作更有效率。
附图说明
图1A至图1D为现有封装堆栈装置的制法的剖视示意图；
图2A至图2C为本实用新型的封装结构的制法的第一实施例的制法的剖视示意图；其中，第2C’图为第2C图的另一实施例；
图2D及图2E为图2C的后续工艺的剖视示意图；
图3A及图3A’为本实用新型的封装结构的第二实施例的剖视示意图；
图3B为图3A的后续工艺的剖视示意图；
图4A及图4A’为本实用新型的封装结构的第三实施例的剖视示意图；以及
图4B为图4A的后续工艺的剖视示意图。
主要组件符号说明
1a            第一封装结构
1b            第二封装结构
10,20,30,40   第一半导体芯片
11                   第一基板
11a,21a,31a,41a      第一表面
11b,21b,31b,41b      第二表面
111,211b,221b,311b,411b  电性接触垫
112,212,312,412      植球垫
114,214,314,414,424  焊锡材料
12                   第二基板
12a,22a              第三表面
12b,22b              第四表面
120                  焊锡球
13,16,23,26,33,43    封装胶体
130,230,330,430      开孔
14,24,34,44          焊球
15a,15b,25a,25b      第二半导体芯片
2a,2b,3a,4a,4b       封装结构
200,300              电极垫
200a,300a            焊锡凸块
21,22,31,41          基板
210,310,410          金属柱
211a,221a,311a,411a      焊垫
213,223,313,413      绝缘保护层
213a,223a,313a,413a      开孔
410a                 凹部
d                    深度
h,t                  高度。
具体实施方式
以下通过特定的具体实施例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本实用新型的其它优点及功效。
图2A至图2C为本实用新型的封装结构2a的制法的第一实施例的剖视示意图。
如图2A所示，首先，提供一具有相对的第一表面21a及第二表面21b的基板21，该基板21的第一表面21a上具有多个焊垫211a及在该多个焊垫211a外围的电性接触垫211b，且该基板21的第二表面21b上具有多个植球垫212。又该基板21的第一及第二表面21a,21b上具有例如防焊层的绝缘保护层213，且该绝缘保护层213形成有多个的开孔213a，以通过开孔213a外露该些焊垫211a、电性接触电211b及植球垫212。并于该电性接触垫211b的外露表面上形成金属柱210，而于该焊垫211a的外露表面上形成焊锡凸块200a，以及于该植球垫212的外露表面上结合焊球24。
于本实施例中，该金属柱210的高度h为100至200um。
如图2B所示，于该焊垫211a上通过焊锡凸块200a设置第一半导体芯片20，即该第一半导体芯片20的电极垫200以覆晶方式电性连接该基板21，并形成封装胶体23于该基板21的第一表面21a上以完全包覆该第一半导体芯片20和金属柱210。于本实施例中，该金属柱210为铜柱。
如图2C所示，于该封装胶体23中形成多个外露该金属柱210部分顶面的开孔230，以完成本实用新型第一实施例的封装结构2a。
由本实用新型第一实施例的封装结构2a可知，由于该金属柱210的设计，可减少该开孔230的深度，所以可减少激光加工的时间及成本，此外，更由于减少该开孔230的深度使得该开孔230的纵横比降低，以方便进行激光加工，此外，该开孔230深度的减少也可减少所需的焊锡材料，所以用现行的下锡设备即可充填该开孔230。
此外，于另一实施例中，如图2C’所示，该第一半导体芯片20的背面可外露于该封装胶体23。
又，如图2D所示，于后续工艺中，于该金属柱210的外露表面上可形成焊锡材料214，以便于进行后续的堆栈工艺。之后，如图2E所示，回焊该焊锡材料214以堆栈另一封装结构2b。
于本实施例中，该封装结构2b包括具有相对的第三表面22a及第四表面22b的基板22，该基板22的第三表面22a上具有多个焊垫221a，且该第二基板22的第四表面22b上具有多个电性接触垫221b，又该基板22的第三及第四表面22a,22b上具有例如防焊层的绝缘保护层223，且该绝缘保护层223形成有外露该些焊垫221a及电性接触垫221b的多个开孔223a。此外，该基板22的第三表面22a上设有第二半导体芯片25a,25b，该第二半导体芯片25a,25b以打线方式接置并电性连接该基板22，亦或可以覆晶方式接置并电性连接该基板22，并以封装胶体26包覆该第二半导体芯片25a,25b。
另外，通过该金属柱210的表面上的焊锡材料214，使该封装结构2b的基板22的第四表面22b叠设于该封装结构2a上。其中，该电性接触垫221b的外露表面上也可形成有焊锡材料(图略)。
图3A为本实用新型的封装结构3a的第二实施例的剖视示意图。本实施例与第一实施例的差异在于该金属柱310的高度，其它结构大致相同。
如图3A所示，一具有相对的第一表面31a及第二表面31b的基板31，该基板31的第一表面31a上具有多个焊垫311a及位在该多个焊垫311a外围的电性接触垫311b，且该基板31的第二表面31b上具有多个植球垫312。又该基板31的第一及第二表面31a,31b上具有例如防焊层的绝缘保护层313，且该绝缘保护层313形成多个外露该些焊垫311a、电性接触垫311b及植球垫312的开孔313a。并于该电性接触垫311b的外露表面上形成金属柱310，而于该焊垫311a的外露表面上形成焊锡凸块300a，以及于该植球垫312的外露表面上结合焊球34。于本实施例中，该金属柱310的高度t小于100um。
此外，于该焊垫311a上通过焊锡凸块300a覆晶设置第一半导体芯片30，并形成封装胶体33于该基板31的第一表面31a上以完全包覆该第一半导体芯片30与金属柱310，且于该封装胶体33形成多个外露该金属柱310的开孔330。
另外，于另一实施例中，如图3A’所示，该第一半导体芯片30的背面也可外露于该封装胶体33。
之后，如图3B所示，可于该金属柱310的外露表面上形成焊锡材料314，以堆栈另一封装结构。
图4A为本实用新型的封装结构4a的第三实施例的剖视示意图。本实施例与第一实施例的差异在于该金属柱310的高度，其它结构大致相同。
如图4A所示，一具有相对的第一表面41a及第二表面41b的基板41，该基板41的第一表面41a上具有多个焊垫411a及位在该些焊垫411a外围的电性接触垫411b，且该基板41的第二表面41b上具有多个植球垫412。又，该基板41的第一及第二表面41a,41b上具有例如防焊层的绝缘保护层413，且该绝缘保护层413形成有多个外露该些焊垫411a、电性接触垫411b及植球垫412的开孔413a。并于该电性接触垫411b的外露表面上形成金属柱410，而于该基板41的植球垫412的外露表面上结合焊球44。于该焊垫411a上覆晶设置第一半导体芯片40。
于本实施例中，该金属柱410的顶面形成凹部410a，以于该凹部410a上形成焊锡材料414。
此外，形成封装胶体43于该基板41的第一表面41a上以完全包覆该第一半导体芯片40、该金属柱410及该焊锡材料414，并于该封装胶体43上形成多个外露该焊锡材料414的开孔430。相比于图3A所示的封装结构3a的开孔330，封装构件4a的开孔430较浅，更能减少激光加工的成本及时间。
另外，于另一实施例中，如第4A’图所示，该第一半导体芯片40的表面可外露于该封装胶体43。
之后，如图4B所示，可于焊锡材料414上通过另一焊锡材料424堆栈另一封装结构4b上。
综上所述，本实用新型的封装结构，通过该金属柱的设计，可减少该开孔的深度，进而减少利用激光技术形成该封装胶体的开孔的成本，此外，更由于开孔的深度较浅，该开孔的纵横比较低，所以能方便进行激光加工。此外，该开孔深度的减少也可减少所需的焊锡材料，所以用现行的下锡设备即可充填该开孔，使封装基板的制作更有效率。
上述实施例用以例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何本领域技术人员均可在不违背本实用新型的精神及范畴下，对上述实施例进行修改。因此本实用新型的权利保护范围，应如权利要求书所列。

Claims (7)

1.一种封装结构，其特征在于,包括： 
基板，其具有相对的第一表面及第二表面，且该基板的第一表面上具有金属柱； 
半导体芯片，其设于该基板的第一表面上，并以覆晶方式电性连接该基板，且该金属柱位于该半导体芯片的外围；以及 
封装胶体，其设于该基板的第一表面并包覆该金属柱及该半导体芯片，且该封装胶体具有多个外露该金属柱的开孔。 
2.根据权利要求1所述的封装结构，其特征在于，该金属柱的高度为100至200um。 
3.根据权利要求1所述的封装结构，其特征在于，该金属柱的高度小于100um。 
4.根据权利要求1所述的封装结构，其特征在于，该半导体芯片的背面外露于该封装胶体。 
5.根据权利要求1所述的封装结构，其特征在于，该封装结构还包括焊锡材料，其设于该金属柱的外露表面上。 
6.一种封装结构，其特征在于,包括： 
基板，其具有相对的第一表面及第二表面，且该基板的第一表面上具有金属柱，该金属柱的顶面具有凹部，该凹部上形成有焊锡材料； 
半导体芯片，其设于该基板的第一表面上，并以覆晶方式电性连接该基板，且该金属柱位于该半导体芯片的外围；以及 
封装胶体，其设于该基板的第一表面并包覆该金属柱、该焊锡材料及该半导体芯片，且该封装胶体具有多个外露该焊锡材料的开孔。 
7.根据权利要求6所述的封装结构，其特征在于，该半导体芯片的背面外露于该封装胶体。 
CN 201220688843 2012-12-13 2012-12-13 封装结构 Expired - Lifetime CN203118928U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220688843 CN203118928U (zh) 2012-12-13 2012-12-13 封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220688843 CN203118928U (zh) 2012-12-13 2012-12-13 封装结构

Publications (1)

Publication Number Publication Date
CN203118928U true CN203118928U (zh) 2013-08-07

Family

ID=48899248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220688843 Expired - Lifetime CN203118928U (zh) 2012-12-13 2012-12-13 封装结构

Country Status (1)

Country Link
CN (1) CN203118928U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538370A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种基于预留槽塑封技术的pop封装结构及其制备方法
CN109712954A (zh) * 2018-12-10 2019-05-03 通富微电子股份有限公司 叠层封装件以及叠层封装方法
CN109841603A (zh) * 2017-11-27 2019-06-04 力成科技股份有限公司 封装结构及其制造方法
CN105990270B (zh) * 2015-02-13 2019-12-24 矽品精密工业股份有限公司 电子封装件及其制法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538370A (zh) * 2014-12-30 2015-04-22 华天科技（西安）有限公司 一种基于预留槽塑封技术的pop封装结构及其制备方法
CN105990270B (zh) * 2015-02-13 2019-12-24 矽品精密工业股份有限公司 电子封装件及其制法
CN109841603A (zh) * 2017-11-27 2019-06-04 力成科技股份有限公司 封装结构及其制造方法
CN109712954A (zh) * 2018-12-10 2019-05-03 通富微电子股份有限公司 叠层封装件以及叠层封装方法

Similar Documents

Publication Publication Date Title
CN103165555B (zh) 层叠封装的封装结构及其制法
KR102161776B1 (ko) 적층 패키지
US10446411B2 (en) Semiconductor device package with a conductive post
US8999759B2 (en) Method for fabricating packaging structure having embedded semiconductor element
CN101887879B (zh) 内埋式单层金属层基板、应用之封装件及基板制造方法
KR101494413B1 (ko) 지지프레임 및 이를 이용한 반도체패키지 제조방법
KR101394203B1 (ko) 적층형 반도체 패키지 및 그 제조 방법
US11515229B2 (en) Semiconductor package and manufacturing method thereof
US20150102484A1 (en) Package structure and fabrication method thereof
US11437326B2 (en) Semiconductor package
US10068881B2 (en) Package-on-package type semiconductor package and method of fabricating the same
CN105097759A (zh) 封装堆栈结构及其制法暨无核心层式封装基板及其制法
CN203118928U (zh) 封装结构
CN105097760A (zh) 半导体封装件及其制法与承载结构
CN203013702U (zh) 封装结构
US10050020B2 (en) Stack-type semiconductor package
US9299650B1 (en) Integrated circuit packaging system with single metal layer interposer and method of manufacture thereof
CN111816625B (zh) 多层芯片堆叠结构和多层芯片堆叠方法
CN111725146A (zh) 电子封装件及其制法
CN104766838A (zh) 封装堆叠结构及其制法
CN104681499B (zh) 封装堆栈结构及其制法
CN112768437A (zh) 多层堆叠封装结构和多层堆叠封装结构的制备方法
CN101211792A (zh) 半导体封装件及其制法与堆叠结构
EP2899752B1 (en) Chip package structure
CN204088305U (zh) 新型高密度可堆叠封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20130807